JPH0192840A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はデータ処理装置に関し、更に詳述すれば割り込
み処理の例外処理および内部割り込み命令であるトラッ
プ命令を統合して行うデータ処理装置を提案するもので
ある。 ［従来技術］ 従来、割り込み処理機構、例外処理機構および内部割り
込み命令処理機構のようなＥＩＴ処理機構を備えたデー
タ処理装置においては、ε１丁処理の要求が発生し、そ
れが受は付けられてＥＩＴ処理を起動した時に内部状態
を示す情報を外部記憶装置に退避した後、あらかじめデ
ータ処理装置の機能として定められている内部状態変数
の値に内部のレジスタ値を自動的に書換えて処理を行っ
ていた。第３８８図に従来のＥＩＴ処理起動方法のフロ
ーチャートを示す。第３８８図の１００７でＥＩＴ処理
要求が受は付けられると、１００Ｂでデータ処理装置内
でＥＩＴ処理ハンドラの先頭アドレスが格納されている
外部記憶装置のアドレスが生成され、１００９でＥＩＴ
処理ハンドラの先頭アドレスを読み込むと共にデータ処
理装置の内部状態を示すデータを格納するプログラムス
テータスワード（以後ＰＳＷと記す）がデータ処理装置
においてＥＩＴ処理用のあらかじめ定められている値に
更新される。例えば、外部割り込みが受は付けられた時
など、その受は付けられた外部割り込みより高い優先度
の外部割り込みの受付をそのＥＩＴ処理が終了するまで
禁止するような目的でＰＳＷ中のＥＩＴ処理の受付優先
度を示す変数を自動的に′８き換える処理を行う。次に
、第３８８図中の１０１０でプロセッサ情報のスタック
への退避を行った後１０１１でそのＥＩＴの内容に対し
てあらかじめプログラムされているＥＩＴ処理ハンドラ
を起動する。 ［発明が解決しようとする問題点コ しかしこの方式では、ＥＩＴ処理ハンドラを起動すると
きのデータ処理装置の内部状態が一意的に定まっている
のでプログラム作成者にとって制約が大きく、特に多重
にεＩＴ処理を行わせるような時のデータ処理装置にお
ける状態設定がプログラム作成者にとって困難であった
。即ち前述した如〈従来はＥＩＴ処理ハンドラを起動す
る際、データ処理装置によって予め定まった内部状態の
もとてしか行うことができず、プログラム作成者にとっ
て１つのプログラム作成上の制約となっていた。また、
プログラム作成者はＥＩＴ処理ハンドラ起動時のデータ
処理装置の内部状態を十分認識しなければならず、場合
によっては内部状態変数を自ら設定し直す必要もあり、
処理が煩雑であ）た。 本発明におけるデータ処理装置は上記のような問題を解
決すべくなされたものであって、ＥＩＴ処理が起動され
て外部の記憶装置よりεＩＴ処理ハンドラの先頭アドレ
スを読み込むとき、同時に通常ＰＳＷに格納されている
データ処理装置の内部状態変数のいくつかも読み込むよ
うにし、それらの情報をもとにＥＩＴ処理ハンドラ起動
時のデータ処理装置の内部状態を設定できるようにし、
また、同時に複数のＥＩＴ処理要求が発生した場合、Ｅ
ＩＴ処理の内容を判断し、その処理の優先度にもとづく
処理順序を決定する多重ＥＩＴ処理手段を備えると共に
１つのＥＩＴ処理ハンドラから復帰した時、その後のＥ
ＩＴ処理受１１条件を特別扱いする手段を持たせるよう
にして、プログラム作成を容易にしたデータ処理装置を
提供することを目的とする。 ［問題点を解決するための手段］ 本発明に係るデータ処理装置は、 複数の命令からなるプログラムを処理するデータ処理装
置において、各命令処理の境界で、その外部から割り込
み要求信号を受けて割り込み処理を検出する手段と、 命令の例外事象を検出する手段と、 内部割り込み命令の実行であるトラップ処理を検出する
手段とを備え、 上記３種類の処理のいずれか１つに分類される複数のＥ
ＩＴ処理がそれぞれ固有の優先度及び処理方法を持ち、 上記優先度に応じて検出されたＥＩＴのうちいずれのＥ
ＩＴ処理を起動するかを選択する手段と、上記選択され
たＥＩＴ処理が起動された時点の状態であり、ＥＩＴ処
理起動時に書換えス］象となる第１の情報群を含む内部
状態を外部の記憶装置に格納する手段と、 上記選択されたＥＩＴ処理に夕・１応する一連の処理を
実行すべきＥＩＴ処理ハンドラの先頭番地が格納されて
いる上記外部記憶装置の番地を上記選択されたＥＩＴ処
理各々について１　′ｉ！Ｊ１に生成する手段とを有し
、 更に上記生成された外部記憶装置の番地に、上記ＥＩＴ
処理ハンドラの先頭番地とともに上記ＥＩＴ処理ハンド
ラの実行開始時の新たな内部状態の一部又は全部となる
べき候補である第２の情報群を、上記選択されたＥＩＴ
処理の一部又は全部の各々について１対１に格納してあ
ることを特徴とする。 ［作用コ 本発明におけるデータ処理装置ではＥＩＴ処理ハンドラ
の先頭アドレスと共にデータ処理装置の内部状態変数も
外部の記憶装置から読み込むことができるので、各ＥＩ
Ｔ処理に対してプログラム作成者はあらかじめＥＩＴ処
理ハンドラの先頭アドレスと共に各ＥＩＴ処理を行うと
きのデータ処理装置の内部状態変数を１対１に書き込ん
でおくことによって各ＥＩＴ処理個別にデータ処理装置
の内部状態等をプログラムすることができる。またこの
内部状態変数がＥＩＴ処理ハンドラの先頭アドレスと隣
接する位置にあり、ＥＩＴ処理時に自動的に読み込まれ
るので、ＥＩＴ処理のたびに内部状態変数を古き換える
指定をプログラム作成者は個々にする必要がない。また
この機能により格納する内部状態変数の中にＥＩＴ処理
の優先度の指定情報を含めておくことにより多重にＥＩ
Ｔ処理が発生したようなとき、優先度の高いＥＩＴ処理
によって優先度の低いＥＩＴ処理の起動を禁止すること
ができる。上記のようにプログラム作成者にとって容易
に幅広い処理の指定をすることができる。また、ＥＩＴ
処理後にＥＩＴ処理の検出処理を特別扱いする機能をイ
１１＾えることによって、例外処理によりシングルステ
ップ実行をするようなとき、同−ＥＩＴ処理が繰り返し
て発生し、命令の実行が進まないような状態を回避する
ことができる。 ［実施例コ 第３８９図に本発明の一実施例であるデータ処理装置に
おけるＥＩＴ処理起動方法のフローチャー１・を示ず。 まず１００１でＥＩＴ処理の要求が受は付けられると、
１００２で受は付けられたＥＩＴ処理の内容に応じてＥ
ＩＴベクトル番号が生成され、そのＥＩＴベクトル番号
を８倍した値にＥＩＴ処理ハンドラが格納されているＥ
ＩＴテーブルの糸底アドレス（１α（ＥＩＴＶＴＲ）を
加えて、ＥＩＴ処理ハンドラの先頭アドレスおよびＰＳ
Ｗの一部（以後ＥＩＴＶＴＥと記す）が格納されている
外部記憶装置のアドレスが生成される。１００３でその
アドレスのデータであるＥＩＴＶＴＥが読み込まれ、１
００４でＥＩＴ処理発生時のｐ　ｓ’ｗの値と一部比較
され更新される。更新されたＰＳＷの値で指定されたデ
ータ処理装置の内部状態のもとで、プロセッサ情報のス
タック退避（１００５）とＥＩＴ処理ハンドラの起動（
１００６）が行われる。 第３９０図に本発明の一実施例であるＥ　Ｉ　ＴＶＴＥ
のフォーマットを示す。第３９０図で示ずＥＩＴＶＴＥ
は８バイト構成になっており、そのうち４バイトがＥＩ
Ｔ処理ハンドラの先頭アドレスであるｖＰＣ（１０２５
）の値を、２バイトがｐｓｗの一部を指定するようにな
っており、残りの２バイトは自由度と拡張性を考慮して
あけである。図１００３においてＶＳ　（１０２０）は
ＥＩＴ処理ハンドラ起動時のスタックポインタ使用モー
ドの指定用の１ビツトのデータ、ＶＡ（１０２１）はＥ
ＩＴ処理ハンドラ起動時のコンテキストのデータサイズ
が３２ビツトか６４ビツトかを示す１ビツトのデータ、
ＶＡＴ　（１０２２）はεＩＴ処理ハンドラ起動時のア
ドレス変換モードの指定を示す２ビツトのデータ、ＶＤ
　（１０２３）はＥＩＴ処理ハンドラ起動時のデバッグ
モードの有無を示す１ビツトのデータ、Ｖ　ＩＭＡＳＫ
　（１０２４）　はＥＩＴ処理ハンドラ起動時の割り込
み受付レベルの指定を行う４ビツトのデータである。 ＥＩＴ処理起動時にＰＳ％Ｉ！中のこれら５つのフィー
ルドが更新可能である。またこれらのフィールドは単純
に更新するのではなく、一部のフィールドではＥＩＴＶ
ＴＥ中の値とＥＩＴ検出時の値を比較してから更新する
かどうかを判断することもできる。例えば、割り込み受
付レベル指定フィールドは、外部割り込み以外の時はＥ
　Ｉ　ＴＶＴＥ中の値と更新前の値のレベルが高い（値
が小さい）方が新しい値となり、外部割り込みでは発生
した外部割り込みの優先度とＥＩＴＶＴＥ中のレベルが
高い（値が小さい）方が新しい値となる。 第３９１図に本発明のデータ処理装置においてＥＩＴ処
理が起動されたときスタックポインタの指す外部記憶装
置に退避されるデータ処理装置の内部状態を示す情報群
の一実施例を示したものである。 図中１０２６はＥＩＴ処理が起動された時点のデータ処
理装置のＰＳＷ、１０２７はＥＩＴ処理の種類に応じた
スタックフォーマットの種類を示す１バイトのデータ、
１０２８はＥＩＴ処理の種類を示す１バイトのデータ、
１０２９はＥＩＴベクトル番号を示すｌＯビットのデー
タ、１０３０はＥＩＴ処理が起動された時点のデータ処
理装置のＰＣの値を格納する４バイトの領域、１０３１
はＥＩＴ処理の種類に応じたいろいろな追加情報を格納
する数バイトの領域をそれぞれ示す。 第３９２図に本発明の一実施例であるデータ処理装置に
おけるＥＩＴ処理の種類に応じたスタックフォーマット
を示す。図中１０３２はフォーマット０の、１０３３は
フォーマットｌの、１０３４はフォーマット２の、１０
３５はフォーマット３のそれぞれＥＩＴ処理におけるス
タックフォーマットを示す０本実施例では各スタックフ
ォーマットにおいて追加情報の内容が異なフている。 第３９３図に本発明の一実施例であるデータ処理装置に
おいて多重ＥＩＴ処理を行ったときに更新される内部状
態変数と形成されるスタックフレームを示、したもので
ある。第３９３図においては内部割り込み命令であるト
ラップ命令（ＴＲＡＰ）と外部割り込み要求りＥｌ）が
多重に発生した例を示す。第３９３図の例におけるデー
タ処理装置ではトラップ命令の方が外部割り込み要求よ
りも優先度の高いＥＩＴ処理なので、まずトラップ命令
に対するＥＩＴ処理を起動し、その後外部割り込みに対
するＥＩＴ処理を起動する。従って上記多重ＥＩＴ処理
受付後、１０３６のＰＣには外部割り込みに対するＥＩ
Ｔ処理ハンドラの先頭アドレスが取り込まれ、１０３７
のＰＳＷには外部割り込み処理において取り込まれるＥ
ＩＴＶＴＥによって比較、更新された値が古き込まれる
。また、上記多重ＥＩＴ処理によって形成されるスタッ
クフレームについて最初に格納される内容、すなわち高
いアドレスのほうに格納される内容から説明していく。 まず、１０４４にはトラップ命令が発生した時点のＰＣ
値（ＥＸＰＣ）を、１０４３にはトラップ命令の次の命
令のＰ　Ｃｆ＋Ｗを、１０４２にはトラップ命令の図１
００４に示ず１０２７．１０２８．１０２９に相当する
ＥＩＴ処理情報を、１０４１にはトラップ命令実行前の
ＰＳＷのあたいを、１０４０にはトラップ命令に対する
ＥＩＴ処理ハンドラの先頭アドレスを、１０３９には外
部割り込みのＥＩＴ処理情報を、１０３８にはトラップ
命令のＥＩＴＶＴＥによって比較、設定されたＰ　Ｓ　
’ｖＶの値をそれぞれ格納していく。上記のように格納
することによって、ＥＩＴ処理ハンドラが起動されたと
き、まず外部割り込みに対するＥＩＴ処理ハンドラがつ
いでそのスタックフレームの情報からトラップ命令に対
するＥＩＴ処理ハンドらが起動され、多ｆｆｉ　Ｅ　Ｉ
　Ｔが処理できる。 以下本発明のさらに詳しい実施例であるデータ処理につ
いて説明する。説明は長大であるので目次を付し、また
詳細な説明を必要とする部分は、付録の形で記載した。 ＥＩＴに関することは特に付録９で多く述べられている
。 目次 １、本発明装置の特徴 １−１．基本設計思想 １−２．０５向きアーキテクチャ １−３．チューニングされた命令セット１−４．コンパ
イラ向きの命令セット ２、本発明装置３２と本発明装置６４ ３、本発明装置仕様のクラス分け ４、レジスタセット ５、データタイプ ５−１．ビット ５−２．ビットフィールド ５−３．整数 ５−４．浮動小数 ５−５．１０進数 ５−６．ストリング ５−７．キュー ６、命令フォーマット ６−１．２オペランド短縮形 ６−１−１．レジスターメモリ間 （Ｓ−ｆｏｒｍａｔ、Ｌ−ｆｏｒｍａｔ）６−１−２．
レジスターレジスタ間 （Ｒ−ｆｏｒｍａｔ） ６−１−３．リテラル−メモリ間（Ｑ−ｆｏｒｍａｔ）
６−１−４．イミディエート−メモリ間（１−ｆｏｒｍ
ａｔ） ６−２．１オペランド−船形（Ｇｌ−ｆｏｒｍａｔ）６
−３．２オペランド−船形 ６−３−１．第一オペランドはメモリ読みだしくＧ−ｆ
ｏｒｍａｔ） ６−３−２．第一オペランドは８ビツトイミデイエート
（Ｅ−ｆｏｒｍａｔ） ６−３−３．第一オペランドはアドレス計算（ＧＡ−ｆ
ｏｒｍａｔ） ６−３−４．その他の２オペランド命令６−４．ショー
トブランチ ６−５．その他 ７、アドレッシングモード ？−１，Ｐビット ７−２．フォーマット中で使われる記号７−３．レジス
タ直接 ７−４．レジスタ間接 ７−５．レジスタ相対間接 ７−６、イミディエート ７−７．７ブソリユート ？−８，ＰＣ相対間接 ７−９．スタックポツプ ？−１０，スタックブツシュ ？−１１．レジスタ相対付加モード ？−１２，ＰＣ相対付加モード ？−１３，絶対付加モード ？−１４，ＦＰ相対間接 ？−１５，ＳＰ相対間接 ？−１６．付加モードのフォーマット ？−１７．付加モード仕様のレベル ８、インプリメント関連事項 ８−１．仮想記憶のサポート ８−２．プログラムによる命令の書き換え９、　　ＥＩ
Ｔ処理 １０、ＰＳＷの構成 １０−１．ＰＳＳの構成 １０−２．ＰＳ）ｌの構成 １０−３．フラグの変化 １１、命令セットの記述について １１−１．記述形式の概要 １１−２．命令ビットパターンとアセンブラ表記 １１−３．フィールド名 １１−４．オペランドフィールド名 １１−５．アドレッシングモードに関する制限 １１−６．解説に関する注意 １２、本発明装置の命令セット １２−１．データ転送命令 １２−２．比較、テスト命令 １２−３．算術演算命令 １２−４．論理演算命令 １２−５．シフト命令 １２−６．ビット操作命令 １２−７．固定長ビットフィールド操作命令１２−８．
任意長ビットフィールド操作命令１２−９．１０進演算
命令 １２−１０．ストリング命令 １２−１１．キュー命令 １２−１２．ジャンプ命令 １２−１３．マルチ、プロセッサ用の命令１２−１４．
制御空間、物理空間操作命令１２−１５．Ｏ５関連命令 １２−１６．ＭＭＵ関運命運 命令１０本発明装置命令セットレファレンス付録２０本
発明装置のアセンブラ表記について 付録３１本発明装置メモリ管管理式概要付録４０本発明
装置のフラグ変化 付録５．異種サイズ間の演算について 付録６．高級言語向きサブルーチンコール付録７．制御
レジスタと制御空間 付録８０本発明装置のＣＴＸＢ 付録９０本発明装置のＥＩＴ処理 付録１０．本発明装置の命令セットパターン付録１１．
高機能命令の詳細仕様と終了時のレジスタ値 付録１２．オペランドが干渉した場合の動作付録１３．
キャッシュやＴＬＢの整合性確保１、Ｈの １−１．ぜ甲 ・本発明装置はＲＩＳＣではない。基本命令の高速実行
を第一目標とし、さらに高機能命令を追加した。 ・３２ビツト版の本発明装置３２と６４ビツト版の本発
明装置６４を同時に設計し、３２ビツト版と６４ビツト
版のチップをシリーズ化した。したがって、６４ビツト
デ　−タ、６４ビツトアドレツシングへの拡張が始めか
ら考慮されている。 −Ｏ５と込みで開発し、リアルタイムＯ５であるｌＴＲ
０Ｎ（Ｉｎｄｕｓｔｏｒｉａｌ−ＴＲＯＮ）とワークス
テーション用のＯ５であるＢＴＲＯＮ（Ｂｕｓ　ｉ　ｎ
ｅｓｓ−ＴＲＯＮ）を高速で実行することを目脂した。 本発明装置はＴＲ０Ｎ＜＜ＬＩＲ＞＞仕様を満たし、特
に実記憶環境での高速処理に重点を置く。 ・将来のＡＳＩＣＬＳＩの核となるマイクロプロセッサ
とする。 １−２．　　Ｏ５ａ　　　　−” ・ビットマツプ操作サポート命令 ＢＴＲＯＮで必要となるビットマツプの移動、演算を行
なう命令 φコンテキストスイッチ命令 ｌＴＲ０Ｍにおいて高速のタスク切り替えを行なうため
の命令 ・キュー操作命令 ｌＴＲ０Ｎのレディキュー、ウェイトキューの操作を行
なう命令 ・２レベルのリング保護によるメモリ管理（将来の拡張
用にさらに２レベルのリングを用意している。） １−３．　　　ユーニン　　　たａ”セ・・・頻度の高
い命令、アドレッシングモードが短い命令となるように
チューニング レジスタ間演算、リテラル演算の命令 長を短縮 １−４．コゝパ　−ａ　のロ　セ％１ ・直交化された命令セット ・データの保持、アドレスの保持、インデクス値の保持
といった各種の目的に使用できる１６本の汎用レジスタ ・強力なアドレッシングモード 付加モードにより、任意段数のインデクス加算と間接参
照が可能。 ・異なるデータサイズ間での演算が可能ソースオペラン
ドとデスティネーションオペランドのサイズを別々に指
定可能。 ・高級言語向きの高機能ジャンプ命令 ２、＋１”Ｊ−３２と　　Ｈ６４ 本発明装置では、３２ビツト版の本発明装置３２と６４
ビツト版の本発明装置６４をシリーズ化して扱フており
、６４ビツト版への拡張が始めから考慮されているのが
大きな特徴である。本発明装装置６４では、６４ビツト
のリニアアドレスの空間が提供される。 また、本発明装置６４では、本発明装置３２で扱うデー
タタイプに加えて、６４ビツト整数を扱うことができる
。 本発明装置６４での３２ビット／６４ビット切り替え方
法は次のようになっている。 ・オペランドのデータサイズについて 各命令、各オペランド毎に存在するサイズ指定ビットに
より、命令単位、オペランド単位で３２ビツト７６４ビ
ツトを選択する。データサイズの場合は、３２ビツト、
６４ビツトのほかに８ビツト、１６ビツトも利用できる
ので、４つのサイズの選択を２ビツトのフィールドで指
定する。 本発明装置３２では、６４とットデータを扱ゎず、６４
ビツトのデータサイズを指定した命令はエラーとする。 φポインタのサイズについて 通常は本発明装置３２で３２ビツトポインタ、本発明装
置６４で６４ビツトポインタを使用するが、本発明装置
６４で本発明装置３２用のオブジェクトコードを実行す
るため、本発明装置６４にはポインタサイズを３２ビツ
トにするモードを設ける。このモードはＰＳＷ中で指定
されるので、コンテキスト（プロセスやタスク）単位で
３２ビツト用のプログラムと６４ビツト用のプログラム
を混在させることは可能である。 このほか、６４ビツトアドレツシングを行なうための拡
張用ビットとして、メモリアクセスを伴なうオペランド
毎に「Ｐビット」と呼ばれる予約ビットが設けられてい
る。 ポインタサイズの３２ビット７６４ビット切り替えを命
令単位とせず、モードにしたのは、次のような理由によ
る。 ポインタの場合、異種のサイズのものを混在させること
は本質的に無理がある。というのは、ポインタというの
は場所を区別するものであるため、一つでも６４ビツト
のものがあれば、全体を６４ビツトのポインタにしない
と区別できないからである。 したがって、３２ビツトポインタと６４ビツトポインタ
を命令毎に切り替え、混在できるようにしたとしても、
大部分はコンテキスト単位で同じ指定を繰り返すだけに
なり、ビット割り当てとしては効率の悪いものになる。 そのような状況では、モードの方が適当である。 モードを便りで３２／８４を切り替える場合、モードを
いつ設定するか、本発明装置３２と本発明装置６４の互
換性が大丈夫かといった疑問が生ずるかもしれない。し
かし、デフォルトが３２ビツトポインタとなるようにし
ておき、６４ビツトアドレスを使用する時にモード変更
するという形態にすれば、本発明装置６４でも本発明装
置３２用のプログラムをそのまま走らせることができる
。また、３２ビツトポインタと６４ビツトポインタの切
り替えをモードではなく命令単位にしたとしても、Ｏ５
がスタックをどこに設定するか、システムコールのパラ
メータが３２ビツト７６４ビツトのどちらか、といった
ことを判断するために、Ｏ５は各コンテキストが３２ビ
ツトか６４ビツトかということを認識しておく必要があ
る。 その場合には、　（スタックに退避された）　ｐｓｗ中
のモードを見て３２ビツト／６４ビツトを判断できる方
が便利なことがある。 ３、Ｅｌ　　　の−ζ 本発明装置では、６４ビツト版への拡張、シリーズ化、
多様な用途への適応、などといった要求に対応するため
、インプリメントするかどうかオプションとなっている
機能がある。このような「オプション機能」の位置付け
を明確にするため、本発明装置の仕様を次のようにクラ
ス分けする。 ＜（Ｌｏｇ＞仕様（Ｌｅｖｅｌ　　Ｏ）本発明装置とし
て必ず満たさなければならない仕様である。 ＜＜ＩＱ＞＞仕様の例は、ユーザプログラムから見たプ
ログラミングモデル（ＩＳＰの大部分、汎用レジスタ、
ＰＳＨ）、機械語のビットパターンなどである。 仕様書中では、特に何も書いてない部分が＜＜シＱ＞＞
仕様となる。 ＜＜Ｌｌ＞＞仕様（Ｌｅｖｅｌ　　１）インプリメント
しておくのが原則であるが、特に用途の限定された軽い
仕様のプロセッサを作りたい場合には、必ずしもインプ
リメントしなくてもよい仕様である。 ＜＜Ｌｌ＞＞仕様になるのは、ストリング命令、付加モ
ード、キュー操作命令、ビットマップ命令といった高機
能命令などであるが具体的にどの命令を＜＜Ｌｌ＞＞仕
様とするかは別に定める。 ＜＜ＬＩＲ＞＞仕様（Ｌｅｖｅｌ　　Ｉ　　Ｒｅａｌ）
＜＜Ｌｌ＞＞仕様から命令再実行間係の機能とＭＭＵ間
係の機能を削除した仕様であり、ｌＴＲ０ＮとμＢＴＲ
ＯＮなどを実記憶ベースで効率よく動かすための仕様で
ある。 ＜＜ＬＩＲ＞＞の命令セットは＜ｃｌｌ＞＞とほぼ同じ
であり、コンパイラやユーザプログラムは共通に使用で
きるようにする。ただし、ＭＭＵ間係（ＭＯＶＰＡなど
）、Ｏ５間係（ＪＲＮＧなと）の一部の命令については
、サポートしないものがある。 ＜＜Ｌ２＞＞仕様（Ｌｅｖｅｌ　　２）将来のハードウ
ェア量の増加にしたがって導入される予定の仕様である
。 命令の対称性を高めるための仕様と、演算の高速化に対
応して新たに追加する命令の仕様とがある。 前者の例としてはＢＶＳＣ）Ｉ命令の２／Ｂ’オプシヨ
ン、ストリング命令での複雑な終了条件、無限段数の付
加モードなどがあり、後者の例としてはＩＮＤＥＸ命令
などがある。 仕様書中では、＜＜Ｌ２＞＞仕様の部分を＜＜Ｌ２＞＞
て示す。 ＜＜ＬＸ＞＞仕様（ｅＸｔｅｎｓｉｏｎ）本発明装置６
４への拡張にしたがフて導入される予定の仕様である。 Ｌ２仕様と同様の意味を持つが、本発明装置６４への対
応ということで別のクラスとして扱う。 ＜＜（、ｘ＞＞仕様の例は、６４ビツト演算命令などで
ある。 仕様書中では、＜＜ＬＸ＞＞仕様の部分を＜＜ＬＸ＞＞
で示す。 ＜＜ＬＵ＞＞仕様（Ｕｎｄｅｆｉｎｅｄ）将来の拡張に
よって導入される予定の仕様であるが、現段階ではまだ
具体的な仕様まで提示されていないものである。 ＜＜１ｖ＞＞仕様（Ｖａｒｉａｂｌｅ）各メーカーが全
く自由に仕様を決めてよい部分である。 チップのビン配置、パイプラインの段階や性能に関する
仕様、各メーカーに割り当てられた命令のビットパター
ン、制御レジスタの使い方などが＜＜Ｌｖ＞＞仕様の例
である。 このうち、各メーカーに割り当てられた命令ビットパタ
ーンについては、ビットパターンのレファレンス中でＬ
Ｖｒｅｓｅｒｖｅｄにより示されている。 ＜＜ＬＡ＞＞仕様（Ａｌｔｅｒｎａｔｉｖｅ）本発明装
置としての標準仕様が提示されている（あるいは、提示
される予定がある）が、他にやむを得ない理由があれば
変更してもよいという仕様である。もちろん、仕様を変
更した部分に間しては互換性の失われる場合がある。＜
＜ＬＡ＞＞仕様は、ＴＲ０Ｎとしての互換性を保証しな
い仕様である。 ＜＜ＬＡ＞＞仕様の例は、メモリ管理方式、制御レジス
タと特権命令の一部などであり、主にＯ５の関係する部
分である。 本発明装置はＭＭＵを内蔵せず、特に実記憶環境での高
速処理を目指す。従フてメモリ管理に関する＜＜ＬＡ＞
＞仕様の大部分は本発明装置でサポートされない。 ４、レジ　　セｔ１ ・本発明装置３２では３２ビツト長の汎用レジスタが１
６本、本発明装置６４では６４ビツト長の汎用レジスタ
が１６本存在する。 争スタ・ンクポインタ（Ｓｔａｃｋ　Ｐｏ１ｎｔｅｒ　
−ＳＰ）、フレームポインタ（Ｆｒａｍｅ　Ｐｏ１ｎｔ
　　ｅｒ　−ＦＰ）は汎用レジスタに含まれる。ＳＰは
Ｒ１５、ＦＰはＲ１４となる。 −プログラムカウンタ（Ｐｒｏｇｒａｍ　Ｃｏｕｎｔｅ
ｒ　−ＰＣ）は汎用レジスタに含まれない。 ・汎用レジスタは、データ保持、ベースアドレス保持、
あるいはインデクス　レジスタとして、各種の目的に使
用できる。 ・プロセッサの状態を保持するレジスタ（Ｐｒｏｃｅｓ
ｓｏｒ　５ｔａｔｕｓ　Ｗｏｒｄ　−ＰＳＷ）を持つ。 第１図は、本発明装置６４の場合＜＜ＬＸ＞＞のレジス
タセットを示す。 ・ＳＰはコンテキスト（リング番号、割り込み処理中）
に応じて切り替わる。 ・ＰＳ繋よ４バイトからなる。下位第一バイトがステー
タスの表示（Ｐｒｏｃｅｓｓｏｒ　５ｔａｔｕｓ　Ｂｙ
ｔｅ　−ＰＳＢ）、下位第二バイトがユーザのモード設
定（ＰＳＢと合わせてＰｒｏｃｅｓｓｏｒ　５ｔａｔｕ
ｓ　Ｈａｌｆｗｏｒｄ　−ＰＳＨ）％　　上位の２バイ
トがシステムの状態表示用、となる。 ・本発明装置はいわゆるｂｉｇ−ｅｎｄｉａｎのチップ
であり、レジスタ上のデータについては、８ビツト、１
６ビツトのデータをＬＳＢ側に詰めて配置する。したが
って、データサイズとは無関係な絶対的なビット番号を
定義することができない。ビット番号を議論する場合に
は、必ずデータサイズと組にして扱う必要がある。これ
を「ビット位置」と呼ぶ。 ・レジスタ上の８ビツトデータに対しては、ビット位置
はＭＳＢ側から０．１．、、．７と付けられる。また、
レジスタ上の１６ビツトデータに対しては、ビット位置
はＭＳＢ側から０．１．、、．１５と付けられ、レジス
タ上の３２ビツトデータに対しては、ビット位置はＭＳ
Ｂ側から０．１．、、．３１と付けられる。したがって
、８ビツトデータのビット位置７０ビツト、１６ビツト
データのビット位置１５０ビツト、３２とットデータの
ビット位置３１０ビツトが物理的には同一のビットとな
る。 ・レジスタをデスティネーションオペランドとする命令
において、レジスタ側のデータサイズが８ビツト、１６
ビツトであった場合には、上位バイトは影響を受けず、
無変化となる。これは、メモリ上で演算を行なフた場合
の仕様と合わせたものである。上位ビットにまで影響を
与えたい場合は、異種サイズ間の演算を利用する。 ｃ例コ ＭＯＶ　　　　＃）ｌ’１２３４５６７８．ＲＯ，ＷＭ
ＯＶ　　　　＃）ｌ’ａａ、Ｒｏ、８ＲＯ＝Ｈ’　１２
３４５６ａａとなる。 ・レジスタ上に８ビツト、１６ビツトのデータを置く場
合には、ＬＳＢ側に詰められるので、例えば、ＭＯＶ、
Ｗ　　＃ｌ（’１２３４５６７８．　ＲＯＮＯＶ、Ｂ　
　＃Ｈ’ａａ、　ＲＯ ＮＯＶ、Ｗ　　ＲＯ，Ｒ１ の結果はＲ１＝Ｈ’１２３４５６ａａとなる。一方、メ
モリに対して同じことを行な）た場合 ＮＯＶ、Ｗ　　＃Ｈ’１２３４５６７８．　＠ＲＯＮＯ
Ｖ、Ｂ　　＃Ｈ’ａａ、　＠ＲＯ Ｍ０Ｖ、Ｗ　　＠ＲＯ，Ｒ１ には、８ビツト、１６ビツトのデータのＭＳＢ側が揃う
ことになるので、ＲＩ＝Ｈ’ａａ３４５８７８となる。 レジスタ上とメモリ上で結果が異なるので、注意が必要
である。 旦、ｊ〉２Ｌ乞Ｌブ 本発明装置では、いわゆるｂｉｇ−ｅｎｄｊａｎを採用
している。すなわち、バイトアドレスの指定、ビット番
号の指定とも、小さい番号（アドレス）の方がＭＳＢ（
Ｍｏｓｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉｔ／Ｂｙｔｅ
）となっている。 ｂｉｇ−ｅｎｄｉａｎでは、メモリ上のあるデータにつ
いて、それを８ビツトデータとして見る時と１６（３２
）とットデータとして見る時のアドレスが異なってくる
ため、注意が必要である。例えば、ａｄｄｒｅｓｓ：　
　　Ｎ　　　Ｎ＋Ｉ　　　Ｎ＋２　　　Ｎ＋３ｄａｔａ
：　　　　０　　０　　　０　　　　Ｈ’１２といった
場合に、３２ビツトデータとしてのアドレスＨの内容は
Ｈ’００００００１２であるが、　（Ｈ’は１６進を表
わす）、同じ内容のデータを８ビツトデータとして扱う
ときは、アドレスＮ＋３を参照しなければならない。 ただし、レジスタ上のデータに関しては、８ビツトデー
タ、１６ビツトデータカ几ＳＢ側に詰めて配置されるた
め、レジスタ上に置かれたデータを、そのまま別のサイ
ズのデータとして扱うことができる。例えば、 ＭＯＶ　　　＃Ｏ，ＲＯ，Ｗ ＭＯＶ　　　＃）ｌ’１２．Ｒｏ、８ 間Ｖ　　　ＲＯ，讐、Ｒ１，讐 の結果はＲ１＝Ｈ’０ＯＯ０００１２となる。（命令の
意味については本文参照） 一方、メモリに対して同じことを行なった場合ＭＯＶ　
　　＃Ｏ，＠ＲＯ，Ｗ 間Ｖ　　　＃Ｈ’１２．＠ＲＯ，Ｂ ＭＯＶ　　　＠ＲＯ，Ｗ、Ｒ１，Ｗ には、８ビツトデータＨ′１２と３２とットデータのＭ
ＳＢ側が揃うことになるので、Ｒ１＝Ｈ’１２００００
００となる。 本発明装置でサポートしているデータタイプを以下に説
明する。 正二上、旦ユ上 第２図のように太線内が対象ビットである。 メモリ上のビット操作の場合、ｏｆｆｓｅｔは任意レジ
スタ上のビット操作の場合、ｏｆｆｓｅｔは一つのレジ
スタ内に限定 （ｏｆｆｓｅｔの上位ビットを無視する）ビットの指定
は、ｂａｓｅ−ａｄｄｒｅｓｓの指定、ｂａｓｅ−ａｄ
ｄ　ｒｅｓｓのサイズの指定、ｏｆｆｓｅｔの指定の組
によって行なわれる。 メモリ上のビットを対象とした場合には、ｂａｓｅ−ａ
ｄｄｒｅｓｓで示されるメモリアドレスのＭＳＢがｏｆ
ｆｓｅｔ＝０のビットとなる。この時、ｂａｓｅ−ａｄ
ｄ　ｒｅｓｓのサイズの指定は、実際に操作されるビッ
トには影響しない。ビット操作命令では、メモリに対し
てｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅを行なうアクセ
スサイズを指定するためにｔｒａｓｅ−ａｄｄｒｅｓｓ
のサイズの指定が利用されるが、アクセスサイズが異な
っても実際に操作されるビットは同じである。 一方、レジスタ上のビットを対象とした場合には、ｂａ
ｓｅ−ａｄｄｒｅｓｓのサイズとして指定されたデータ
サイズでのＭＳＢがｏｆｆｓｅｔ＝ｏのビットとなる。 ｂａｓｅ　ａｄｄｒｅｓｓのサイズが異なれば、実際に
操作されるビットも異なったものになるので、注意が必
要である。 ５−２．ビ〜・　　　−ル′ ・符号付きビットフィールド 第３図に示すように太線内が対象ビットフィールドであ
る。 ０　　＜　　Ｗｉｄｔｈ　　≦　３２　　（＜＜ＬＸ＞
＞　　Ｏ＜　　ｗｉｄｔｈ　　≦Ｓ：符号ビット ｂａｓｅ−ａｄｄｒｅｓｓのＭＳＢから、対象ビットフ
ィールドのＭＳＢ　（符号ビット）までのビットの隔た
りがｏｆｆｓｅｔとなる。 ８Ｆ：Ｇ命令によるメモリ上のビットフィールド操作の
場合、ｏｆｆｓｅｔは任意。 ８Ｆ：Ｅ命令によるメモリ上のビットフィールド操作、
およびレジスタ上のビットフィールド操作の場合５ｂａ
ｓｅ−ａｄｄｒｅｓｓの１ワード（１０ングワード）を
はみ出した部分のビットフィールドについて、動作を保
証しない。 ・符号なしビットフィールド 第４図に示すように太線内が対象ビットフィールドであ
る。 ０　　＜　　ｗｉｄｔｈ　　≦　３２　　（＜＜ＬＸ＞
＞　　Ｏ＜　　ｗｉｄｔｈ　　≦ｂａｓｅ−ａｄｄｒｅ
ｓｓのＭＳＢから、対象ビットフィールドのＭＳＢまで
のビットの隔たりがｏｆｆｓｅｔとなる。 ＢＦ：Ｇ命令によるメモリ上のビットフィールド操作の
場合、ｏｆｆｓｅｔは任意。 ８Ｆ：Ｅ命令によるメモリ上のビットフィールド操作、
およびレジスタ上のビットフィールド操作の場合、ｂａ
ｓｅ−ａｄｄｒｅｓｓの１ワード（１０ングワード）を
はみ出した部分のビットフィールドについて、動作を保
証しない。 ・任意長ビットフィールド ｏｆｆｓｅｔ、　ｗｉｄｔｈとも任意。ただしｗｉｄｔ
ｈ　＞　　０゜旦二旦工且致 第５図に整数のデータタイプを示す。 旦二生工１丈座玉 浮動小数点の演算は、コプロセッサで扱う。 浮動小数点の形式はｌ　ＥＥＥ規格である。詳細は別に
定める。 ・単精度３２ビツト浮動小数 くくコプロセッサ〉〉 ・倍精度６４ビツト浮動小数 くくコプロセッサ〉〉 ・８０ビツト浮動小数 〈くコプロセッサ〉〉 反二旦、迎這激 多倍長の１０進数の四則演算は、コプロセッサで扱う。 本発明装置のメインプロセッサでは、以下に示すような
固定長の符号なしＰＡＣＫＥＤ形式ｌＯ進形式ｌ上進数
号付きＰＡＣにＥＯ形式１０進数を扱う。ただし、符号
付きＰＡＣＫＥＤ形式ｌＯ進形式ｌ上進数は、すべて＜
＜Ｌ２＞＞である。第６図にデータタイプをしめす。 ５−８．　　　１− 第７図にストリングの場合のデータタイプを示す。 旦二１よ−ＬＬ二 第８図にダブルリンクでつながれた線形リストのデータ
タイプを示す。 ６．１＋１　　−マ・・ 命令は１６ビツト単位で可変長となフており、奇数バイ
ト長の命令はない。 ２オペランド命令には、大きくわけて、４バイト＋拡張
部の構成をもち、すべてのアドレッシングモード（Ｅａ
）が利用できる一般形、および頻度の高い命令とアドレ
ッシングモード（Ｓｈ）のみを使用できる短縮形、０２
つのフォーマットがある。必要となる命令機能とコード
サイズに合わせて、より適した方を選択することができ
る。 本発明装置の命令フォーマットは、細かい点まで気をつ
ければかなり多くの種類に分かれる。しかし、理解を容
易にするため、ここでは本発明装置の命令フォーマット
を大まかに分類して説明を行なう。命令フォーマットの
詳細については、付録１０を参照のこと。 フォーマット中に現われる記号の意味は次の通りである
。 オペコードの入る部分 ＃　　リテラル、またはイミディエート値の入る部分 Ｅａ　　８ビツトで指定する一般形のアドレッシングモ
ード Ｓｈ　　６ビツトで指定する短縮形のアドレッシングモ
ード Ｒｎ　　レジスタの指定を行なう部分 フォーマットの記述は、右側がＬＳＢ側で、かつ高いア
ドレスになフている。（ｂｉｇ−ｅｎｄｉａｎ）フォー
マットの記述例を第９図に示す。 アドレスＮとアドレスＮ＋１の２バイトを見ないと命令
フォーマットが判別できないようになっているが、これ
は、命令が必ず１６ビツト（２バイト）単位でフェッチ
、デコードされることを前提としたためである。 いずれのフォーマットの場合も、各オペランドのＥａま
たはＳｈの拡張部は、必ずそのＥａまたはｓｈの基本部
を含むハーフワードの直後に置かれる。これは、命令に
より暗黙に指定されるイミディエートデータや、命令の
拡張部に優先する。したがって、４バイト以上の命令で
は、Ｅａの拡張部によって命令のオペコードが分断され
る場合がある。 また、付加モードなどによって、Ｅａの拡張部にさらに
拡張部が付く場合にも、次の命令オペコードよりもそち
らの方が優先される。 例えば、第一ハーフワードにＥａｔを含み、第二ハーフ
ワードにＥａ２を含み、第三ハーフワードまである６バ
イト命令の場合を考える。Ｅａｌに付加モードを使用し
たため、普通の拡張部のほかに付加モード拡張部もつく
ものとする。 この時、実際の命令ビットパターンは 命令の第一ハーフワード （Ｅａｌの基本部を含む） Ｅａｔの拡張部 Ｅａｌの付加モード拡張部 命令の第二ハーフワード （Ｅａ２の基本部を含む） Ｅａｔの拡張部 命令の第三ハーフワード の順となる。 なお、アライメントの関係で１６ビツトのフィールドの
うちの８ビツトのみを使用するケースでは、使用する８
ビツトは下位順（アドレスの大きい方）に詰めて置かれ
るものとする。 これに該当するのは、オペランドサイズが８ビツトで、
ＥａＲ，ＳｈＲに＃ｉｍｍ−ｄａｔａのモードを指定し
た場合、Ｉ−ｆｏｒｍａｔでオペランドサイズが８ビツ
トの場合、８ＲＡ：Ｇ、Ｂｃｃ：Ｇ、ＢＳＲ：Ｇで５Ｓ
＝００の場合、などである。　　　　　　　　　　　　
　」例えば、 ＭＯＶ：１．Ｂ　１ｔＨ’１２．　＠ＲＯｊの場合、第
一バイトがＭＯＶ：１．Ｂのオペコード、第二バイトが
オペコードの一部とＳｈＷ＜＠ＲＯ）の指定、第三バイ
トは０、第四バイトがＨ′１２となり、ビットパターン
は第１Ｏ図のようになる。 この場合、１６ビツトのフィールドの上位側（アドレス
の小さい方）の８ビツトには必ず０を入れておかなけれ
ばならない。上位８ビツトがＯでない場合は、これによ
って表現されるデータがインプリメント依、存の不定値
になるものとする。つまり、ｌ−ｆｏｒｍａｔ、＃ｉｍ
ｍ−ｄａｔａモードの場合はそのオペランドがインプリ
メント依存の値になり、ＢＲＡ：Ｇ、Ｂｅｅ：Ｇ、ＢＳ
Ｒ：Ｇ命令の場合は、ジャンプ先が不定となる。いずれ
の場合も、ＥＩＴ　（、例外）とはしない。 ３−１．２オペーン゛−乏 ３−１−　、しぐ　　　−　モｉ　。 −ｏｒ　　ａｔ　　−ｆｏ　　ｍ 第１１図にその例を示す。 Ｌ−ｆｏｒｍａｔ、Ｓ−ｆｏｒｍａｔの命令には、サイ
ズ指定のできるも（７）（ＭＯＶ：Ｌ、ＭＯＶ：Ｓ、Ｃ
ＭＰ：Ｌ）とサイズ指定のできないもの（ＡＤＤ：Ｌ、
Ｓｕｅ：Ｌ）がある。 サイズ指定のできる命令では、ＲＲ等によるサイズ指定
はメモリ側のみに適用され、レジスタ側のサイズは３２
ビツト固定となっている。 レジスタ側とメモリ側のサイズが異なる場合には、ソー
ス側のサイズが小さい場合に符号拡張が、デスティネー
ション側のサイズが小さい場合に上位バイトのカットと
オーバーフローのチエツクが行なわれる。 一方、サイズ指定のできないＡＤＤ：Ｌ、Ｓｕｅ：Ｌ命
令では、レジスタ側、メモリ側のオペランドサイズとも
３２ビツト固定である。 レジスタ側のサイズを３２ビツト固定としたのは、本発
明装置において、　「レジスタ上のデータは、できる限
り３２ビット符号付き整数として扱う」という原則を設
けているためである。この原則は、Ｌ−ｆｏｒｍａｔ、
Ｓ−ｆｏｒｍａｔ命令のほか、ビットフィールド命令や
高機能命令でレジスタ上にオペランドを置く場合にも適
用される。 ６−１−２．　　レジ　　−レジ　　βＲ−ｆｏｒｌＴ
Ｉａｔ第１２図にその例を示す。 ６−１−３．１−−ルー　モ’　ｎ　Ｑ−ｆｏｒｍａｔ
第１３図にその例を示す。 第１４図にその例を示す。 １−ｆｏｒｍａｔのイミディエート値のサイズは、デス
ティネーション側のオペランドのサイズと共通に８．１
６，３２．６４ビツトとなり、ゼロ拡張、符号拡張は行
なわれない。 ６−２．１オペーン゛−’　Ｇｌ−ｆｏｒｍａｔ第１５
図にその例を示す。 ６−３．２　　ペー゛−Ｉ ここに含まれるのは、８ビツトで指定する一船形アドレ
ッシングモードのオペランドが２つ存在する命令である
。オペランドの総数は３つ以上になる場合がある。 第１６図にその例を示す。 ６−３−２．　−　ベーン゛は８ビ・・　　ミー盈二］
工肚り田啄り 第１７図にその例を示す。 このフォーマットとイミディエート−メモリ間のフォー
マツ）　（１−ｆｏｒｍａｔ）とは機能的には似たもの
であるが、考え方の点では大きく違っている。Ｅ−ｆｏ
ｒｍａｔはあくまでも２オペランド−船形（Ｇ−ｆｏｒ
ｍａｔ）の派生形であり、ソースオペランドのサイズが
８ビツト固定、ディスティネーションオペランドのサイ
ズが８／ＩＳ／３２／６４ビツトから遍択となっている
。つまり、異種サイズ間の演算を前提とし、ｄｅｓｔの
サイズに合わせて８ビツトのｓｒｃがゼロ拡張または符
号拡張される。 一方、Ｉ−ｆｏｒｍａｔは、特にＮＯＶ、ＣＭＰで頻度
の多いイミディエートのパターンを短縮形にしたもので
あり、ソースとディスティネーションのサイズは等しい
。 包と違旧阻Ω 第１８図にその例を示す。 ６−３−４．その　の２　ベーン′。Δ第１９図にその
例を示す。 ６−４．ぐヨー　　−゛ 第２０図にその例を示す。 旦二旦ヨ土少犯 以上の外に第２１図に示すようなものがある。 ７、゛し・・シン　モー゛ 本発明装置のアドレッシングモードには、レジスタを含
めて６ビツトで指定する短縮形（Ｓｈ）と、８ビツトで
指定する一般形（Ｅａ）がある。 未定義のアドレッシングモードを指定した場合や、意味
的に考えて明らかにおかしなアドレッシングモードの組
み合わせを指定した場合には、未定義命令を実行した場
合と同じく予約命令例外（ＲＩＥ）を発生し、例外処理
を起動する。 これに該当するのは、ｄｅｓｔｉｎａｔｉｏｎがイミデ
ィエートモードの場合、アドレス計算の命令でイミディ
エートモードを使用した場合などである。 ヱニニＬユ」二にシＬＥ 本発明装置では、毎回のメモリアクセスに対応して１ビ
ツトのオプション機能指定ビットを割り当てることがで
きるようになっており、このビットをＰビットと呼ぶ。 Ｐビットは、メモリアクセスに伴って何らかの別の意味
を加えたい場合に使用するビットである。 Ｐビットは、毎回のメモリアクセス毎に独立に指定する
。したがって、レジスタ間接アドレッシング、アブソリ
ュートアドレッシングなどの場合はオペランドに対応し
て一つのＰビットを指定するが、付加モードを使用した
多段間接のアドレッシングモードでは、その段数分だけ
のＰビットを指定することになる。 Ｐビットの用途としては、タグのチエツク、論理空間の
切り替え、３２ビツトアドレツシングと６４ビツトアド
レツシングの切り替えなどがあるが、これらはすべて将
来の拡張用であり、現在の仕様ではＰビットはｒｅｓｅ
ｒＶｅｄとなっている。 命令フォーマットの説明では、Ｐビットの部分をｌｐｌ
で表示しであるが、ここは必ず０にしておかなければな
らない。ＰビットがＯになっていなかった場合には、予
約命令例外（ＲＩＥ）、が発生する。 Ｐビットに関する機能は＜＜ＬＵ＞＞仕様である。 ７−２．　　　−マ・・　　　　−わ　　　雪　０Ｒｎ
　　　　レジスタ指定 ＰＰビット（０でなければならない） ｍｅｍ［：ＥＡＩ　ＥＡて示されるアドレスのメモリ内
容以下点線で囲まれた部分は、拡張部を示す。 ７−３．しゆ　　　官 アセンブラ表記： ｎ オペランド： ｎ フォーマット： 第２２図に示す。 ７−４．レジ　　。 アセンブラ表記： ＠Ｒｎ オペランド： ｍｅｍ［Ｒｎコ フォーマット： 第２３図に示す。 ７−６、し９　　　　・μ アセンブラ表記： オペランド： ｍｅｍ［ｄｉｓｐ　　＋　　Ｒｎｎ コツオーマット 第２４図に示す。 なおｄｉｓｐは符号付きとして扱う。 ７−６、　　　ミ′　ニー アセンブラ表記： ＃ｉｍｍ−ｄａｔａ オペランド： ｉｍｍ−ｄａｔａ フォーマット： 第２５図に示す。 なおｉｍｍ−ｄａｔａのサイズは、オペランドサイズと
して命令中で指定される。 ７−７、　　　〜τユニ ーセンブラ表記： ＠ａｂｓ ＠ａｂｓ：１６ ＠ａｂｓ：３２ ＠ａｂｓ：６４　　　　　＜＜ＬＸ＞＞オペランド： ｍｅｍ［ａｂｓ］ フォーマット： 第２６図に示す。 なお３２ビツトアドレツシングの時は、ａｂｓ　：１６
で指定したアドレスは３２ビツトに符号拡張される。ま
た、６４ビツトアドレツシングの時は、ａｂｓ：１６．
ａｂｓ：３２で指定したアドレスは６４ビツトに符号拡
張される。 ７−８．　　ＰＣ・。 アセンブラ表記： ＠（ｄＪｓｐ、　ｐｃ） ＠（ｄＪｓｐ：１８．ＰＣ） ＠（ｄｉｓｐ：３２．ＰＣ） オペランド： ｍｅｍ［ｄｉｓｐ　＋　ＰＣ］ フォーマット： 第２７図に示す。 ＰＣ相対間接モードにおいて参照されるＰＣの値は、そ
のオペランドを含む命令の先頭アドレスである。したが
って、例えば無限ループはＪＭＰ　　　＠（０，ＰＣ） という命令によって実現される。 付加モードにおいてＰＣの値が参照される場合にも、同
じように命令先頭のアドレスをＰＣ相対の基準値として
使用する。 ７−、　　　　　・　　　、−・ アセンブラ表記： ＠ＳＰ＋ オペランド： ｍｅｍ［ＳＰ］ ＳＰをインクリメント フォーマット： 第２８図に示す。 ９ＳＰ＋のモードでは、オペランドサイズだけＳＰをイ
ンクリメントする。例えば、本発明装置６４で６４ビツ
トデータを扱う時には、ＳＰが＋８だけ更新される。Ｂ
、Ｈのサイズのオペランドに対する＠ＳＰ十の指定も可
能であり、それぞれＳＰが＋１．＋２だけ更新される。 ただし、スタックのアラインメントがくずれて速度低下
の原因にになるため、使用上は注意した方がよい。 オペランドに対して＠ＳＰ十のモードが意味を持たない
ものに対しては、予約命令例外（ＲＩＥ）を発生する。 具体的に予約命令例外（ＲＩＥ）となるのは、ｗｒｉｔ
ｅオペランド、ｒｅａｄ−ｍｏｄ　ｉｆｙ−ｗｒｉｔｅ
オペランドに対する０ＳＰ＋である。 ７’−１０，−−’ゞユ アセンブラ表記： ＠−ＳＰ オペランド： ＳＰをデクリメント ｍｅｍ［：ＳＰ］ フォーマット： 第２９図に示す。 ＠−５Ｐのモードでは、オペランドサイズだけＳＰをデ
クリメントする。例えば、本発明装置６４で６４ビツト
データを扱う時には、ＳＰが−８だけ更新される。Ｂ、
Ｈのサイズのオペランドに対する＠−ＳＰの指定も可能
であり、それぞれＳＰが−ｌ、−２だけ更新される。た
だし、スタックのアラインメントがくずれて速度低下の
原因になるため、使用上は注意した方がよい。オペラン
ドに対して＠−５Ｐのモードが意味を持たないものに対
しては、予約命令例外（ＲＩ　Ｅ）を発生する。具体的
に予約命令例外（ＲＩＥ）となるのは、ｒｅａｄオペラ
ンド、ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅオペランド
に対する＠−５Ｐである。 ７−１１．　　レジ　　　・・　ロモー゛オペランド： Ｒｎ　＝＝＞　ｔｍｐ 付加モード処理 フォーマット： 第３０図に示す。 付加モードについては、後の章でまとめて説明する。 ′″　２・　　　　・・　　−〇 オペランド： ＰＣ＝＝＞　ｔｍｐ 付加モード処理 フォーマット： 第３１図に示す。 −３，、・・　モー゛ オペランド： ０　＝＝＞　ｔｍｐ 付加モード処理 フォーマット： 第３２図に示す。 ７−１４．ＦＰ　　文・□ アセンブラ表記： ＠（ｄｉｓｐ、ＦＰ） ＠（ｄｉｓｐ：４．ＦＰ） オペランド： ｍｅｍ［ｄ４　　＊　　４　　＋　　ＦＰコ（ｄｉｓｐ
　＝　ｄ４　＊　４） フォーマット： 第３３図に示す。 ｄ４は符号付きとして扱い、オペランドのサイズとは関
係なく必ずｄ４を４倍して使用する。したがって、この
モードにより（ＦＰ　−８＊　４）から（ＦＰ　＋　７
　＊　４）までの４の倍数のメモリアドレスが参照可能
である。アセンブラで記述する場合には、ディスプレー
スメントとして４倍した値の方を書く。 このアドレッシングモードは＜＜Ｌ２＞＞である。本発
明装置ではＦＰ相対間接モードは実装しないので、この
アドレッシングモードが指定された場合は、予約命令例
外（ＲＩＥ）となる。 このアドレッシングモードは短縮形で利用できないので
、例えば、 ＭＯＶ　　　＠（ｄｉｓｐ、ＦＰ）、Ｒ１といった場合
に、 ＭＯＶ　：　Ｇ、讐＠（ｄｉｓｐ：４．ＦＰ）、ＲＩＭ
ＯＶ：Ｌ、Ｗ　＠（ｄｉｓｐ：１６．ＦＰ）、Ｒ１がと
もに４バイトとなり、コードの選択に曖昧さが生じると
いう問題点がある。 このモードが＜＜Ｌ２＞＞となフているのは、このよう
な理由による。このモードは、本発明装置６４になって
短縮形の割合が減った時に、有効に利用することを狙っ
たものである。 ＠（ｄ４：４．ＦＰ）、＠（ｄ４：４．ＳＰ）のモード
では、オペランドサイズにかかわらずｄ４を４倍して使
用するため、８ビツト、１６ビツト、３２ビツトのロー
カル変数をスタックフレーム上に混在した場合に＠（ｄ
４：４．ＦＰ）、＠（ｄ４：４．ＳＰ）のモードを利用
しようとすると、本発明装置がｂｉｇ−ｅｎｄｉａｎで
ある関係上、各変数のＭＳＢ側をワード境界に合わせて
配置する必要がある。これによって特に問題が起きるわ
けではないが、注意が必要である。 ＠（ｄ４：４．ＦＰ）、＠（ｄ４：４．ＳＰ）％−ドを
利用するためのローカル変数配置の例を第３４図に示す
。 ７−１５．ＳＰ　　対１３Ｆ アセンブラ表記： ＠（ｄｉｓｐ、ＳＰ） ＠（ｄｉｓｐ：４．ＳＰ） オペランド： ｍｅｍ［ｄ４　　＊　　４　　＋　　ＳＰコ（ｄｉｓｐ
　＝　ｄ４ネ４） フォーマット： 第３５図に示す。 ｄ４は符号付きとして扱い、オペラン ドのサイズとは関係なく必ずｄ４を４ 倍して使用する。ただし、ｄ４が負の 値であった場合の動作は規定されて いない。したがって、このモードに より（ＳＰ）から（ＳＰ　＋　７　＊　４）までの４の
倍数のメモリアドレスが参照可能 である。アセンブラで記述する場合 には、ディスプレースメントとして ４倍した値の方を書く。 このアドレッシングモードは＜＜Ｌ２＞＞である。本発
明装置ではＦＰ相対間接 モードは実装しないので、このアド レッシングモードが指定された場合 は、予約命令例外（ＲＩＥ）となる。 このモードも、＠（ｄｉｓｐ：４．ＦＰ）と同様に、本
発明装置６４になって短縮形の 割合が減った時に、有効に利用する ことを狙ったものである。 ？−１６，・　ロモー゛の　　−マツ 複雑なアドレッシングも、基本的に は加算と間接参照の組み合わせに分 解することができる。したがって、 加算と間接参照のオペレーションを アドレッシングのプリミティブとし て与えておき、それを任意に組み合 わせることができれば、どんな複雑 なアドレッシングモードをも実現す ることができる。 付加モードはこのような考え方にた ったアドレッシングモードである。 複雑なアドレッシングモードは、モ ジュール間のデータ参照やＡ１言語の 処理系に特に有用である。 ただし、本発明装置ではメモリ間接 アドレッシングモードが多用された 場合処理速度が低下する場合がある ので、メモリ間接アドレッシングモ ードを使用に際しては十分な注意が 必要である。 付加モードの指定は、１６ビツトを単 位としており、これを任意回繰り返 す。１段の付加モードにより、 定数（ｄ　ｉｓｐｌａｃｅｍｅｎｔ）の加算インデクス
レジスタのスケーリ ングと加算 スケーリングは×１、×２、 ×４、×８ メモリの間接参照 を行なう。Ｎ段の付加モードにより、 Ｎ＋１段までの間接参照ができる。 基本的な付加モードの処理： ｔｍｐ　＋　Ｒｘ　＊　５ｃａｌｅ　＋　ｄ４　＊　４
＝＝＞　ｊｍｐ　　　　　　Ｉ＝ｏ、ｏ＝ｏの時ｔｍｐ
　＋　Ｒｘ　＊　５ｃａｌｅ　＋　ｄｉｓｐｘ＝＝＞　
ｔｍｐ　　　　　ｌ＝０．Ｄ＝１の時ｍｅｍ［ｔｍｐ　
＋　Ｒｘ　＊　５ｃａｌｅ　＋　ｄ４＊　４］　＝＝＞
　ｔｍｐ　　　Ｉ＝１．Ｄ＝Ｏの時ｍｅｍ［ｔｍｐ　＋
　Ｒｘ　＊　５ｃａｌｅ　＋　ｄｉｓｐｘコ＝＝＞　ｔ
ｍｐ　　　Ｉ＝１．Ｄ＝１の時基本フォーマット： 第３６図に示す。 Ｅ　ｌ　＝００　　間接参照なし、付 加モード継続 ｔｍｐ　＋　ｄｉｓｐ　十Ｒｘ　＊ ５ｃａｌｅ　：：＞　ｔｌＩｍｐ ＥＩ＝０１　　間接参照あり、付 加モード継続 ｍｅｍ［ｔｍｐ　＋　ｄｉｓｐ　＋ Ｒｘ　＊　５ｃａｌｅ］　＝＝＞ ｔｍｐ Ｅｌ＝１０　　間接参照なし、付 加モード終了 ｔｍｐ　＋　ｄｉｓｐ　＋　Ｒｘネ ５ｃａｌｅ　＝＝＞　ａｄｄｒｅｓｓ ｏｆ　ｏｐｅｒａｎｄ ＥＩ＝１１　　間接参照あり、付 加モード終了 ｍｅｍ［ｔｍｐ　＋　ｄｉｓｐ　＋ Ｒｘ　＊　５ｃａｌｅｌ　＝＝＞ ａｄｄｒｅｓｓ　　ｏｆ ｏｐｅｒａｎｄ Ｍ＝０　　　＜Ｒｘ＞をインデクス として使用 門＝１　　特殊なインデクス ＜Ｒｘ＞＝Ｏインテ クスを加算しない （Ｒｘ＝０） ＜Ｒｘ＞＝Ｉ　　　ＰＣをイ ンデクスＲｘとして 使用 （Ｒｘ＝ＰＣ） ＜Ｒｘ＞＝２〜　　ｒｅｓｅｒ ｅｄ Ｄ＝０　　　付加モード中の４ ビットのｄ４を４倍 してｄｉｓｐとし、こ れを加算する。ｄ ４は符号付きとし て扱い、オペラン ドのサイズとは関 係なく必ずｄ４を４ 倍して使用する。 Ｄ＝１　　　付加モードの拡張 部で指定されたｄ ｉｓｐｘ　（１６／３２／６４ビ ツト）をｄｉｓｐとし、 これを加算する。 拡張部のサイズは ｄ４フィールドで指 定する。 ｄ４＝０００１　　　ｄｔｓｐ Ｘは１６ビツト ｄ４＝ｏｏ１０　　　ｄｉｓｐ Ｘは３２ビツト ｄ４＝００１１　　　ｄｉｓｐ Ｘは６４ピツ　ト　　く（ ＬＸ〉〉 ××　　　インデクスのスケ ール（ｓｃａｌｅ　＝　１／ ２／４／８） Ｓ　　　インデクスレジス タのサイズ Ｓ＝Ｏ＜Ｒｘ＞は３２ ビットを符号拡張 Ｓ＝１　　　　　＜Ｒｘ＞は６４ ピッ　ト　　　　＜＜ＬＸ＞＞ ＰＰビット　＜＜１１＞＞ ・Ｐビットは付加モードの各段 に入る。 Ｐビットは「すべてのメモリ 参照で独立に指定できるピッ ト」となフている。 ・間接参照をする場合としない 場合を選択できる。 間接参照しない段は、多段の ペースレジスタ、インデクス レジスタの加算に用いる。（ ｍｅｍ［Ｒ１＋Ｒ２＋Ｒ３コなど）これは、ニーｆ　レ
ヘ）Ｅｔ　テｒｅｌｏｃａｔｉｏｎ　ｂａｓｅ　ｒｅｇ
ｉｓｔｅｒなどを導入したい時に使用することがある。 ・インデクスレジスタのサイズ ６４ビットアドレス使用時でも ３２ビツトデータがかなりの頻 度で出てくると　予想される ため、付加モードの各段で３２ ７６４のサイズ切り替えができる ようになっている。 ・レジスタ相対間接の＠（ｄｉｓｐ：６４、Ｒｎ）やメ
モリ間接のアドレッ シングモードも付加モード を使用して実現する。 −ｐｃｃｚ対しｉ”Ｘ２、×４、×８ のスケーリングを行なフた場 合には、その段の処理終了後 の中間値（ｔｍｐ）として、インプ リメントに依存した不定値が 入る。この付加モードによっ て得られる実効アドレスは予 測できない値となるが、例外 は発生しない。マニュアル等 では、ＰＣに対する×２、×４、 ×８のスケーリングの指定は 行なわないように、注意して おく必要がある。 フォーマットのバリエーション 第３７．３８図に示す。 ？−１７，〜　モー′　　のレベル 付加モー゛ドの利用方法としては、 普通の間接参照、オブジェクト コードのモジュール化のための 外部変数のテーブル参照、Ａ１向 は命令の実行などがあり、この うち、Ａ１向けの用途ではかなり 多くの段数の間接参照を使うこ とがあるが、普通の用途では、 ３〜４段までの間接参照で十分 なことが多い。 任意段数の付加モードが利用で きれば、コンパイラの中で段数 による場合分けが不要になるの で、コンパイラの負担が軽減さ れるというメリットがある。多 段の間接参照の頻度が非常に少 ないとしても、コンパイラとし ては必ず正しいコードを発生で きなければならないからである。 しかし、インプリメントの方か ら考えると、任意の段数を許し て実行中の割り込みを受は付け るようにするのはかなり重くな るため、全体のバランスとしで ある程度の段数制限をするのは やむを得ない。 そこで、本発明装置としては４ 段（付加モード基本フォーマツ トの４つ分）までの付加モード が利用できるものを＜＜ｌ　ｌ　＞＞仕様とし、任意段
数の付加モードの インプリメントは＜＜Ｌ２＞＞仕様と してクラス分けする。＜＜Ｌｌ＞＞仕 様でも、５回のメモリ間接参照 まで可能である。５段（５ハー フワード）以上の付加モードに 対しては、予約命令例外（ＲＩＥ）が 起動される。ただし、フォーマ ブト上は任意の段数が可能にな っているので、将来はそのまま のフォーマットで段数を拡張す ることができる。 本発明装置では任意段数の付加 モードを許す。ただし、本発明 装置では付加モードをもちいて メモリ間接アドレッシングを多 用した場合、処理速度が低下す ることがあるので注意を要する。 特に第２オペランドで多段の付 加モードが用いられた場合、付 加モード処理中は割り込みが受 は付けられない場合があるので 注意を要する。 また、本発明装２３２でも浮動小 数点を扱うことを考え、′×８ ′のスケーリングをインプリメ ントする。′×８′のスケーリ ングは＜＜ｌ×＞＞仕様ではなく　＜＜１１〉〉仕様で
ある。 ８、　　　ン　　ｉ　　　ン　　　　１−８−１．　　
　”　　の　昌− （本発明装置では　仮想記憶のサポートは行わない。） 仮想記憶を実現するため、命令の実行途中で発生したペ
ージフォールトに対してうまく回復処理を行なう必要が
ある。本発明装置では、原則として命令再実行方式を採
用する。 命令再実行方式でページフォールトが起こった場合には
、それまでに変更したレジスタ類をプロセッサがすべて
もとに戻してから、ページインの処理ルーチンを起動す
る。したがって、処理再開後に命令の始めより再実行し
ても矛盾は生じない。 命令再実行方式では、原則として実行途中の状態を保持
する必要がないので、実現機構は比較的簡単である。ま
た、本発明装置では、命令再実行のことを考慮し、処理
の途中で副作用を残す命令やアドレッシングモード（オ
ートインクリメントなど）を極力避けるようにしている
。ただし、ページフォールトからの再実行では余分なメ
モリアクセスが起こることがあり、Ｏ５で入出力装置を
操作する場合などには注意が必要である。 例えば、−船形の命令において、第一オペランドで１７
０のリードを行ない、第二オペランドでページフォール
トを起こした場合、命令の再実行でもう一度１１０のリ
ードを行なうため、Ｉｌｏの種類によっては矛盾を起こ
す。したがって、リードによって副作用のある１１０を
アクセスする場合は、その命令のもう一方のオペランド
でページフォールトを起こさないように注意し、マニュ
アルにも明記する必要がある。 具体的には、もう一方のオペランドが必ずレジスタか常
駐ページであればよい。 また、ＭＯＶ命令などでソースオペランドとデスティネ
ーションオペランドが一部重なっていた場合、単なる再
実行では矛盾を生じることがあるので、この点に対する
注意も必要である。 例：２バイトのデータを１バイトずらす。 デスティネーションがページ境界にまたがる。 第３９図で、ＮＯＶ、ｌ（命令により［Ｎ−２：Ｎ−１
］を［Ｎ−１：Ｎコに移す場合、デスティネーションの
書き込み バスサイクルは２回に分かれる。 まず［：Ｎ−２］のデータが［：Ｎ−１１に書かれ、次
に［元のＮ−１コが［Ｎコに 書かれるものとする。［Ｎ−１］への 書き込みの際にｐａｇｅ　Ｍ−１がフォ−ルトを起こす
と、ページイン 後［Ｎ−２：Ｎ−１コー＞　［Ｎ−１：Ｎコを再試行し
ようとしても、Ｎ−１の内容が 既に書き変わっているので、矛 盾を起こす。 さらに、ＬＤＭのような複数のデータ転送を行なう命令
でも、転送元と転送 先が重なっていた場合に、命令の再 実行で矛盾が生じないようにする必 要がある。例えば、 ＬＤＭ　　　＠Ｒｅ、（Ｒ６−ＲＩＯ）の場合、Ｒ６，
Ｒ７をロードした後でＲ８を読んだ時にページフォール
トが起き ると、再実行した時に既にＲ６が書き 替わっており、本当に命令の最初か ら実行すると、矛盾を生じる。これ を避けるためには、以下のような対 策をとる必要がある。 ・命令の最初でページフォールトが 起きないことを確認する。 ・ページフォールト時に転送中のア ドレスを示すテンポラリ値をスタ ツクにセーブする。　く一種の命令 継続実行方式） ・Ｒ６の初期値を記憶しておき、ペー ジフォールト発生時にはこれをも との値に戻す。 ＳＴＭやその他の命令についても同様である。 なお、命令の再実行を矛盾なく行な うため、ＬＤＭ　、　ＳＴＭ　、　ＬＤＣＴＸでは付加
モードを禁止している。また、ＥＮＴＥＲ，ＥＸＩＴ、
ＪＲＮＧでは、メモリアクセスを伴うようなアドレッシ
ングモードをすべ て禁止している。 ８−２．プロゲームによる一へ〇　き ストアドブログラム方式の計算機で は、一般に、これから自分の実行す る命令プログラム自体をプログラム によフて書き変えることが可能であ る。しかし、命令のブリフェッチや 命令キャッシュなどを持つ最近の高 性能プロセッサでは、プログラムで 命令を書き変えた場合の動作を保証 しようとすると、ハードウェアの負 担が極めて大きくなる。また、この 機能は必要性が少なく、ソフトウェ アの教育上も好ましくない。したが って、本発明装置では、ソフトウェ アによってこれから実行する命令コ ードの書き換えを行なうことは原則 として禁止し、そのような場合には 動作を保証しないものとしている。 ただし、Ｏ５からユーザまで含めたシ ステム全体の動作を見ると、どこか でプログラムのロードル実行といっ た流れを含んでいるため、すべての 場合にわたフて「動作を保証しない」 とするわけにはいかない。また、特 殊な用途では、ユーザプログラムで 命令コードを生成し、それを実行し たいという場合もある。したがって、 何らかの条件が満たされた時には、 ソフトウェアによって書き換えられ た命令コードの実行動作を保証する 必要がある。 そこで、本発明装置では、命令コー ドを書き換えたということをプロセ ッサに知らせる命令ＰＩＢを用意し、この命令を実行す
ることにより、以後、 書き換えられた命令コードの実行動 作を保証することにしている。この 命令は、これから実行すべき命令コ ードが、以前（リセット時あるいは 前回のＰＩＢ命令実行時）から変更されている可能性が
あるということを、 プロセッサに通知するために使用す る。インプリメント上は、この命令 によってバイブライン、命令キュー、 命令キャッシュのパージを行なうこ とになる。 ９、ＥＩＴ処旦 本発明装置では、プログラムの実行の流れとは非同期に
行なわれる処理を総称して、ＥＩＴ処理と呼んでいる。 ＥＩＴ処理は、通常、例外処理や割り込み処理と呼ばれ
ているものである。ＥＩＴ処理には、次のようなものが
含まれる。 ・内部割り込み（リング間コール、トラップ）システム
コール発行などの際に、プ ログラマが意識して発生させる。 その時に実行中のコンテキストとは 関連がある。 ・例外割り込み（例外） 一般の命令の実行中に、何らかのエ ラーが起った場合に発生する。 その時に実行中のコンテキストとは 関連がある。 ・外部割り込み（割り込み） 外部からのハードウェア的な信号に より発生する。 その時に実行中のコンテキストとは 全く関連がない。 ＥＩＴとはＥｘｃｅｐｔｉｏｎ　（例外割り込み）、Ｉ
ｎｔｅｒｒｕｐｔ　（外部割り込み）、Ｔｒａｐ　（内
部割り込み）の頭文字を合わせた名称である。ＥＩＴ処
理に間する詳細は付録９を参照のこと。 １、　　　　　Ｗ 本発明装置のｐｓυ（Ｐｒｏｃｅｓｓｏｒ　５ｔａｔｕ
ｓ　Ｗｏｒｄ）は３２ビツトである。ＰＳＷの下位１６
ビツト（ＰＳＨ−Ｐｒｏｃｅｓｓｏｒ　５ｔａｔｕｓ　
）ｌａｌｆｗｏｒｄ）はユーザプログラム用であり、ユ
ーザプロセスから自由に操作可能である。ＰＳＷの上位
１６ビツト（ＰＳＳ　−Ｐｒｏｃｅｓｓｏｒ　５ｔａｔ
ｕｓ　ｈａｌｆｗｏｒｄ　ｆｏｒ　Ｓｙｓｔｅｍ）はシ
ステム用であり、ユーザプログラム（リング３）からは
操作できない。ＰＳＨのうち、上位８ビツトは各種モー
ドの設定を行なう部分であり、ＰＳＭ（Ｐｒｏｃｅｓｓ
ｏｒ　５ｔａｔｕｓ　ｂｙｔｅ　ｆｏｒ　Ｍｏｄｅ）と
呼ぶ。また、ＰＳＨの下位８ビツトは各種ステータスや
演算結果の表示を行なう部分であり、ＰＳＢ（Ｐｒｏｃ
ｅｓｓｏｒ　５ｔａｔｕｓ　Ｂｙｔｅ）と呼ぶ。第４０
図に示す。 １０−１．ＰＳＳの 第４１図に示す。 ２０′にｒｅｓｅｒｖｅｄ ′１′を書き込もうとし た場合には、予約機能 例外（ＲＦＥ）が発生する。 ＳＭ、ＲＮＧ　＝　０００　　　ｒｉｎｇｏで外部割り
込みスタックポインタ（ＳＰ １）使用 ＳＭ、ＲＮＧ　＝　００１　　　ｒｅｓｅｒｖｅｄＳＭ
、ＲＮＧ　＝　０１０　　　ｒｅｓｅｒｖｅｄＳＭ、Ｒ
ＮＧ　＝　０１１　　　ｒｅｓｅｒｖｅｄＳＭ、ＲＮＧ
　＝　１００　　　ｒｉｎｇＯでリングＯ用スタックポ
インタ（ＳＰＯ）使 用 ＳＭ、ＲＮＧ　＝　１０１　　　ｒｅｓｅｒｖｅｄ　（
ｒｉｎｇｌ用）ＳＭ、ＲＮＧ　＝　１１０　　　ｒｅｓ
ｅｒｖｅｄ　（ｒｉｎｇ２用）ＳＭ、ＲＮＧ　＝　１１
１　　　ｒｉｎｇ３でリング３用スタツクポインタ（Ｓ
Ｐ３）使 用 ＳＭ、ＲＮＧは＜＜ＬＡ＞＞ ＸＡ　＝　０　　　　　３２ビツトコンテキストＸＡ　
＝　１　　　　　６４ビツトコンテキスト＜＜ＬＸ＞＞ ＡＴ　＝　００　　　　　アドレス変換なしＡＴ　＝　
０１　　　　　アドレス変換あり（本発明装置標準のＭ
ＭＵ仕 様） ＡＴ　＝　１０　　　　　アドレス変換なし、アドレス
によるメモリ保 護 （＜＜ＬＩＲ＞＞） ＡＴ　＝　１１　　　　　　ｒｅｓｅｒｖｅｄ（Ａｄｄ
ｒｅｓｓ　Ｔｒａｎｓｌａｔｉ。 ｎ　ｍｏｄｅ） ＤＢ　＝　Ｏデバッグ中でないコン テキスト ＤＢ　＝　１　　　　　　デバッグ中コンテキスト 団ＡＳに　　　　　外部割り込み、ＤＩ（ＤｅＩａｙｅ
ｄ　Ｉｎｔｅｒｒｕｐｔ）を禁止する割り込み優先度 ＩＭＡＳＫ　＝　００００　　　ＮＭＩ　（優先度Ｏの
マスク不能割り込み）のみ受 は付け ＩＭＡＳに＝　０００１　　　優先度１までマスク（結
果的にＮＭＩのみ受は 付けとなる） ＩＭＡＳＫ　＝　００１０　　　優先度２までマスクＩ
　ＭＡＳにの示す割り込み より優先度の高い割り 込みのみ受は付ける ＩＭＡＳＫ　＝　１１１０　　　優先度１４までマスク
団ＡＳＫ　＝　１１１１　　　マスクしない・本発明装
置では、＜＜ＬＡ＞＞仕様として４レベルのリング保護
によるメモリ管理を行なう（付録参照）。本発明装置で
は２レベルのリング保護によるメモリ管理を行なう。 ＲＮＧフィールドは、現在プロセッサがどのリングにい
るかという状態を示すものである。 リング保護を行なわない場合にも、例えばスーパバイザ
、ユーザモードの切り換え用にこのフィールドを使用す
る。 ・ＸＡビットは、本発明装置３２ではｒｅｓｅ　ｒｖｅ
ｄであり、１を書き込もうとすると例外が発生する。 ・トレースなどデバッグ間係の情報については、その詳
細まで統一するのは難しいため、別の制御レジスタ（Ｏ
ＣＲ−Ｄｅｂｕｇ　ＣｏｎｔｒｏｌＲｅｇ　１ｓｔｅｒ
）に分離し　ている。ただし、デバッグ中がどうかを示
す情報のみＤＢとしてＰＳ君こ入れる。 ・本発明装置の外部割り込みは、低い優先度の方が大き
な数字になる。外部割り込みの優先度は、０〜６０７レ
ベルであり、優先度０はマスク不能割り込み　（ＮＭＩ
）である。 ・キャッシュやＭＭＵの制御情報は完全な統一が難しい
ため、ＰＳＷとは分離している。 ・ＡＴ（アドレス変換指定フィールド）をＰＳ虞こ入れ
たことによって、コンテキスト毎にアドレス変換やメモ
リ保護の方法を変えたり、ＥＩＴ処理ハンドラ実　行中
のみ一時的にアドレス変換を止めたりすることが可能に
なっている。 なお、ＬＤＣ，ＲＥＩＴ、ＬＤＣＴＸ、ＥＩＴ起動など
によって、ＰＳＷ中のＡＴ（アドレス変換ビット）が０
０から０１に変更された場合には、ＴＬＢやキャッシュ
のパージが自動的に行なわれ、ＴＬＢや論理キャッシュ
の整合性が保証されるものとする。また、ＡＴが０１か
ら００に変更された場合にも、キャッシュ（この場合は
論理キャッシュ兼物理キャッシュ）の整合性が保証され
るものとする。 １０−２．ＰＳ）Ｉの 第４２図に示す。 ２０′にｒｅｓｅｒｖｅｄ ２１′を書き込もう とした場合には、 予約機能例外 （ＲＦＣ）が発生する。 ＰＲＮＧ　　　　　　　このリングに入る一つ前の状態
のリ ング番号 ＰＲＮＧは＜＜ＬＡ＞＞ ｐ　　　　　　　　Ｐ−ｂｉｔ　ＥｒｒｏｒＦｌａｇ　
　　　　＜＜ＬＵＧ＞ Ｐ−ｂｉｔ６！能の関連 でエラーが起きた ときにセットされ、 他の場合にはクリ アされる。 現在はＯにｒｅｓｅｒｖ ｄ Ｆ　　　　　　　　　Ｇｅｎｅｒａｌ　Ｆｌａｇ高機能
命令の終了 要因の判定などに 用いる。 Ｘ、　　　　　　　　Ｅｘｔｅｎｓｉｏｎ　Ｆｌａｇ多
倍長多倍長計算 上がりなどを示す。 Ｖ　　　　　　　　Ｏｖｅｒｆｌｏｗ　Ｆｌａｇオーバ
ーフローが 発生したことを示 す。 Ｌ　　　　　　　　　　　Ｌｏｗｅｒ　Ｆｌａｇ比較命
令などにお いて、第一オペラ ンドの方が小さい ことを示す。　（符 号付き演算、符号 なし演算とも） Ｍ　　　　　　　　ＭＳＢ　Ｆｌａｇ 演算結果のＭＳＢが １であることを示 す。 ｌ　　　　　　　　　　Ｚｅｒｏ　Ｆｌａｇ演算結果が
０にな ったことを示す。 ・ＰＲＮＧフィールドで「一つ前のリング」とは、「一
つ外側のリング」あるいは、「そのリングにサービスを
依願したリ ング」を表わすものである。したがっ て、ＥＩＴ発生時のＰＲＮＧの変化は、ＰＳＷ＜ＲＮＧ
＞　　＝＝＞　　ＰＳＷ＜ＰＲＮＧ＞リターン時（ＲＥ
ＩＴ命令）でのＰＲＮＧの変化は、 スタック＝＝＞　ＰＳ冒（ＲＮＧ、ＰＲＮＧを含む） となる。リターン時はＲＮＧよりコピーするのではなく
、必ずスタックより復帰 する必要がある。常にＲＮＧ≦ＰＲＮＧが成立する。Ｐ
ＲＮＧは、ＡＣ５命令などでの参照を目的としたもので
、実際のリング遷 移はあくまでもＲＮＧの情報を使用する。 ・本発明装置以外のプロセッサでは、比較〜条件ジャン
プ、といった命令の流 れをとる場合に、符号付きと符号なし の区別を比較命令ではなく条件ジャン プ命令で行なうのが普通である。例え ば、符号なし整数の比較を ＣＭＰ　　　５ｒｃｌ、　５ｒｃ２ ＢＬＴＳ　　ｎｅｘｔ Ｂｒａｎｃｈ　Ｌｏｗｅｒ　Ｔｈａｎ（Ｓｉｎｇｎｅｄ
）で、符号付き整数の比較を ＣＭＰ　　　５ｒｃｌ、　５ｒｃ２ ＢＬＴＵ　　ｎｅｘｔ Ｂｒａｎｃｈ　Ｌｏｗｅｒ　Ｔｈａｎ（Ｕｎｓｉｇｎｅ
ｄ）で行なう。したがって、フラグの表現 する情報として、大小の区別のほかに、符号付きと符号
なしの区別も必要であ る。 しかし、本発明装置では、符号付きと 符号なしの区別がＣＭＰ命令、ＣＭＰＵ命令といフたよ
うに命令側になっており、条 件ジャンプ命令は符号付きも符号なし も共通である。したがって、フラグ構 成を簡単にすることができる。 ・通常のプロセッサで使用するＣａｒｒｙＦｌａｇは、
符号なし整数の大小関係を表わすという意味と、多倍長
演算の桁上 がりを表わすという意味がある。しか し、後者に関しては本発明装置では ＸＪｌａｇを使用するため、Ｃａｒｒｙ　Ｆｌａｇは整
数の大小関係を表わすという意味で のみ用いられる。したがって、ＴＲ０ＮＣＨＩＰではこ
のフラグを大小関係を表わすフラグであると定義し、名
前をＬ− ｆｌａｇ（Ｌｏｗｅｒ　Ｆｌａｇ）としている。このフ
ラグは、符号なし演算の場合には従来 のＣａｒｒｙ　Ｆｌａｇと同じ振る舞いをするが、符号
付き演算の場合には従来のＣａｒｒｙＦｌａｇとは異な
り、オーバーフローまで考慮した真の大小間係を表現す
る。 ・そのほか、ストリング命令やキューの命令の終了条件
を示すためのＦＪｌａｇ（Ｇｅｎｅｒａｌ　Ｆｌａｇ）
とＰビットのエラーを表現するためのＰＪＩａｇ（Ｐ−
ｂｉｔ　ＥｒｒｏｒＦｌａｇ）を設ける。ＰＪＩａｇは
、現在の仕様では′０′にｒｅｓｅｒｖｅｄとなってい
る。 ・通常のプロセッサでは、シフト命令ではみだしたビッ
トを入れるためにＣａｒｒｙ　Ｆｌａｇを用いているが
、本発明装置ではＣａｒｒｙ　ｆｌａｇの代わりにＬＪ
ｌａｇを実装しているため、はみだしたビットはＸ−ｆ
ｌａｇに入れることにする。 １０−３．　　−グのパ 加減算命令、比較命令、論理演算命令は２オペランド命
令であり、 ｄｅｓｔ　、ｏｐ、　ｓｒｃ　＝＝＞　ｄｅｓｔの形を
とる。ｄｅｓｔと５ｒｃＯサイズが異なる場合には、小
さいサイズの方が大きいサイズに合わせて符号拡張（Ａ
ＤＤＵ、５ＬＩＢｔＪ。 ＣＭＰＵではゼロ拡張）された上で演算され、演算結果
がｄｅｓｔのサイズに変換されてからｄｅｓｔに格納さ
れる。 ＣＭＰ、ＣＭＰＵ、ＳＵＢ、５ＵＢＵの場合、Ｌ−ｆｌ
ａｇは、前の演算で第一オペランドの方が値が小さかっ
たことを示す。符号なし演算ＣＭＰＵ。 ５ＵＢＵの場合には、Ｌ−ｆｌａｇは通常のプロセッサ
のＣａｒｒｙ（Ｂｏｒｒｏｗ）Ｆｌａｇと同じ意味にな
る。符号付き演算の場合には、Ｌｊｌａｇは単なるＭｊ
ｌａｇのコピーとは異なり、オーバーフローまで含めた
真の大小関係を表現する。ＡＤＤ命令の場合には、ＬＪ
Ｉａｇは結果が負であることを示す。これも、単なるＭ
ＪＩａｇのコピーとは異なり、オーバーフローまで含め
た真の正負を示す。ＡＤＤＵの場合には、結果が必ず正
になるため、し−ｆｌａｇはＯとなる。 ＶＪｌａｇは、演算の結果がｄｅｓｔで指定されたサイ
ズでは表現できなかったということを示す。つまり、演
算結果がｄｅｓｔのすイズの符号付き整数（ＡＤＤＵ、
５ＵＢｕでは符号なし整数）で表現できない時に、ｖ−
ｆｌａｇがセットされる。ＣＭＰ、ＣＭＰＬＩ命令では
、Ｖ−ｆｌａｇは不変である。 ＸＪＩａｇは、多倍長の演算を行なう場合に、桁上がり
の状態を保持するために使用する。符号付き演算でも符
号なし演算の時と同じような変化をする。これは、通常
のプロセッサのＣａｒｒｙ　Ｆｌａｇとほぼ同じ意味で
あるが、ＸＪＩａｇを変化させる命令は加減算命令やシ
フト命令などに限られている。 ＣＭＰ命令とＳＵＢ命令、およびＣＭＰＵ命令と５ｕＢ
Ｕ命令のＬ−ｆｌａＨの変化は全く同じである。 ＸＪＩａｇは、Ｓｕｅ、５ＵＢＵ、５ＵＢＸ命令では変
化するが、ＣＭＰ、ＣＭＰＵ命令では変化しない。 ＭＯＶ、　ＭＯＶＵ、ＡＤＤ、ＡＤＤＵ、ＡＤＤＸ、Ｓ
ｕＢ、５ＵＢＵ。 ５ＵＢＸ命令の場合、Ｍ−ｆｌａｇとＺ−ｆｌａｇは、
演算結果をｄｅｓｔのサイズに変換した後の値を基準に
して変化する。したがって、 ｓｒｃのサイズよりもｄｅｓｔＯサイズの方が小さい時
は、演算結果が０でなくてもＺ−ｆ　ｌａ８がセットさ
れることがありうる。一方、ＣＭＰ、ＣＭＰＵ命令の場
合のＺ−ｆｌａｇは、演算結果そのものの値を基準にし
て変化し、ｄｅｓｔのサイズには関係しない。 例：　　＠ｄｅｓｔ、８　＝　１の時 Ｓｕｅ　　　＃）ｌ’ｌｏ１．Ｗ、＠ｄｅｓｔ、Ｂ＝；
〉演算結、果１−　）！’ｌｏ１ は０でないが、ｄｅｓｔ がＯになるのでＺＪｌ ａｇはセットされる。 ＣＭＰ　　　＃Ｈ’ｌＯ１，Ｗ、＠ｄｅｓｔ、Ｂ＝＝〉
演算結果１−　Ｈ’ｌＯ１ はＯでないため、２− ｆｌａｇはクリアされる。 ＡＤＤＸ、５Ｕ８Ｘ命令のフラグの変化は、多少変則的
になっている。これは、符号なし整数の拡張演算に令符
号付き整数の拡張演算にも対処するためである。この場
合、条件ジャンプ命令のニモニックとの対応がうまくと
れなくなるが、拡張演算自体が頻度も少なく、変則的な
面を持っているので、やむを得ない。 ＬＪ　ｌ　ａｇ　　　符号付き演算としての大小間係（
ＳＵＢＸ）、正負（ＡＤＤ Ｘ）を示す。 ＶＪｌａｇ　　　符号付き演算としてのオーバーフロー
を示す。 Ｘｊｌａｇ　　　ＡＤＤＸの場合はｄｅｓｔ　＋　ｓｒ
ｃ＋　ＸＪｌａｇの演算における ｄｅｓｔのサイズからの桁上 がり、５ｕｓｘの場合は、ｄｅ ｓｔ　−ｓｒｃ　−Ｘｊｌａｇの演算 におけるｄｅｓｔのサイズか らの桁下がりを表わす。 ただし、いずれの場合も、 ＳｒＣのサイズがｄｅｓｔのサイ ズよりも小さい場合には、 ｓｒｃが符号拡張される。 ５ｔＪＢＸにおいて、ｓｒｃとｄｅｓ ｔのサイズが等しい場合に は、結果的に、ＸＪＩａｇが 符号なしデータとしての 比較結果を表わすこと になる。 ＡＤＤＸ、５ＵＢＸで異種サイズ間の演算を行なう場合
には、サイズの短い方が符号拡張される。しかし、符号
拡張後の値を符号付きの数とみて演算するか、符号なし
の数とみて演算するかはフラグによって異なる。 ＭＯＶ命令、ＭＯＶＵ命令および論理演算命令では、Ｘ
ＪＩａｇ、Ｌ−ｆｌａｇは変化しない。論理演算命令で
は、ＶＪＩａｇも変化しない。 各命令に対応したフラグの変化は、命令セットの説明の
中に示されている。 ′☆ゝは要注意個所である。 １１、ＯＡセツ　の！述につい １１−１．口述乏工の 【ニモニック】 その命令の名前にニモニック）を示す。 【命令の機能】 その命令の機能の概要を示す。 【命令オプション】 その命令で使用できる命令オプションの種類を示す。 命令オプションは、命令の機能の細かい点を変更するた
めに用いるものであり、アセンブラ表記では’／ｘｘｘ
ゝにより記述する。 【命令ビットパターンとアセンブラ表記】命令のビット
パターン、そのアセンブラ表記、使用できるサイズの種
類などを示す。本発明装置では、一つの命令ニモニック
に対して一般形や短縮形といった複数の命令フォーマッ
トが存在する場合があり、それぞれ使用できるアドレッ
シングモードやサイズが異なっている。この項では、命
令フォーマット別にそういった内容を明らかにする。 【フラグ変化】 命令実行後のステータスフラグ（ＰＳＢ）の変化を示す
。 【解説】 その命令の機能を解説する。 なお、説明の中で現れるアセンブラニモニックの詳細に
ついては、巻末の付録を参照のこと。 １１−２．。Δビ・・　パ　−ゝ　　セゝ　　　１命令
ビツトパターンとアセンブラ表記の部分は、フォーマッ
ト別ニモニック、オペランド名、オペランドフィールド
名、命令ビットパターンから成る。 記述例： 第４３図に示す。 ＡＭＯＮＧ−−フォーマット別ニモニック説明を行なう
命令ビットパターンのフ ォーマット別ニモニック（付録参照） を示す。 ３ｒｃ、ｄｅｓｔ−−オペランド名 その命令の機能を説明するために使用 する変数である。この変数は、　「命令の機能」　「解
説」で参照される。ここで記述されたオペランドの順番
が、そ のままアセンブラにおけるオペランド の順番になる。 ＥａＲ，ＥａＭ−−オペランドフィールド名オペランド
フィールド名は、ビットパ ターンとの対応、使用できるオペラン ドサイズやアドレッシングモード、メ モリアクセス方法、その他の制約事項 などの情報をまとめて表わすものであ る。オペランドフィールド名を表わす 文字とその意味との間には一定の原則 を設けておき、いろいろな意味を簡潔 に表現できるようにしている。 枠でかこまれた部分−命令ビットパタ ーン 命令ビットパターン中では、オペラン ドフィールドやサイズ指定フィールド の位置、命令のオペコードなどを示す。 ′＊′で示されるビットは、ｄｏｎ’ｔ　ｃａｒｅのビ
ットである。このビットの０７１は、命令デコードには
影響しない。 １−　ｊ　、　＋　＋Ｔ　、　ｊ　＝＋　、　）　＃　
ｔで示されるビットは、現在のところ、命令機能やオペ
ランド の区別には使用されていないビットで ある。ただし、ユーザプログラムでは ξ９．′：′の部分にはＯを、＋　４９　、　ｊ　＃　
９の部分にはｌを入れておかなければならな い。′−９のビットがＯでない場合やゝ＋２のビットが
１でない場合は、予約命令 例外（ＲＦＥ）となる。 ′：′のビットが０でない場合や２＃ゝのビットが１で
ない場合は、単に無視され る。つまり、ハード的にはｌ＊ｊ、′；ｌ、ｌ＃２は同
等の意味を持つ。しかし、将来の拡張のために、ユーザ
向けのマニュア ルにはゝ＝ｔ、Ｉ１１を′０′、′１′としておくよう
に明記しておかなければなら ない。 １１−３．　　−ル゛ 命令ビットパターン中には、オペラン ドフィールドのほかに、オプションフ ィールド、サイズ指定フィールドがあ る。本発明装置で使用しているオプシ ョンフィールド名、サイズ指定フィー ルド名には、次のようなものがある。 ・サイズ指定フィールド名 ＲＲｒｅａｄアクセスを行なうオペラ ンドのサイズ指定 ＷＷ　　　ｗｒｉｔｅアクセスを行なうオペランドのサ
イズ指定 ＭＭ　　　ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅアクセ
スを行なうオペランドのサイズ指 定 ８Ｂ　　　ビット操作命令でのメモリアクセスサイズ ＸＸ　　　上記以外の一般的なサイズ指定 特にレジスタサイズの指定を 行なう場合 ＳＳ　　　上記以外の一般的なサイズ指定 ディスプレースメントのサイ ズ、ＣＭＰの第二オペランド、暗 黙でオペランドを指定するス トリング命令、暗黙でスタブ ゛　　　りを指定するＭＯＶＡ：Ｕ命令などに使用 必ず同じ文字（大文字）を反復する。 ただし、３２ビツトと６４ビツトの指定しかできない場
合には、このうちの −文字のみを使う。 ・オプションフィールド名 命令オプションの指定を行なうオプ ションビットの名前としては、主と して小文字を使う。　（Ｐビット関係を除く） オプションフィールド名には、以下 に示すようなものがある。いずれの 場合にも、最初に記述した方（オプ ション値が０．　００．、の方）がアセンブラでのデフ
ォルトになる。 ｃｃｃｃ　　　Ｂｃｃ、ＴＲＡＰ／ｃｃでの条件指定ｅ
ｅｅｅ　　　ストリング命令、ＱＳＣＩＩ命令での終了
条件指定 Ｐ、Ｑ、、　　　Ｐビット指定（Ｑ９．は、Ｐビットの
必要なオペランドが複 数の場合） ｂ　　　　／Ｆ＝０．／Ｂ＝１　（ＢＳＣＨ，ＢＶＳＣ
）Ｉ。 ＢＶＭＡＰ、ＢＶＣＰＹ、ＳＣＭＰ、５Ｍ０Ｖ。 ａｓｃＨ） ｒ　　　　／Ｆ＝Ｏ，／Ｒ＝１　（ＳＳＣＨ）ｃ　　　
　／Ｎ＝０．／Ｓ＝１　（Ｃ）ｌに）−ＣＨＫ。 ｃｈａｎｇｅ　１ｎｄｅｘ　ｖａｌｕｅの′Ｃ２ｄ　　
　　１０＝Ｏ，／１＝１　（ＢＳＣＨ，ＢＶＳＣ）Ｉ）
−−ｄａｔａのｌｄｊ ｍ　　　　／ＮＭ＝Ｏ，／ＭＲ＝１　（ＱＳＣＩ（）　
　−−ｍａｓｋの１ｍ１ ｐ　　　　／ＡＳ＝Ｏ，／５Ｓ＝１　（ＰＴＬＢ、ＰＳ
ＴＬＢ。 ＬＤＡＴＥ）　　−−ＰＴＬＢ、５Ｐｅｃｉ　ｆｉｃ　
５ｐａｃｅのｊｐｊ ｔｔｔ　　　／ＰＴ＝０００．／５Ｔ＝ＯＯ１，／ＡＴ
＝１１０゜／ｒｅｓｅｒｖｅｄ＝０１０〜１０１，１１
１　（ＰＳＴＬＢ、ＬＤＡＴＥ、５ＴＡＴＥ）ｘｘ　　
　　／ＬＳ＝ＯＯ，／Ｃ３＝０１　ｒｅｓｅｒｖｅｄ＝
＝１０．１１　（ＬＤＣＴＸ、５ＴＣＴＸ）以上の項目
に当てはまらないフィー ルド名は、オペランドフィールド名 を示すものになる。できるだけ、同 じ文字が複数の意味を表わさないよ うにしている。 １１−４．オペーン′　　−ル′ オペランドフィールド名を表わす文 字には、以下のような意味を持たせ ている。オペランドフィールド名は これらの文字の組み合わせによって 構成されるため、フィールド名だけ で、使用できるアドレッシングモー ド、オペランドサイズ、アクセス方 法などの情報を得ることができる。 ・基本となるアドレッシングモード Ｅａ　　　８ビツトの一船形アドレッシングモードを使
用 Ｓｈ　　　６ビツトの短縮形アドレッシングモードを使
用 ＃　　リテラル 旧　　イミディエート ＃ｄ　　ディスプレースメント Ｒｇ　　　レジスタ Ｌｌ　　　レジスタリスト（ＬＤＭ用）Ｌｓ　　　レジ
スタリスト（５７Ｍ用）Ｌｎ　　　レジスタリスト（Ｅ
ＮＴＥＲ用）しＸ　　レジスタリスト（ＥＸＩＴＤ用）
・アクセス方法 一部の基本アドレッシングモードで は、以下のようなアクセス方法がデ フォルトとして決まっている。この 場合には、特にアクセス方法を示す 文字を付けない。 ＃、＃ｉ、＃ｄ　　　命令空間からのｒｅａｄＬｓ、Ｌ
ｎ　　　　レジスタのｒｅａｄしＩ、Ｌｘ　　　　レジ
スタへのりｒｉｔｅその他の基本アドレッシングモード については、以下に示す文字を使用 してアクセス方法を示す。 Ｒｒｅａｄ Ｗ　　　ｗｒｉｔｅ Ｍ　　　ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅなお、フ
ィールド名を短縮する ため、ＲｇＲｆｔＲＲに、Ｒｇ讐をＲ讐に、ＲｇＭをＲ
Ｍに省略することがある。 （ＯＦ命令、Ｃ５Ｉ命令） Ａ　　アドレス計算のみを行なう。 ｆ　　ビットオフセットとの組み合わ せによって実際に操作を行なう メモリアドレスが決まる。　（Ｒ ２Ｍのサフィックス） 例二ビット操作命令 ｆｑ　　ビットオフセットが付くが、ビットオフセット
はバイト境界を 越えない。アクセスすべきアド レスは、オフセットを見なくて も確定している。　（Ｒ，Ｈのサフ ィックス） 例：短縮形のビット操作台 令 ｂｆ　　ビットオフセットやビットフィールド幅との組
み合わせによっ て実際に操作を行なうメモリア ドレスと範囲が決まる。　（Ｒ，Ｍ のサフィックス） 例：固定長ビットフィール ド操作命令 ｑ　　キュー命令による複雑なアクセ スを行なう。　（他のアクセス方 法のサフィックス） 例：　ＱＩＮＳ、ＱＤＥＬ命令 ｉ　　バスのインタロックによるアク セスを行なう。　（Ｍのサフィッ クス） χ　　制御空間、物理空間などの特殊 空間のアクセスを行なう。　（Ｒ 、Ｗ、Ｍのサフィックス） ｄ　　２つのデータ（ｄｏｕｂｌｅ）に対する操作を行
なう。　（Ｒのサフィッ クス）　　　　　例：　ＣＨＫ命令 ｌｉ　　　複数のデータ（ｍｕｌｔｉｐｌｅ）に対する
操作を行なう。　（Ｒ，Ｗのサフ ィックス） 例：　ＬＤＭ、５７Ｍ命令 ・アドレッシングモードに対する制限 基本アドレッシングモードとアクセ ス方法が決まると、自動的にアドレ ッシングモードに対する制限（ＥａＷｔこ対するイミデ
ィエートモードの禁止 など）が決まる。ただし、それ以外 に命令特有の制限事項がある場合に は、以下の文字を後ろに付ける。 ！１　　イミディエートモードの禁止 例：　ＣＭＰ命令の第二オペラ ンド ！門　　メモリ対象アドレッシングモ ードの禁止 例：　ＥＮＴＥＲ：Ｇ命令のｌ　ｏｃａ　ｌオペランド ！Ａ　　付加モードの禁止 例：　ＬＤＣＴＸ命令のｃｔｘａｄｄｒオペランド ！Ｓ　　スタックポツプ、スタックブ ツシュモードの禁止 例：　ＱＤＥＬ命令のｄｅｓｔオペラ ンド ・サイズ指定 サイズ指定は、原則として以下に示 すフィールドによって行なう。 アクセス方法がＲ ＲＲフィールド アクセス方法力稼 四フィールド アクセス方法が門 間フィールド アクセス方法がＲｌＩ　、Ｒ１門、Ｒ２５Ｓフイールド アクセス方法が＊ｆ Ｂ８フィールド ただし、これ はメモリ操作 のアクセス サイズを意味 する。 アクセス方法がＡ　サイズは指定 されない。 これより例外がある場合には、以下 の文字を付は加えることにより区別 する。原則として、数字と小文字が 固定サイズを表わし、大文字は可変 サイズを表わす。例えば、′ｌは３２ビツト（ワード）
固定のサイズを示す のに対して、′Ｖは四フィールドによ リサイズが指定されることを示す。 Ｗ　　オペランドサイズは必ず３２ビツト 例：　ＭＵＬ：Ｒ命令 ｈ　　オペランドサイズは必ず１６ビツト 例：　Ｉ／ＡＩＴ命令 ｂ　　オペランドサイズは必ず８ビツ ト 例：　ＭＯＶ：Ｅ命令の５ｒｃ Ｓ８　　オペランド（ディスプレースメント）のサイズ
は、ＳＳフィール ドにより指定される。ただし、 このオペランド指定フィールド を使うのは、５Ｓ＝ＯＯ（８ｂｉｔ指定）の時に限られ
る。それ以外の場 合には、拡張部によってオペラ ンドが指定され、このフィール ドは無視される。（０にしてお くこと） 例：ＢＦ：ｌ命令の５ｒｃ Ｓ　　オペランド（ディスプレースメ ント）のサイズは、ＳＳフィール ドにより指定される。 例：　ＢＲＡ：Ｇ命令 Ｒオペランドサイズは、もう一方 のオペランドのサイズと共通に ＲＲフィールドにより指定される。 例：　ＣＭＰ：ｌ命令 讐　　オペランドサイズは、もう一方 のオペランドのサイズと共通に 四フィールドにより指定される。 例：　ＭＯＶ：ｌ命令 阿　　オペランドサイズは、もう一方 のオペランドのサイズと共通に 間フィールドにより指定される。 例：：１フオーマツトの命令 し　　オペランドサイズとして８ビツ トまたは１６ビツトを指定するた めのビットパターンが割り当て られていないため、３２ビツトま たは６４ビツトのオペランドのみ が指定できる。サイズ指定は、 ＲＲ，四、ＭＭ、ＢＢフィールドではなく、Ｒ，Ｍ、シ
、Ｂフィールドにより 行なわれる。 Ｐ　　ポインタを扱うため、命令中で はサイズ指定を行なわない。実 際のサイズ指定は、Ｐビットま たはモード（ＰＳ讐中のＸＡビット） 等によって行なわれる。 例：　ＱＩＮＳ、ＱＤＥＬ命令 ×　　オペランドサイズは、ｘ×Ｘフィールドより指定
される。 例：　Ａｃｅ、ＳＣＢ命令のｘｒｅｇ Ｘｗ　　オペランドサイズは、Ｘフィールドにより他の
オペランドと共 通に指定される。これは、ＢＦ命 令のＷｉ６ｔｈ指定用である。 Ｘｓ　　オペランドサイズは、Ｘフィールドにより他の
オペランドと共 通に指定される。これは、ＢＦ命 令のｓｒｃ指定用である。 Ｘｄ　　オペランドサイズは、Ｘフィールドにより他の
オペランドと共 通に指定される。これは、ＢＦ命 令のｄｅｓｔ指定用である。 Ｃオペランドサイズは、ＲＲフィー ルドにより他のオペランドと共 通に指定される。これは、ＣＳＩ 命令の比較値指定用である。 ３　３ビツトのリテラル ４　４ビツトのリテラル 例：　ＴＲＡＰＡ命令 ６　６ビツトのリテラル ８　８ビツトのディスプレースメン ト 例：　ＢＲＡ：８命令 １６１６ビツトのディスプレースメン ト 例：　ＭＯＶＡ：Ｒ命令 なお、ストリング命令などの高機能 命令において、命令によって暗黙に 指定されるオペランドのサイズを指 定する場合には、フィールド名とし てＳＳを使用する。任意長ビットフィ ールド命令では、Ｘも使用される。 ・その他 ２　　　リテラルで、ビットパターン の０をオペランド値の０（ｚｅｒ。 ）に対応させる場合を示す。 ビットパターンとオペランド 値との対応は、以下のように なる。　（Ｎはリテラルのピッ ト数） ｏ、、、ｏｏｏ　　　。 Ｏ，、、ＯＯｌ　　　　１ ０、、．０１０　　２ １、、．１１０　　　２＝Ｎ−２ １、、，１１１２”Ｎ−１ 例：　ＢＴＳＴ：Ｑのｏｆｆｓｅｔ ｎ　　　リテラルで、ビットパターン の０をオペランド値の２“Ｎに対 応させる場合を示す。ビット パターンとオペランド値との 対応は、以下のようになる。 （Ｎはリテラルのビット数） ０、、．０００　　２”Ｎ ｏ、、、ｏｏｉ　　　ｉ Ｏ，、，０１０２ １、、，１１０２−Ｎ−２ ！、、、１１１　　２”Ｎ−１ 例：　ＭＯＶ：Ｑの５ｒｃ Ｃリテラルで、ビットパターン が２の補数（ｃｏｍｐｌｅｍｅｎｔ）を現わす場合を示
す。ビットパタ ーンとオペランド値との対応 は、以下のようになる。　（Ｈ はリテラルのビット数） ０、、．０００　　−２＝Ｎ。 ０、、．００１　　−（２〜Ｎ−１） ０、、．０１０　　−（２°Ｎ−２） １、、．１１０　　−２ １、、．１１１　　−１ 例：　ＳＨＡ：Ｃ，ＳＨＬ：Ｃで右シフトの場合のシフ
トカラ ント １．２．、、一つの命令の中で、同じアクセス方法を持
つオペランドが 複数存在した場合に、それら を区別するために使用する。 なお、サイズに関する種々の制限事 項のうち、命令機能に大きな関係を 持つものについては、オペランドフ ィールド名やサイズ指定フィールド 名ではなく、各命令の説明のところ でその制限を示す。これには、シフ トカウントで８ビツト以外のサイズを 指定した場合や、異種サイズ間の論 理演算などが含まれる。 オペランドフィールド名のうち、次 のものは、使用できるアドレッシン グモードに制限が設けられている。 ＥａＲ，ＳｈＲ ＠−５Ｐは利用できない。 Ｅａ讐、Ｓｈ讐 ＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋は利用できない。 ＥａＭ、ＳｈＭ ＃ｉｍｍ−ｄａｔａ、＠−５Ｐ、＠ＳＰ＋は利用できな
い。 ａＡ ＠ＳＰ＋、＠−５Ｐ、Ｒｎ、＃ｉｍｍ−ｄａｔａは利用
できない。 このほか、各命令の説明のところで もアドレッシングモードに関する制 限が述べられている。 １１−６．　　　・に　　る５、 スタック操作の命令では、ＴＯ５によりスタックトップ
を示している。↑ＴＯ ５はスタックからのポツプ、↓ＴＯ５はスタックへのブ
ツシュである。 ２オペランドの基本命令（ＭＯＶ　、ＭＯＶＵ　。 ＡＤＤ、ＡＤＤＵ、ＡＤＤＸ、Ｓｕｅ、５ＵＢＵ、５Ｕ
ＢＸ、ＡＮＤ。 ＯＲ，ＸＯＲ，ＣＭＰ、ＣＭＰＵ）テは、次のような記
法でそのオペレーションを説明し ている。 ｄｅｓｔ（ｓｒｃ２）のサイズ（ビット数）をｄで、５
ｒｃ（ｓｒｃｌ）のサイズ（ビット数）をＳで表わし、
５ｒｃ（ｓｒｃｌ）、ｄｅｓｔ（ｓｒｃ２）をビット分
解した値を００，０１．、、、Ｄｄ−１，５０，Ｓｌ、
、、、５ｓ−１で表わす。したがフて、 ｄｅｓｔ（ｓｒｃ２）　＝　ＣＤＯ，Ｄｌ、、、。 Ｄｄ−２，Ｄｄ−１コ ５ｒｃ（ｓｒｃｌ）　＝　［ＳＯ，Ｓｌ、、、。 ５ｓ−２，５ｓ−１］ と書ける。［１，コは２進数による 表示を、′、′は各桁の区切りを意 味する。この時、演算結果によ ってｄｅｓｔに設定される値を ｄｅｓｔ　、ｏｐ、　ｓｒｃ　＝　ｒｅｓｕｌｔ　＝［
ＲＯ，Ｒ１，、、、Ｒｄ−２，Ｒｄ−１］で表わす。Ｍ
ＯＶ、ＭＯＶＵ、ＣＭＰ、ＣＭＰＵ以外の命令では、ｒ
ｅｓｕ　＋　ｔがｄｅｓｔにセットされる。またｓａｄ
の場合 は、一般に演算結果の下位ピッ トのみをｄｅｓｔに設定することに なる。この時、演算結果の上位 ビットをカットする前の値を ｒｅｓｕｌｔ　＝　［ＦＯ，Ｆｌ、、、。 Ｆｓ−２，Ｆｓ−１］ で表わす。Ｒのビット数はｄＳＦ のビット数はＳである。 表ｆ　るイ　リ、２で　わす　ま た、そのビ・・ト列を　　寸きＰＡ 同じように、固定長ビットフィール ド命令の説明では、 ｂｉｔｆｉｅｌｄ　＝　［Ｂｏ、Ｂｏ＋１．、、。 Ｂｏ＋ｗ−２，Ｂｏ＋ｗ−１］ といった記法でビット単位の詳細な オペレーションを説明している。 略記法として、 ［Ｓｎ、Ｓｎ＋ｔ、、、。 Ｓｍ−２，５ｍ−１］ ［Ｓｎ〜ｍ−１１ で表わし、 ［ＳＯ，Ｓｌ、、、。 ５ｄ−２，５ｄ−１コ ＝［ＳＯ〜Ｓ−１］ を単に ［Ｓ］ で表わすことがある。［：Ｄ］、［：Ｒコ、［８］。 ［Ｆ］についても同様である。 １２、　ｒ　　ＩＩ　　　の口Δセラ １２−１．−−−”口Δ 【ニモニック】 ＭＯＶ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｓｒｃ　＝＝＞　ｄｅｓｔ データの移動と符号拡張 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第４４図（ａ
）に示す。 【フラグ変化】 第４４図（ｂ）に示す。 【解説】 ソースオペランドｓｒｃをデスティネーションオペラン
ドｄｅｓｔに転送する。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースが符号拡張され
る。 デスティネーションの方がサイズが小さく、ソースの値
がデスティネーションのサイズの符号付き整数として表
現できない時は、ＶＪｌａｇがセットされる。 ＭＯＶ　：　Ｚはいわゆるｃｌｅａｒ命令であるが、動
作やフラグ変化が同じであるため、ＮＯＶの短縮形の一
つとして扱っている。 ＭＯＶ、ＡＤＤ、ＭＯＶ、　ＣＭＰ命令は符号付きの演
算を行なう命令であるが、ＭＯＶ：Ｑ、ＡＤＤ：Ｑ、Ｓ
ｕｅ：Ｑ、ＣＭＰ：Ｑで利用できるリテラルの範囲は１
〜８（オペランドフィールド名＃３ｎ）となフており、
正の範囲しか含んでいないので、注意が必要である。Ｍ
ＯＶ、ＭＯＶＵ命令でｓｒｃがイミディエート値である
場合に、そのイミディエート値と利用できるフォーマッ
トとの関係をまとめると、次のようになる。 ［：ＭＯＶ］ ：Ｚ　　　　　　５ｒｃ＝：０ ：Ｑ　　　１≦ｓｒｃ≦８ ：Ｅ　　　−１２８≦ｓｒｃ≦１２７ ：ｌ　　　　　　ｓｒｃは任意 ：Ｇ　　　　　　ｓｒｃは任意 ［ＭＯＶＵ］ 二Ｅ　　　Ｏ≦ｓｒｃ≦２５５ ：Ｇ　　　　　　ｓｒｃは任意 ＡＤＤ、Ｓｕｅ、ＣＭＰ命令も同様である。 （ｄ≧Ｓの時） ［５０，Ｓｌ、、、、５ｓ−２，５ｓ−１コ　＝＝〉［
５Ｏ１ｓｏ、、、、、、、、、ｓｏ。 ＳＯ，Ｓｌ、、、、５ｓ−２，５ｓ−１コ　＝＝〉ｄ−
ｓビットだけ符号拡張 （：ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ＋１．Ｒｄ−ｓ、Ｒ
ｄ−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１コ（ｄｅｓｔに
設定される） （ｄｏｓの時） ［ＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１，５ｓ−ｄ。 ５ｓ−ｄ＋１．、、．５ｓ−２，５ｓ−１］　＝＝＞［
：５ｓ−ｄ、５ｓ−ｄ＋１．、、．５ｓ−２゜５ｓ−１
］　＝＝＞ ＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１ ｓ−ｄビットがカットされる。 ［ＲＯ，Ｒ１，Ｒｄ−２，Ｒｄ−１］ （ｄｅｓｔに設定される） ＭＪＩａｇ　　　ＲＯ ＺＪＩａｇ　　　　　［ＲＯ〜ｄ−１コ　＝　０ＶＪｌ
ａｇ☆　Ｓ［：Ｓｌ　＜　−２°（ｄ−１）　、ｏｒ。 ＳＣＳコ　≧　＋２°（ｄ−１） つまり、ｄ≧Ｓであればクリアされ、 ｄ＜ｓであれば、 Ｓｏ　＝　Ｓｌ　　、、１．、＝　　　　：　５ｓ−ｄ
−１＝　５ｓ−ｄ（：ＲＯ）の時クリア、それ以外の場
合にセットとなる。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・讐−＝’ｌｌ’のとき ・ＥａＲ，ＳｈＲが＠−５Ｐのとき ・ＥａＷ、Ｓｈ勤１＃ｉｍｍ−ｄａｔａ、、＠ＳＰ＋の
とき【ニモニック】 ＭＯＶＵ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｚｅｘ（ｓｒｃ）　＝＝＞　ｄｅｓｔ データの移動とゼロ拡張 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第４５図に示
す。 【フラグ変化】 第４６図に示す。 【解説】 ソースオペランドｓｒｃをデスティネーションオペラン
ドｄｅｓｔに転送する。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースがゼロ拡張され
る。 デスティネーションの方がサイズが小さく、ソースの値
がデスティネーションのサイズの符号なし整数として表
現できない時は、ＶＪｌａｇがセットされる。 （ｄ≧Ｓの時） ［ＳＯ，Ｓｌ、、、、５ｓ−２，５ｓ−１］　”＞［０
，Ｏ，、、、、、、、、、Ｏ，Ｓｏ、　　　Ｓｌ、、、
、５ｓ−２゜５ｓ−１］　＝＝＞ ｄ−ｓビットだけゼロ拡張 ［ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ＋１．Ｒｄ−ｓ、Ｒｄ
−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１コ（ｄｅｓ　ｔに
設定される）（ｄ＜ｓの時） ［ＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１，５ｓ−ｄ、５ｓ
−ｄ＋１．、、．５ｓ−２゜５ｓ−１コ　＝＝〉 ［５ｓ−ｄ、５ｓ−ｄ＋１．、、．５ｓ−２゜５ｓ−１
］　＝＝＞ ＳＯ，Ｓｌ、　、、、、５ｓ−ｄ−１ ｓ−ｄビットがカットされる。 ［ＲＯ，Ｒ１，Ｒｄ−２，Ｒｄ−１ （ｄｅｓｔに設定される） ＭＪＩａｇ　　　　ＲＯ Ｚｊｌａｇ　　　　［ＲＯ〜ｄ−１１＝　ＯＶｊｌａｇ
☆　　　Ｕ［Ｓコ　≧　＋２°ｄつまり、ｄ≧Ｓであれ
ばクリアされ、ｄｏｓであれば、 ５０　＝　５１　＝、、、、、＝Ｓｓ−ｄ−１　＝　０
の時クリア、それ以外の場合にセットとなる。 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・Ｗ讐＝′ｌｌ′のとき ・ＥａＲが＠−５Ｐのとき φＥａＷが＃ｉｍｍ−ｄａｔａ、＠ＳＰ十のとき【ニモ
ニック】 ＰＵＳｆｌ　　　ｓｒｃ 【命令の機能】 ｐｕｓｈ　ｔｏ　５ｔａｃｋ スタックにブツシュ 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第４７図に示
す。 【フラグ変化】 第４８図に示す。 【解説】 ソースオペランドｓｒｃをスタックにブツシュする。 この命令は、ＭＯＶネ、　＠−５Ｐの短縮形と考えるこ
ともできるが、フラグ変化をしないこと、およびＰＯＰ
との対称性により、別命令となってぃｓｒｃ／ＥａＲＬ
で指定されるアドレッシングモードでは、ｅＳＰ＋のモ
ードは使用できない。これは、ＰＯＰ命令のｄｅｓｔ／
ＥａＷＬで＠−５Ｐのモードが使用できないのに合わせ
たものである。 Ｐｕ５）ｌ　ＳＰなど、ｓｒｃオペランドにＳＰを含む
場合の命令動作規定については、付録１２を参照のこと
。 【プログラム例外】 ・予約命令例外 ・Ｒ＝’１．’のとき 争ＥａＲＬが＠ＳＰ＋、＠−ＳＰのとき【ニモニック】 ＰＯＰ　　　ｄｅｓｔ 【命令の機能】 ｐｏｐ　ｆｒｏｍ　５ｔａｃｋ スタックからポツプ 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第４９図に示
す。 【フラグ変化】 第５０図に示す。 【解説】 スタックからポツプした値をｄｅｓｔに転送する。 この命令は、ＭＯＶ　＠ＳＰ＋、　＊の短縮形と考える
こともできるが、ｓｒｃにＳＰを含んだ場合の動作がＭ
ＯＶ　＠ＳＰ十とは異なること、およびフラグ変化をし
ないこと、によって別命令となフている。 ｄｅｓｔ／ＥａＷＬで指定されるアドレッシングモード
では、＠−５Ｐのモードを使用することは禁止されてお
り、指定した場合には予約命令例外ＲＩＥとなる。これ
は、ＰＯＰ　＠−５Ｐという命令を実行した場合に、Ｓ
Ｐ更新がいつ行なわれるかという点について誤解を生じ
やすいためである。 ｐｏｐ　ｓｐなと、ｄｅｓｔオペランドにＳＰを含む場
合の命令の動作規定については、付録１２を参照のこと
。 【プログラム例外】 ・予約命令例外 ・Ｗ＝’ｌ’のとき ・ＥａＷＬが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐ
のとき【ニモニック】 ＬＤＭ　　　ｓｒｃ、ｒｅｇｌｉｓｔ 【命令の機能】 １ｏａｄ　ｍｕｌｔｉρｌｅ　ｒｅｇｉｓｔｅｒｓ複数
レジスタのロード 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第５１図に示
す。 【フラグ変化】 第５２図に示す。 【解説】 複数のレジスタをメモリからロードする。ロードするレ
ジスタはビットマツプｒｅｇｌ　ｉｓｔ／ＬＩＲＬ　（
、レジスタリスト）で指定する。ＬＩＲＬは、ＥａＲｍ
Ｌの拡張部よりも後に置かれる。 ロードするレジスタリスト（ｒｅｇｌ　１ｓｔ）のビッ
トマツプ指定は、第５３図に示すように行なう。 ＥａＲ畦で＠ＳＰ十のアドレッングモードを指定した場
合は、小さい番号のレジスタから順にポツプされ、ＳＰ
はロードしたレジスタ数の４倍（または８倍）だけ増加
する。それ以外のアドレッシングモードを指定した場合
は、得られた実効アドレスがレジスタにロードすべきメ
モリデータの先頭を指す。いずれの場合にも、メモリ中
では小さい番号のレジスタの方が低いアドレスに置かれ
る。 ロードするレジスタのビットマツプのフォーマットは、
ＢＳＣ）ｌ／Ｆ　、　ＢＶＳＣ）Ｉ／Ｆ命令で使用する
回路（次に出現する２０′またはゝｌ′のビットをＭＳ
Ｂ方向にサーチする回路）と同じ回路によって、次に転
送するレジスタを見付けられるように決めたものである
。したがって、ＬＤＭ　＠ＳＰ＋の場合は小さな番号の
レジスタから転送するためにレジスタ番号の小さな方が
ＭＳＢ側となフている。それ以外のアドレッシングモー
ドの場合にも、レジスタ退避ブロックの先頭アドレスを
実効アドレスとしているため、やはりレジスタ番号の小
さい方から転送するのがよく、ＬＤＭ　＠ＳＰ＋と同じ
フォーマットになる。 なお、これらのフォーマットはレジスタの転送順序まで
考えて決めたものであり、ハードウェア資源が少ない場
合には、ここで説明したような転送順序にするのが最適
と考えられる。しかし、実際の転送の順序はｒ本発明装
置」で規定されたものではなく、インプリメント側の自
由である。 ＥａＲｍＬのアドレッシングモードでは、＠−５Ｐ、　
　レジスタ直接モードＲｎ、　　イミディエートモード
＃ｉｍｍ−ｄａｔａ、付加モードの指定はイリーガルと
する。付加モードを禁止するのは、ＬＤＭやＳＴＭによ
って退避、復帰したレジスタやレジスタ退避エリアと、
付加モードで使用するレジスタやメモリの間にオーバー
ラツプがあった場合に、命令の再実行が難しくなるため
であレジスタリストがオール００時は、何もせずに命令
を終了する。　く特にエラーとはしない）ＬＤＭ　＠Ｓ
Ｐ＋でレジスタリストにＳＰが含まれる場合の動作規定
については、付録１２を参照のこと。 【プログラム例外】 ・予約命令例外 ・Ｒ＝’ｌ’のとき ・ＥａＲｍＬがＲｎ、＃ｉｍｍ−ｄａｔａ、＠−５Ｐ、
付加モードのとき 【ニモニック】 ＳＴＭ　　　ｒｅｇｌｉｓｔ、ｄｅｓｔ【命令の機能】 ５ｔｏｒｅ　ｍｕｌｔｉｐｌｅ　ｒｅｇｉｓｔｅｒｓ複
数レジスタのストア 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第５４図に示
す。 【フラグ変化】 第５５図に示す。 【解説】 複数のレジスタをメモリにセーブする。セーブするレジ
スタはビットマツプｒｅｇｌ　ｉｓｔ／ＬｓＷＬ（レジ
スタリスト）で指定する。ＬｓＷＬは、ＥａＷｍＬの拡
張部よりも後に置かれる。 ストアするレジスタリスト（ｒｅｇｌ　１ｓｔ）のビッ
トマツプ指定は、ＥａＷｍＬが＠−５Ｐモードの時、第
５６図に示すように、またその他のモードの時、第５７
図に示すように行う。 ＥａＷｍＬに＠−５Ｐのアドレッシングモードを指定し
た場合は、大きい番号のレジスタから順にブツシュされ
、ＳＰはセーブしたレジスタ数の４倍（または８倍）だ
け減少する。それ以外のアドレッシングモードを指定し
た場合は、得られた実効アドレスがレジスタをセーブす
べきメモリ領域の先頭を指す。いずれの場合にも、メモ
リ中では小さい番号のレジスタの方が低いアドレスに置
かれる。 このフォーマットは、ＢＳＣＩ（／Ｆ、　ＢＶＳＣＨ／
Ｆ命令で使用する回路（次に出現する′０′または′ｌ
′のビットをＭＳＢ方向にサーチする回路）と同じ回路
によって、次に転送するレジスタを見付けられるように
決めたものである。したがって、ＳＴＭ　＠−５Ｐの時
は大きな番号のレジスタから転送するためにレジスタ番
号の大きな方がＭＳＢ側となる。それ以外のアドレッシ
ングモードの場合には、レジスタ退避ブロックの先頭ア
ドレスを実効アドレスとしているため、レジスタ番号の
小さい方から転送するのがよく、レジスタ番号の小さな
万力ｆＭｓＢ側となっている。 なお、これらのフォーマットはレジスタの転送順序まで
考えて決めたものであり、ハードウェア資源が少ない場
合には、ここで説明したような転送順序にするのが最適
と考えられる。しかし、実際の転送の順序はｒ本発明装
置」で規定されたものではなく、インプリメント側の自
由である。 ［：ａＷｍＬのアドレッシングモードでは、＠ＳＰ＋、
レジスタ直接モードＲｎ、イミディエートモード＃ｉｍ
ｍ−ｄａｔａ、付加モードの指定はイリーガルとする。 付加モードを禁止するのは、ＬＤＭやＳ耐によって退避
、復帰したレジスタやレジスタ退避エリアと、付加モー
ドで使用するレジスタやメモリの間にオーバーラツプが
あった場合に、命令の再実行が難しくなるためである。 しＤＭ　、　ＳＴＭ命令では、転送しないレジスタに対
するメモリ領域は割り当てない。例えば、ＳＴＭ、Ｗ　
　（Ｒ１，Ｒ３，Ｒ９）、＠−５Ｐの場合は次のような
動作を行なう。　（ただし、命令実行前のＳＰ値をｉ　
ｎ　ｉ　ｔＳＰとする。）Ｒ９＝＝＞　　ｍｅｍ［１ｎ
ｉｔｓＰ　　−４コＲ３＝＝＞　ｍｅｍ［１ｎｉｔＳＰ
　−８］Ｒ１＝＝＞　　ｍｅｍ［１ｎｉｔｓＰ　　−１
２コ１ｎｉｔｓＰ　−１２＝＝＞　ＳＰ レジスタリストがオールＯの時は、何もせずに命令を終
了する。　（特にエラーとはしない）ＳＴＭ　＠−ＳＰ
でレジスタリストにＳＰが含まれる場合の動作規定につ
いては、付録１２を参照のこと。 【プログラム例外】 ・予約命令例外 ・−＝′１′のとき ・ＥａＷｍＬがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、
付加モードのとき 【ニモニック】 ＭＯＶＡ　　　５ｒｃａｃｌｄｒ、ｄｅｓｔ【命令の機
能】 ａｄｄｒｅｓｓ　ｏｆ　ｓｒｃ　＝＝＞　ｄｅｓｔ実効
アドレスを得る 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第５８図に示
す。 【フラグ変化】 第５９図に示す。 【解説】 ソースオペランドの実効アドレスなデスティネーション
オペランドに転送する。 この命令のオペレーションそのものは、ＭＯＶ命令など
で代用可能であるが、高級言語での左辺値のアドレス計
算やポインタ演算にすなおに使用できること、アドレス
計算用の回路を使用するため、より高速な演算が期待で
きること、により別命令となっている。 短縮形の ＭＯＶＡ：Ｒ＠（ｄｉｓｐ：１６．Ｒｓ）、Ｒｄは、実
質的には３オペランド加算命令 Ｒｓ　＋　ｄｉｓｐ：１６−＞　Ｒｄ となるが、フラグ変化をおこさないためＭＯＶＡ命令に
分類されている。 ５ｒｃａｄｄｒにＰＣ相対間接モードを指定し、ｐｃ相
対のディスプレースメントを０とした場合には、現在の
ＰＣ値、つまりＭＯＶＡ命令の先頭アドレスをｄｅｓｔ
に格納することになる。また、ＰＣ相対のディスプレー
スメントとしてＭＯＶＡ命令の命令長を指定した場合に
は、ＭＯＶＡ命令の次の命令のアドレスをｄｅｓｔに格
納することになる。 これらの機能は、ユーザプログラムのレベルでコル−チ
ン処理を行なう時に有効である。 アセンブラでは、くオペレーション〉またはｄｅｓｔ側
でサイズ指定を行なう。５ｒｃａｄｄｒ側はアドレス計
算のみなので、サイズの指定はしない。 ＥａＡで指定されるアドレッシングモードでは、イミデ
ィエート、＠ＳＰ＋、　　＠−５Ｐのモードは使用でき
ない。 【プログラム例外】 ・予約命令例外 ・＋：２０′のとき ・Ｗ＝’ｌ’のとき −ＥａＡがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−
５Ｐのとき・Ｅａｗが＃ｉｍｍ−ｄａｔａ、＠ＳＰ十の
とき【ニモニック】 Ｐｕ５）ＩＡ　　　５ｒｃａｄｄｒ 【命令の機能】 ｐｕｓｈ　ａｄｄｒｅｓｓ　ｔｏ　５ｔａｃｋ−実効ア
ドレスをスタックにブツシュ 【命令オプション】 なし 【命令ビットパターンとアセンブラ記法】第６０図に示
す。 【フラグ変化】 第６１図に示す。 【解説】 ソースオペランド５ｒｃａｄｄｒの実効アドレスをスタ
ックにブツシュする。 この命令は、ＭＯＶＡ　＊、　ｌ１ｌ−５Ｐの短縮形と
考えることもできるが、実行速度の向上や、ＭＯＶ命令
〜ＰＵＳＨ命令の区別との対応をとるために、別命令と
なフている。 ＳｒＣにＳＰを含んだ場合の動作規定については、付録
１２を参照のこと。 【プログラム例外】 ・予約命令例外 ・Ｓ＝’ｌ’のとき ・ＥａＡがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−
５Ｐのとき１２−２．　　　　　、−　　　口　Δ【ニ
モニック】 ＣＭＰ　　　５ｒｃｌ、ｓ’ｒｃ２ 【命令の機能】 ５ｒｃ２−５ｒｃｌ、　ｆｌａｇｓ　ａｆｆｅｃｔｅｄ
比較、符号拡張と比較 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第６２図に示
す。 【フラグ変化】 第６３図に示す。 【解説】 ５ｒｃｌオペランドをｓ　ｒｃ２オペランドと比較し、
その結果によりＰＳＢ（ＬＪＩａｇ、Ｚ−ｆｌａｇ）を
セットする。 ５ｒｃｌオペランドのサイズと５ｒｃ２オペランドのサ
イズが異なる時は、サイズの小さい方のオペランドが符
号拡張された上で比較される。 なお、ＥａＲｌ　ｌ　、５ｈＲ１Ｉのモードではイミデ
ィエートを禁止しているが、Ｏ５Ｐ＋は可能である。 ＣＭＰ　＠ＳＰ＋、　＠ＳＰ十の場合、スタックポイン
タはオペランドサイズの２倍だけ変化し、他の命令と比
較すると変則的であるが、この命令はスタックマシンを
シミュレートする場合に使用することがある。 ＣＭＰ：Ｚはいわゆるｔｅｓ　を命令であるが、動作や
フラグ変化が同じであるため、ＣＭＰの短縮形の一つと
して扱っている。 以下では、 ５ｒｃｌ　　＝　　［：ＳＯ，Ｓｌ、、、、、５ｓ−２
，５ｓ−１コ５ｒｃ２　＝　［ＤＯ，Ｄｌ、、、、、Ｄ
ｄ−２，０ｄ−１］によってオペレーションを説明する
。 （ｄ≧Ｓの時） ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，Ｄｄ−ｓ、Ｄｄ
−ｓ＋１．、、、Ｄｄ−２゜０ｄ−１コ　− ［ＳＯ，ＳＯ，、、、、、、、、ＳＯ，Ｓｏ、　　　Ｓ
ｌ、、、、５ｓ−２゜５ｓ−１］　＝＝＞ ｄ−ｓビットだけ符号拡張 ［：ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ−１，Ｒｄ−ｓ、Ｒ
ｄ−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１コ（どこにも設
定されない） （ｄ＜ｓの時） ［ＤＯ，ＤＯ，、、、、、、、、ＤＯ，ＤＯ，Ｄｌ、、
、、Ｄｄ−２゜Ｄｄ−１コ　− ｓ−ｄビットだけ符号拡張 ［ＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１，５ｓ−ｄ、５ｓ
−ｄ＋１　、、、．５ｓ−２゜５ｓ−１］　＝＝＞ ［ＦＯ，Ｆｌ、、　、、、Ｆｓ−ｄ−１，Ｆｓ−ｄ、Ｆ
ｓ−ｄ＋１．、、、Ｆｓ−２゜Ｆｓ−１１（どこにも設
定されない） ＬＪＩａｇ☆　　　Ｓ［Ｄコ　＜　　Ｓ［Ｓ］ＳＵＢ命
令と同じ ＺＪｌａｇ　　　［：ＲＯ〜ｄ−１］　＝　０（ｄ≧Ｓ
の時） ☆　　　［ＦＯ〜ｓ−１コ　＝　０ （ｄｏｓの時） 【プログラム例外】 ・予約命令例外 φＲＲ＝’ｌｌ’のとき φ５Ｓ＝ｊｌｌ’のとき ・ＥａＲ，ＳｈＲが＠−５Ｐのとき 争ＥａＲ１１，５ｈＲ１Ｉが＃　ｉｍｍ−ｄａｔａ、ｌ
ｉ！−５Ｐのとき【ニモニック】 ＣＭＰＵ　　　５ｒｃｌ、５ｒｃ２ 【命令の機能】 ５ｒｃ２−　ｓｒｄ、　ｆｌａｇｓ　ａｆｆｅｃｔｅｄ
ゼロ拡張と比較 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第６４図に示
す。 【フラグ変化】 第６５図に示す。 【解説】 ５ｒｃｌオペランドを゛５ｒｃ２オペランドと比較し、
その結果によりＰＳＢ（ＬＪＩａｇ、Ｚ−ｆｌａｇ）を
セットする。 ｓｒｃ！オペランドのサイズと５ｒｃ２オペランドのサ
イズが異なる時は、サイズの小さい方のオペランドがゼ
ロ拡張された上で比較される。 ＥａＲＩＩのモードではイミディエートを禁止している
が、＠ＳＰ＋は可能である。 以下では、 ５ｒｃｌ　＝［ＳＯ，Ｓｌ、、、、、５ｓ−２，５ｓ−
１］５ｒｃ２　　＝　　［ＤＯ，Ｄｌ、、、、、Ｄｄ−
２，Ｄｄ−１１によってオペレーションを説明する。 （ｄ≧Ｓの時） ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，Ｄｄ−ｓ、Ｄｄ
−ｓ＋１．、、、Ｄｄ−２゜０ｄ−１］　− Ｃ０，０，、、、、、、、、、、ＯＳＯ，Ｓｌ、、、、
５ｓ−２゜５ｓ−１コ　＝＝〉 ｄ−ｓビットだけゼロ拡張 ［ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ−１，Ｒｄ−ｓ、Ｒｄ
−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１］　（どこにも設
定されない）（ｄ＜ｓの時） ［０，Ｏ，、、、、、、、、，０，Ｄｏ、　　　Ｄｌ、
、。、Ｄｄ−２゜０ｄ−１］　− ５−ｄビットだけゼロ拡張 ［５０，Ｓｌ、、、、　、５ｓ−ｄ−１，５ｓ−ｄ、５
ｓ−ｄ＋１．、、．５ｓ−２゜５ｓ−１］　　＝＝＞ ［：ＦＯ，Ｆｌ、、、、、Ｆｓ−ｄ−１，Ｆｓ−ｄ、Ｆ
ｓ−ｄ＋１．、、、Ｆｓ−２゜Ｆｓ−１１（どこにも設
定されない） ＬＪＩａｇ☆　　　Ｕ［Ｄコ　＜　　Ｕ［Ｓコ５ｕｅｕ
命令と同じ ＺＪＩａｇ　　　［ＲＯ〜ｄ−１１＝　０（ｄ≧Ｓの時
） ☆　ＣＦＯ〜ｓ−１］　二〇 （ｄ＜ｓの時） 【プログラム例外】 ・予約命令例外 ・ＲＲ＝２１１′のとき ・ＳＳ＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＲｌｌが＃ｉｍｍ−ｄａｔａ、＠−５Ｐのとき【
ニモニック】 ＣＩｌに　　ｂｏｕｎｄ　、　＋ｎｄｅｘ、ｘｒｅｇ【
命令の機能】 ｃｈｅｃｋ　ｕｐｐｅｒ　ａｎｄ　ｌｏｗｅｒ　ｂｏｕ
ｎｄｓ配列の範囲のチエツク 【命令オプション】 ／Ｓ　　下限値を引く ＩＮ　　下限値を引かない（デフォルト）【命令ビット
パターンとアセンブラ表記】第６６図に示す。 【フラグ変化】 第６７図に示す。 【解説】 配列のインデクスの範囲のチエツクとレジスタへのロー
ドを行なう。 ｂｏｕｎｄの指すアドレスには上限値と下限値が組みに
なって置かれており、その上限値、下限値と１ｎｄｅｘ
によりフェッチされた比較値オペランドが比較される。 ｂｏｕｎｄの実効アドレスに置かれているのが上限値で
あり、　（ｂｏｕｎｄの実効アドレス＋オペランドサイ
ズ）のアドレスに置かれているのが下限値である。比較
は符号付き整数として行なわれる。比較値が上限値と下
限値の間に入っていない場合には、ＶＪｌａｇがセット
されるので、続けてＴＲＡＰ命令を実行することにより
、例外処理を起動することができる。 ／Ｓを指定した場合、比較値から下限値を引いたものが
レジスタｘｒｅｇにロードされる。／Ｓを指定しない場
合、比較値はそのままレジスタｘｒｅｇにロードされる
。比較値をレジスタに口−ドするのは、次にそれを配列
のインデクスのアドレス計算に使うことが多いためであ
る。 オペレーション： ｔｉｐ　＝　ｍｅｍ［ａｄｄｒｅｓｓ−ｏｆ−ｂｏｕｎ
ｄ＋　ｏｐｅｒａｎｃｊｓｉｚｅ］ ｉｆ　　（ｉｎｄｅｘ　　≧　ｍｅｍ［ａｄｄｒｅｓｓ
−ｏｆ−ｂｏｕｎｄ］、ｏｒ、　１ｎｄｅｘ　＜　ｔｍ
ｐ） ｈｅｎ ｓｅｔ　’Ｊｆｌａｇ； ｉｆ　（Ａ　＝＝　１） ｈｅｎ ｉｎｄｅｘ　−ｔｍｐ　＝＝＞　ｘｒｅｇ１ｓｅ ｉｎｄｅｘ　＝＝＞　ｘｒｅｇ ただし、’ａｄｄｒｅｓｓ−ｏｆ−’は’ｍｅｍ［、、
］’の逆演算子であり、ｂｏｕｎｄとｍｅｍ［ａｄｄｒ
ｅｓｓ−ｏｆ−ｂｏｕｎｄ］が同じ意味になる。 下限の方は、値が一致した場合に範 囲内と見なされるが、上限の方は、 値が一致した場合には範囲外と見な される。例えばｂｏｕｎｄのメモリが（０゜１００）と
なっていると、Ｃ）ＩＫで範囲内となるのはｉ　ｎｄｅ
ｘがＯ〜９９の場合である。 し−ｆｌａｇ、　ＺＪｌａｇは、下限値とｉ　ｎｄｅｘ
との比較結果にしたがってＣＭＰと同様にセットされる
が、し−ｆｌａｇ＝１となるのは、 ｉ　ｎｄｅｘ　＜下限値 の場合である。つまり、第６８図のようになる ■上限値〈下限値の場合には、下限値との比較によりｌ
になることもある。 この場合、１ｎｄｅｘ−下限値の演算結果によってフラ
グがセットされることになる。次の３つの命令は、すべ
て第二オペランドが第一オペランド（ＣＨＫでは第一オ
ペランドｂｏｕｎｄの下限値）よりも小さい時にＬＪｌ
ａｇがセットされるという仕様である。 ＣＭＰ　　　５ｒｃｌ、５ｒｃ２ ＳＬＪＢ　　　ｓｒｃ、ｄｅｓｔ ＣＨＫ　　　ｂｏｕｎｄ、１ｎｄｅｘ、ｘｒｅｇＣＨに
命令では、上限値≧下限値のチエツクは特に行なわない
。上限値と下限値の大小にかかわらず、　「オペレーシ
ョン」に書かれたものと等価の動作を行なうものとする
。 ＥａＲｄＲで指定されるアドレッシングモードでは、レ
ジスタ直接Ｒｎ、（’ＳＰ、　　ｌｉ！ＳＰ＋、　　＃
ｉｍｍ−ｄａｔａのモードは使用できない。どうしても
レジスタ上の値と比較したい場合には、ＣＨＫではなく
　ＣＭＰを２回行なえばよい。 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＥａＲが＠−ＳＰのとき ・ＥａＲｄＲがＲｎ　、　＃　ｉ　ｍｍ　−ｄａｔａ　
、　＠ＳＰ＋　、　＠−５Ｐのとき１２−３．　　　　
′７＋、Δ 【ニモニック】 ＡＤＤ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　＋　ｓｒｃ　＝＝＞　ｄｅｓｔ加算、符号拡
張と加算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第６９図に示
す。 【フラグ変化】 第７０図に示す。 【解説】 ソースオペランドをデスティネーションオペランドに加
算する。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースが符号拡張され
た上で加算される。 デスティネーションのサイズが小さく、演算結果がデス
ティネーションのサイズの符号付き整数として表現でき
ない時は、ＶＪＩａｇがセットされる。 なお、Ｌ−ｆｏｒｍａｔのＡＤＤ：Ｌ　＠ＳＰ＋、ＳＰ
については、ＡＤＤ：Ｇ　＠ＳＰ＋、ＳＰと同じく （ｉｎｉｔＳＰ＋４）＋＠１ｎｉｔＳＰ＝＝＞ＳＰの動
作を行なうのが望ましい。しかし、インプリメント上、
Ｌ−ｆｏｒｎ＋ａｔてはこのような動作を行なうのが難
しい場合があるので、ＡＤＤ：Ｌ＠ＳＰ＋　、　ＳＰの
動作についてはインプリメント依存トスル。コレは、Ｓ
ＵＢ：Ｌ、ＣＭＰ：Ｌ、　ＩＮＤＥＸも同様である。 詳しくは付録！２を参照のこと。 （ｄ≧Ｓの時） ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，Ｄｄ−ｓ、Ｄｄ
−ｓ＋１．、、、Ｄｄ−２゜Ｄｄ−１］　＋ ［ＳＯ，ＳＯ，、、、、、、、、ＳＯ，ＳＯ，Ｓｌ、、
、、５ｓ−２゜５ｓ−１コ　＝＝〉 ｄ−Ｓビットだけ符号拡張 ［ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ−１，Ｒｄ−ｓ、Ｒｄ
−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１１（ｄｅｓｔに設
定される） （ｄ＜ｓの時） ［ＤＯ，ＤＯ，、、、、、、、、ＤＯ，Ｄｏ、　　　Ｄ
ｌ、、、、Ｄｄ−２゜Ｄｄ−１コ　＋ ｓ−ｄビットだけ符号拡張 ＩＳＯ，Ｓｌ、、、、　、５ｓ−ｄ−１，５ｓ−ｄ、５
ｓ−ｄ＋１　、、、．５ｓ−２゜５ｓ−１コ　＝＝〉 ［：ＦＯ，Ｆｌ、、、、、Ｆｓ−ｄ−１，Ｆｓ−ｄ、Ｆ
ｓ−ｄ＋１．、、、Ｆｓ−２゜Ｆｓ−１］　＝＝＞ ［：　　ＲＯ，Ｒ１，、、、Ｒｄ−２゜Ｒｄ−１コ（ｄ
ｅｓ　ｔに設定される）ＦＯ，Ｆｌ、、、、、Ｆｓ−ｄ
−１ ｓ−ｄビットがカットされる し−ｆｌａｇ☆　　　Ｓ［Ｄｌ　　＋　　ＳＯＳコ　く
　０結果が負になることを表わす。 （ＭＪｌａｇも結果の正負を表わすが、ＭＪｌａｇが正
しい正負を表示する のはオーバーフローのない時に 限られる。） ＭＪＩａｇ　　　ＲＯ ＺＪＩａｇ　　　　　［ＲＯ〜ｄ−１コ　＝　ＯＶｊｌ
ａｇ　　　　　　Ｓ［Ｄコ　＋　Ｓ［Ｓコ　＜　　−２
−（ｄ−１）　　、ｏｒ。 Ｓ［Ｄｌ　＋　Ｓ［Ｓ］≧＋２−（ｄ−１）Ｘ−ｆｌａ
ｇ☆　いずれの場合も、ｄｅｓｔのサイズからの桁上げ
がＸｊｌａｇにセットされ る。 （ｄ≧Ｓの時） Ｕ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，Ｄｄ−ｓ。 Ｄｄ−ｓ＋１．、、、Ｄｄ−２，Ｄｄ−１］　＋Ｕ［鐸
、ｓｏ、、、、、、、、、ｓｏ、　　ｓｏ。 Ｓｌ、、、、５ｓ−２，５ｓ−１］　　≧　＋２°ｄｄ
−ｓビットだけ符号拡張 （ｄ＜ｓの時） Ｕ［ＤＯ，Ｄｌ、、、、Ｄｄ−２，Ｄｄ−１］＋Ｕ［５
ｓ−ｄ　、５ｓ−ｄ＋１ 、、、．５ｓ−２，５ｓ−１コ　≧　＋２″′ｄＳＯ，
Ｓｌ、、、、、５ｓ−ｄ−１ ｓ−ｄビットがカットされる 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＭＭ＝’ｌｌ’のとき ・εａＲ，ＳｈＲｗが＠−５Ｐのとき ・ＥａＭ、ＳｈＭが＃ｉｍｍ−ｄａｔａ、ｌｉ！ＳＰ＋
、＠−５Ｐのとき【ニモニック】 ＡＤＤＵ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　　＋　ｓｒｃ　＝＝＞　　ｄｅｓｔゼロ拡張
と加算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第７１図に示
す。 【フラグ変化】 第７２図に示す。 【解説】 ソースオペランドをデスティネーションオペランドに加
算する。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースがゼロ拡張され
た上で加算される。 デスティネーションのサイズが小さく、演算結果がデス
ティネーションのサイズの符号なし整数として表現でき
ない時は、ＶｊＩａｇがセットされる。 ＡＤＤＵのＬ−ｆｌａｇは、結果が正になるという意味
で、必ず０にリセットされるものとする。 （ｄ≧Ｓの時） ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，Ｄｄ−ｓ、Ｄｄ
−ｓ＋１．、、、Ｄｄ−２゜０ｄ−１コ　＋ ［０，Ｏ，、、、、、、、、，０，５０，Ｓｌ、、、、
５ｓ−２゜５ｓ−１コ　＝＝〉 ｄ−ｓビットだけゼロ拡張 ［ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ−１，Ｒｄ−ｓ、Ｒｄ
−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１］　（ｄｅｓｔに
設定される）（ｄ＜ｓの時） ［０，Ｏ，、、、、、、、、，０，Ｄｏ、　　　Ｄｌ、
、、、Ｄｄ−２゜０ｄ−１］　＋ ｓ−ｄビットだ６ナゼａ拡張 ［：ＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１，５ｓ−ｄ、５
ｓ−ｄ＋１．、、．５ｓ−２゜５ｓ−１コ　＝＝〉 ［ＦＯ，Ｆｌ、、、、、Ｆｓ−ｄ−１，Ｆｓ−ｄ、Ｆｓ
−ｄ＋１．、、　、Ｆｓ−２゜Ｆｓ−１コ　＝：〉 ［ＲＯ，Ｒ１，、、、Ｒｄ−２゜ Ｒｄ−１］　（ｄｅｓｔに設定される）ＦＯ，Ｆｌ、、
、、、Ｆｓ−ｄ−１ ｓ−ｄビットがカットされる。 Ｌｊｌａｇ　　　Ｏ 門−ｆｌａｇ　　　ＲＯ ＺＪＩａｇ　　　　　［ＲＯ〜ｄ−１コ　＝　ＯＶ−ｆ
ｌａｇ　　　　　　Ｕ［：Ｄｌ　　＋　　ｕ［ｓコ　≧
　＋２″ｄＸＪＩａｇ☆　いずれの場合も、ｄｅｓｔの
サイズからの桁上げがＸＪＩａｇにセットされ る。 （ｄ≧Ｓの時） Ｕ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，Ｄｄ−ｓ、Ｄ
ｄ−ｓ＋１、、、、Ｄｄ−２，０ｄ−１３＋ Ｕ［０，帆、、、、、、、、、Ｏ，ＳＯ。 Ｓｌ、、、、５ｓ−２，５ｓ−１コ　≧　＋２″ｄｄ−
ｓビットだけゼロ拡張 ＡＤＤＵ命令のＶ−ｆｌａｇと同じ （ｄ＜ｓの時） ［ＤＯ，Ｄｌ 、、、、Ｄｄ−２，Ｄｄ−１コ　＋ Ｕ［：５ｓ−ｄ　、５ｓ−ｄ＋ １、、、．５ｓ−２，５ｓ−１］≧　＋２″ｄＳＯ，Ｓ
ｌ、、、、、５ｓ−ｄ−１ ｓ−ｄビットがカットされる 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・聞＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭｉｌ＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−ＳＰ
のとき【ニモニック】 ＡＤＤＸ　　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　＋　ｓｒｃ　＋　ＸＪｌａｇ　＝＝＞　ｄｅ
ｓｔキャリーを含めた加算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第７３図に示
す。 【フラグ変化】 第７４図に示す。 【解説】 ソースオペランドとキャリーをデスティネーションオペ
ランドに加算する。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも 小さい時は、ソースが符号拡張された上で加算される。 ＺＪｌａｇでは、フラグ値を累積できるようになってい
る。また、ＡＤＤＸとＡＤＤのフラグ変化は、符号拡張
／ゼロ拡張を含めてほとんど同じである。ＡＤＤとＡＤ
ＤＸでフラグ変化の異なるのは、Ｚｊｌａｇのみである
。 なお、ＡＤＤＸ、　５ＵＢＸの累積サイズ間演算につい
ては、例えば８バイトの数ｄｅｓｔ２〜ｄｅｓｔ　１に
４バイトの数ｓｒｃを加える場合、 ＡＤＤ　　　＠ｓｒｃ、Ｗ、＠ｄｅｓｔ１．ＷＡＤＤＸ
　　＃０．＠ｄｅｓｔ２．Ｗ のＡＤＤＸ：Ｅ　Ｒ０といった形で利用することがある
。 （ｄ≧Ｓの時） ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，Ｄｄ−ｓ、Ｄｄ
−ｓ＋１．、、、Ｄｄ−２゜０ｄ−１］÷ ［ＳＯ，ＳＯ，、、、、、、、、ＳＯ，Ｓｏ、　　　　
Ｓｌ、、、、５ｓ−２゜５ｓ−１］　＋　ＸＪＩａｇ　
＝＝＞ ｄ−ｓビットだけ符号拡張 ［ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ−１，Ｒｄ−ｓ、Ｒｄ
−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１］　（ｄｅｓｔに
設定される）（ｄｏｓの時） ［Ｄ、ＤＯ，、、、、、、、、ＤＯ，ＤＯ，Ｄｌ、、、
、Ｄｄ−２゜０ｄ−１］　＋ ｓ−ｄビットだけ符号拡張 ［ＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１，５ｓ−ｄ、５ｓ
−ｄ＋１．、、．５ｓ−２゜５ｓ−１コ　＋　Ｘ−ｆｌ
ａｇ　　＝＝＞［ＦＯ，Ｆｌ、、、、、Ｆｓ−ｄ−１，
Ｆｓ−ｄ、Ｆｓ−ｄ＋１．、、、Ｆｓ−２゜Ｆｓ−１］
　＝＝＞ ［ＲＯ，Ｒ１，、、、Ｒｄ−２゜ Ｒｄ−１］　（ｄｅｓｔに設定される）ＦＯ，Ｆｌ、、
、、、Ｆｓ−ｄ−ｔ ｓ−ｄビットがカットされる。 し−ｆｌａｇ☆　　　Ｓ［：Ｄｌ　　＋　　Ｓ［：Ｓｌ
　　＋　　Ｘ−ｆｌａｇ　　＜　　０符号付きの数と見
て演算を行ない、 結果が負になることを表わす。 ｄ−Ｉ−８の場合には、オペランドが符号拡張されてか
ら比較される。 （ＭＪｌａｇも結果の正負を表わすが、Ｍｊｌａｇが正
しい正負を表示する のはオーバーフローのない時に 限られる。） 町ｆｌａｇ　　　ＲＯ Ｚｊｌａｇ　　　［ＲＯ〜ｄ−１］　＝　Ｏ、ａｎｄ、
　ｐｒｅｖｉｏｕｓｊｌａｇ Ｖ−ｆｌａｇ　　　Ｓ［Ｄｌ　＋　Ｓ［Ｓｌ　＋Ｘ−ｆ
ｌａｇ　＜　−２’″（ｄ−１）　、ｏｒ。 Ｓ［Ｄコ　＋　ＳＣＳコ　＋　ＸＪｌａｇ　　≧　＋２
′（ｄ−１） 符号付きの数と見て演算を行ない、 結果がオーバーフローすることを 表わす。ｄ≠Ｓの場合にはオペラン ドが符号拡張される。 ＸＪｌａｇ☆　いずれの場合も、ｄｅｓｔのサイズから
の桁上げがＸＪｌａｇにセットされ る。 （ｄ≧Ｓの時） Ｕ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，０ｄ−ｓ、Ｄ
ｄ−ｓ＋１．、。 Ｄｄ−２，０ｄ−１］　＋ ｕ［ｓｏ、ｓｏ、、、、、、、、、ｓｏ、　　ｓｏ、　
　　ｓｔ、、。 ５ｓ−２，５ｓ−１］　＋　Ｘ−ｆｌａｇ　≧　＋２−
ｄｄ−ｓビットだけ符号拡張 ｄｏｓの場合には符号拡張を行なう。 これは、ｄｅｓｔや他のフラグの設定 の処理と共通化したためである。 しかし、符号拡張後の演算、比較 ではオペランドが符号なしの数と して扱われる。 （ｄｏｓの時） （ＩＣＤｏ、　　　０１．、、。 Ｄｄ−２，Ｄｄ−１］　＋ Ｕ［：５ｓ−ｄ、５ｓ−ｄ＋１　、　、　、　。 ５ｓ−２，５ｓ−１］　＋　Ｘ−ｆｌａｇ≧　＋２−ｄ
ＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１ ｓ−ｄビットがカットされる 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・Ｍ門＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ＊　Ｅａ勃イ＃ｉｍｍ−ｄａｔａ、＠ｓＰ＋、＠−５Ｐ
のとき【ニモニック】 Ｓｕｅ　　、ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　−ｓｒｃ　＝＝＞　ｄｅｓｔ減算、符号拡張
と減算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第７５図に示
す。 【フラグ変化】 第７６図に示す。 【解説】 ソースオペランドをデスティネーションオペランドから
減する。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースが符号拡張され
に上で減算される。 デスティネーションのサイズが小さく、演算結果がデス
ティネーションのサイズの符号付き整数として表現でき
ない時は、ＶＪｌａｇがセットされる。 （ｄｉ＝ｓの時） ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，０ｄ−ｓ、Ｄｄ
−ｓ＋１．　、　、　、Ｄｄ−２゜Ｄｄ−１］　− ［ＳＯ，ＳＯ，、、、、、、、、ＳＯ，ＳＯ，Ｓｌ、、
、、５ｓ−２゜５ｓ−１］　＝＝＞ ｄ−ｓビットだけ符号拡張 ［ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ−１，Ｒｄ−ｓ、Ｒｄ
−ｓ＋１．、、　、Ｒｄ−２゜Ｒｄ−１コ（ｄｅｓｔに
設定される） （ｄ＜ｓの時） ［：ＤＯ，ＤＯ，、、、、、、、、ＤＯ，ＤＯ，Ｄｌ、
、、、Ｄｄ−２゜０ｄ−１１− ５−ｄビットだけ符号拡張 ［ＳＱ、Ｓｌ、、、、、５ｓ−ｄ−１，５ｓ−ｄ、５ｓ
−ｄ＋１．、、．５ｓ−２゜５ｓ−１コ　：＝〉 （：ＦＯ，Ｆｌ、、、、、Ｆｓ−ｄ−１，Ｆｓ−ｄ、Ｆ
ｓ、−ｄ＋１．、、、Ｆｓ−２゜Ｆｓ−１コ　＝＝） ［ＲＯ，Ｒ１，、、、Ｒｄ−２゜ Ｒｄ−１コ（ｄｅｓｔに設定される） ＦＯ，Ｆｌ、、、、、Ｆｓ−ｄ−１ ｓ−ｄビットがカットされる。 ＬＪＩａｇ☆　ｓ［ｏ］−ｓ［ｓ］　＜　０結果が負に
なることを表わす。 （ＭＪＩａｇも結果の正負を表わすが、ＭＪＩａｇが正
しい正負を表示する のはオーバーフローのない時に 限られる。） 町ｆｌａｇ　　　ＲＯ ＺＪｌａｇ　　　［ＲＯ〜ｄ−１］　：ＯＶｊｌａｇ　
　　　　　Ｓ［Ｄコ　−　Ｓ［Ｓｌ　　＜　　−２−（
ｄ−１）　　、Ｏｒ。 Ｓ［Ｄコ　−　Ｓ［Ｓコ　≧　＋２−（ｄ−１）Ｘｊｌ
ａ、！ｉ☆　いずれの場合も、ｄｅｓｔのサイズからの
桁下げがＸｊｌａｇにセットされ る。 （ｄ≧Ｓの時） Ｕ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，０ｄ−ｓ、Ｄ
ｄ−ｓ＋１、、、、Ｄｄ−２，０ｄ−１］　− Ｕ［ＳＯ，ＳＯ，、、、、、、、、ＳＯ，Ｓｏ、　　　
Ｓｌ、、、、５ｓ−２，５ｓ−１コ　く　０ｄ−ｓビッ
トだけ符号拡張 （ｄｏｓの時） ｕｃ　　ｏｏ、　　　ｏｉ 、、、、Ｄｄ−２，０ｄ−１コ　− Ｕ［：５ｓ−ｄ、５ｓ−ｄ＋１ 、、、．５ｓ−２，５ｓ−１コ　く　Ｏ２０，Ｓｌ、、
、、、５ｓ−ｄ−１ ｓ−ｄビットがカットされる 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき φ聞＝’ｌｌ’のとき ・ＥａＲ，ＳｈＲｗが＠−５Ｐのとき ・ＥａＭ、ＳｈＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠
−５Ｐのとき【ニモニック】 ５ＵＢＵ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　−ｓｒｃ　＝＝＞　ｄｅｓｔゼロ拡張と減算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第７７図に示
す。 【フラグ変化】 第７８図に示す。 【解説】 ソースオペランドをデスティネーションオペランドから
減する。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースがゼロ拡張され
た上で減算される。 デスティネーションのサイズが小さく、演算結果がデス
ティネーションのサイズの符号なし整数として表現でき
ない時は、Ｖｊｌａｇがセットされる。 （ｄ≧Ｓの時） ［ＤＯ，Ｄｌ、、　、　、　、Ｄｄ−ｓ−１，Ｄｄ−ｓ
、Ｄｄ−ｓ＋１　、　、、　、Ｄｄ−２゜Ｄｄ−１コ　
− ［０，０，、、、、、、、、、Ｏ，Ｓｏ、　　　Ｓｌ、
、、、５ｓ−２゜５ｓ−１１＝＝＞ ｄ−ｓビットだけゼロ拡張 ［ＲＯ，Ｒ１，、、、、Ｒｄ−ｓ−１，Ｒｄ−ｓ、Ｒｄ
−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１１（ｄｅｓｔに設
定される） （ｄｏｓの時） ［０，０，、、、、、、、、、Ｏ，Ｄｏ、　　　Ｄｌ、
、、、Ｄｄ−２゜０ｄ−１１− ５−ｄビットだけゼロ拡張 ［ＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１，５ｓ−ｄ、５ｓ
−ｄ＋１．、、．５ｓ−２゜５ｓ−１］　＝＝＞ ［ＦＯ，Ｆｌ、、、、、Ｆｓ−ｄ−１，Ｆｓ−ｄ、Ｆｓ
−ｄ＋１．、、、Ｆｓ−２゜Ｆｓ−１］　＝＝＞ ［ＲＯ，Ｒ１，、、、Ｒｄ−２゜ Ｒｄ−ｔｌ　（ｄｅｓｔに設定される）ＦＯ，Ｆｌ、、
、、、Ｆｓ−ｄ−１ ｓ−ｄビットがカットされる。 ＬＪＩａｇ☆　　　Ｕ［Ｄ］　　−Ｕ［Ｓコ　く　Ｏ結
果が負になることを表わす。 （Ｌｆｌａｇも結果の正負を表わすが、Ｍｊｌａｇが正
しい正負を表示する のはオーバーフローのない時に 限られる。） 門−ｆｌａｇ　　　ＲＯ ＺＪｌａｇ　　　［：ＲＯ−ｄ−１］　＝　ＯＶＪＩａ
ｇ　　　　　　Ｕ［Ｄコ　−　Ｕ［Ｓコ　く　０ｓｕｅ
ｕ命令のＬ−ｆｌａｇと同じ Ｘｊｌａｇ☆　いずれの場合も、ｄｅｓｔのサイズから
の桁下げがＸｊｌａｇにセットされ る。 （ｄ≧Ｓの時） Ｕ［ＤＯ，ＤＩ　、　、、　、　、Ｄｄ−ｓ−１、０ｄ
−ｓ、Ｄｄ−ｓ＋１、、、、Ｄｄ−２，０ｄ−１］　　
− Ｕ［０，帆、、、、、、、、、Ｏ，Ｓｏ、　　　Ｓｌ、
、、５ｓ−２，５ｓ−１コ　く　０ ｄ−ｓビットだけゼロ拡張 ＳＵＢ命令のＸｊｌａｇ、　５ＵＢＵ命令のＬＪＩａｇ
、Ｖ−ｆｌａｇと同じ （ｄ＜ｓの時） Ｕ［ＤＯ，Ｄｌ、、、、Ｄｄ−２，０ｄ−１］　−Ｕ［
：５ｓ−ｄ、５ｓ−ｄ＋１ 、、、．５ｓ−２，５ｓ−１１＜　Ｏ ２０，Ｓｌ、、、、、５ｓ−ｄ−１ ｓ−ｄビットがカットされる 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき φ聞＝’ｌｌ’のとき ・ＥａＲが＠−ＳＰのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、１ｉｌｓＰ＋、＠−５
Ｐのとき【ニモニック】 ５ＵＢＸ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　−ｓｒｃ　−ＸＪＩａｇ　＝＝＞　ｄｅｓｔ
キャリーを含めた減算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第７９図に示
す。 【フラグ変化】 第８０図に示す。 【解説】 ソースオペランドとキャリーをデスティネーションオペ
ランドから減する。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースが符号拡張され
た上で減算される。 ＺＪＩａｇではフラグ値を累積できるようになっている
。また、５ｕＢＸとＳＵＢのフラグ変化は、符号拡張／
ゼロ拡張を含めてほとんど同じである。ＳＵＢと５ＵＢ
Ｘでフラグ変化の異なるのは、Ｚｆｌａｇのみである。 （ｄ≧Ｓの時） ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，０ｄ−ｓ、Ｄｄ
−ｓ＋１．、、　、Ｄｄ−２゜０ｄ−１］　− ［ＳＯ，ＳＯ，、、、、、、、、ＳＯ，Ｓｏ、　　　Ｓ
ｌ、、、、５Ｓ−２゜５ｓ−１］　−Ｘ−ｆｌａｇ　＝
＝＞ ｄ−ｓビットだけ符号拡張 ［ＲＯ，Ｒ１、、、、、Ｒｄ−ｓ−１、Ｒｄ−ｓ、Ｒｄ
−ｓ＋１．、、、Ｒｄ−２゜Ｒｄ−１］　（ｄｅｓｔに
設定される）（ｄ＜ｓの時） ［ＤＯ，ＤＯ，、、、、、、、、ＤＯ，ＤＯ，Ｄｌ、、
、、Ｄｄ−２゜Ｄｄ−１］　　− ５−ｄビットだけ符号拡張 ＩＳＯ，Ｓｌ、、、、、５ｓ−ｄ−１，５ｓ−ｄ、５ｓ
−ｄ＋１．、、．５ｓ−２゜５ｓ−１］　−Ｘ−ｆｌａ
ｇ　＝＝＞ ［ＦＯ，Ｆｌ　、　、　、、　、Ｆｓ−ｄ−１、Ｆｓ−
ｄ、Ｆｓ−ｄ＋１　、　、　、　、Ｆｓ−２゜Ｆｓ−１
］　＝＝＞ ［ＲＯ，Ｒ１，、、、Ｒｄ−２゜ Ｒｄ−１］　（ｄｅｓｔに設定される）ＦＯ，Ｆｌ、、
、、、Ｆｓ−ｄ−１ ｓ−ｄビットがカットされる。 ＬＪＩａｇ☆　Ｓ［Ｄｌ　−，５ＥＳＥ　−Ｘ−ｆｌａ
ｇ　＜　０符号付きの数と見て演算を行ない、 結果が負になることを表わす。 ｄｏｓの場合にはオペランドが符号 拡張されてから比較される。 （Ｍｊｌａｇも結果の正負を表わすが、町ｆｌａｇが正
しい正負を表示する のはオーバーフローのない時に 限られる。） 一−ｆｌａｇ　　　ＲＯ Ｚｊｌａｇ　　　［：ＲＯ〜ｄ−１］　＝　０　、ａｎ
ｄ、　ｐｒｅｖｉｏｕｓｊｌａｇ ＶＪＩａｇ　　　　　　Ｓ［Ｄｌ−５［Ｓコ　−　Ｘ−
ｆｌａｇ　　＜　　　−２−（ｄ−１）　、ｏｒ。 Ｓ［Ｄｌ　−Ｓ［５１−Ｘ−ｆｌａｇ≧＋２−（ｄ符号
付きの数と見て演算を行ない、 結果がオーバーフローすることを 表わす。ｄ≠Ｓの場合にはオペラン ドが符号拡張される。 る。 （ｄ≧Ｓの時） Ｕ［ＤＯ，Ｄｌ、、、、、Ｄｄ−ｓ−１，０ｄ−ｓ、Ｄ
ｄ−ｓ＋１、、、、Ｄｄ−２，Ｄｄ−１コ　− υ［ＳＯ，ＳＯ，、、、、、、、、ＳＯ，Ｓｏ、　　　
５１、、、．５ｓ−２，５ｓ−１１−ＸＪＩａｇ　＜　
０ｄ−ｓビットだけ符号拡張 ｄｏｓの場合には符号拡張を行なう。 これは、ｄｅｓｔや他のフラグの設定 の処理と共通化したためである。 しかし、符号拡張後の演算、比較 ではオペランドが符号なしの数と して扱われる。 （ｄｏｓの時〉 Ｕ［Ｄｏ、　　　　　Ｄｌ、、、、Ｄｄ−２，Ｄｄ−１
コ　−Ｕ［５ｓ−ｄ、５ｓ−ｄ＋１ 、、、．５ｓ−２，５ｓ−１］　−Ｘ−ｆｌａｇ　＜　
０５０．５１．、、、．５ｓ−ｄ−１ Ｓ司ビツトがカットされる 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＭＭ＝’ｌｌ’のとき １１ＥａＲが＠−５Ｐのとき ＊　ＥａＭが＃　ｉｍｍ−ｄａｔａ、＠ＳＰ＋、Ｉｉ！
−５Ｐのとき【ニモニック】 ＭＵＬ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　＊　ｓｒｃ　＝＝＞　ｄｅｓｔ乗算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第８１図に示
す。 【フラグ変化】 第８２図に示す。 【解説】 ソースオペランドをデスティネーションオペランドに乗
する。乗算は符号付きで行われ、オペランドも符号付き
整数とみなされる。 この命令は、被乗数のサイズと結果のサイズが等しいた
め、高級言語向きである。 デスティネーションのサイズが小さく、演算結果がデス
ティネーションのサイズの符号付き整数として表現でき
ない時は、ＶＪｌａｇがセットされる。オーバーフロー
が生じた場合にも、ｄｅｓｔにセットされるデータ（正
しい結果の下位ビット）が基準となってＭＪＩａｇ。 ＺＪｌａｇがセットされる。例えば、ＲＯ＝Ｈ’　１０
０００で ＭＵＬ、Ｗ　　Ｉｔ）１’１ｏｏｏｏ、ＲＯを実行した
場合、積がＨ’　１００００００００となるため、ＲＯ
＝Ｏ（下位ビット）　、　Ｖ−ｆｌａｇ＝１．　　Ｚ−
ｆｌａｇ＝１となる。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・Ｍ門＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき【ニモニック】 ＭＵＬＵ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　＊　ｓｒｃ　＝＝＞　ｄｅｓｔ符号なし乗算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第８３図に示
す。 【フラグ変化】 第８４図に示す。 【解説】 ソースオペランドをデスティネーションオペランドに乗
する。乗算は符号なしで行われ、オペランドも符号なし
整数とみなされる。 デスティネーションのサイズが小さく、演算結果がデス
ティネーションのサイズの符号なし整数として表現でき
ない時は、ｖ−ｆ　ｌ　ａｇがセットされる。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・開＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき 会Ｅａ勃ｔ＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき【ニモニック】 ＭＵＬＸ　　　ｓｒｃ、ｄｅｓｔ、ｔｍｐ【命令の機能
】 ｄｅｓｔネｓｒｃ　＝＝＞　ｒｅｇ＆ｄｅｓｔ　（ｄｏ
ｕｂｌｅ　５ｉｚｅ）拡張乗算、サイズが大きくなる 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第８５図に示
す。 【フラグ変化】 第８６図に示す。 【解説】 ソースオペランドをデスティネーションオペランドに乗
する。この命令は、積が倍長で得られるため、ｓｒｃと
ｄｅｓｔのほかに、積の上位ビットを入れるためのテン
ポラリレジスタｔｍｐを指定する。サイズは３２ビツト
に固定（３２／６４から選択）とする。乗算は符号なし
で行われ、積のサイズは被乗数のサイズの２倍になる。 ［ＭｕＬＸのオペレーション］ ｄｅｓｔ［０：３１コ　Ｘ　　ｓｒｃ［ｏ：３１コ　＝
＝＞　　ｔｍｐｌ［０：６３コ ｔｍｐ１［３２：６３コ　＝＝＞　　ｔｍｐｊ：０：３
１コｔｍｐｌ［：Ｏ：３１コ　＝＝＞　　ｄｅｓｔ［：
０：３１コ間しＸでは、得るべき結果がｄｅｓｔ、　　
ｔｍｐの二つあるので、両者が重なった場合（ｄｅｓｔ
でｔｍｐと同じレジスタを指定した場合）の処置が問題
となる。一般に、ｔｍｐ　（ＭＵＬＸの上位桁）の方は
次の桁への桁上がりとして用いられることが多いので、
最終桁の計算などでは使用しないこともある。したがっ
て、両者が重なった場合には、ｄｅｓｔに設定すべき値
（ＭＵＬＸの下位桁〉の方が残るものとする。　（付録
１２参照）１’１ＵＬＸの町ｆｌａｇ、　　Ｚ−ｆｌａ
ｇのフラグ変化は、ｄｅｓｔを基準とする。ｔｍｐに設
定される値は、これらのフラグには影響しない。このよ
うな仕様になったのは、次のような理由による。 ・ＡＤＤＸ、　５ＵＢＸなどのフラグ変化の仕様に合わ
せたため。　（ＡＤＤＸ、　　５ＵＢＸテは、Ｘ−ｆｌ
ａｇがセットされていても、ｄｅｓｔが０であればＺＪ
Ｉａｇがセットされる。）・多倍長演算を考えた場合に
は、 ｔｍｐ＆ｄｅｓｔのみでフラグを変化させてもあまり意
味がない。フラグ本来の意味 で変化させるためには、全体の値を通 して判定することが必要であり、個々 の命令だけでは対処できない。ｔｍｐ＆ｄｅｓｔでフラ
グ変化を行なったとしても、結局中途半端である。 例： ［実行前コ Ｒ１＝Ｈ’０ＯＯ０００００ｄｅｓｔ＝）ｌ’２０００
００００ｓｒｃ＝Ｈ’４０００００００ 門υＬＸ　　＠ｓｒｃ、＠ｄｅｓｔ、Ｒ１［実行後コ ｔｍｐ＝８　’　０８００００００００００００００Ｒ
１ｄｅｓｔ ｄｅｓｔに設定される値が０なので、 Ｚｊｌａｇがセットされる。 なお、ＭＵＬＸ、　　ＤＩＶＸテは、ＡＤＯＸ、　　５
（ＪＢＸとは異なり、Ｚｊｌａｇは累積した変化をする
わけではない。 ＦＪｌａｇによってｔ＋ｎｐ＝００テストが可能である
。 ！二０の場合は、動作を保証しない。 実際「本発明装置」ては！＝０の場合、ｓｒｃサイズを
、！Ｒ（８ビツトまたは１６ビツト）としてオペランド
のフェッチを行ない、それを３２ビツトに符号拡張して
命令が実行される。 ただし、ｄｅｓｔ、ｔｍｐは！Ｒによらず常に３２ビツ
トとして扱われる。 【プログラム例外】 ・予約命令例外 ・＋Ｒ＝’ｌｌ’のとき 注）！二０のときは予約命令例外としては検出しない。 ・ＥａＲが＠−５Ｐのとき −ＥａＭＲが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐ
のとき【ニモニック】 ＤＩＶ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　／　ｓｒｃ　＝＝＞　ｄｅｓｔ除算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第８７図に示
す。 【フラグ変化】 第８８図に示す。 【解説】 ソースオペランドでデスティネーションオペランドを割
る。除算は符号付きで行われ、オペランドも符号付き整
数とみなされる。 この命令は、被除数のサイズと結果のサイズが等しいた
め、高級言語向きである。 商は０方向に丸められ、余りの符号は被除数と同じにな
る。 例： １０１３　　　　→　　商＝３．　　　　剰余＝１（−
１０）／３　　　→　　商＝（−３）、　　剰余＝（−
１）１０／（−３）　　　→　　商（−３）ｔ　　剰余
＝１ｓｒｃ＝０の場合には、ゼロ除算例外（ＺＤＥ）と
なる。 ゼロ除算の場合、ＶＪＩａｇがセットされて例外処理が
起動されるが、ｄｅｓｔの値は変化しない。 このとき、ｄｅｓｔのライトアクセスを行なうかどうか
、すなわち、同じ値を書き込むか、何も書き込まないか
は規定しないものとする。 また、Ｖｊｌａｇ以外のフラグも変化しない。これは、
ｄｅｓｔに合わせたため、および、例外処理プログラム
で例外発生要因を解析するためには、できるだけ以前の
状態（フラグを含めて）が保存されている方が望ましい
ためである。 ＤＩＶで０除算以外の場合にオーバーフローが発生ずる
のはく最小負数）÷（−１）の場合のみである。ＤＩＶ
は旧ｖｘとは異なり、コンパイラの生成する普通の演算
命令であるため、できるだけ他の演算命令と同じ仕様に
する方が望ましい。そこで、この場合のフラグの変化は
、それぞれのフラグの意味を生かして、 Ｖ、、ｆｌａｇ＝１　、Ｌ−ｆｌａｇ＝ｏ、Ｍ−ｆｌａ
ｇ＝１．Ｚ−ｆｌａｇ＝０（最小負数÷（−１）の時） とする。オーバーフローするのは（最小負数÷（−１）
）に限るので、正しい結果の下位ビットがｄｅｓｔにセ
ットされると考えても、結局ｄｅｓｔは変化しない。正
しい結果の下位ビットになったと考えても結局同じ値で
ある。 例： ５ｒｃ＝Ｈ’ｆｆｆｆ＝（−１）、ｄｅｓｔ＝）ｌ’３
０００＝（−３２７６８）でＤＩＶ、Ｈを実行した場合 ＝＝＞　ｄｅｓｔ＝Ｈ’８０００．Ｖ−ｆｌａｇ＝１ｄ
ｅｓｔの８’８０００は、正しい結果（Ｈ’　、、、０
０８０００＝３２７６８）の下位ビットと考えることも
できるし、ｄｅｓｔ が変化しなかったと考えることも できる。 【プログラム例外】 ・予約命令例外 φＲＲ＝’ｌｌ’のとき ・聞＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、［ｉ！ＳＰ＋、＠−Ｓ
Ｐのとき・ゼロ除算例外 ・５ｒｃ＝００とき 【ニモニック］ ＤＩＶＵ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　／　ｓｒｃ　＝：＝＞　ｄｅｓｔ符号なし除
算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第８９図に示
す。 【フラグ変化】 第９０図に示す。 【解説】 ソースオペランドでデスティネーションオペランドを割
る。除算は符号なしで行われ、オペランドも符号なし整
数とみなされる。 ５ｒｃ＝：Ｏの場合には、ゼロ除算例外（ＺＤＥ）とな
る。 ゼロ除算の場合、ＶＪＩａｇがセットされて例外処理が
起動されるが、ｄｅｓｔは変化しない。このとき、ｄｅ
ｓｔのライトアクセスを行なうかどうか、すなわち、同
じ値を書き込むか、何も書き込まないかは規定しないも
のとする。また、Ｖｊｌａｇ以外のフラグも変化しない
。これは、ｄｅｓｔに合わせたため、および、例外処理
プログラムで例外発生要因を解析するためには、できる
だけ以前の状態（フラグを含めて）が保存されている方
が望ましいためである。 ＤＩＶＬＩ命令では、０除算以外の場合に、オーバーフ
ローが発生してＶＪｌａｇがセットされることはない。 したがって、０除算以外の場合は必ずＶＪｌａｇがクリ
アされる。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝９１１’のとき ・Ｍ台＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき・ゼロ除算例外 φ５ｒｃ＝ｏのとき 【ニモニック】 ＤＩＶＸ　　　ｓｒｃ、ｄｅｓｔ、ｔｍｐ【命令の機能
】 ｒｅｇ＆ｄｅｓｔ　／　ｓｒｃ　＝＝＞　ｄｅｓｔ、ｒ
ｅｇ　（ｑｕｏｔｉｅｎｔ、ｒｅｍａｉｎｄｅｒ） 拡張除算、サイズが小さくなる、剰余を出す【命令オプ
ション】 なし 【命令ビットパターンとアセンブラ表記】第９１図に示
す。 【フラグ変化】 第９２図に示す。 【解説】 ソースオペランドでデスティネーションオペランドを割
る。この命令は、多倍長除算のプリミティブとなるため
、ｓｒｃとｄｅｓｔのほかに、拡張演算のためのテンポ
ラリ値（剰余）を置くレジスタを指定する。サイズは３
２ビツトに固定（３２／６４から選択）とする、除算は
符号なしで行われ、被除数のサイズは除数のサイズの２
倍になる。 ［ＤＩＶＸのオペレーション］ ｃｏｎｃａｔｉｎａｔｅ（ｔｍｐ［０：３１コ、ｄｅｓ
ｔ［０：３１コ）＝＝＞　　ｔ＋ａｐｌ［ｏ：６３コ ｑｕｏ（ｔｍｐｌ［０：６３］、ｓｒｃ［ｏ：３１１）
　＝＝＞　ｄｅｓｔ［０：３１］ ｒｅｍ（ｔｍｐｌ［０：６３］、ｓｒｃ［ｏ：３１］）
　＝＝＞　ｔｉｐ［０：３１］ ＤＩＶＸでは、得るべき結果がｄｅｓｔ、　　ｔｉｐの
二つあるので、両者が重なった場合（ｄｅｓｔＴ：ｔｍ
ｐと同じレジスタを指定した場合）の処置が問題となる
。一般に、ｔｉｐ　（ＤＩＶＸの剰余）の方は次の桁へ
の桁下がりとして用いられることが多いので、最終桁の
計算などでは使用しないこともある。したがって、両者
が重なった場合には、ｄｅｓｔに設定すべき値（ＤＩＶ
Ｘの商）の方が残るものとする。 なお、ＤＩＶＸは被除数が多倍長の場合に使用できる命
令であるが、除数が多倍長になフた場合には、ＤＩＶＸ
が使用できず、プログラムによってシフトや減算を繰り
返しながら割り算を進めなければならない。この際、多
倍長のシフト演算が必要になる。多倍長のシフトを実現
するため、ＸＪＩａｇを通したローティト命令（Ｓｔ（
ＸＲ，５）ＩＸＬ）が用意されている。 ＤＩＶＸのＭｊｌａｇ、　　Ｚ−ｆｌａｇのフラグ変化
は、ｄｅｓｔ（商）を基準とする。ｔｍｐに設定される
値（剰余）は、これらのフラグには影響しない。ただし
、ＦＪｌａｇによってｔｍｐ＝ｏのテストが可能である
。 ＭＵＬＸ、　　ＤＩＶＸテはＡＤＤＸ、　　５ＵＢＸと
は異なり、Ｚ−ｆｌａｇは累積した変化をするわけでは
ない。 ＤＩＶＸで結果がオーバーフローした場合、ＭＯＶ。 ＡＤＤ、　ＳＵＢ、　ＭＵＬでのオーバーフローと仕様
を合わせるという意味では、正しい結果の下位ビットが
ｄｅｓｔに設定されるのが望ましい。しかし、ＡＤＤ、
　Ｓｕｅのように、オーバーフローの時も自然に正しい
結果の下位ビットが得られるものと違って、除算の場合
には上位ビットから計算を行なうため、アルゴリズムの
関係で正しい結果の下位ビットを得るのが難しい。 したがって、ＤＩＶＸのオーバーフローの場合には、ｄ
ｅｓｔを変化させないという仕様にする。 ＤＩＶＸで商がｄｅｓｔに入らず、オーバーフローが発
生した場合には、ＶＪｌａｇ以外のフラグは変化しない
。これは、ｏｔｖｘでオーバーフローが発生した場合に
、ｄｅｓｔが変化しないことに合わせたものである。 ５ｒｃ＝ｏの場合には、ゼロ除算例外（ＺＤＥ）となる
。 ゼロ除算の場合ｄｅｓｔ、ｔｍｐは変化しない。このと
き、ｄｅｓｔのライトアクセスを行なうかどうか、すな
わち、同じ値を書き込むか、何も書き込まないかは規定
しないものとする。また、ＶＪＩａｇ以外のフラグも変
化しない。これは、ｄｅｓｔに合わせたため、および、
例外処理プログラムで例外発生要因を解析するためには
、できるだけ以前の状態（フラグを含めて）が保存され
ている方が呈ましいためである。 ！＝０の場合は、動作を保証しない。 実際ｒ本発明装置」では！＝００場合、ｓｒｃサイズを
、！Ｒ（８ビツトまたは１６ビツト）としてオペランド
のフェッチを行ない、それを３２ビツトに符号拡張して
命令が実行される。 ただし、ｄｅｓｔ、ｔｍｐは！Ｒによらず常に３２ビツ
トとして扱われる。 【プログラム例外】 ・予約命令例外 ・ＩＲ＝’ｌｌ’のとき 注）！＝０のときは予約命令例外としては検出しない。 ・ＥａＲが＠−５Ｐのとき ・ＥａＭＲが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐ
のとき・ゼロ除算例外 ・５ｒｃ＝０のとき 【ニモニック】 ＲＥＭ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　Ｘ　ｓｒｃ　＝＝＞　ｄｅｓｔ剰余 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第９３図に示
す。 【フラグ変化】 第９４図に示す。 ランドを割り、その剰余を求める。除算は符号付きで行
われ、オペランドも符号付き整数とみなされる。 この命令は、被除数のサイズと剰余のサイズが等しいた
め、高級言語向きである。 商は０方向に丸められ、余りの符号は被除数と同じにな
る。 例： １０／３　　　　→　　商＝３．　　　　剰余＝１（−
１０）／３　　　→　　商＝（−３）、　　剰余＝（−
１）１０／（−３）　　　→　　商＝（−３）、　　剰
余＝１ｓ　ｒｃ＝ｏの場合には、ゼロ除算例外（ＺＤＥ
）となる。 ただし、ＲＥＭで０除算を行なった場合には、オーバー
フローをクリアして例外処理を起動するようにする。Ｒ
ＥＭ命令では、ＤＩＶ命令とは異なり、０除算をしても
ｄｅｓｔ　（剰余）がオーバーフローするわけではない
ので、ＶＪｌａｇはクリアしておく方が合理的である。 また、ＶＪｌａｇをクリアしておくと、例外処理の中で
ＤＩＶによるエラーかＲＥＭによるエラーかが判定しや
すい。 ０除算の場合、ｄｅｓｔは無変化である。ｄｅｓｔに対
してメモ１ジアクセスを行なうか（ｒｅａｄまたは同じ
値でｒｅａｄ−ｍｏｄ　ｉｆｙ−ｗｒｉ　ｔｅ）、アク
セスを行なわないか、については、インプリメント方法
を縛ることになるので、規定しない。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき 伺門＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき φＥａ勃ｔ＃ｉｍｍ−ｄａｔａ、［ｉ！ＳＰ＋、＠−５
Ｐのとき・ゼロ除算例外 ＠５ｒＣ＝０のとき 【ニモニック］ ＲＥＭＵ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔχｓｒｃ　＝＝＞　ｄｅｓｔ 符号なし除算による剰余 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第９５図に示
す。 【フラグ変化】 第９６図に示す。 【解説】 ソースオペランドでデスティネーションオペランドを割
り、その剰余を求める。除算は符号なしで行われ、オペ
ランドも符号なし整数とみなされる。ｓｒｃとｄｅｓｔ
のサイズの違う場合にはゼロ拡張が行なわれる。 この命令は、被除数のサイズと剰余のサイズが等しいた
め、高級言語向きである。 ５ｒｃ＝：Ｏの場合には、ゼロ除算例外（ＺＤＥ）とな
る。 ０除算の場合の処置はＲＥＭと同様である。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・朋＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・Ｅａ勃１＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき・ゼロ除算例外 ・５ｒｃ＝０のとき 【ニモニック】 ＮＥＧ　　　ｄｅｓｔ 【命令の機能】 ０−　ｄｅｓｔ　＝＝＞　ｄｅｓｔ 補数演算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第９７図に示
す。 【フラグ変化】 第９８図に示す。 【解説】 オペランドの符号を反転する。 ＬＪＩａｇ　　　命令実行後のｄｅｓｔの値が負のとき
、すなわちｄｅｓｔの初期値が正のとき セットされる。 町ｆｌａｇ　　　命令実行後のｄｅｓｔのＭＳＢが１の
とき、すなわちｄｅｓｔの初期値が正または 最小負数のときセットされる。 ＺＪＩａｇ　　　命令実行後のｄｅｓｔの値がＯのとき
、すなわちｄｅｓｔの初期値が０のときセットされる。 Ｖ、、ｆｌａｇ　　　ｄｅｓｔの初期値が最小負数（Ｍ
ＳＢのみ１で他のビットはａｌｌｏ）のみセッ トされる。 【プログラム例外】 ・予約命令例外 番ＭＭが１１１のとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、ｌ！ＳＰ＋、＠−５Ｐ
のとき【ニモニック】 ＩＮＤＥＸ　　　１ｎｄｅｘｓｉｚｅ、５ｕｂｓｃｒｉ
ｐｔ、ｘｒｅｇ【命令の機能】 ｃａｌｃｕｌａｔｅ　ａｄｄｒｅｓｓ　ｏｆ　ａｒｒａ
ｙ多次元配列のアドレス計算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第９９図に示
す。 【フラグ変化】 第１００図に示す。 【解説】 多次元配列を一次元配列に展開するためのアドレス計算
として、スケールの乗算とインデクスの加算を行なう。 ５ｕｂｓｃｒｉｐｔのサイズがｘ　ｒｅｇのサイズより
も小さい時は、５ｕｂｓｃｒｉｐｔが符号拡張される。 ｘｒｅｇ。 １ｎｄｅｘｓｉｚｅ、　５ｕｂｓｃｒｉｐｔは符号付き
の整数と考え、乗算および加算は符号付きで行なう。乗
算または加算でオーバーフローを検出した場合には、Ｖ
ＪＩａｇをセットする。 １ｎｄｅｘｓｉｚｅは固定値（ｉｍｍｅｄｉａｔｅ）で
済むことが多いが、メモリ上に配・列のディスクリブタ
を作ることを考え、汎用アドレッシングとしている。 ＩＮＤＥＸ命令がＣＨＫ命令の後で実行されるならば、
５ｕｂｓｃｒｉｐｔはレジスタのみの指定でよい。しか
し、高級言語の仕様によっては範囲をチエツクしない（
Ｃ）ＩＫ命令を実行しない）こともあるので、メモリ上
の変数を５ｕｂｓｃｒｉｐｔとして使用できるように、
５ｕｂｓｃｒｉｐｔも汎用アドレッシングとしている。 ［ＩＮＤＥＸのオペレーションコ ｘｒｅｇ　＊　１ｎｄｅｘｓｉｚｅ　＋　５ｕｂｓｃｒ
ｉｐｔ　＝＝＞　ｘｒｅｇＩＮＤＥＸ命令では、オペラ
ンドｘｒｅｇ、　１ｎｄｅｘｓｉｚｅ。 ５ｕｂｓｃｒｉｐｔは、すべてポインタではなく符号付
きの数として扱われる。負であってもそのまま演算し、
ＥＩＴなどの特別な動作はしない。また、フラグ変化（
ＶＪＩａｇ、Ｌ−ｆｌａｇ、Ｍ−ｆｌａｇ、Ｚ−ｆｌａ
ｇ）も一般の算術演算命令に準じたものになっている。 これに関して若干補足しておく。 ＩＮＤＥＸで扱うオペランドは、ポインタというよりも
配列のインデクスであり、ＩＮＤＥＸでは配列のインデ
クスを一次元に展開するという°処理を行なう。インデ
クスがポインタになるのは、付加モードのスケーリング
で（×４）などを行なった後である。したがって、ＩＮ
ＤＥＸで扱うデータを符号付きと考えても特に不自然は
ないし、インデクスが負になると困るような言語では、
それをチエツクすることもできる。 ！：００ときは、動作を保証しない。 実際ｒ本発明装置」では！＝０の場合、１ｎｄｅｘｓｉ
ｚｅサイズを！Ｒ（８ビツトまたは１６ビツト）として
オペランドのフェッチを行ない、それを３２ビツトに符
号拡張して命令が実行される。ただし、ｘｒｅｇは！Ｒ
によらず常に３２ビツトとして扱われる。 【プログラム例外】 ・予約命令例外 拳ｔ＊＝’ｔｔゝのとき ・ｓｓ＝’ｔｔ’のとき 注）　！＝’０’のときは予約命令例外としては検出し
ない。 ・ＥａＲ，ＥａＲ２が＠−ＳＰのとき １２−４．　　弘　　　　　口Δ 【ニモニック】 ＡＮＤ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　、ａｎｄ、　ｓｒｃ　＝＝＞　ｄｅｓｔ論理
積 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１０１図に
示す。 【フラグ変化】 第１０２図に示す。 【解説】 ソースオペランドとデスティネーションオペランドとの
論理積をとる。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズと異なる異種サイズ間の演算（ＡＮＤ：Ｇ
のＲＲ≠朋、ＡＮＤ：Ｅの聞≠００）になった場合、命
令はそのまま実行され、予約命令例外とはならないが、
ｄｅｓｔに設定される結果は保証できない（インプリメ
ント依存になる）ものとする。　ｒ本発明装置」の仕様
としては、異種サイズ間の論理演算を規定していないの
で、この機能をソフトウェアで利用してはいけない。異
種サイズ間の論理演算はあまり意味のない命令であるが
、これを予約命令例外としないのは、インプリメントの
負担が大きく、実行速度に影響が出るためである。 町ｆｌａｇ　　　　ＲＯ Ｚｊｌａｇ　　　　［ＲＯ−ｄ−１コ　＝　０【プログ
ラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・開＝’ｌｌ’のとき ・ＥａＲがｇ−ｓｐのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき【ニモニック】 ＯＲｓｒｃ、ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　、ｏｒ、　ｓｒｃ　＝：＝＞　ｄｅｓｔ論理
和 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１０３図に
示す。 【フラグ変化】 第１０４図に示す。 【解説】 ソースオペランドとデスティネーションオペランドとの
論理和をとる。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズと異なる異種サイズ間の演算（ＯＲ：Ｇの
ＲＲ≠門、ＯＲ：Ｅの聞≠００）になった場合、命令は
そのまま実行され、予約命令例外とはならないが、ｄｅ
ｓｔに設定される結果は保証できない（インプリメント
依存になる）ものとする。 門−ｆｌａｇ　　　ＲＯ ＺＪＩａｇ　　　　［ＲＱ　〜ｄ−１コ　＝　０【プロ
グラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・開＝’ｌｌ’のとき ・ＥａＲがトＳＰのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき【ニモニック】 ＸＯＲｓｒｃ、ｄｅｓｔ 【命令の機＃！】 ｄｅｓｔ　、ｘｏｒ、　ｓｒｃ　＝：＝＞　ｄｅｓｔ排
他的論理和 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１０６図に
示す。 【フラグ変化】 第１０６図に示す。 【解説】 ソースオペランドとデスティネーションオペランドとの
排他的論理和をとる。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズと異なる異種サイズ間の演算（ＸＯＲ：Ｇ
（７）ＲＲ６ＭＭ、ＸＯＲ：Ｅ（７）ＭＭ＃００）にな
った場合、命令はそのまま実行され、予約命令例外とは
ならないが、ｄｅｓｔに設定される結果は保証できない
（インプリメント依存になる）ものとする。 門−ｆｌａｇ　　　ＲＯ ＺＪＩａｇ　　　［：ＲＯ−ｄ−１］　＝　０【プログ
ラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・聞＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、ＩニーＳＰ
のとき【ニモニック】 ＮＯＴ　　　ｄｅｓｔ 【命令の機能】 ｄｅｓｔ　＝＝＞　ｄｅｓｔ 全ビット反転 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１０７図に
示す。 【フラグ変化】 第１０８図に示す。 【解説】 オペランドの各ビットの１とＯを反転する。 Ｍｊｌａｇ　　　命令実行後のｄｅｓｔのＭＳＢが１の
とき、すなわちｄｅｓｔの初期値のＭＳＢがＯのときセ
ットされる。 ＺＪＩａｇ　　　命令実行後のｄｅｓｔの値が０のとき
、すなわちｄｅｓｔの初期値が００ときセットされる。 【プログラム例外】 ・予約命令例外 ・聞＝’ｌｌ’のとき ・ＥａＭが＃ｉｍｍ−ｄａｔａＪｓＰ＋、＠−ＳＰのと
き１２−５．　　ぐ　　　　。Δ 【ニモニック】 ＳＨＡ　　　ｃｏｕｎｔ、ｄｅｓｔ 【命令の機能】 ５ｈｉｆｔ　ａｒｉｔｈｍｅｔｉｃ 算術シフト 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１０９図に
示す。 【フラグ変化】 第１１０図に示す。 【解説】 デスティネーションオペランドｄｅｓｔをソースオペラ
ンドｃｏｕｎｔて指定されたビット数だけ算術シフトす
る。−船形の命令では、ｃｏｕｎｔの符号によってシフ
ト方向を指定する。ｃｏｕｎｔが正の時左シフト、負の
時右シフトとなる。 算術シフトであるため、右シフトの場合にはデスティネ
ーションのＭＳＢ　（符号ビット）が変化せず、同じ値
が右側のビットにコピーされていく。左シフトの場合に
は、ＬＳＢにＯが入り、０が左側のビットにコピーされ
ていく。 正負によるシフト方向の指定は、浮動小数点演算のエミ
ュレーションなどに有効な場合がある。 左シフトの場合はＳＨＡの短縮形がないが、フラグ変化
がＳＨＡと異なってもよければ、ＳＨＬの短縮形５）Ｉ
Ｌ：Ｑで代用できる。 ［左シフト（ｃｏｕｎｔ＞　Ｏ）の場合］第１１１図に
示す。 ［右シフト（ｃｏｕｎｔ＜　Ｏ）の場合］第１１２図に
示す。 なお、ｃｏｕｎｔ＝００場合は、Ｘ−ｆｌａｇ＝ｏとな
る。 ５）ＩＡ命令では、ｃｏｕｎｔのサイズとして８ビツト
のみが有効である。ＲＲ≠００の場合動作を保証しない
。ＲＲ≠００の機能が利用できないのは、主としてイン
プリメント上の制約によるものである。 ＲＲ≠００の場合には、　「本発明装置」では、サイズ
ＲＲでｃｏｕｎｔオペランドのフェッチを行ない〜ｃｏ
ｕｎｔの下位８ビツトのみを有効としてそのまま命令を
実行する。 ＳＨＡは算術演算なのでＬ−ｆ　ｌ　ａｇをセットする
が、これはｄｅｓｔのはじめの値の符号（ＭＳＢ）を反
映する。これは、Ｌｊｌａｇが、オーバーフローやアン
ダーフローが発生した場合にも、常に正しい計算結果の
符号を反映するという性質を持っているためである。シ
フト命令の場合、オーバーフローが起こらなければ、ｄ
ｅｓｔの符号は変化しない。右シフトの場合、または左
シフトでオーバーフローがなかフた場合にはＬ−ｆｌａ
ｇ＝門−ｆｌａｇとなるが、左シフトでオーバーフロー
が発生した場合には、ＬＪＩａｇと遣ｆｌａｇが異なる
変化をすることがある。 ｒ本発明装置」はｂｉｇ−ｅｎｄｉａｎのチップである
ため、ｃｏｕｎｔをビット位置の増減の意味で考えるか
、２の累乗の意味で考えるかによって、シフト方向が逆
になってしまう。すなわち、前者の考え方では ｃｏｕｎｔ＞Ｏの時右シフトとすべきであるのに対して
、後者の考え方では、ｌ１ｔｔｆｅ−ｅｎｄｉａｎの場
合と同じように、ｃｏｕｎｔ＞ｏの時左シフトとなる。 しかし、シフト命令はビット操作関係の命令よりも算術
演算関係の命令に近いものであるから、 ｃｏｕｎｔをビット位置の増減の意味で考えるよりは、
２の累乗の意味で考える方が自然である。したがって、
　ｒ本発明装置」ではｃｏｕｎｔ＞０の時左シフトとい
う仕様になっている。 ５）ＩＬ、５）ＩＡでは、ｃｏｕｎｔの絶対値が（ｄｅ
ｓｔのサイズ＋１）を越えた場合にも、指定された数だ
けそのままシフトを続ける。結果的に、ｃｏｕｎｔの絶
対値が（ｄｅｓｔのサイズ＋１）の場合と同じ動作にな
る。例えば、次のような動作をする。 ＳＨＡ　　　＃３３．ｄｓｅｔ、Ｗ　　　；ｄｅｓｔ＝
ＸＪｌａｇ：０ ５ＨＬ　　　＃３３．ｃｌｅｓｔ、Ｗ　　　；ｄｅｓｔ
＝Ｘ−ｆ　Ｉａｇ＝０ ５）ＩＡ　　　Ｉｔ−３３，ｄｅｓｔ、リ　　；ｄｅｓ
ｔ＝ＸＪ　Ｉａｇ＝旧ｄｅｓｔのＭＳＢ ＳＨＬ　　　　＃−３３．ｄｅｓｔ、％Ｊ　　　；ｄｅ
ｓｔ＝Ｘ−ｆｌａｇ＝０ なお、Ｘ−ｆｌａｇを除けば、ｃｏｕｎｔの絶対値が（
ｄｅｓｔのサイズ）に等しい場合も同じ結果になる。 【プログラム例外】 ・予約命令例外 ΦＲＲ＝’ｌｌ’のとき ・Ｍ門＝２１１ゝのとき φＥａＲが＠−５Ｐのとき ・ＥａＭ、ＳｈＭがｌｔ　ｉｍｍ−ｄａｔａ、＠ＳＰ＋
、訃ＳＰのとき 【ニモニック】 ５）ＩＬ　　　ｃｏｕｎｔ、ｄｅｓｔ 【命令の機能】 ５ｈｉｆｔ　ｌｏｇｉｃａｌ 論理シフト 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１１３図に
示す。 【フラグ変化】 第１１４図に示す。 【解説】 デスティネーションオペランドをソースオペランドｃｏ
ｕｎｔで指定されたビット数だけ論理シフトする。−膜
形の時、シフト方向はｃｏｕｎｔの符号で指定する。ｃ
ｏｕ　ｎ　ｔが正の時左シフト、負の時右シフトとなる
。 右シフトの場合には、ＭＳＢに０が入り、０が右側のビ
ットにコピーされていく、また、左シフトの場合には、
ＬＳＢに０が入り、０が左側のビットにコピーされてい
く。 〔左シフト（ｃｏｕｎｔ＞　０）の場合］第１１５図に
示す。 ［右シフト（ｃｏｕｎｔ＜　Ｏ）の場合］第１１６図に
示す。 なお、ｃｏｕｎｔ＝０の場合は、Ｘ−ｆｌａｇ＝０とな
る。 ５）ＩＬ命令では、ｃｏｕｎｔＯサイズとして８ビツト
のみが有効である。　ＲＲ≠００の場合、動作を保証し
ない。ＲＲ≠００の機能が利用できないのは、主として
インプリメント上の制約によるものである。ＲＲ≠００
の場合には、　「本発明装置」ではサイズＲＲでｃｏｕ
ｎｔオペランドのフェッチを行ない、ｃｏｕｎｔの下位
８ビツトのみを有効としてそのまま命令を実行する。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＭＭ＝’ｌｌ’のとき φＥａＲが＠−５Ｐのとき 争ＥａＭ、ＳｈＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠
−ＳＰのとき 【ニモニック】 ＲＯＴ　　　ｃｏｕｎｔ、ｄｅｓｔ 【命令の機能】 ｏｔａｔｅ 回転 ｒ命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１１７図に
示す。 【フラグ変化】 第１１８図に示す。 【解説】 デスティネーションオペランドをソースオペランドｃｏ
ｕｎｔで指定されたビット数だけ回転する。すなわち、
ＬＳＢ（ＭＳＢ）から溢れたビットをＭＳＢ（ＬＳＢ）
に詰めながらシフトを行なう。 回転方向はｃｏｕｎｔの符号で指定する。ｃｏｕｎｔが
正の時左回転、負の時右回転となる。 回転の際、フラグは通さない。 ［左回転（ｃｏｕｎｔ＞０）の場合］ 第１１９図に示す。 ［右回転（ｃｏｕｎｔ＜　０）の場合］第１２０図に示
す。 なお、ｃｏｕｎｔ＝００場合は、Ｘ−ｆｌａｇ＝ｏとな
る。 ＲＯＴ命令では、ｃｏｕｎｔＯサイズとして８ビツトの
みが有効である。ＲＲ＃ＯＯの場合、動作を保証しない
。ＲＲ≠００の機能が利用できないのは、主としてイン
プリメント上の制約によるものである。ＲＲ≠００の場
合には、ｒ本発明装置」ではサイズＲＲでｃｏｕｎｔオ
ペランドのフェッチを行ない、ｃｏｕｎｔの下位８ビツ
トのみを有効としてそのまま命令を実行する。 ＲＯＴでｃｏｕｎｔの絶対値が（ｄｅｓｔのサイズ）を
越えた場合にも、指定された数だけそのままローティト
を続ける。結果的に、ｃｏｕｎｔを（ｄｅｓｔのサイズ
）で割った剰余をｃｏｕｎｔとした場合と同じ動作にな
る。ただし、ｃｏｕｎｔが（ｄｅｓｔのサイズ）の整数
倍（≠０）の場合には、ＭＳＢまたはＬＳＢに応じてＸ
−ｆ　ｌａｇのセットされる点が、ｃｏｕｎｔ＝００場
合とは異なる。例えば、データサイズと同じビット数だ
け回転した場合、データの値そのものは変化せず、ｄｅ
ｓｔはｃｏｕｎｔ＝０の時と同じ値になる。しかし、フ
ラグにはもとのデータのしＳＢがコピーされるため、フ
ラグ変化はｃｏｕｎｔ＝ｏの時とは異なったものになる
。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ◆朋＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき【ニモニック】 ５）ＩＸＬ　　　ｄｅｓｔ 【命令の機能】 ５ｈｉｆｔ　１ｅｆｔ　ｗｉｔｈ　ｅｘｔｅｎｄ拡張左
シフト 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１２１図に
示す。 【フラグ変化】 第１２２図に示す。 【解説】 ｄｅｓｔを１ビツト左にシフトし、元のＸｆｌａ、ｇの
内容をＬＳＢに詰める。ＭＳＢからあふれたビットはＸ
ｆｌａｇに入る。この命令は、複数ワードの１ビツトシ
フトを行なうためのプリミティブとして専用化したもの
であり、シフト対象のサイズを３２ビツトに固定してい
る点、１ビットのシフトしかできない点、などにおいて
５）ＩＡ、５）ＩＬ、ＲＯＴとはかなり仕様が異なる。 ＤＩＶＸは被除数が多倍長の場合に使用できる命令であ
るが、除数が多倍長になフた場合には、ＤＩＶＸが使用
できず、プログラムによってシフトや減算を繰り返しな
がら割り算を進めなければならない。その際、多倍長の
シフト演算が必要になる。この命令は、このような場合
に使用することを目的とした命令である。第１２３図に
これを示す。 【プログラム例外】 ・予約命令例外 ・＋＝′Ｏ′のとき ・−＝２１２のとき ・Ｘ＝’ｌ’のとき −ＥａＭＸが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−ＳＰ
のとき【ニモニック】 ５ＨＸＲｄｅｓｔ 【命令の機能】 ５ｈｉｆｔ　ｒｉｇｈｔ　ｗｉｔｈ　ｅｘｔｅｎｄ拡張
右シフト 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１２４図に
示す。 【フラグ変化】 第１２６図に示す。 【解説】 ｄｅｓｔを１ビツト右にシフトし、元のＸ　ｆｌａｇの
内容をＭＳＢに詰める。ＬＳＢからあふれたビットはＸ
ｆｌａｇに入る。この命令は、複数ワードの１ビツトシ
フトを行なうためのプリミティブとして専用化したもの
であり、シフト対象のサイズを３２ビツトに固定してい
る点、１ビツトのシフトしかできない点、などにおいて
５）ＩＡ、ＳＨＬ、ＲＯＴとはかなり仕様が異なる。 ＤＩＶＸは被除数が多倍長の場合に使用できる命令であ
るが、除数が多倍長になった場合には、ＤＩＶＸが使用
できず、プログラムによってシフトや減算を繰り返しな
がら割り算を進めなければならない。その際、多倍長の
シフト演算が必要になる。この命令は、このような場合
に使用することを目的とした命令である。第１２６図に
これを示す。 【プログラム例外】 ・予約命令例外 ・＋＝′０′のとき ・−＝′１′のとき ・ｘ＝’ｔ’のとき −ＥａＭＸが＃　ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５
Ｐのとき【ニモニック】 ＲＶＢＶ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ｒｅｖｅｒｓｅ　ｂｙｔｅ　ｏｒｄｅｒバイト順の逆転 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１２７図に
示す。 【フラグ変化】 第１２８図に示す。 【解説】 ｓｒｃのバイト順を逆転したものをｄｅｓｔに転送する
。 ｓｒｃよりもｄｅｓｔのサイズの方が大きい場合には、
ｓｒｃをｄｅｓｔのサイズにまでゼロ拡張した後、ｄｅ
ｓｔのサイズでバイト順を逆転する。 ｓｒｃよりもｄｅｓｔのサイズの方が小さい場合には、
ｓｒｃの上位バイトをカットしてｄｅｓｔのサイズとし
た後、ｄｅｓｔのサイズでバイト順を逆転する。 （ｓｒｃのアドレスをずらした上でＳｒＣとｄｅｓｔを
同じサイズとしても、結果は同じになる）例： ｓｒｃ　＝　Ｉ（’１２３４ ＲＶＢＹ　　ｓｒｃ、Ｈ，ｄｅｓｔ、Ｈ＝＝＞　ｄｅｓ
ｔ　＝１４’３４１２ ＲＶＢＹ　　ｓｒｃ、Ｈ，ｄｅｓｔ、Ｗ　＝＝＞　ｄｅ
ｓｔ　＝Ｈ’　３４１２００００ ＲＶＢＶ　　ｓｒｃ、Ｈ，ｄｅｓｔ、Ｂ　＝＝＞　ｄｅ
ｓｔ　＝Ｈ’３４　　（Ｈゝ１２ではない） この命令は、ｅｎｄｉａｎの変換に対するオーバーヘッ
ドを削減することを目的とした命令である。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき φ四＝’ｌｌ’のとき φＥａＲが＠−５Ｐのとき φＥａＷが＃ｉｍｍ−ｄａｔａ、＠ＳＰ十のとき【ニモ
ニック】 ＲＶＢＩ　　　ｓｒｃ、ｄｅｓｔ 但しく＜Ｌ２＞＞ 【命令の機能】 ｒｅｖｅｒｓｅ　ｂｉｔ　ｏｒｄｅｒ ビット順の逆転 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１２９図に
示す。 【フラグ変化】 第１３０図に示す。 【解説】 ｓｒｃのビット順を逆転したものをｄｅｓｔに転送する
。 ｓｒｃよりもｄｅｓｔのサイズの方が大きい場合には、
ｓｒｃをｄｅｓｔのサイズにまでゼロ拡張した後、ｄｅ
ｓｔのサイズでビット順を逆転する。 ｓｒｃよりもｄｅｓｔのサイズの方が小さい場合には、
ＳｒＣの上位バイトをカットしてｄｅｓｔのサイズとし
た後、ｄｅｓｔのサイズでビット順を逆転する。 （ｓｒｃのアドレスをずらした上でｓｒｃとｄｅｓｔを
同じサイズとしても、結果は同じになる）乙の命令は、
６ｎｄｉａｎの変換に対するオーバーヘッドを削減する
ことを目的とした命令である。ビットマツプの処理を考
えると、ビットを逆順にするビットリバース命令ＲＶＢ
＋もあった方がよいが、バイトリバース命令ＲＶＢＹよ
りも頻度が少ないこと、追加のハードウェアが必要とな
る可能性が強いこと、により、ＲＶＢ　＋命令は＜＜Ｌ
２＞＞とする。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・四＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・εａＷが＃ｉｍｍ−ｄａｔａ、＠ｓＰ＋のとき１２−
６．　　ピッ　　　。Δ 「本発明装置」のビット操作命令では、次の図のように ｂａｓｅ（ｂａｓｅ　ａｄｄｒｅｓｓ）ｏｆｆｓｅｔ（
ｂｉｔ　ａｄｄｒｅｓｓ）の２つのパラメータにより操
作対象となるビットを指定する。レジスタ上のビットを
操作する場合には、このほかにｂａｓｅのサイズも対象
ビットの指定に影響する。 ［メモリ上のビット操作をする場合］ 第１３１図に示す。 ｒ本発明装置」の−膜形のビット操作命令では、ｏｆｆ
ｓｅｔの値に制限がなく、ｏｆｆｓｅｔがバイト境界を
越えてもよいようになっている。ｏｆｆｓｅｔは、符号
付き整数として扱われる。 ビット操作命令では、ＢＢフィールドによりメモリアク
セスの範囲を指定できるようになっている。これは、Ｂ
ＴＳＴでｒｅａｄを行なうメモリアドレスの範囲、およ
びＢＳＥＴ、ＢＣＬＲ，ＢＮＯＴでｒｅａｄ　−ｍｏｄ
　ｉ　ｆｙ−ｗｒ　ｉ　ｔｅを行なうメモリアドレスの
範囲を意味するものである。アクセスされるメモリアド
レスの範囲は、入出力やマルチプロセッサを使用した場
合に問題となることがある。 しかし、実際には、バイト単位のアクセス（’、Ｂ’）
のみが使用できればほとんどの場合に十分であるため、
ハーフワード、ワード単位のアクセスは＜＜Ｌ２＞＞と
する（ただしレジスタに対するビット操作命令を除く）
。また、ハーフワード、ワード単位のアクセスが意味を
持つのは、アライメントのとれたハーフワードやワード
をアクセスする場合に限られているので、ハーフワード
、ワード単位のアクセスの機能を利用するためには、ｂ
ａｓｅとして必ずアライメントのとれたアドレスを指定
しなければならないという制限を設ける。これは、アク
セス範囲の指定に間するインプリメントを容易にするた
めである。したがって、アライメントのとれたハーフワ
ードの単位で、対象ビットを含むメモリアクセスを行な
いたい場合には、ｂａｓｅとして２０倍数を指定する必
要がある。また、アライメントのとれたワードの単位で
、対象ビットを含むメモリアクセスを行ないたい場合に
は、ｂａｓｅとして４０倍数を指定する必要がある。ｏ
ｆｆｓｅｔの値については制限はない。ｂａｓｅとして
アライメントのとれていないアドレスを指定した場合の
アクセス範囲は、インプリメントに依存するものとする
。 ｒ本発明装置」では、＜＜Ｌ２＞＞となっているメモリ
に対するハーフワード、ワード単位のアクセスのインプ
リメントを行なう。またｂａｓｅとしてアラインメント
のとれていないアドレスを指定した場合にも、アクセス
範囲はアラインメントのとれたハーフワード、ワード単
位でアクセスを行なう。 ［例］ ＢＳＥＴ、Ｂ　１ｔＨ’８４．＠）ｌ’１００ｏｆｆｓ
ｅｔ　１　Ｂ　＝　４；　ｂａｓｅ　＋　ｏｆｆｓｅｔ
／８　＝　Ｈ’ｌｌＯなので、Ｈ’ｌｌＯのｂｉｔ４を
セットする。 Ｈ’ｌｌＯの１バイトについてｒｅａｄ　−ｍｏｄｉｆ
ｙ−ｗｒｉｔｅが行なわれる。 ＢＳＥＴ、Ｂ　＃）ｌ’７ｃ、＠Ｈ’１Ｏ１ｏｆｆｓｅ
ｔ　！、、８　＝　４；　ｂａｓｅ　＋　ｏｆｆｓｅｔ
／８　：　Ｈ’ｌｌＯでアクセスサイズがバイトなので
、ＢＳＥＴ、Ｂ　＃Ｈ’８４．＠）Ｉ’１００と全く同
じ動作をする。 ＢＳＥＴ、Ｗ　＃）ｌ’８４．＠Ｈ’１００ｏｆｆｓｅ
ｔ　Ｘ　８　＝　４；　ｂａｓｅ　＋　ｏｆｆｓｅｔ／
８　＝　Ｈ’ｌｌＯなので、Ｈ’ｌｌＯのｂｉｔ４をセ
ットする。 ｂａｓｅが４の倍数になっているので、Ｈ’１００〜）
ｌ’１０３のアライメントのとれた３２ビツトについて
ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅを行ない、対象ビ
ットをセットする。 ＢＳＥＴ、Ｗ　＃Ｈ’７ｃ、＠Ｈ’１０１ｏｆｆｓｅｔ
　Ｘ　８　＝　４　；ｂａｓｅ　＋　ｏｆｆｓｅｔ／８
　＝　）Ｉ’ｌｌＯなので、おなじようにＨ’ｌｌＯの
ｂｉｔ４をセットする。 しかし、ｂａｓｅが４の倍数ではないので、ｒｅａｄ−
ｍｏｄｉｆｙ−ｗｒｉｔｅを行なうアクセス範囲につい
てはインプリメ ント依存である。 なお、８Ｂで示されるサイズは、　「どの範囲に対して
ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅを行なうか？ｊと
いうことであり、オフセッ トの範囲（例えば、ｚＢゝであればオフセットが８より
小さくなる、など）を 規定するものではない。 レジスタに対するビット操作命令では、アクセスのサイ
ズ（ｂａｓｅのサイズ）によってｏｆｆｓｅｔ＝ｏ（Ｍ
ＳＢ）のビット位置が変わるため、ｂａｓｅのサイズは
重要な意味を持つ＊　ｂａｓｅがレジスタ直接Ｒｎの場
合は、ｂａｓｅのサイズｊ、ＨｚＪｔも＜＜Ｌｌ＞＞で
ある。 レジスタＲｎ＠　ｂａｓｅとしたビット操作命令の場合
、ｏｆｆｓｅｔはゝ、Ｂ′の時下位３ビツト、′、Ｈ′
の時下位４ビツト、′６％Ｉｌ′の時下位６ビツト、′
、Ｌ′の時下位６ビツトのみが有効であり、上位ビット
、は無視される。上位ビットが０でなくても、エラー、
ＥＩＴとはしない。アーキテクチャ面から見ると、上位
ビットを無視す るよりも、ＢＦ命令のｗｉｄｔｈなどと同じように、き
ちんとｏｆｆｓｅｔの範囲をチエツクする方が望ましい
が、チエツクを行 なうことにより命令の実行時間が増大 するため、ｏｆｆｓｅｔはアクセスサイズのビット数で
ｍｏｄｕｌｏをとって使用することにしている。 レジスタ上に８ビツトデータ、１６ビツトデータ、３２
ビツトデータを置いた場合では、それぞれのデータで同
じビッ ト位置を持つビットであっても、実際 には異なったビットに対応することに なるので、注意が必要である。仕様が 複雑化するのを避けるため、アセンブ ラのデフォルトはメモリ対象、レジス タ対象とも、Ｂとする。また、短縮形も、Ｂの仕様であ
る。したがフて、短縮形でアクセスできるレジスタ上の
範囲は、２°０〜２°７のビットである（第１３２図参
Ｎ）。 ［例］　　　　ＢＳＥＴ：Ｑ　＄１．ｒＯでは、ＢＳＥ
Ｔの場合にデフォルトが 、Ｂなので、 ｒｏ、Ｂのビット１がセットさ れる。 このビットは、ｒｏ、Ｗのビッ トｌとは異なったものであ り、ｒｏ、Ｗのビット２５に対応 する。 例えば、２°１７のビットをアク セスするつもりで ＢＴＳＴ　　＃１４．ＲＯ と書くと、実際は ＢＴＳＴ、Ｂ　＃１４．　ＲＯ と解釈され、ｏｆｆｓｅｔは上位ビ ットを無視するので、結局 ２−１のビットが対象となる。正 しくは、 ＢＴＳＴ、誓＃１４．　ＲＯ と書かなければならない。こ のような場合には、アセンブ ラで警告を出すのが呈ましい であろう。 【ニモニック】 ＢＴＳＴ　　　ｏｆｆｓｅｔ、ｂａｓｅ【命令の機能】 −ｂｉｔ　−＞　Ｚ−ｆｌａｇ ビットのテスト 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１３３図に
示す。 【フラグ変化】 第１３４図に示す。 【解説】 指定されたビットの値を反転したものをＺ−ｆｌａｇに
コピーする。 ＥａＲｆ　、　５ｈＲｆｑで指定されるアドレッシング
モードでは、イミディエートモードｌ＄ｉｍｍ−ｄａｔ
ａ。 ＠−５Ｐ、　＠ＳＰ＋は使用できない。また、Ｒｎのモ
ードを使用した場合、ｏｆｆｓｅｔの上位ビットの値は
無視される。 アセンブラ表記では、メモリアクセスのサイズをｂａｓ
ｅのサイズとして指定する。ＢＴＳＴ：Ｑでは、メモリ
アクセスのサイズは８ビツトに固定されており、サイズ
は′、Ｂ′のみを書くことができる。 【プログラム例外】 ・予約命令例外 ΦＲＲ＝’ｌｌ’のとき ・ＢＢ＝’ｌｌ’のとき 壷ＥａＲがトＳＰのとき φＥａＲｆ、５ｈＲｆｑが＃ｉｍｍ−ｄａｔａ、＠ＳＰ
＋、＠−５Ｐのとき 【ニモニック】 ＢＳＥＴ　　　ｏｆｆｓｅｔ、ｂａｓｅ【命令の機能】 ”ｂｉｔ　−＞　Ｚ−ｆｌａｇ、１−＞　ｂｉｔビット
のセット 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１３５図に
示す。 【フラグ変化】 第１３６図に示す。 【解説】 指定されたビットの値を反転したものをＺ−ｆ　ｌａｇ
にコピーし、その後そのビットを１にセットする。 ＥａＭｆ　、　ＳｈＭｆｑで指定されるアドレッシング
モードでは、イミディエートモード旧ｍｍＪａｔａ。 ＠−５Ｐ、　　＠ＳＰ＋ハ使用テキナイ。マタ、Ｒｎ（
Ｄ　−Ｅ　−ドを使用した場合、ｏｆｆｓｅｔの上位ビ
ットの値は無視される。 アセンブラ表記では、メモリアクセスのサイズをｂａｓ
ｅのサイズとして指定する。ＢＳＥＴ：Ｑでは、メモリ
アクセスのサイズは８ビツトに固定されており、サイズ
は２．Ｂ′のみを書くことができる。 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき −ＢＢ＝’ｌｌ’のとき ・ＥａＲが＠−ＳＰのとき ・ＥａＭｆ、ＳｈＭｆｑが＃ｉｍｍ−ｄａｔａｓ＠ＳＰ
＋、＠−ＳＰのとき 【ニモニック】 ＢＣＬＲｏｆｆｓｅｔ、ｂａｓｅ 【命令の機能】 −ｂｉｔ　−＞　Ｚ−ｆｌａｇ、Ｏ−＞　ｂｉｔビット
のクリア 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１３７図に
示す。 【フラグ変化】 第１３８図に示す。 【解説】 指定されたビットの値を反転したものをＺ−ｆｌａｇに
コピーし、その後そのビットな０にクリアする。 ＥａＭｆ、ＳｈＭｆｑで指定されるアドレッシングモー
ドでは、イミディエートモードｌｔｉｍｍ−ｄａｔａ。 ＠−５Ｐ、　＠ＳＰ＋は使用できない。また、Ｒｎのモ
ードを使用した場合、ｏｆｆｓｅｔの上位ビットの値は
無視される。 アセンブラ表記では、メモリアクセスのサイズをｂａｓ
ｅのサイズとして指定する。ＢＣＬＲ：Ｑでは、メモリ
アクセスのサイズは８ビツトに固定されており、サイズ
はゝ、Ｂ′のみを書くことができる。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＢＢ＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭｆ、ＳｈＭｆｑが＃ｉｍｍ−ｄａｔａ、＠ＳＰ
＋、＠−５Ｐのと【ニモニック】 ＢＮＯＴ　　　ｏｆｆｓｅｔ、ｂａｓｅ【命令の機能】 ”−ｂｉｔ　−＞　Ｚ−ｆｌａｇ、−ｂｉｔ　−＞　ｂ
ｉｔビットの反転 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１３９図に
示す。 【フラグ変化】 第１４０図に示す。 【解説】 指定されたビットの値を反転したものを２−ｆｌａｇに
コピーし、その後そのビットも反転する。 ＥａＭｆで指定されるアドレッシングモードでは、イミ
ディエートモード＃ｉｍｍ−ｄａｔａ、　＠−ＳＰ、　
　＠ＳＰ＋は使用できない。また、Ｒｎのモードを使用
した場合、ｏｆｆｓｅｔの上位ビットの値は無視される
。 アセンブラ表記では、メモリアクセスのサイズをｂａｓ
ｅのサイズとして指定する。 【プログラム例外】 ・予約命令例外 φＲＲ＝’ｌｌ’のとき ・ＢＢ＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき −ＥａＭｆが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐ
のとき【ニモニック】 Ｂ５Ｃｌ　　　ｄａｔａ、ｏｆｆｓｅｔ【命令の機能】 ｆｉｎｄ　ｆｉｒｓｔ　’Ｏ’　ｏｒ　’ｌ’　ｉｎ　
ｔｈｅ　ｂｉｔｆｉｅｌｄ（ｗｉｔｈｉｎ　ａ　ｗｏｒ
ｄ） ０または１のサーチ（１ワード内） 【命令オプション】 ７０′０ゝをサーチ（デフォルト） ７１′１′をサーチ ／Ｆ　　　ビット番号の増加方向にサーチ（デフォルト
） ／８　　ビット番号の減少方向にサーチ＜＜Ｌ２＞＞　
　（Ｍ３２でサポートする）【命令ビットパターンとア
センブラ表記】第１４１図に示す。 【フラグ変化】　゛ 第１４２図に示す。 【解説】 ワード中にあるｔＯ′または２１′のビットをサーチす
る。 サーチを開始するビット番号（ｂｉｔ　ｏｆｆｓｅｔ）
をｏｆｆｓｅｔオペランドにセットしてこの命令を実行
すると、命令実行後、サーチ結果のビット番号がｏｆｆ
ｓｅｔオペランドにセットされている。 ｏｆｆｓｅｔはｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅと
なフている。０ｆｆｓｅｔをｒｅａｄ−ｍｏｄｉｆｙ−
Ｗｒｉｔｅの形にしたのは、ビットの検索を繰り返して
行なうことを想定したためである。 サーチの行なわれるビット位置の範囲は、ｄａｔａオペ
ランド００〜（ｄａｔａのサイズ）に限られており、ワ
ード境界を越えることはできない。 ｏｆｆｓｅｔとしてはすべてのサイズが性用可能である
が、ｏｆｆｓｅｔの初期値の上位ビットはサーチの際に
は無視される。これは、上位ビットに・　ワード境界を
越えた分のビットオフセットや実効アドレスなどといっ
た、別の情報が入フていることが多いと考えられるため
である。また、ＢＳＣＨの仕様を軽くして高速化するた
めである。なお、／Ｆの時ｄａｔａのサイズを表わす数
、／Ｂの時（−１）となる。　「上位ビット」とは、ｌ
ｏｇ２　（ｄａｔａのビット数）よりも上位のビットを
示す。ｄａｔａが３２ビツトであれば、２“５〜２−３
１のビットが上位ビットである。 サーチはビット番号の大きな方向へ向かって、つまり、
ｂｉｇ−ｅｎｄｉａｎのｒ本発明装置」ではＬＳＢの方
向へ向かって行なわれるのが標準の仕様＜＜ＩＱ＞＞で
あり、／Ｆオプションにより実現される。逆方向のサー
チ／Ｂオプションは＜＜Ｌ２＞＞仕様となフている。こ
れは、正方向のサーチと逆方向のサーチで全く別のハー
ドウェアが必要なためである。また、サーチされるｄａ
ｔａのサイズのうち、８ビツトと１６ビツト（ＲＲ＝Ｏ
Ｏ１０１）の指定は＜＜１２＞シとなっている。　「本
発明装置」では、＜＜Ｌ２＞＞となっている／Ｂオプシ
ョン、８ビツトと１６ビツトのデータサイズ（ＲＲ＝０
０．０１）もサポートする。 ＢＳＣ）ｌはビット操作命令と同じ分類にしているが、
かなり異なった性質をもっている。ＢＳＣＨ命令でも、
他のビット操作命令と同じようにオフセットを自由に設
定できる方が使いやすいという考え方があるが、その目
的でＢＶＳＣ）Ｉ命令が別に設けられているため、ＢＳ
ＣＨとしてはできるだけ軽い仕様に絞り、オフセットの
範囲を制限している。オフセットの有効範囲は、他のビ
ット操作命令でレジスタ直接モードＲｎを指定した場合
と同じ範囲である。また、−般のビット操作命令ではｏ
ｆｆｓｅｔがｒｅａｄ−ｏｎｌｙ。 ｂａｓｅがｒｅａｄ−ｍｏｄ　ｉｆｙ−ｗｒ　ｉ　ｔｅ
となっているのに対して、ＢＳＣＨではそれとは逆にｏ
ｆｆｓｅｔがｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔｅ、　
　ｄａｔａ（ｂａｓｅ　ａｄｄｒｅｓｓ）がｒｅａｄ　
−ｏｎｌｙとなっており、注意が必要である。 ＢＳＣ）ｌ／Ｆで、指定したビットが見付がらなかった
場合には、サーチを行なった最後のビット（ワード境界
）の次のビットのオフセットがセットされ、Ｖ、、ｆｌ
ａｇ＝１となる。サーチ失敗時にも、ＥＩＴは起動しな
い。結果的に、サーチを行なったビット数の分だけオフ
セットが加算される。 ［例コ ＠ｍｅｍｌ　＝　）ｌ’ｏｏｏｏｏｏｏｏ、ＲＯｅ　Ｏ
，ｂｉｇ−ｅｎｄｉａｎで ＢＳＣ）Ｉ１０／Ｆ　　　　　＠ｍｅｍｌ　、Ｗ、ＲＯ
を実行＝＝＞ＲＯ＝０（７）まま、Ｖ−ｆｌａｇは０＠
ｍｅｍｌ　＝　Ｈ’ｆｆｆｆ７ｆｆｆ、ＲＯ＝　Ｏ，ｂ
ｉｇ−ｅｎｄｉａｎで ＢＳＣ）Ｉ１０／Ｆ　　　　　＠ｍｅｍｌ　、Ｗ、ＲＯ
を実行＝＝＞ＲＯ＝１６となり、Ｖ−ｆｌａｇは０＠ｍ
ｅｍｌ　＝　）Ｉ’ｆｆｆｆｆｆｆｆ、ＲＯ＝　０．ｂ
ｉｇ−ｅｎｄｉａｎで ＢＳＣ）Ｉ１０／Ｆ　　　　　＠ｍｅｍｌ　、Ｗ、ＲＯ
を実行＝＝＞ＲＯ＝３２となり、Ｖ−ｆｌａｇは１ＢＳ
Ｃ）Ｉ／Ｂで、指定したビットが見付からなかった場合
には、ｏｆｆｓｅｔに（−１）がセットされる。 この場合もＶＪＩａｇがセットされるが、ＥＩＴは起動
されない。 ＢＳＣＨ命令では、ｏｆｆｓｅｔの初期値の上位ビット
は無視されるが、命令終了後にセットされるｏｆｆｓｅ
ｔ値（サーチ結果）については、上位ビットまで意味を
持つ値になっている。つまり、ｏｆｆｓｅｔの上位ビッ
トに、ワード境界を越えた分のビットオフセットや実効
アドレスなどといった別の情報が入っていても、ＢＳＣ
）ｌ命令実行後は、０ｆｆｓｅｔの上位ビットも書き換
えられてしまうわけである。サーチ成功の時はｏｆｆｓ
ｅｔが０〜３１の値をとる（ｄａｔａが３２ピツトの場
合）ので、／Ｆ、／Ｂとも上位ビットは常に〇どなる。 また、／Ｆでサーチ失敗の場合はｏｆｆｓｅｔ＝３２と
なるため、上位ビットが００．、、．００１に、下位ビ
ットがｏｏｏｏｏになる。／Ｂでサーチ失敗の場合はｏ
ｆｆｓｅｔ＝（’１）となるため、上位ビットが１１．
、、．１１１に、下位ビットが１１１１１になる。 ［例コ ＠ｍｅｍｌ　二Ｈ’００００００００．ＲＯ＝　Ｈ’０
ＯＯＯＯ０２０テＢＳＣＨ１０／Ｆ　　　　　＠ＩＩＩ
ｅｍｌ　、Ｗ、ＲＯ，Ｗを実行＝＝＞ＲＯ：　）ｌ’０
０００００００となる。 （ＲＯ＝　）ｌ’００００００２０のままではない）相
ｅｍｌ　＝　Ｈ’ｆｆｆｆ７ｆｆｆ、ＲＯ＝　Ｈ’００
００００２０ｉ？ＢＳＣＨ１０／Ｆ　　　　　＠ｍｅｍ
ｌ　、Ｗ、ＲＯ，Ｗを実行＝＝＞ＲＯ＝　）ｌ’ｏｏｏ
ｏｏｏ１０となる。 （ＲＯ＝　Ｈ’０ＯＯＯＯ０３０ではない）＠ｍｅｍｌ
　二〇’ｆｆｆｆｆｆｆｆ、ＲＯ＝）ｌ’１２３４５６
７８でＢＳ（Ｊ１１０／Ｆ　　　　　＠ｍｅｍｌ　、Ｗ
、ＲＯ，Ｗを実行＝＝〉サーチ失敗のため、ＲＯ＝　Ｈ
’００００００２０゜ＶＪＩａ９ｇ＝１となる。 ＠ｍｅｍｌ　＝Ｈ’ｆｆｆｆｆｆｆｆ、ＲＯ：Ｈ’０Ｏ
００００２０でＢＳＣ）Ｉ１０／Ｆ　　　　　＠ｍｅｍ
ｌ　、讐、ＲＯ，Ｗを実行＝＝〉サーチ失敗のため、Ｖ
ＪＩａｇ＝１となる。 ＲＯはＨ’　００００００２０のまま。 ＲＯ＝　Ｈ’０ＯＯ０００４０（上位に桁上げ伝播）で
はない。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき φＭＭ＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき１２−７．　　　　　ビ・・　　　−ル′　　口Δ
「本発明装置」の一つのデータタイプであるビットフィ
ールドは、ビットフィールド中のＭＳＢの位置、および
ビットフィールドの長さ（ｗｉｄｔｈ）により指定され
る。ビットフィールドのＭＳＢの位置は、ｂａｓｅとｏ
ｆｆｓｅｔとの組で示される。ｂａｓｅで示されるメモ
リのＭＳＢ　（第０ｂｉｔ）がｏｆｆｓｅｔ＝ｏになる
。　ｏｆｆｓｅｔの意味は、ビット操作命令の時と同じ
である。ビットフィールドとｔｌａＳｅ−ｏｆｆｓｅｔ
、　ｗｉｄｔｈとの関係を下の図に示す。 ［メモリ上のビットフィールド操作をする場合］ 第１４３図に示すように太線内が対象ビットフィールド
である。 固定長ビットフィールドの操作命令 （ＢＦＥＸＴ、ＢＦＥＸＴＵ、ＢＦＣＭＰ、ＢＦＣＭＰ
Ｕ、ＢＦＩＮＳ。 ＢＦＩＮＳＵ）は、Ａ１向き応用のタグ処理（タグの比
較やタグの切り出し）などに特に有効である。 固定長ビットフィールド命令には、次の２つのフォーマ
ットがある。 ・ｏｆｆｓｅｔを８ビツトの一船形アドレッシングモー
ドで指定し、ｗｉｄｔｈをレジスタで指定する形式。こ
れを′二〇′フォーマットと呼ぶ。′＝Ｇ′フォーマッ
トでは、ｂａｓｅにｏｆｆｓｅｔ／８の値を加えること
により、実際にアクセスする メモリのアドレスが決まる。２８ｂｉｔ以上のビットフ
ィールドで５バイトに またがるビットフィールドを扱うこ ともできる。 ＋１ｏｆｆＳｅｔを８ビツトのイミディエート値で指定
し、讐１ｄｔｈをリテラルで指定する形式。これを９：
Ｅ′フォーマットと呼ぶ。′：Ｅ′フォーマットでは、
ワード境界を越えないビットフィール ドのみを対象として速度を上げるた めに、ｂａｓｅの１ワードからはみ出した部分のビット
フィールドについて、 動作を保証しないものとしている。 ｗｉｄｔｈ　＋　ｏｆｆｓｅｔ≧５ｉｚｅであってもＥ
ＩＴは起動しないが、読みだし時、書き込み時とも値が
不定となる。ｂａｓｅの１ワードのみのアクセスでも命
令 仕様を実現することができるので、 ｏｆｆｓｅｔとは無関係に、ｂａｓｅのみを見て操作対
象となるビットフィールド のメモリアドレスを決めることが可 能である。したがフて、インプリメ ント次第で命令実行を高速化するこ ともできる。 ８Ｆ：ＥとＢＦ：Ｇのｂａｓｅで許されるアドレッシン
グモードは、全く同じである。 ＢＦＩＮＳ、ＢＦＩＮＳＵ、ＢＦＣＭＰ、ＢＦＣＭＰＵ
では、：Ｇ、：Ｅフォーマットのそれぞれに対して、さ
らに次の二つの形式がある。 ・ｓｒｃオペランドをレジスタで指定する二Ｒフォーマ
ット ・ｓｒｃオペランドをイミディエートで指定する　：１
フオーマツト ｗｉｄｔｈＯ値は、　１〜３２　（（＜ＬＸ＞＞では１
〜６４）に制限されており、命令実行前にＯ＜ｗｉｄｔ
ｈ≦３２（６４）のチエツクが行なわれる。 ｗｉｄｔｈ−０の場合もエラーである。違反した場合に
は、不正オペランド例外（ｌ　ＯＥ）となる。すべての
命令について、ｏｆｆｓｅｔ。 ν１ｄｔｈとも符号付きの数として扱われる。 ただし、ｗｉｄｔｈはもともと１〜３２（６４）の値し
か許されていないため、符号付きと考えるか符号なしと
考えるかは実際の動作には影響せず、仕様書記述上の問
題となっている。また、：Ｅフォーマットの命令のｏｆ
ｆｓｅｔも符号付きとして扱われ、この場合はｏｆｆｓ
ｅｔとして−１２８〜＋１２７の数を表わすことになる
。　（ただし、後で述べるように、：Ｅフォーマットで
はｂａｓｅのアドレスの１ワードｂａｓｅ　〜ｂａｓｅ
＋３からハミ出すビットフィールドについて、ハミ出し
た部分に関する動作を保証していない。）ＯＦ命令のビ
ットフィールドでない方のオペランドは、普通の整数と
して扱われる。 したがって、例えば８ＦＥＸＴの場合は、抽出されたビ
ットフィールドがレジスタの しＳＢ側に詰めてセットされ、ＭＳＢ方向に符号拡張さ
れる。ビット位置＝Ｏ（ＭＳＢ）に合わせてビットフィ
ールドをセットするのではない。 ｂａｓｅとしてレジスタを対象とした場合には、ビット
フィールドは一つのレジスタの範囲内に限られる。レジ
スタ対象の固定長ビットフィールド命令も「本発明装置
」でサポートする。ただしこれは（（Ｌ２〉〉とな〕て
いる。これは、レレジタを対象としたビットフィールド
操作の場合、現段階では、ＢＦ：Ｅ命令よりもシフト命
令とＡＮＤ命令を組み合せて実行する方が速くなる可能
性があるためである。レジスタ対象のビットフィールド
命令（＜＜Ｌ２＞＞）については、二Ｇでも次に述べる
：Ｅと同じように、ｌワード（レジスタ）からハミ出す
ビットフィールドについて、ハミ出した部分に関する動
作を保証しないものとする。ＢＦＥＸＴ、　ＢＦＥＸＴ
Ｕｔ’は不定値が得られ、ＢＦＩＮＳ、ＢＦＩＮＳＵで
は無視される。ｏｆｆｓｅｔ　＋ｗｉｄｔｈ≧５ｉｚｅ
の場合もＥＩＴは起動しない。 ：Ｅフォーマットでは、対象となるビットフィールドの
うちで、５ｉｚｅを越えたビットオフセットを持つ部分
についてのみ動作を保証していない。同様に、負のビッ
トオフセットを持つ部分についても動作を保証していな
い。いずれの場合も、指定されたビットフィールドのう
ちで、 ｂａｓｅのアドレスで示される１ワードに含まれる部分
については、正しく実行される。 ［例］ ａｄｄｒｅｓｓ　　　　　Ｎ−Ｉ　　　　　　　　　Ｎ
ｄａｔａ　　　　Ｂ’ａｂｃｄｅｆｇｈ　　　８’ｉｊ
ｋ１ｍｎｏｐＮ＋１ Ｂ’ｑｒｓｔｕｖｗｘ （ａ−ｘ：Ｏまたは１） の場合、 ＢＦＥＸＴ：Ｅ、Ｗ　＃３．Ｊｔ９．ｌｉｉ！Ｎ、ＲＯ
＝＝＞　　　ＲＯ＝　Ｂ’１ｍｎｏｐｑｒｓｔ　　　と
なる。 ＢＦＥＸＴ：Ｅ、Ｗ　＃−５．＃９．＠Ｎ、ＲＯ：：＞
　　　ＲＱ　＝　１３’７７？７７ｉｊ）（ｌ　　　と
なる。 （？は不定値） ｗｉｄｔｈ、ｓｒｃ、ｄｅｓｔのレジスタのサイズ指定
は、Ｘフィールドによって共通に行なわれる。サイズ指
定フィールドＸは、３２ビツト演算と６４ビツト演算（
＜＜ＬＸ＞＞）の切り換えを行なうものであるが、具体
的には次の３つの意味を持つ。 ■５ｒｃ（ｄｅｓｔ）レジスタのサイズ指定（：Ｒフォ
ーマット） ■ｗｉｄｔｈレジスタのサイズ指定（：Ｇフォーマット
） ■ｗｉｄｔｈの範囲の指定 Ｘ＝Ｏの時　Ｑ＜ｗｉｄｔｈ≦３２ Ｘ＝１（７）時　Ｑ＜ｗｉｄｔｈ≦６４：Ｅ：１フオー
マツトの場合■■は意味を持たないが、■の区別をｆｊ
なうためにやはりＸフィールドを使用する。すなわち、
Ｘフィールドは、３２ビツトと６４ビツトの互換性を高
めるためのビットであると言える。 ＝１フォーマットの命令でＳＳ≠００の時には、＃ｉＳ
８のフィールドは使用しない。この時、もし＃ｉＳ８の
フィールドが０になっていなくても、単に無視される。 ただし、マニュアル上は、＃ＩＳ８のフィールドには０
を入れるようにしておく。 ビットフィールド命令のフォーマットと、それに対して
使用できるサイズを列挙すると、第１４４図のようにな
る。 ビットフィールド命令についても、ビット操作命令と同
じようにアクセスを行なうメモリの範囲が問題となるが
、インプリメントへの依存性が強いので、強い規定は設
けない。［これについては詳細仕様調整中］ 【ニモニック】 ＢＦＥＸＴ　　　ｏｆｆｓｅｔ、ｗｉｄｔｈ、ｂａｓｅ
、ｄｅｓｔ【命令の機能】 ｅｘｔｒａｃｔ　ｂｉｔ　ｆｉｅｌｄ（ｓｉｇｎｅｄ）
ビットフィールドの抽出（符号付き） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１４５図に
示す。 【フラグ変化】 第１４６図に示す。 【解説】 ビットフィールドの抽出を行ない結果をデスティネーシ
ョンに転送する。 ビットフィールドの一１ｄｔｈよりもデスティネーショ
ンのサイズの方が大きい時は、データが符号拡張される
。また、ＢＦＥＸＴ：Ｇのｏｆｆｓｅｔも符号拡張され
る。 ＥａＲｂｆのアドレッシングモードでは、＠−ＳＰ、＠
ＳＰ＋、＃ｉｍｍ−ｄａｔａのモードは使用できない。 ｂａｓｅのレジスタ直接モードＲｎは＜＜Ｌ２＞＞であ
るが「本発明装置」ではサポートする。 ［オペレーション］ ｄｅｓｔの初期値を　　　［ＤＯ，Ｄｌ、、、、Ｄｄ−
２，０ｄ−１］ｄ＝３２．６４ ｄｅｓｔに設定される値を［ＲＯ，Ｒ１，、、、Ｒｄ−
２，Ｒｄ−１］ｄ＝３２．８４ Ｏｆｆｓｅｔ　：：　Ｏ，Ｗｉｄｔｈ　：　Ｗとする。 ｏｆｆｓｅｔ、ｗｉｄｔｈは符号付きとして扱われる。 　（冒１ｄｔｈ≦０．ｗｉｄｔｈ　＞ｄの時はエラー） この時、抽出される部分のビットフィ ールドとフラグの変化は、次のように なる。 （ｄ≧Ｗの時） ｂａｓｅのｂｉｔＯ ↓ ［、、、ＢＯ，Ｂ１．、、、Ｂｏ−２，Ｂｏ−１，Ｂｏ
、Ｂｏ＋１．、、、Ｂｏ＋ｗ−２、Ｂｏ＋ｗ−１，Ｂｏ
＋ｗ、Ｂｏ＋ｗ＋１．、、］この部分を符号拡張してｄ
ｅｓｔに設定する［　　Ｂｏ、　　Ｂｏ＋１．、、、Ｂ
ｏ＋讐−２，ＢＯ＋シー１１　＝＝＞［Ｂｏ、Ｂｏ、、
、、、、、Ｂｏ、　　Ｂｏ、　　Ｂｏ＋１．、、、Ｂｏ
＋ｗ−２゜Ｂｏ＋ｗ−１コ　＝：〉 ｄ−ｗビットだけ符号拡張される ［ＲＯ，Ｒ１，、、Ｒｄ−誓−１，Ｒｄ−シ、Ｒｄ−讐
＋１．．．．．．Ｒｄ−２゜Ｒｄ−１］　（ｄｅｓｔに
設定される）（ｄ＜讐の時） ｒ本発明装置」３２では起り得ないケースである。 ｂａｓｅのｂｉｔ。 ↓ ［、、、ＢＯ，Ｂ１．、、、、Ｂｏ−１，Ｂｏ、Ｂｏ＋
１．、、、Ｂｏ＋ｗ−ｄ−１゜Ｂｏ＋ｗ−ｄ　、　、　
、　、Ｂｏ＋ｗ−２，Ｂｏ＋ｗ−１、Ｂｏ＋ｗ、　、　
、］この部分はカットされる　この部分をｄｅｓｔに設
定する ［Ｂｏ、Ｂｏ＋１　、　、　、．８ｏ＋ｗ−ｄ−１．８
ｏ＋ｗ−ｄ、　、　、　、　Ｂｏ＋ｗ−２゜Ｂｏ＋讐−
１］　＝＝＞ ［Ｂｏ＋ｗ−ｄ、、、、Ｂｏ＋ｗ−２゜ＢＯ＋誓−１コ
　＝＝〉 この部分がカットされる Ｅ　　　ＲＯ，、、、、、Ｒｄ−２，Ｒｄ−１］　（ｄ
、ｅｓｔに設定される）ＭＪＩａｇ　　　ＲＯ または（ｄ≧Ｗの時）　　Ｂ。 （ｄ＜讐の時）　　Ｂｏ＋讐−ｄ ＺＪｌａｇ　　　　［ＲＯ〜ｄ−１コ　＝　０または（
ｄ≧Ｗの時）　　［Ｂｏ〜ｏ＋ｗ−１］＝０ （ｄ＜ｗの時）　　［Ｂｏ＋ｗ−ｄ〜 ｏ＋ｗ−１］　＝　０ Ｖ−ｆ　ｌａｇ☆　Ｓ［８ｏ〜ｏ＋ｗ−１］　＜　−２
−（ｄ−１）　、ｏｒ。 Ｓ［Ｂｏ〜ｏ＋ｗ−１］　≧　＋２−（ｄ−１）または
（ｄ≧−の時）　０ （ｄ＜ｗの時）　　Ｂｏ＝Ｂｏ＋１＝ 、、、＝Ｂｏ＋ｗ−ｄ−１＝Ｂｏ＋ｗ−ｃｌの時クリア
、それ以外の場 合にセットとなる。 「本発明装置」３２であれば常にクリアされる。 【プログラム例外】 ・予約命令例外 ◆ＲＲ＝’ｌｌ’のとき ・＋：′θ′のとき 番Ｘ＝’ｌ’のとき 吻ＥａＲが＠−５Ｐのとき −ＥａＲｂｆが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５
Ｐのとき・不正オペランド例外 ◆冒１ｄｔｈ≦０．讐１ｄｔｈ＞３２のとき【ニモニッ
ク】 ８ＦＥＸＴＬＩ　　　ｏｆｆｓｅｔ、ｗｉｄｔｈ、ｂａ
ｓｅ、ｄｅｓｔ【命令の機能】 ｅｘｔｒａｃｔ　ｂｉｔ　ｆｉｅｌｄ（ｕｎｓｉｇｎｅ
ｄ）ビットフィールドの抽出（符号なし） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１４７図に
示す。 【フラグ変化】 第１４８図に示す。 【解説】 ビットフィールドの抽出を行ない結果をデスティネーシ
ョンに転送する。 ビットフィールドのｗｉｄｔｈよりもデスティネーショ
ンのサイズの方が大きい時は、データがゼロ拡張される
。ただし、ＢＦＥＸＴＵ：Ｇのｏｆｆｓｅｔは符号拡張
される。 ＥａＲｂｆのアドレッシングモードでは、＠−５Ｐ。 Ｏ５Ｐ十劃ｉ側ｍ−ｄａｔａのモードは使用できない。 ｂａｓｅのレジスタ直接モードＲｎは＜＜Ｌ２＞＞であ
るが「本発明装置」ではサポートする。 ［オペレーションコ ｄｅｓｔの初期値を　　　［：ＤＯ，Ｄｌ、、、、Ｄｄ
−２，０ｄ−１］ｄ＝３２．６４ ｄｅｓｔに設定される値を［ＲＯ，Ｒ１，、、、Ｒｄ−
２，Ｒｄ−１］ｄ＝３２．６４ ｏｆｆｓｅｔ　＝　ｏ、ｗｉｄｔｈ　＝　ｗとする。ｏ
ｆｆｓｅｔ、％ｄｉｄｔｈは符号付きとして扱われる。 　（讐１ｄｔｈ≦Ｏ，ｗｉｄｔｈ　＞ｄの時はエラー） この時、抽出される部分のビットフィ ールドとフラグの変化は、次のように なる。 （ｄ≧讐の時） ｂａｓｅのｂｉｔ。 ↓ １、、、ＢＯ，Ｂ１．、、、Ｂｏ−２，Ｂｏ−１，Ｂｏ
、Ｂｏ＋１．、、、Ｂｏ＋ｖ−２この部分をゼロ拡張 、Ｂｏ＋ｗ−１，Ｂｏ＋ｗ、Ｂｏ＋ｗ＋１　、、、、］
してｄｅｓｔに設定する ［　　Ｂｏ、　　Ｂｏ＋１．、、、Ｂｏ＋ｗ−２，８ｏ
＋ｗ−１］　＝＝＞［１−匹工２２工、０．　　Ｂｏ、
　　Ｂｏ＋１．、、、Ｂｏ＋！−２゜Ｂｏ＋冒−１１＝
＝＞ ｄ−ｗビットだけゼロ拡張される ［ＲＯ，Ｒ１，、、Ｒｄ−讐−１，Ｒｄ−冒、Ｒｄ−冒
＋１．．．．．．Ｒｄ−２゜Ｒｄ−１コ（ｄｅｓｔに設
定される） （ｄ＜ｖの時） ｒ本発明装置」３２ては起り得ないケースである。 ｂａｓｅのｂｉｔ。 ↓ ［、、、ＢＯ，Ｂ１．、、、、Ｂｏ−１，Ｂｏ、　ｏ＋
１．、、、Ｂｏ＋ｗ−ｄ−１゜この部分はカットされる ［Ｂｏ、Ｂｏ＋１．、、．８ｏ＋ｗ−ｄ−１．Ｂｏ＋ｗ
−ｄ、、、、Ｂｏ＋ｗ−２゜Ｂｏ＋ｗ−１］　＝＝＞ ［Ｂｏ＋ｗ−ｄ、、、、Ｂｏ＋ｗ−２゜Ｂｏ＋冒−１］
　＝＝＞ この部分がカットされる ［　　　ＲＯ，、、、、、Ｒｄ−２，Ｒｄ−１１（ｄｅ
ｓｔに設定される） 町ｆｌａｇ　　　　　ＲＯ または（ｄｅｗの時）　０ （ｄ＝ｗの時）　　Ｂ。 （ｄ＜ｗの時）　　　Ｂｏ＋！−ｄ Ｚｊｌａｇ　　　　　　［ＲＯ−ｄ−１コ　＝　０また
は（ｄ≧讐の時）［ＢＯ〜０＋冒 −１コ　＝　０ （ｄｅｗの時）［Ｂｏ＋ｖ−ｄ〜 ｏ＋ｗ−１コ　：　Ｏ ＶＪＩａｇ☆　　　　Ｕ［Ｂｏ　〜ｏ＋ｗ−１コ　≧　
＋２″ｄまたは（ｄ≧讐の時）　０ （ｄ＜ｗの時）　　Ｂｏ＝Ｂｏ＋１＝ 、　、　、＝Ｂｏ十讐−ｄ−１＝Ｏの時クリア、それ以
外の場合にセ ットとなる。 「本発明装置」３２であれば常にクリアされる。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・＋＝′０′のとき −Ｘ＝　’１’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＲｂｆが旧ｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐ
のとき・不正オペランド例外 ・冒１ｄｔｈ≦Ｏ、ｗｉｄｔｈ＞　３２のとき【ニモニ
ック】 ＢＦＩＮＳ　　　ｓｒｃ、ｏｆｆｓｅｔ、ｗｉｄｔｈ、
ｂａｓｅ【命令の機能】 １ｎｓｅｒｔ　ｂｉｔ　ｆｉｅｌｄ ビットフィールドの挿入（符号付き） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１４９図に
示す。 【フラグ変化】 第１５０図に示す。 【解説】 ソースの値をビットフィールドに挿入する。 ソースのサイズよりもビットフィールドのｗｉｄｔｈの
方が大きい時は、データが符号拡張される。また、ＢＦ
ＩＮＳ：Ｇのｏｆｆｓｅｔも符号拡張される。 ＥａＲｂｆのアドレッシングモードでは、ＩニーＳＰ。 ＠ＳＰ＋、＃ｉｍｍ−ｄａｔａのモードは使用できない
。ｂａｓｅのレジスタ直接モードＲｎは＜＜Ｌ２＞＞で
あるが「本発明装置」ではサポートする。 ［オペレーションコ ｓｒｃの初期値を　　　ＩＳＯ，Ｓｌ　、　、　、　、
５ｓ−２，５ｓ−１１８＝８．１６，３２．６４（：Ｉ
） ｓ＝３２．６４（：Ｒ） ｏｆｆｓｅｔ　＝　ｏ、ｗｉｄｔｈ　＝　ｗとする。ｏ
ｆｆｓｅｔ、ｗｉｄｔｈとも符号付きとして扱われる。 　（ｗｉｄｔｈ≦０．冒１ｄｔｈ〉ｄの時はエラー） この時、挿入される部分のビットフィ ールドとフラグの変化は、次のように なる。 （冒≧Ｓの時） ビットフィールドの変化 ｂａｓｅのｂｉｔ。 ↓ ［、、、ＢＯ，Ｂ１．、、、Ｂｏ−１，Ｂｏ、Ｂｏ＋１
．、、、Ｂｏ＋讐−８−１゜Ｂｏ＋ｗ−ｓ、Ｂｏ＋ｗ−
ｓ＋１　、、、　、Ｂｏ＋ｗ−１、Ｂｏ＋ｗ、、、］］
　＝＝〉 ［、、、ＢＯ，Ｂ１．、、、Ｂｏ−１，５０，ＳＯ，、
、、、、、、、，５Ｏ０Ｓｏ、　　　　Ｓｌ、、、、、
、５ｓ−１，Ｂｏ＋讐ｓｒｃがＷ−Ｓビットだけ符号拡
張される。、、］］（ｗ＜ｓの時） ビットフィールドの変化 ｂａｓｅのｂｉｔＯ ↓ ［、、、ＢＯ，Ｂ１．、、、Ｂｏ−２，Ｂｏ−１，Ｂｏ
、　　Ｂｏ＋１．、、。 Ｂｏ＋冒−１，ＢＯ＋ν０１．］コ　＝＝〉［：、、、
ＢＯ，Ｂ１．、、、Ｂｏ−２，Ｂｏ−１，Ｓｓ−シ、５
５−ｗ＋１．．．．．。 ５ｓ−１，Ｂｏ＋ｗ、、、コ］ ｓｒｃのＣ５Ｏ，Ｓｌ、、、、５５−ｗ−１１がカット
される。 町ｆｌａｇ　　　　対象ビットフィールドのＭＳＢ（Ｂ
ｏ）の変化を基準とする。 または（讐≧Ｓの時）　　５Ｏ （−くＳの時）　　Ｓｓ−冒 ＺＪＩａｇ　　　　対象ビットフィールド［Ｂｏ〜ｏ＋
ｗ−１］の変化を基準とする。 または（讐≧Ｓの時）［ＳＯ〜 ｓ−１コ　＝　　ｓｒｃ　　＝　　０ （ｗ＜ｓの時）　　　［Ｓｓ− 讐〜ｓ−１コ　＝　Ｏ Ｖ−ｆｌａｇ☆　　　　Ｓ［ＳＯ〜ｓ−１コ　：：　　
ＳｒＣ＜　　−２−（讐−１）、ｏｒ。 Ｓ［ＳＯ〜ｓ−１］　＝　　ｓｒｃ　≧　＋２″′（％
、１−１） または（ｗ≧Ｓの時）　０ （−くｓの時）　　５Ｏ＝Ｓ １＝、　、　、＝Ｓｓ−讐−１ニー１＝ＳＳ−冒リア、
それ以 外の場合にセットと なる。 【プログラム例外】 ・予約命令例外 拳ＲＲ＝’ｌｌ’のとき ・＋＝′０ゝのとき ・Ｘ＝’ｌ’のとき ・ＳＳ＝’ｌｌ’のとき 拳ＥａＲが＠−５Ｐのとき φＥａＭｂｆが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５
Ｐのとき・不正オペランド例外 争ｗｉｄｔｈ≦０　、ｗｉｄｔｈ＞　３２のとき【ニモ
ニック】 ＢＦＩＮＳＵ　　　ｓｒｃ、ｏｆｆｓｅｔ、ｗｉｄｔｈ
、ｂａｓｅ【命令の機能】 １ｎｓｅｒｔ　ｂｉｔ　ｆｉｅｌｄ ビットフィールドの挿入（符号なし） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１５１図に
示す。 【フラグ変化】 第１５２図に示す。 【解説】 ソースの値をビットフィールドに挿入する。 ソースのサイズよりもビットフィールドのｗｉｄｔｈの
方が大きい時は、データがゼロ拡張される。一方、ＢＦ
ＩＮＳＵ：Ｇのｏｆｆｓｅｔは符号拡張される。 ＥａＲｂｆのアドレッシングモードでは、＠−５Ｐ。 ＠ＳＰ十劃ｉ側ｍ−ｄａｔａのモードは使用できない。 ｂａｓｅのレジスタ直接モードＲｎは＜＜Ｌ２＞＞であ
るが「本発明装置」ではサポートする。 ［オペレーション］ ｓｒｃの初期値を　　　［ＳＯ，Ｓｌ、、、、５ｓ−２
，５ｓ−１１ｓ＝８．１６，３２．６４（：１） ｓ＝３２．６４（：Ｒ） ｏｆｆｓｅｔ　＝　ｏ、ｗｉｄｔｈ　＝　ｗとする。ｏ
ｆｆｓｅｔ、ｗｉｄｔｈとも符号付きとして扱われる。 　（讐１ｄｔｈ≦０．讐１ｄｔｈ〉ｄの時はエラー） この時、挿入される部分のビットフィ ールドとフラグの変化は、次のように なる。 （讐≧Ｓの時） ビットフィールドの変化 ｂａｓｅのｂｉｔ。 ↓ ［、、、ＢＯ，Ｂ１．、、、Ｂｏ−１４ｏ、Ｂｏ＋１．
、、、Ｂｏ＋讐−５−１゜Ｂｏ＋ｗ−ｓ、Ｂｏ＋ｗ−ｓ
＋１．　、、、Ｂｏ＋ｗ−１、Ｂｏ＋ｗ００．コ］＝＝
〉 ［、、、ＢＯ，Ｂ１．、、、Ｂｏ−１，０，０，、、、
、、、、、、，０゜Ｓｏ、　　　　Ｓｌ、、、、、、５
ｓ−１，Ｂｏ＋νＳｒＣがＷ−Ｓビットだけ符号拡張さ
れる、、、］］ （ｗ＜ｓの時） ビットフィールドの変化 ｂａｓｅのｂｉｔＯ ↓ ［：、、、ＢＯ，Ｂ１．、、、Ｂｏ−２，Ｂｏ−１，Ｂ
ｏ、　　Ｂｏ＋１．、、、Ｂ。 ＋−一１．Ｂｏ＋ｗ、、、ココ　＝＝〉［：、、、ＢＯ
，Ｂ１．、、、Ｂｏ−２，Ｂｏ−１，５５−ｗ、５５−
ｗ＋１．、、、、。 ５ｓ−１，Ｂｏ＋ｗ、、、ココ ｓｒｃの［ＳＯ，Ｓｌ、、、、５５−ｗ−１］がカット
される。 ＭＪＩａｇ　　　対象ビットフィールドのＭＳＢ（Ｂｏ
）の変化を基準とする。 または（ＷａＳの時）０ （ｗ＝ｓの時）ＳＯ （−くＳの時）　　Ｓｓ−ｗ ＺＪｌａｇ　　　対象ビットフィールド［Ｂｏ〜ｏ＋ｗ
−１］の変化を基準とする。 または（Ｗ≧Ｓの時）　　［５０〜 ｓ−１］　＝　ｓｒｃ　＝　０ （讐くＳの時）　　［５ｓ− Ｗ−％−５−１］　＝　Ｏ Ｖ−ｆｌａｇ☆　　Ｕ［ＳＯ〜ｓ−１］　＝　ｓｒｃ≧
　＋２″ｗまたは（Ｗ≧Ｓの時）０ （ＷａＳの時）　　５Ｏ＝５１＝ 、、、＝Ｓｓ−！−に〇の時ク リア、それ以外の場 合にセットとなる。 【プログラム例外】 ・予約命令例外 番ＲＲ＝’ｌｌ’のとき ・＋＝′０′のとき ・ｘ＝’ｔ’のとき φＳＳ＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき 争ＥａＭｂｆが＃ｉｍｍ−ｄａｔａ、＠ＳＰ÷、＠−５
Ｐのとき・不正オペランド例外 ・ｗｉｄｔｈ≦０　、ｗｉｄｔｈ＞３２のとき【ニモニ
ック】　　゛ ＢＦＣＭＰ　　　ｓｒｃ、ｏｆｆｓｅｔ、ｗｉｄｔｈ、
ｂａｓｅ【命令の機能】 ｃｏｍｐａｒｅ　ｂｉｔ　ｆｉｅｌｄ（ｓｉｇｎｅｄ）
ビットフィールドの比較（符号付き） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１５３図に
示す。 【フラグ変化】 第１５４図に示す。 【解説】 ソース５ｒｃＯ値とビットフィールドの値を比較する。 ソースのサイズとビットフィールドのｗｉｄｔｈ。 値が異なフている場合は、サイズの小さい方のデータが
符号拡張されてから比較される。 また、ＢＦＣＭＰ：Ｇのｏｆｆｓｅｔも符号拡張される
。 ＥａＲｂｆのアドレッシングモードでは、＠−５Ｐ。 ＠ＳＰ＋、＃ｉｍｍ−ｄａｔａのモードは使用できない
。 ｂａｓｅのレジスタ直接モードＲｎは＜＜Ｌ２＞＞であ
るが「本発明装置」ではサポートする。 ［オペレーション］ ｓｒｃの初期値を　　　ＩＳＯ，Ｓｌ、、、、５ｓ−２
，５ｓ−１コｓ＝８．１６，３２．６４（：Ｉ） Ｓ＝３２．６４（：Ｒ） ｏｆｆｓｅｔ　＝　ｏ、ｗｉｄｔｈ　＝　ｗとする。ｏ
ｆｆｓｅｔ、ｗｉｄｔｈとも符号付きとして扱われる。 　（冒１ｄｔｈ≦０．冒１ｄｔｈ〉ｄの時はエラー） この時、比較される部分のビットフィ ールドとフラグの変化は、次のように なる。 （Ｓ≧讐の時） ｂａｓｅのｂｉｔ。 ↓ ［、、、ＢＯ，Ｂ１．、、、Ｂｏ−２，Ｂｏ−１，Ｂｏ
、Ｂｏ＋１．、、、Ｂｏ＋ｗ−２、Ｂｏ＋ｗ−１，Ｂｏ
＋ｗ、Ｂｏ＋ｗ＋１．、、］この部分を符号拡張してｓ
ｒｃと比較する（９＜讐の時） ｂａｓｅのｂｉｔＯ ↓ ［：、、　、ＢＯ，Ｂ１．、、　、、Ｂｏ−１、Ｂｏ、
Ｂｏ＋１　、、、、Ｂｏ＋ｗ−ｓ−１。 Ｂｏ＋ｗ−ｓ、、、、Ｂｏ＋ｗ−２，Ｂｏ＋ｗ−１，Ｂ
ｏ＋ｗ、、、コｓｒｃを符号拡張してこの部分と比較す
るＬＪＩａｇ　　　　　Ｓ［：Ｂｏ　〜ｏ＋ｖ−１コ　
−　Ｓ［５Ｏ−ｓ−１コく０ 比較結果によってセットされ る。 ＺＪｌａｇ　　　　Ｓ［Ｂｏ−ｏ＋ｗ−１］−５［ＳＯ
〜５−１１＝　０ 比較結果によってセットされ る。 【プログラム例外］ ・予約命令例外 番ＲＲ＝’ｌｌ’のとき ・＋＝９０′のとき ・−＝′１′のとき ・ＳＳ＝’ｌｌ’のとき ◆ＥａＲが＠−ＳＰのとき φＥａＲｂｆが＃ｉｍｍ−ｄａｔａＪＳＰ＋、［ｉ！−
５Ｐのどき・不正オペランド例外 ・讐１ｄｔｈ≦０．讐１ｄｔｈ＞３２のとき【ニモニッ
ク］ ＢＦＣＭＰＵ　　　ｓｒｃ、ｏｆｆｓｅｔ、ｗｉｄｔｈ
、ｂａｓｅ【命令の機能】 ｃｏｍｐａｒｅ　ｂｉｔ　ｆｉｅｌｄ（ｕｎｓｉｇｎｅ
ｄ）ビットフィールドの比較（符号なし） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１５５図に
示す。 【フラグ変化】 第１５６図に示す。 【解説】 ソースｓｒｃの値とビットフィールドの値を比較する。 ソースのサイズとビットフィールドのｗｉｄｔｈの値が
異なフている場合は、サイズの小さい方のデータがゼロ
拡張されてから比較される。 一方、ＢＦＣＭＰＵ：Ｇのｏｆｆｓｅｔは符号拡張され
る。 ＥａＲｂｆのアドレッシングモードでは、＠−ＳＰ。 ＠５Ｐ＋、＄ｌｉｍｍ−ｄａｔａのモードは使用できな
い。 ｂａｓｅのレジスタ直接モードＲｎは＜＜Ｌ２＞＞であ
るが「本発明装置」ではサポートする。 ［オペレーションコ ｓｒｃの初期値を　　　［ＳＯ，Ｓｌ、、、、５ｓ−２
，Ｓｓｉコｓ＝８．１６，３２．６４（：Ｉ） ｓ＝３２．６４（：Ｒ） ｏｆｆｓｅｔ　＝　ｏ、ｗｉｄｔｈ　＝：　ｗとする。 ｏｆｆｓｅｔ、ｗｉｄｔｈとも符号付きとして扱われる
。　（ｗｉｄｔｈ≦Ｏ，ｗｉｄｔｈ〉ｄの時はエラー） この時、比較される部分のとットフィ ールドとフラグの変化は、次のように なる。 （Ｓ≧贅の時） ｂａｓｅのｂｉｔ。 ↓ ［、、，８０，８１，、、、Ｂｏ−２，Ｂｏ−１，Ｂｏ
、８ｏ＋１．、、、Ｂｏ＋ｖ−２、Ｂｏ＋ｗ−１，Ｂｏ
＋ｗ、Ｂｏ＋ｗ＋１ｔ＋ｔコこの部分をゼロ拡張してｓ
ｒｃと比較する（ｓ＜−の時） ｂａｓｅのｂｉｔ。 ↓ ［、、、ＢＯ，Ｂ１．、、、、Ｂｏ−１，Ｂｏ、Ｂｏ＋
１．、、、Ｂｏ＋ｗ−ｓ−１，８ｓｒｃをゼロ拡張して
この部分と比較するＬ−ｆｌａｇ　　　　　ｔＪ［８ｏ
　〜ｏ＋ｗ−１］−Ｕ［ＳＯ〜ｓ−１コく０ 比較結果によってセットされ る。 Ｚｊｌａｇ　　　　Ｕ［Ｂｏ〜ｏ＋ｗ−１］　　−Ｕ［
ＳＯ〜ｓ−１］＝　０ 比較結果によってセットされ る。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・＋：′０”のとき ・−＝′ｌ′のとき ・ＳＳ＝’ｌ！’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＲｂｆが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５
Ｐのとき・不正オペランド例外 ・ｗｉｄｔｈ≦Ｏ、ｗｉｄｔｈ＞　３２のとき２−８．
　　　　　ビ・・　　　−ル゛ｌＩＡ任意長のビットフ
ィールド操作命令には、次のようなものがある。 一般的な演算と転送　　　　　　　ＢＶＭＡＰ 転送　　　　　　　　　　　　　　ｅｖｃｐ繰り返しパ
ターンの演算と転送　　ＢＶＰＡＴ Ｏまたは１のサーチ　　　　　　　ＢＶＳＣＢＶＭＡＰ
、　　ＢＶＰＡＴ、　　ＢＶＣＰＹは、ビットマツプデ
イスプレィ上のウィンドウ操作（ｂｉｔｂｌｔ）を主な
目的とした命令である。 説明のため、ビットマツプデイスプレィの属性について
用語を定義する。 （ｃｏｌｏｒ　５ｃａｌｅ、ｃｏｌｏｒ　ｏｆｆｓｅｔ
とｂｉｔ−ｄａｔ極性）＊　ｃｏｌｏｒ　５ｃａｌｅ： １　ｄｏｔを連続の何ｂｉｔで表すか。 例： ＜ｃｏｌｏｒ　　５ｃａｌｅ　　＝＝　　１＞１　ｂｉ
ｔが１ｄａｔ、１バイトで連続した８ｄｏｔ。 白黒のビットマツプデイスプレィ。 または、ｃｏｆｏｒを構成する各ビットをバンクにした
ビットマツプデイ スプレィ。 ＜ｃｏｌｏｒ　５ｃａｌｅ　＝　４＞ 隣合った４　ｂｉｔで１ｄａｔ、１バイトで連続した２
ｄａｔ。 １６色カラーのビットマツプデイス プレィ。 ・ｂｉｔ−ｄａｔ極性 これは、ビットマツプデイスプレィとプロセッサとの組
み合わせに対して生ずる概念である。小さいアドレスの
方が左側に表示されるような一般的なビットマツプデイ
スプレィにおいて、小さいビット番号に対応するドツト
も左側に表示される場合、このようなビットマツプデイ
スプレィを正のｂｉｔ−ｄａｔ極性を持つという。 また、逆のものを負のｂｉｔ−ｄｏｔ極性を持つという
。つまり、ｂｉｇ−ｅｎｄｉａｎのプロセッサでは、Ｍ
Ｓ８ビットが左側に表示される場合に正のｂ　ｉ　ｔ−
ｄａｔ極性を持つことになる。 ・ｃｏｌｏｒ　ｏｆｆｓｅｔ １　ｄｏｔを構成する複数のビットのうち、第何ビット
を操作するか、ということ。 ０≦ｃｏｆｏｒ　ｏｆｆｓｅｔ　＜　ｃｏｌｏｒ　５ｃ
ａｌｅという関係が成り立つ。 これは、ビットマツプデイスプレィハードウェアの属性
ではなく、ビットマツプデイスプレィ操作上のパラメー
タである。 ｂａｓｅ　ａｄｄｒｅｓｓに対応するドツトから、横方
向にＸ（ｄａｔ　ｏｆｆｓｅｔ）だけ変位したドツトを
操作する場合、そのメモリ上のｂｉｔ　ｏｆｆｓｅｔは
次のように計算される。 （ｄａｔ　ｏｆｆｓｅｔは画面上の点の概念、ｂｉｔ　
ｏｆｆｓｅｔはメモリ上のｂｉｔの概念である。） 正のｂｉｔ−ｄａｔ極性の時 ｂｉｔ　ｏｆｆｓｅｔ　＝　Ｘネｃｏｌｏｒ　５ｃａｌ
ｅ　＋　ｃｏｌｏｒｏｆｆｓｅｔ 負のｂ　ｉ　ｔ−ｄａｔ極性の時 ｂｉｔ　ｏｆｆｓｅｔ　＝　（Ｘネｃｏｌｏｒ　５ｃａ
ｌｅ　＋　ｃｏｌｏｒｏｆｆｓｅｔ）　、ｘｏｒ、　７ ところで、実際のｒ本発明装置ＪのＢＶＭＡＰ。 ＢＶＣＰＹ、　　ＢＶＰＡＴ命令では、インプリメント
のことを考えて制約を設け、次のような場合にのみ使用
できるようになっている。 ・ｂｉｔ−ｄａｔ極性が正 ・ｃｏｌｏｒ　５ｃａｌｅが１ このため、ビットマツプデイスプレィのハードウェアを
ある程度規定することはやむを得ない。具体的な制限は
次のようになる。 ・ｂｉｔ−ｄａｔ極性が正なので、　ｒ本発明装置」を
ｂｉｇ−ｅｎｄｉａｎとした場合には、アドレスの小さ
い方、ビット番号の小さい方（ＭＳＢ）が画面の左側に
表示されなければならない。 ・ｃｏｌｏｒ　５ｃａｌｅ　＝　１のみなので、ｃｏｌ
ｏｒ　５ｃａｌｅ≠１のビットマツプデイスプレィに対
しては次のような制約がある。 ｃｏｌｏｒ　５ｃａｌｅ≠１のビットマツプデイスプレ
ィでは、ｃｏｌｏｒ　ｏｆｆｓｅｔ毎に演算の種類を変
えることができなくなる。 ＢＶＭＡＰ命令でｃｏｌｏｒ　５ｃａｌｅの変更をする
ことはできないので、ビットマツプデイスプレィのｃｏ
ｌｏｒ　５ｃａｌｅが■でない時には、内部表現も同じ
ｃｏｌｏｒ　５ｃａｌｅにしないと、ＢＶＭＡＰ命令は
、使えない。その場合、画面イメージの内部表現がハー
ドウェアに依存することになるので、他のハードウェア
との間でデータの転送を行なう時は、データ形式の変換
が必要になる。 任意長ビットフィールド操作命令はオペランドが多く、
実行時間も長い。したがって、実行中での割り込み受は
付けや、割り込み処理後の再実行のメカニズムが必要で
ある。　ｒ本発明装置」では、オペランドの指定と演算
の進行状況の表現のために固定番号のレジスタを使用し
ている。そのため、任意長ビットフィールド命令実行中
に割り込みが入フても、割り込み処理ハンドラ中でその
レジスタの退避と復帰が正しく行なわれていれば、割り
込み処理後に、そのビットフィールド命令を途中から再
開できる。実行中断後に状態の退避やコンテキストスイ
ッチを行なったり、コンテキストスイッチ後に別のプロ
セスで同じビットマツプ命令を実行し、再び前のコンテ
キストに戻って前のビットマツプ命令を再開したとして
も、問題なく動かなければならない。 また、ＢＴＲＯＮの仕様では、ＶＲＡＭではない普通の
メインメモリに対しても、文字や図形の描画が行なわれ
ることがある。したがって、任意長ビットフィールド命
令でもページフォールトの起こる可能性があり、ストリ
ング命令と同様に、ページフォールトによる実行中断に
も対処できなければならない。 ＢＶＭＡＰ、　　ＢＶＣＰＹ命令では、インサートエデ
ィタなどで真横に図形を移動することを考え、ビットマ
ツプのソースとデスティネーションのオーバーラツプに
も対応できるようになっている。具体的には、ストリン
グ命令と同じように、演算を行なう方向を命令中のオプ
ション／Ｆ、／Ｂとして指定する。ソフトウェアにより
適当な方向を判定し、デスティネーションがソースを破
壊しないように演算を進める。ただし、インプリメント
の負担を考え、逆方向の処理を指定するオプション／Ｂ
は＜＜Ｌ２＞＞となっている。 「本発明装置」ではＢＴＲＯＮの動作を高速化するため
の逆方向処理もサポートする。 ｓｒｃとｄｅｓｔがオーバーラツプしていた場合、ｓｒ
ｃのｂａｓｅ　〜ｏｆｆｓｅｔよりもｄｅｓｔのｂａＳ
ｅ〜ｏｆｆｓｅｔの方が小さければ、ｏｆｆｓｅｔの小
さい方から処理することによってｄｅｓｔがｓｒｃを破
壊することなく処理を進めることができる。この目的で
／Ｆオプションを使用する。画面とビットマツプとの対
応は、通常オフセット（アドレス）の小さい方が左側に
なる。したがって、ＳｒＣよりもｄｅｓ　ｔのｂａｓｅ
　〜ｏｆｆｓｅｔの方が小さくなるのは、文字の削除な
どによってビットマツプデータを左に動かそうとした時
である。 また、ｓｒｃのｂａｓｅ〜ｏｆｆｓｅｔよりもｄｅｓｔ
のｂａｓｅ〜ｏｆｆｓｅｔの方が大きければ、ｏｆｆｓ
ｅｔの大きい方から処理することによってｄｅｓ−ｔが
ｓｒｃを破壊することなく処理を進めることができる。 この目的で／Ｂオプションを使用する。ｓｒｃよりもｄ
ｅｓｔのｂａｓｅ　−ｏｆｆｓｅｔの方が大きくなるの
は、文字の挿入などによってビットマツプデータを右に
動かそうとした時である。 ｓｒｃとｄｅｓｔがオーバーラツプする可能性がある場
合には、ソフトウェアの判断により正しいオプションを
使用し、ｄｅｓｔがｓｒｃを破壊しないように演算を進
める必要がある。ただし、／Ｂオプションは＜＜Ｌ２＞
＞となっているので、／Ｂが使用できない場合には、ｓ
ｒｃを一旦他の場所にコピーしてからｄｅｓｔとの演算
を行なわなければならない。 オーバーラツプがない場合には、どちらのオプションを
使フても結果は変わらない。 ここで、問題は、ｄｅｓｔのｂａｓｅ　−ｏｆｆｓｅｔ
の方が小さいのに／Ｂオプションを使用した場合や、ｄ
ｅｓｔのｂａｓｅ〜ｏｆｆｓｅｔの方が大きいのに／Ｆ
オプションを使用した場合にどのような動作を行なうか
ということである。基本的には、既に演算の終った部分
のｄｅｓ　ｔが、ｓｒｃのまだ参照されていない部分を
破壊する形になるため、正しい結果が得られない。しか
も、この時は、アルゴリズム上、命令が途中で中断して
再実行を行なった場合に、結果が変わってくることがあ
る。もともと正しい結果を保証していないのであるから
、実行中断によって結果が変わったとしても構わないは
ずであるが、実行中断のなかった場合は正しい結果が得
られることもあるので、再現不可能なバグが入りやすい
状況になる。しかし、このエラーチエツクをきちんと行
なうとオーバーヘッドが増え、実行時間の低下をもたら
すので、エラーチエツクは行なわない。ユーザの側で注
意が必要である。 任意長ビットフィールド命令では、レジスタ上のビット
オフセットｏｆｆｓｅｔ、　　ビット幅讐ｉ　ｄ　ｔｈ
、　パターンデータｐａｔｔｅｒｎのサイズとして、３
２ビツトまたは６４ビツト＜＜Ｌ×＞＞のみが使用でき
る。８，１６ビツトの指定は行なわない。 ３２ビツトと６４ビツトのレジスタサイズの選択は、Ｘ
フィールドによって共通に行なわれる。 ＢＶＭＡＰ、ＢＶＣＰＹ、ＢＶＰＡＴ命令のｄｅｓｔ側
のメモリアクセス方法については、ｗｒｉｔｅまたはｒ
ｅａｄ　−ｍｏｄｉｆｙ−ｗｒｉｔｅということで特に
規定しない。 ＢＶ命令でｗｉｄｔｈ≦０の場合に−は、何もせずに命
令を終了し、ＥＩＴとはしない。この時、ＢＶＳＣＩＩ
命令では、長さによる終了を示すＶＪｌａｇ　（サーチ
失敗と同じ）がセットされる。これは、ｅＶ命令やスト
リング命令の様な高機能命令の場合には、その外側でさ
らに高機能のサブルーチンを作ることが多く、チエツク
が必要であればそのサブルーチンで行なえばよいと考え
ているためである。例えば、ＢＶＭＡＰであれば、それ
をライン数だけ繰り返してＢｉｔＢｌｔ関数を作ること
が多く、その時はｗｉｃｊｔｈがすべて共通になるので
、毎回ｗｉｄｔｈをチエツクする必要はない。一方、Ｂ
Ｆ命令のように、コンパイラが直接生成する可能性のあ
るコードでは、できるだけチエツクを厳重にする必要が
ある。したがって、ＢＦ命令のｗｉｄｔｈは例外で検出
するようにしている。 任意長ビットフィールド命令でｏｆｆｓｅｔ＋ｗｉｄｔ
ｈがオーバーフローする場合には、割り込みによる命令
実行中断時、および命令終了時のレジスタ上のｏｆｆｓ
ｅｔ値がおかしな値になり、正常な命令の実行ができな
くなる。この場合は、動作を保証しないものとする。ア
ーキテクチャ上は、命令実行開始時にこれを検出して不
正オペランド例外（ＩＯＥ）とするのが望ましいが、チ
エツクのために実行時間が伸びるので、チエツクせずに
実行するものとする。（なお、ストリング命令の場合は
、ｏｆｆｓｅｔに相当するのが整数ではなくポインタア
ドレスとなっているため、オーバーフローとしては扱わ
ず、単にアドレスがラップアラウンドするだけである。 ） 【ニモニック】 ＶＳＣＨ 【命令の機能】 ｆｉｎｄ　ｆｉｒｓｔ　’Ｏ’　ｏｒ　’１’　ｉｎ　
ｔｈｅ　ｂｉｔｆｉｅｌｄ（ｖａｒｉａｂｌｅ　ｌｅｎ
ｇｔｈ） ０または１のサーチ（任意長ビットフィールド）【命令
オプション】 １０　　　’０’をサーチ（デフォルト）／１　　　’
１’をサーチ ／Ｆ　　ビット番号の増加方向にサーチ（デフォルト） ／Ｂ　　ビット番号の減少方向にサーチ＜＜Ｌ２＞＞　
（ｒ本発明装置」ではサポートする） 【命令ビットパターンとアセンブラ表記】第１５７図に
示す。 【フラグ変化】 第１５８図に示す。 【解説】 任意長のビットフィールドの中にある＋０′または＋１
′のビットをサーチする。 サーチを開始するビット番号（ｂｉｔ　ｏｆｆｓｅｔ）
をｏｆｆｓｅｔオペランド（Ｒ１）にセットしてこの命
令を実行すると、命令実行後、サーチ結果のビット番号
がｏｆｆｓｅｔオペランド（Ｒ１）にセットされている
。つまり、ｏｆｆｓｅｔはｒｅａｄ−ｎｏｄ　ｉｆｙ−
ｗｒｉｔｅとなフている。これは、ビットの検索を繰り
返して行なうことを想定したためである。 ｏｆｆｓｅｔは符号付き整数として扱われ、その値は任
意である。 ＢＶＳＣ）Ｉを実行した結果、サーチ失敗だった場合に
は、Ｖｊｌａｇをセットし、ｏｆｆｓｅｔは次にサーチ
すべきビットを指示。ＥＩＴは起動しない。 ＢＶＳＣ）Ｉ命令のオフセットやＶ−ｆｌａｇの変化方
法は、ＢＳＣＨ命令に準じたものである。 ７Ｂによる逆方向のサーチは＜＜Ｌ２＞＞仕様となって
いるがｒ本発明装置」ではサポートする。 この命令は、ディスクやメモリの空きブロック検索など
に使用することを目的としたものである。 なお、任意長ビットフィールド命令やストリング命令な
どの高機能命令の詳細仕様や、命令終了後のレジスタ値
については、付録１１を参照のこと。 【プログラム例外】 ・予約命令例外 ・＋＝′０′のとき ・ｘ＝’ｔ’のとき ・Ｐ＝’ｌ’のとき 【ニモニック】 ＶＭＡＰ 【命令の機能】 ｂｉｔ　ｏｐｅｒａｔｉｏｎ（ｏｎｅ　１ｉｎｅ　Ｂｉ
ｔＢＩｔ）ビットマツプ演算 【命令オプション】 ／Ｆ　　　ｏｆｆｓｅｔの小さい方から処理する（デフ
ォルト） ／Ｂ　　　ｏｆｆｓｅｔの大きい方から処理する＜＜Ｌ
２＞＞　（ｒ本発明装置」ではサポートする） 【命令ビットパターンとアセンブラ表記】第１５９図に
示す。 【フラグ変化】 第１６０図に示す。 【解説】 スクリーン上のビットマツプ操作を行なうために、任意
長のビットフィールドｓｒｃ、ｄｅｓｔに対する各種の
論理演算をする命令である。演算の種類はＲ５の下位４
ビツトで指定され、次の１６種類が用意されている。 Ｔ　　　　Ｔｒｕｅ　　　　　ｌ　＝＝＞　ｄｅｓｔＦ
　　　　Ｆａｌｓｅ　　　　Ｏ＝＝＞　ｄｅｓｔＮＤ　
　　ＮｏｔＤｅｓｔ　　　−ｄｅｓｔ　＝＝＞ｄｅｓｔ Ｄ　　　　Ｄｅｓｔ　　　　　ｄｅｓｔ　＝＝＞ｄｅｓ
ｔ ＮＳ　　　ＮｏｔＳｒｃ　　　　”’ｓｒｃ　＝＝＞ｄ
ｅｓｔ Ｓ　　　　　　Ｓｒｃ　　　　　　　　ｓｒｃ　　＝＝
＞ｄｅｓｔ Ａ　　　　　　Ａｎｄ　　　　　　　　ｄｅｓｔ、ａｎ
ｄ。 ｓｒｃ　　＝＝＞ ｄｅｓｔ ＯＯｒ　　　　　　　　　ｄｅｓｔ　　、Ｏｒ。 ｓｒｃ　　＝＝＞ ｄｅｓｔ Ｘ　　　　　　Ｘｏｒ　　　　　　　　ｄｅｓｔ　　、
ｘｏｒ。 ＳｒＣ＝＝＞ ｄｅｓｔ ＮＡ　　　　ＮｏｔＡｎｄ　　　　−ｄｅｓｔ、ａｎｄ
。 ｓｒｃ　　＝＝＞ ｄｅｓｔ ＮＯＮｏｔＯｒ　　　　−ｄｅｓｔ、ｏｒ。 ｓｒｃ　　＝＝＞ ｄｅｓｔ ＡＮ　　　　　ＡｎｄＮｏｔ　　　　　　ｄｅｓｔ、ａ
ｎｄ。 ｓｒｃ　　＝＝：＞ ｄｅｓｔ ＯＮ　　　　　０ｒＮｏｔ　　　　　　ｄｅｓｔ、ｏｒ
。 −５ｒｃ　＝＝＞ ｄｅｓｔ ＮＡＮ　　　ＮｏｔＡｎｄＮｏｔ　　−ｄｅｓｔ、ａｎ
ｄ。 ”’ｓｒｃ　＝＝＞ ｄｅｓｔ ＮＯＮ　　　ＮｏｔＯｒＮｏｔ　　　−ｄｅｓｔ、ｏｒ
。 −５ｒｃ　＝＝＞ ｄｅｓｔ ＮＸ　　　　ＮｏｔＸｏｒ　　　　−ｄｅｓｔ、ｘｏｒ
。 ｓｒｃ　　＝＝＞ ｄｅｓｔ このうちＤ（Ｄｅｓｔ）の演算モードは、対称性のため
に設けられている。ニモニックと実際のビットパターン
との対応については、付録を参照のこと。 演算を指定するレジスタＲ５の上位ビットが０でない場
合にも、特にチエツクは行なわないものとする。ただし
、チエツクが行なわれていなくても、上位ビットには必
ず２０′を入れてもらうように、マニュアル等で指導す
る必要がある。不正オペランド例外（ＩＯＥ）としない
のは、インプリメントの負担が大きく、実行速度に影響
が出るためである。 ／Ｆ、／Ｂオプションは、ｏｆｆｓｅｔの小さい方から
処理するか、ｏｆｆｓｅｔの大きい方から処理するかを
指定する。これは、ビットマツプのｓｒｃとｄｅｓｔが
オーバーラツプしていた場合に、処理の方向を明確にし
ておかないと、ｄｅｓｔがｓｒｃを破壊して正しい結果
が得られないからである。 ＳｒＣとｄｅｓｔがオーバーラツプしていた場合、ｓｒ
ｃのｂａｓｅ〜ｏｆｆｓｅｔよりもｄｅｓｔのｂａｓｅ
　〜ｏｆｆｓｅｔの方が小さければ、ｏｆｆｓｅｔの小
さい方から処理することによってｄｅ！３ｔがｓｒｃを
破壊することなく処理を進めることができる。この目的
で／Ｆオプションを使用する。画面とビットマツプとの
対応は、通常オフセット（アドレス）の小さい方が左側
になる。したがって、ｓｒｃよりもｄｅｓｔのｂａｓｅ
−ｏｆｆｓｅｔの方が小さくなるのは、文字の削除など
によってビットマツプデータを左に動かそうとした時で
ある。 また、ＳｒＣのｂａｓｅ　〜ｏｆｆｓｅｔよりもｄｅｓ
ｔのｂａｓｅ〜ｏｆｆｓｅｔの方が大きければ、ｏｆｆ
ｓｅｔの大きい方から処理することによってｄｅｓｔが
ｓｒｃを破壊することなく処理を進めることができる。 この目的て／Ｂオプションを使用する。ｓｒｃよりもｄ
ｅｓｔのｂａｓｅ　〜ｏｆｆｓｅｔの方が大きくなるの
は、文字の挿入などによフてビットマツプデータを右に
動かそうとした時である。 なお、ｄｅｓｔのｂａｓｅ〜ｏｆｆｓｅｔの方が小さい
のに７Ｂオプシヨンを使用した場合や、ｄｅｓｔのｂａ
ｓｅ〜ｏｆｆｓｅｔの方が大きいのに／Ｆオプションを
使用した場合には、結果（ｄｅｓｔ）を保証しないもの
とする。特に、このような場合には、命令実行中に割り
込みやページフォールトなどが発生して命令再実行が起
こると、結果が変わってくることもある。 ｓｒｃとｄｅｓｔがオーバーラツプする可能性がある場
合には、ソフトウェアの判断により正しいオプションを
使用し、ｄｅｓｔがｓｒｃを破壊しないように演算を進
める必要がある。ただし、／Ｂオプションは＜＜Ｌ２＞
＞となっているので、／Ｂが使用できない場合には、Ｓ
ｒＣを一旦他の場所にコピーしてからｄｅｓｔとの演算
を行なわなければならない。　ｒ本発明装置」では／Ｂ
オプションはサポートする。 オーバーラツプがない場合には、どちらのオプションを
使フても結果は変わらない。 ＋ｂａｓｅ−ｏｆｆｓｅｔが小　　　　　ｂａｓｅ　〜
ｏｆｆｓｅｔが大→［オーバーラツプなし］ 第１６１図に示す。 ［オーバーラツプあり−ｄｅｓｔのｂａｓｅ　〜ｏｆｆ
ｓｅｔが小］第１６２図に示す。 ［オーバーラツプあり−ｄｅｓｔのｂａｓｅ−ｏｆｆｓ
ｅｔが大コ第１６３図に示す。 【プログラム例外］ ・予約命令例外 ・Ｑ＝’ｌ’のとき ・ｘ＝’ｔ’のとき ・Ｐ＝’ｌ’のとき 【ニモニック】 ＶＣＰＹ 【命令の機能】 ｂｉｔ　ｔｒａｎｓｆｅｒ ビットマツプ転送 【命令オプション】 ／Ｆ　　　ｏｆｆｓｅｔの小さい方から処理する（デフ
ォルト） ／Ｂ　　　ｏｆｆｓｅｔの大きい方から処理する＜＜Ｌ
２＞＞　（ｒ本発明装置」ではサポートする） 【命令ビットパターンとアセンブラ表記】第１６４図に
示す。 【フラグ変化】 第１６５図に示す。 【解説】 スクリーン上のビットマツプ操作を行なうために、任意
長のビットフィールドｓｒｃ、ｄｅｓｔの間の転送をす
る命令である。この命令は、ｅＶＭＡＰ命令から演算の
機能をはずして転送のみに限定し、高速化を目脂したも
のである。 ／Ｆ　、　／Ｂオプションの意味はＢＶＭＡＰと同じで
ある。 ビットマツプのｓｒｃとｄｅｓｔがオーバーラツプして
いなければ、どちらのオプションを使っても結果は変わ
らないが、ＳｒＣとｄｅｓｔがオーバーラツプした場合
には、ソフトウェアの判断により正しいオプションを使
用し、ｄｅｓｔがＳｒＣを破壊しないように演算を進め
る必要がある。 ／Ｂオプションの場合、Ｒ１，Ｒ４に入れるオフセット
値としては、転送の対象となるビットフィールドの最大
＋１のオフセット値を指定する。 これは、５Ｍ０Ｖ／Ｂ、ＳＣＭＰ／Ｂの仕様との対応を
考えたものである。／Ｂオプションは＜＜Ｌ２＞＞であ
るがｒ本発明装置」ではサポートする。 【プログラム例外】 ・予約命令例外 ◆Ｑ＝’ｌ’のとき ・Ｘ＝’ｌ’のとき ・Ｐ＝’ｌ’のとき 【ニモニック】 ＶＰＡＴ 【命令の機能】 ｃｙｃｌｉｃ　ｂｉｔ　ｏｐｅｒａｔｉｏｎパターンと
ビットマツプの演算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１６６図に
示す。 【フラグ変化】 第１６７図に示す。 【解説】 スクリーン上のビットマツプをあるパターンで埋めたり
、スクリーン上のビットマツプとあるパターンの演算を
行ないたい場合に使用する命令である。ｐａｔｔｅｒｎ
を繰り返し発生しながら、ビットフィールドとの論理演
算を行なう。 演算指定（Ｒ５）の上位ビットがＯでない場合は単に無
視され、特にチエツクは行なわないものとする。 ただし、チエツクが行なわれ“ていなくても、将来の拡
張のため、上位ビットには必ず０′を入れてもらうよう
に、マニュアル等で指導する必要がある。不正オペラン
ド例外（ＩＯＣ）としないのは、インプリメントの負担
が大きく、実行速度に影響が出るためである。 この命令では、ＢＶＭＡＰ、ＢＶＣＰＹとは異なり、書
き込みの際にシフトは行なわない。ｏｆｆｓｅｔの指定
は、単にパターンをクリッピングするだけである。　（
これに対して、ＢＶＭＡＰ命令では、ｓｒｃとｄｅｓｔ
のｏｆｆｓｅｔがずれていた場合にはシフトが行なわれ
る） 【プログラム例外】 ・予約命令例外 赤＋＝２０′のとき ΦＸ＝’ｌ’のとき ・Ｐ＝’ｌ’のとき １２　　９、　１０”　　　ａ” １０進演算に関しては、符号なしＰＡＣにＥＤ形式（Ｂ
ＣＤ）のｌＯ進数の１ワードの加減算とＰＡＣに／ＵＮ
ＰＡＣに処理をメインプロセッサの＜（Ｌｌ＞＞仕様と
してサポートし、符号付きＰＡＣＫＥＤ形式１０進数の
１ワードの加減算を（＜Ｌ２＞＞仕様としてサポートす
る。また、多桁の１０進数の加減乗除はコプロセッサで
行なう。 このうち、本章では符号なしＰＡＣＫＥＤ形式ｌＯ進数
の加減算とＰＡＣＫ／ＵＮＰＡＣＫ処理について説明を
１７なう。符号付きＰＡＣにＥＯ形式１０進数をサポー
トする（＜Ｌ２＞＞の命令については、後の章で説明を
行なう、　　１０進演算のアドレッシングモードは一般
命令と同じになっている。 本発明装置では本節で述べる１０進演算命令４種類はサ
ポートしない。 【ニモニック】 ＡＤＤＤＸ　　　ｓｒｃ、ｄｅｓｔ　　（本発明装置で
はサポートしない） 【命令の機能】 ｄｅｓｔ　＋　ｓｒｃ　＋　Ｘ−ｆｌａｇ　＝＝＞　ｄ
ｅｓｔ　ＢＣＤＢＣＤの加算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１６８図に
示す。 【フラグ変化】 第１６９図に示す。 【解説】 バックされたＢＣＤの加算を行なう。 ８ビツト（２桁）、１６ビツト（４桁）、３２ビツト（
８桁）、６４ビツト（１６桁）のＢＣＤデータを扱うこ
とができる。ただし、６４ビツトは＜＜ＬＸ＞＞仕様で
ある。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースがゼロ拡張され
た上で加算される。 ＢＣＤの数は符号拡張が無意味なので、基本的には符号
なしの数と考え、ＡＤＤＤＸのフラグ変化はＡＤＤＵに
準じるものとする。結果がｄｅｓｔに入らない時にＶｊ
ｌａｇがセットされること、ｄｏｓの時はｄｅｓｔのサ
イズからの桁上げがＸ−ｆｌａｇにセットされること、
などもＡＤＤＵと同様である。 ただし、ＡＤＤＵとは異なり、Ｚ−ｆ　ｌａｇはＡＤＤ
Ｘ、５ＵＢＸのように累積で変化する。 ｓｒｃ、ｄｅｓｔの各桁が０〜９以外の数を含んでいた
場合、つまりＡＤＤＤＸ、５ＵＢＤＸのオペランドがＢ
ＣＤでなかフた場合には、ＥＩＴとはならないが、ｄｅ
ｓｔやフラグに設定される結果は保証できない（インプ
リメント依存になる）ものとする。 不正オペランド例外（ＩＯＣ）としないのは、インプリ
メントの負担が大きく、実行速度に影響が出るためであ
る。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＭＭ＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５Ｐの
とき・＜＜ｌ　ｌ＞＞機能例外 ・ＡＤＤＤＸの正しいビットパターンがデコードされた
とき 【ニモニック】 ５ＵＢＤＸ　　　ｓｒｃ、ｄｅｓｔ　　（本発明装置で
はサポートしない） 【命令の機能】 ｄｅｓｔ　−’　ｓｒｃ　−ＸＪＩａｇ　＝＝＞　ｄｅ
ｓｔ　ＢＣＤｌＯ進ＢＣＤの減算 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１７０図に
示す。 【フラグ変化】 第１７１図に示す。 【解説】 パックされたＢＣＤの減算を行なう。 ８ビツト（２桁）、１６ビツト（４桁）、３２ビツト（
８桁）、６４ビツト（１６桁）のｅｃｏデータを扱うこ
とができる。ただし、６４ビツトは＜＜Ｌ×＞＞仕様で
ある。 ソースオペランドのサイズがデスティネーションオペラ
ンドのサイズよりも小さい時は、ソースがゼロ拡張され
た上で加算される。 ＢＣＤの数は符号拡張が無意味なので、基本的には符号
なしの数と考え、５ＵＢＤＸのフラグ変化は５ＵＢＵに
準じるものとする。結果が負になった時にＶＪｌａｇが
セットされること、ｄｏｓの時はｄｅｓｔのサイズから
の桁下げがＸＪｌａｇにセットされること、なども５ｕ
ｅｕと同様である。ただし、５ＵＢＵとは異なり、Ｚ−
ｆｌａｇはＡＤＤＸ、５ＵＢＸＯ）ように累積で変化す
る。 ５ＵＢＤＸで結果が負になった場合には、ｄｅｓｔは絶
対値表現ではなく補数表現（１０の補数）となる。した
がって、ｄｅｓｔは上位桁からの繰り下がりがあった場
合と同じ値になる。 例＝１６ビツトで５ＵＢＤＸを実行する場合ｄｅｓｔ　
　　５ｒｃ ０１２３−０４５６　＝　（−０３３３）ｄｅｓｔは（
−３３３）　＝　９６６７となる。 ｓｒｃ、ｄｅｓｔの各桁がθ〜９以外の数を含んでいた
場合、つまりＡ［１（）［ＩＸ　、　５ｔＪＢＯＸのオ
ペランドがＢＣＤでなかった場合には、ＥＩＴとはなら
ないが、ｄｅｓｔやフラグに設定される結果は保証でき
ない（インプリメント依存になる）ものとする。 不正オペランド例外（ＩＯＥ）としないのは、インプリ
メントの負担が大きく、実行速度に影響　、が出るため
である。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＭＭ＝’ｌｌ’のとき ・ＥａＲが訃ＳＰのとき ・ＥａＭが＃ｉｍｍ−ｄａｔａ、ｆｉ！ＳＰ＋、＠−５
Ｐのとき・＜＜Ｌｌ＞＞機能例外 ・５ｕａｏｘの正しいビットパターンがデコードされた
とき 【ニモニック】 ＰＡＣにｓｓ　　　ｓｒｃ、ｄｅｓｔ　　（本発明装置
ではサポートしない） 【命令の機能】 ｐａｃｋ　ｓｔｒｉｎｇ　１ｎｔｏ　ＢＣＤＢＣＤへの
パック 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１７２国に
示す。 【フラグ変化】 第１７３図に示す。 【解説】 ＳｒＣをＢＣＤ（Ｂｉｎａｒｙ　Ｃｏｄｅｄ　Ｄｅｃｉ
ｍａｌ）にパックしてｄｅｓｔに転送する。実際には、
ＳＳにＢ、Ｈ，Ｗ、Ｌのいずれかの文字が入り、次のよ
うなニモニックとオペレーションになる。 ＰＡＣにＩＩＢ　　　ｓｒｃ［、ｌＩコ、ｄｅｓｔ［、
Ｂ］ＲＲ＝０１．四＝ＯＯｓｒｃ［０４：０７］＝＝＞
　ｄｅｓｔ［：００：０３］。 ｓｒｃ［１２：１５コ ＝＝＞　ｄｅｓｔ［０４：０７］ ＰＡＣに讐Ｈｓｒｃ［、Ｗ］、ｄｅｓｔ［、Ｈ］　　　
　　＜＜Ｌ２＞＞ＲＲ＝１０．四＝０１　　　　　ｓｒ
ｃ［０４：０７コ＝＝＞　ｄｅｓｔ［００：０３］。 ｓｒｃ［１２：１５］ ＝＝＞　ｄｅｓｔ［０４：０７］ ｓｒｃ［２０：２３コ ＝＝＞　ｄｅｓｔ［０８：１１］。 ｓｒｃ［２８：３１１ ＝＝＞　　ｄｅｓｔ［１２：１５コ ＰＡＣＫＷＢ　　　ｓｒｃ［：、Ｗ］、ｄｅｓｔ［、Ｂ
コＲＲ＝１０．ＷＷ＝ＯＯｓｒｃ［１２：１５コ＝＝＞
　ｄｅｓｔ［ｏＯ：０３］。 ｓｒｃ［２８：３１コ ＝＝＞　ｄｅｓｔ［０４：０７］ ＰＡＣＫＬＷ　　　ｓｒｃ［、Ｌ］、ｄｅｓｔ［、讐コ
　　＜（ＬＸ＞＞ＰＡＣＫＬＩＩ　　　ｓｒｃ［、Ｌ］
、ｄｅｓｔ［、Ｈコ　　＜＜ＬＸ＞＞なお、ＰＡＣＫｓ
ｓ、ＵＮＰＫｓｓにおいて、サイズの違いによってニモ
ニックまで変えているのは、サイズの違いによって命令
自体の意味もかなり変わると考えられるためである。つ
まり、一般の命令では、サイズの違いによ）てゼロ拡張
や符号拡張を行なうだけであったが、ＰＡＣＫｓｓ、Ｕ
ＮＰＫｓｓでは命令のオペレーション自体がかなり異な
っている。 ＰＡＣＫ、ＵＮＰＫで、上記の説明に含まれない不合理
なサイズの紹み合わせを指定した場合には、動作を保証
しない（インプリメントに依存した値がｄｅｓｔに設定
される）ものとする。アーキテクチャ上は予約命令例外
（ＲＩＥ）とするのが望ましいが、２つのオペランドの
サイズの組み合わせによって予約命令例外（ＲＩＥ）を
検出するのはインプリメントの負担が大きいため、予約
命令例外（ＲＩＥ）とはしない。これは、異種サイズ間
の論理演算の場合も同様である。 ｓｒｃのうち、ｄｅｓｔに影響を与えないフィールドく
ＰＡＣＫ１１８の２−７〜２″４のビットなど）につい
ては、０かどうかのチエツクは行なわず、０でなくても
無視する。文字コードをそのままパックするケースを考
えると、０でないことの方が多い。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・讐＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＷが＃ｉｍｍ−ｄａｔａ、＠ＳＰ十のとき・＜＜
ｌ　ｌ＞＞機能例外 ・ＰＡＣＫｓｓの正しいビットパターンがデコードされ
たとき 【ニモニック】 ＵＮＰＫｓｓ　　　ｓｒｃ、ｄｅｓｔ、ａｄｊ　　（本
発明装置ではサポートしない） 【命令の機能】 ｕｎｐａｃｋ　ＢＣＤ ＢＣＤからのアンパック 【命令オプション】 なし 第１７４図に示す。 【フラグ変化】 第１７５図に示す。 【解説】 ＢＣＤ（Ｂｉｎａｒｙ　Ｃｏｄｅｄ　Ｄｅｃｉｍａｌ）
のｓｒｃのアンパックを行ない、アンパックした値に補
正値ａｄｊを加えてｄｅｓｔに転送する。補正値ａｄｊ
を加えるのは、ＵＮＰに命令によって直接文字コードま
で生成するためである。ａｄｊの加算は、ＢＣＤではな
くバイナリの加算である。ａｄｊのサイズはｄｅｓｔの
サイズと共通に四フィールドによって指定される。 実際には、ＳＳにＢ、ＩＩ、Ｗ、Ｌのいずれかの文字が
入り、次のようなニモニックとオペレーションになる。 第１７１図に示す。 ＰＡＣに、　ＵＮＰにで、上記の説明に含まれない不合
理なサイズの組み合わせを指定した場合には、動作を保
証しない（インプリメントに依存した値がｄｅｓｔに設
定される）ものとする。アーキテクチャ上は予約命令例
外（ＲＩＥ）とするのが望ましいが、２つのオペランド
のサイズの組み合わせによって予約命令例外（ＲＩＥ）
を検出するのはインプリメントの負担が大きいため、予
約命令例外（ＲＩＥ）とはしない。 ａｄｊの加算によるオーバーフローは無視する。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・讐＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき φＥａＩＩＪが＃ｉｍｍ−ｄａｔａ、＠ＳＰ十のとき・
＜＜ｌ　ｌ＞＞機能例外 ・ＵＮＰＫｓｓの正しいビットパターンがデコードされ
たとき １２−１０．　　　　１’　　　会Δ 「ストリング」とは、８ビツト、１６ビツト、３２ビツ
ト、または６４ビツトのデータを任意の長さだけ連続し
て並べたデータタイプである。 （５ＳＣ）ｌ命令に限り、連続ではなく、一定間隔で飛
び飛びのアドレスにあるデータの集合もサポートしてい
る。） 個々のデータの意味は特に決まっておらず、実際の文字
コードになる場合、整数になる場合、浮動小数になる場
合などがある。これは、ユーザ側で解釈する。 ストリングの範囲を示す方法には、 ・ストリングの長さ（データ数）を指定する方法 ・ストリング終了を示す文字（ターミネータ）を指定す
る方法 の２通りがあり、使用目的や言語によって適した方を選
択する必要がある。本発明装置のストリング命令ではス
トリングのデータ数がパラメータとなっているが、さら
にオプションの終了条件という形でターミネータを与え
ることができ、両方の指定方法をサポートしている。 本発明装置のストリング命令の特徴の一つとして、ポイ
ンタの増減量を自由に設定できるということがあげられ
る。そのため、ストリングサーチ命令（ＳＳＣＨ命令）
を使ってテーブル検索や多次元配列のスキャンなども行
なうことができる。 また、本発明装置ではストリング命令５Ｍ０Ｖ。 ＳＣＭＰ　、　５ＳＣＨの終了条件として大小比較や二
値比較を含む豊富な条件が指定でき、これも大きな特徴
となっている。ストリング命令のうち、ストリングサー
チ用の５ＳＣＨ命令は、検索条件が終了条件として指定
されるため、終了条件にのみ意味がある命令となってい
る。本発明装！のストリング命令で指定できる条件（ｅ
ｅｅｅ）については、付録を参照のこと。本発明装置で
は＜＜Ｌ２＞＞仕様となっている、終了条件０ＵＴＵ−
ＺＥはサポートしない。 ストリング命令の用途としては、文字どおり８７１６ビ
ツトの文字列を処理するもののほか、特定のビットパタ
ーンのサーチ、メモリのブロック転送、構造体の代入、
メモリ領域のクリアなどの応用がある。 ストリング命令は任意長ビットフィールド命令と同じく
不定長のデータを扱うため、実行中の割り込み受付、実
行再開の機能が不可欠である。一方、ストリング命令自
体がコンパイラの生成するコードとなることはほとんど
なく、アセンブラで書かれたサブルーチンとして提供さ
れることが多い。そのため、対称性やアドレッシングモ
ードについての制限はあまり問題にならない。したがっ
て、本発明装置のストリング命令では、オペランドや実
行途中の状態保持のために固定番号のレジスタ（ＲＯ〜
Ｒ４）を使うようになっている。主なレジスタの使い方
は次のようになる。 ＲＯ：　　　ソース側ストリングの先頭アドレス Ｒ１：　　　デスティネーション側ストリングの先頭ア
ドレス Ｒ２：　　　ストリングの長さ、データ数Ｒ３：　　　
終了条件の比較値（１） Ｒ４：　　　終了条件の比較値（２） このうち、ストリングの長さを表わすＲ２はエレメント
数であって、バイト数ではない。Ｒ２は符号なしの数と
して扱われ、Ｒ２：０の場合はエレメント数による命令
終了は行なわないという意味に解釈される。つまり、エ
レメント数による終了を避けたい場合には、Ｒ２＝０と
して命令を実行すれば良いことになる。インプリメント
上は、ストリング命令の実行パターンは次のようになる
のが一般的である。 ｄｏ　（ Ｒ２−１＝＝＞　Ｒ２； ｃｈｅｃｋ−ｉｎｔｅｒｒｕｐｔ； ’１　ｗｈｉｌｅ　（Ｒ２！＝Ｏ）； ただし、Ｒ２＝０とした場合に、エレメント数をＨ’　
１００００００００と考えるか、無限大（エレメント数
のチエツクを行なわない）と考えるかはインプリメント
に依存する。つまり、Ｈ’ｌ００００００００回のエレ
メント操作を行なっても命令を終了しなかった場合に、
その後の動作はインプリメント依存になるものとする。 ただし、エレメント数以外の要因により命令を終了した
場合（Ｒ２＝Ｏの場合は普通こうなる）には、命令終了
後のＲ２の値（付録１１参照）が正しくセットされてい
なければならない。実際には、５ＳＣＨ／ＲでＲ５＝０
を指定したような特殊な場合を除いて、＋１　’　１０
０００００００回のエレメント操作を行なう開にアドレ
ス変換例外（ＡＴＲＥ）やバスアクセス例外（ＢＡＥ）
を起こし、命令中断となるのが普通である。 ストリング命令はいろいろな要因で終了するため、それ
らを区別するためにフラグを用いる。それぞれのフラグ
の意味は、次のようになっている。 Ｖｊｌａｇ　　　エレメント数（ストリング長）による
終了 Ｆｊｌａｇ　　　終了条件（ｅｅｅｅ）による終了この
時、複数の終了条件を区 別するためにＭｊｌａｇを使用す る。 町「１ａ８の変化については付録 参照。 これ以外に終了要因のないＳＣＭＰ、５ＳＣ）Ｉては、
ＶＪｌａｇとＦ−ｆｌａｇの変化が相補的となる。ＳＣ
ＭＰの場合には、これ以外に比較データの不一致によっ
て命令を終了する場合がある。 【ニモニック】 ＮＯＶ 【命令の機能】 ｃｏｐｙ　ｓｔｒｉｎｇ ストリングのコピー 【命令オプション】 ／Ｆ　　アドレス増加の方向に処理する／Ｂ　　アドレ
ス減少の方向に処理する／終了条件各種（ｅｅｅｅ）　
　（本発明装置では＜＜Ｌ２＞＞となっている ０ＵＴＵ−ＺＥはサポートし ない。） 【命令ビットパターンとアセンブラ表記】第１７７図に
示す。 【フラグ変化】 第１７８図に示す。 【解説】 ストリングの転送を行なう。 減少方向の操作をするストリング命令５ＮＯＶ／Ｂでは
、最初にＲＯ，Ｒ１で指定するアドレスが、操作対象と
なるストリングの占めるアドレスの最大アドレス＋１を
指し、ＲＯ，Ｒ１をブリデクリメントしながら操作を進
める。 ５Ｍ０ＶでＳｒＣとｄｅｓｔがオーバーラツプしていた
時に、／Ｆ、／Ｂのうち正しくない方のオプションを指
定した場合の動作は、ＢＶＣＰＹ、ＢＶＭＡＰと同じよ
うに保証しないものとする。つまり、インプリメントや
命令実行中断の有無によって異なる場合がある。 これは、高機能命令の特徴を生かしてバイブライン的な
メモリアクセスをした場合に、メモリアクセスの順番が
変わることがあり、必ずしも前エレメントの書き込みが
終わってから次エレメントの読み出しを行なうとは限ら
ないからである。 なお、逆方向の処理オプション／Ｂは、この命令５Ｍ０
Ｖ／Ｂに限り＜＜Ｌ２＞＞ではなく、＜＜シ１＞＞どな
っている。 任意長ビットフィールド命令やストリング命令などの高
機能命令の詳細仕様や、命令終了後のレジスタ値につい
ては、付録１１を参照のこと。 【プログラム例外】 ・予約命令例外 ・ｓｓ＝’ｔｔ’のとき 曇ｐ＝’ｔ’のとき ・Ｑ＝’ｌ’のとき ・ｅｅｅｅ＝’０１１１’〜’１ｌｌｌ’のとき【ニモ
ニック】 ＣＭＰ 【命令の機能】 ｃｏｍｐａｒｅ　ｓｔｒｉｎｇ ストリングの比較 【命令オプション】 ／Ｆ　　アドレス増加の方向に処理する／Ｂ　　アドレ
ス減少の方向に処理する＜＜Ｌ２＞＞　（本発明装置で
はサポートする）／終了条件各種（ｅｅｅｅ）　　（本
発明装置では＜＜Ｌ２＞＞とな）ている ０ｔＪＴＵ−ＺＥはサポートし ない。） 【命令ビットパターンとアセンブラ表記】第１７９図に
示す。 【フラグ変化】 第１８０図に示す。 【解説】 ストリング５ｒｃｌ、５ｒｃ２．の比較を行なう。 ２つのストリングが一致している間は比較を続け、一致
しない文字が見付かれば比較を終了する。ＳＣＭＰ命令
では、ＣＭＰ命令と同様に、５ｒｃ２−５ｒｃｌの結果
をもとにしてフラグの設定を行なう。例えばＬＪＩａｇ
は、５ｒｃｌに対してＳ「Ｃ２の方がより小さいという
ことを示す。５ｒｃｌ−５ｒｃ２の結果をもとにしてフ
ラグの設定を行なうのではない。 終了条件を持つＳＣＭＰ命令の応用としては、テキスト
を一行単位で比較する（Ｒ３に改行の文字コードをセッ
トしてＳＣＭＰ／ＥＱを実行）、数字が続く間だけ比較
する、全角文字が続く間だけ比較する、といフたものが
ある。 ＳＣＭＰでは、命令を終了させる要因が次の３つ存在し
、フラグ変化によってそれらを見分けることができる。 １、エレメント（データ）数（Ｒ２）による終了 ＶＪＩａｇ　＝　　１ ２、終了条件による終了 ＦＪＩａｇ　＝　１．　　終了要因によって町ｆｌａｇ
が変化 ３、比較中のデータの不一致による終了Ｚ−ｆｌａｇ　
＝　０．　　比較結果によってＬ−ｆ　ｌａｇ、Ｘ−ｆ
　ｌａｇが変化 し−ｆｌａｇは、最後のデータを符号付きと見て比較し
た時の比較結果 Ｘｊｌａｇは、最後のデータを符号な しと見て比較した時の比較結果 １〜３の要因のうち、２と３のチエツクを同時に行なう
ことは可能であるが、ｌの要因のチエツクは、２，３と
は別のフェーズで行なわれる。したがって、２と３が同
時に成立することはあるが、ｌと２や１と３が同時に成
立することはない。Ｉ、　　２．　３の少なくても一つ
の終了要因が成立した場合にＳＣＭＰ命令が終了する。 比較するデータが一致している間は、その値（ｓｒｃｌ
＝ｓｒｃ２）が終了条件のテスト対象となるが、データ
に不一致があった場合には、ＲＯにより示される５ｒｃ
ｌの方を終了条件のテスト対象とする。ただし、不一致
によりＳＣＭＰ命令が終了した場合には、終了条件が成
立したかどうかという情報は必要ないことが多いため、
これは単なる約束に過ぎない。 また、終了条件が溝たされないと意味を持たないＭＪＩ
ａｇについては、別の終了要因により終了した場合に、
意味が不明確となる。そのような場合のフラグ変化は、
０になるものと決めておく。 ＺＪＩａｇ、Ｌ−ｆｌａｇ、、Ｘ−ｆｌａｇについては
、一致、不一致にかかわらず必ず最後のデータの比較結
果を反映する。したがって、３．以外の要因で終了した
場合（データが一致している場合）には、自動的にＺｊ
ｌａｇ＝１．Ｌ−ｆｌａｇ＝０．Ｘ−ｆｌａｇ＝０とな
る。なお、ＳＣＭＰでは符号なしデータ、符号付きデー
タの両方を扱うため、ＬＪｌａｇにエレメントを符号付
きデータと考えた時の比較結果が入り、ＸＪｌａｇにエ
レメントを符号なしデータと考えた時の比較結果が入る
ようになっている。［１ＴＲＯＮの文字コードは符号な
しで扱う必要があるし、一般の整数を扱うのであれば、
符号付きのデータを扱う必要もある。 ＳＣＭＰのフラグ変化をまとめると第１８１図のように
なる。 ０は終了要因が満たされたことを示し、×は終了要因が
満たされないことを示す。 ＋−一−フラグ本来の意味ではなく、約束としてこうな
）ていることを 示すものである ネＡ　−−−５ｒｃｌ＝ｓｒｃ２が終了条件のどれに該
当するか、による 零〇−−−５ｒｃｌが終了条件のどれに該当するか、に
よる ネＣ−−−５ｒｃｌ　＜　５ｒｃ２か５ｒｃ２　＜　５
ｒｃＪか、による ／Ｂオプションは＜＜Ｌ２＞＞であるが本発明装置では
サポートする。 【プログラム例外】 ・予約命令例外 畢ＳＳ＝’ｌｌ’のとき ・Ｐ＝’ｌ’のとき ・Ｑ＝’ｌ’のとき ・ｅｅｅｅ＝’ｏ１１１’　〜’１１１１’のとき【ニ
モニック】 ５ＳＣＩ＋ 【命令の機能】 ｆｉｎｄ　ａ　ｃｈａｒａｃｔｅｒ　ｉｎ　ａ　ｓｔｒ
ｉｎｇストリングのサーチ 【命令オプション】 ／Ｆ　　アドレス増加の方向に処理する（ポインタ値を
エレメントサイズず つ増加させる） ／Ｒポインタの増加値はＲ５で指定され／終了条件各種
（ｅｅｅｅ）　　（本発明Ｈ置では＜＜Ｌ２＞＞となっ
て いる０ＵＴＵ−ＺＥはサ ポートしない。） 【命令ビットパターンとアセンブラ表記】第１８２図に
示す。 【フラグ変化】 第１８３図に示す。 【解説】 ストリングをサーチし、条件に合うエレメントを見つけ
出す。 ′／Ｒ′オプションの場合には、Ｒ５の正負にかかわら
ず、常にエレメントの比較後にＲＯが更新（ポストイン
クリメントまたはボストデクリメント）される。 ５ＳＣＩＩ／ＲのＲ５のサイズはＲＯのポインタサイズ
と等しくなる。つまり、本発明装置３２では３２ビツト
固定であり、本発明装置６４ではＰビットまたはモード
によって指定される。ＳＳ　　（Ｒ３゜Ｒ４，エレメン
トサイズ）とは独立である。 【プログラム例外】 ・予約命令例外 ・ＳＳ＝’ｌｌ’のとき ・Ｐ＝’ｌ’のとき ・ｅｅｅｅ＝’ｏ１１１　’　〜’　１１１１’のとき
【ニモニック】 ＳＴＲ 【命令の機能】 ５ｔｏｒｅ　ｃｈａｒａｃｔｅｒｓ 同一データを繰り返し書き込み（ストリングのフィル） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１８４図に
示す。 【フラグ変化】 第１８５図に示す。 【解説】 先頭アドレス（Ｒ１）と長さ（Ｒ２）により指定された
メモリ領域に、Ｒ３の値を繰り返し書き込む。 ５ＳＴＲ命令では終了条件が意味を持たないため、終了
条件の指定は行なわない。 なお、ストリング命令てＲ２＝０の場合はエレメント数
による終了を行なｔ〕ないが、５ＳＴＲ命令の場合はエ
レメント数による終了が唯一の終了要因であり、Ｒ２＝
０を指定すると無限ループを形成することになる。これ
については、ハードウェアでは特に対処せず、プログラ
ム側で注意してもらうことにする。ただ、実行中の割り
込み受付や再実行は可能なので、この命令によって間違
って無限ループに入ったとしても、タスクやプロセスの
スケジューリング等には影響しない。通常は複数の命令
によって構成される無限ループが、たまたま−命令にま
とめられただけと考える。Ｒ２＝０を不正オペランド例
外１０Ｅとしないのは、他のストリング命令との仕様の
統一や、インプリメントの負担、高速化を考えたためで
ある。 このほか、５ＳＣＩＩやＱＳＣＩ＋命令でも、パラメー
タや終了条件の指定によっては一つの命令で無限ループ
を形成する場合がある。 【プログラム例外】 、・予約命令例外 ΦＳＳ＝’ｌｌ’のとき φｐ＝’ｔ’のとき １２−１．　　ニー命Δ 本発明装置ではキューを操作するための命令として、Ｑ
ＩＮＳ　（エントリの挿入）、ＱＤＥＬ　（エントリの
削除）、ＱＳＣ＋＋　（エントリのサーチ）の３つの命
令が用意されている。本発明装置でサポートしているキ
ューは、各キューエントリの先頭から１＠目と２番目の
データが絶対アドレスのリンクポインタとなフだ、ダブ
ルリンクのキューである。キューエントリの先頭にある
データが次のキューエントリへのポインタとなり、キュ
ーエントリの２番目にあるデータが前のキューエントリ
へのポインタとなっている。 キュー命令の仕様は、キューヘッダをキュー命令のオペ
ランドとして直接指定できるように、以下のような方針
で決められている。 １、　ＱＤＥＬでは、指定したエントリではなく直後の
エントリが削除される。 ＱＵＥＵＥ　ＩＩＥＡＤをオペランドとして指定した場
合には、先頭のエントリが削除さ れることになる。ＱＳＣＩＩ／Ｂで見付けたエントリを
削除する場合や、キューの最 後のエントリを削除する場合には間接 参照が必要になるが、ＱＳＣＨ／Ｆで見付、けたエント
リを削除する場合やキューの 先頭のエントリな削除する場合に比較 すれば、頻度は少ないと考えられる。 ２、　ＱＩＮＳでは、指定したエントりの直前に新しい
エントリが挿入される。 ＱｔＪＥＬＩＥ　ＨＥＡＤをオペランドとして指定した
場合には、キューの最後にエントリ が挿入されることになる。 これについては２つの考え方がある。 ＱＤＥＬ命令との対称性を考えると、ＱＩＮＳでは指定
したエントリ（あるいはＱＵＥＵＥ　ＨＥＡＤ）の直後
にエントリを挿入する方が望ましい。これは、ＱＩＮＳ
で挿入したエントリをＱＤＥＬで削除するために、同じ
オペランドを指定できるからであ る。また、キューをスタック（ＬＩＦＯ）的な使い方に
する場合にも、このような 仕様の方が良い。 一方、キューをＦＩＦＯで使う場合には、ＱＩＮＳでキ
ューの最後にエントリを挿入し、ＱＤＥＬではキューの
先頭のエントリを削除することが多い。こちらの方が キュー本来の使い方であるし、ｌＴＲ０Ｎでもそのよう
な例がある。 したがって、後者の仕様にする。 ３、　ＱＳＣＨでは、現在のエントリではなく直後のエ
ントリからサーチを始める。 ＱＵＥＵＥ　）ＩＥＡＤをオペランドとして指定した場
合には、キューの先頭からサーチ を始めることになる。また、サーチが 成功した場合に次のサーチを行なうに は、そのままもう−度ＱＳＣＨを実行すればよい。 この考え方は、他の高機能命令（スト リング、任意長ビットフィールド操作）とは異なったも
のである。すなわち、 ストリング命令では現在ポインタの指 しているデータ自体からサーチが始ま り、連続サーチを行なう場合には別命 令でポインタを更新しておく必要があ る。これはキュー命令とは異なった動 きである。 しかし、キューの場合にはヘッダが別 になっているという事情があり、扱い が異なっているため、別の仕様にして も構わないと判断した。 ４、空のキューをフラグで判定する。 ＱＩＮＳで空のキューにデータを挿入した場合、ＱＤＥ
Ｌでエントリの削除の結果キューが空になった場合には
、Ｚｊｌａｇをセットする。また、ＱＤＥＬで空のキュ
ーからエントリを削除しようとした場合 は、エラーなのでポインタの付は変え　　　【は行なわ
ないが、この時ＶＪＩａｇをセットする。 【ニモニック】 ＱＩＮＳ　　　ｅｎｔｒｙ、ｑｕｅｕｅ【命令の機能】 １ｎｓｅｒｔ　ａ　ｎｅｗ　ｅｎｔｒｙ　１ｎｔｏ　ａ
　ｑｕｅｕｅダブルリンクのキューへ挿入 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１８６図に
示す。 【フラグ変化】 第１８７図に示す。 ］解説】 ｅｎｔｒｙで指定される新しいキューのエントリが、ｑ
ｕｅｕｅで示されるキューエントリの直前に挿入される
。 ｑｕｅｕｅで指定されるキューエントリがキューヘッダ
であった場合には、この命令にょフて、キューの最後に
新しいエントリが挿入されることになる。 命令実行前にキネ−が空であったかどうかによって、Ｚ
Ｊｌａｇがセットされる。 ［３２ビツトで処理を行なう場合のＱＩＮＳ命令のオペ
レーション］ 第１８８図に示す。 ［実行前］ 第１８９図に示す。 ［実行後コ 第１９０図に示す。 ＥａＭｑＰ、ＥａＭａＰ２で指定されるアドレッシング
モードでは、レジスタ直接ＲｎＳ＠−５Ｐ、＠ＳＰ＋、
＃ｉ開−ｄａｔａのモードは使用できない。 なお、ＱＩＮＳでは、命令の実行のために直接必要では
ない部分のデータ構造のチエツク（ｑｕｅｕｅの前後の
キューエントリのリンク関係など）は特に行なわない。 オペレーションに書かれている通りの動作を行なう。 【プログラム例外】 ・予約命令例外 ・＋＝′０９のとき Φ−＝２１′のとき ・ＥａＭｑＰがＲｎ、＃ｉｍｍ−ｄａｔａ、ｌ：ＳＩ’
＋Ｊ−５Ｐのとき ΦＥａＭｑＰ２がＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋
、＠−５Ｐのとき 【ニモニック】 ＱＤＥＬ　　　ｑｕｅｕｅ、ｄｅｓｔ 【命令の機能】 ｒｅｍｏｖｅ　ａ　ｅｎｔｒｙ　ｆｒｏｍ　ａ　ｑｕｅ
ｕｅダブルリンクのキューエントリを削除 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第１９１図に
示す。 【フラグ変化】 第１９２図に示す。 【解説】 ｑｕｅｕｅで指定されたキューエントリの次のエントリ
を削除し、削除されたエントリのアドレスをｄｅｓｔに
セットする。削除されたエントリのアドレスをｄｅｓｔ
にセットするのは、それ以後削除したエントリを操作す
ることが多いためである。 ｑｕｅｕｅとしてキューヘッダを指定した場合には、キ
ューの先頭のエントリが削除されることになる。 ｑｕｅｕｅで指定されたキューが空のキューであった場
合は、命令の実行ができない。この時、ＥＩＴは起動せ
ず、Ｖ−ｆｌａｇ、Ｚ−ｆｌａｇのセットだけを行なっ
て命令を終了する。ｄｅｓｔは無変化となる。 ｄｅｓｔ／Ｅａす！Ｓでは、＠−５Ｐのモードを禁止し
ている。これは、キューが空でＶＪＩａｇがセットされ
、ｄｅｓｔの転送ができない場合に、ｄｅｓｔにｅ−５
Ｐが指定されていると命令動作がまぎられしくなるため
である。 ［３２ビツトで処理を行なう場合のＱＤＥＬ命令のオペ
レーションコ 第１９３図に示す。 ［実行前］ 第１９４図に示す。 ［実行後］ 第１９５図に示す。 ＥａＲｑＰで指定されるアドレッシングモードでは、レ
ジスタ直接、＠−５Ｐ、＠ＳＰ＋、ｌｔｉｍｍ−ｄａｔ
ａのモードは使用できない。 なお、ＱＤＥＬでは、空のキューの判定以外のチエツク
、命令の実行のために直接必要ではない部分のデータ構
造のチエツク（ｑｕｅｕｅの前後のキューエントリのリ
ンク関係など）は特に行なわない。オペレーションに書
かれている通りの動作を行なう。 【プログラム例外】 ・予約命令例外 ・＋＝′０′のとき ・Ｗ＝’ｌ’のとき ・ＥａＲｑＰがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、
＠−５Ｐのとき ・ＥａＷ！Ｓが旧ｍｍ−ｄａｔａ、＠ＳＰ＋、（ｉ！−
５Ｐのとき 【ニモニック］ ＱＳＣＩ（ 【命令の機能］ ５ｅａｒｃｈ　ｑｕｅｕｅ　ｅｎｔｒｉｅｓキューのサ
ーチ 【命令オプション】 ／ＮＭ　　　Ｒ６のマスクなし ／ＭＲＲ６のマスクあり　　＜＜１２＞＞（本発明装置
ではサポートしない） ／Ｆ　　キューの順方向にサーチ ／Ｂ　　キューの逆方向にサーチ＜＜Ｌ２＞＞（本発明
装置ではサポートする） ／終了条件各種（ｅｅｅｅ）　　（本発明装置では＜＜
Ｌ２＞＞となって いる０ＵＴＵ−ＺＥはサ ポートしない） 【命令ビットパターンとアセンブラ表記】第１９６図に
示す。 セットの必要なのは、ＲＯ，Ｒ２，Ｒ３（、オプション
）、Ｒ４（オプション）　、　　Ｒ５，Ｒ６（オプショ
ン）であり、結果が入るのは、ＲＯ。 Ｒ１である。続けて次のサーチを行なうことができる。 【フラグ変化】 第１９７図に示す。 【解説】 キューのエントリをサーチし、条件に合ったものを見付
ける。逆方向のサーチ機能／Ｂ、およびマスクの機能／
ＭＲは＜＜Ｌ２＞＞となっている。 本発明装置では逆方向のサーチ機能／Ｂをサポートする
。マスクの機能／ＭＲはサポートしない。 この命令はキューの長さに依存した処理量となるので、
ストリング命令と同じように実行中の中断に対する考慮
が必要である。したがって、オペランドと途中の実行状
態は固定番号のレジスタに置く。 サーチ条件としては、マスク（特定ビットの抽出）と比
較が用意されている。マスクはフラグのサーチに用い、
比較は優先度の処理などに用いる。比較条件の指定は、
ストリング命令の終了条件の指定と同じである。 キューの終りを判定するために、キューのエントリアド
レスとキューの終了アドレスＲ２との比較を行ない、一
致した場合には命令を終了する。Ｒ２との比較によって
命令を終了した場合、すなわち、それまでにサーチ条件
を満たすものがなく、サーチ失敗であった場合には、Ｖ
ＪＩａｇをセットして命令を終了する。 ＥＩＴは起動しない。 ＱＳＣＨ命令の条件指定によっては、一つの命令の中で
無限ループに入ることがある。これについては、ハード
ウェアでは特に対処せず、プログラム側で注意してもら
うことにする。 ただ、実行中の割り込み受付や再実行は可能なので、ユ
ーザプログラムの中で間違って無限ループに入ったとし
ても、タスクやプロセスのスケジューリング等には影響
しない。通常は複数の命令によって構成される無限ルー
プが、たまたま−命令にまとめられただけと考える。 サーチが終了した時に、ＲＯは指定した条件に合うエン
トリを、Ｒ１はその直前のエントリを指している。Ｒ１
は、シングルリンクのキューの時にエントリを削除する
ために使用することができる。また、ＱＤＥＬでは指定
したエントリの次のエントリが削除されるので、ＱＳＣ
Ｉ／Ｆで見付けたエントリ自体を削除する場合には、Ｑ
ＳＣＨＳＣ後、＠ＲＯではなく＠Ｒ１をパラメータとし
てＱＤＥＬを実行すればよい。 一般に、ＲＯ，Ｒ２にＱＵＥＵＥ　ＨＥＡＤのアドレス
をセットしてＱＳＣ１１命令を実行することにより、キ
ューが空の場合を含めてキュー全体のサーチを行なうこ
とができる。 ＱＳＣＨは、シングルリンクキューとダブルリンクキュ
ーで共用することを狙った命令である。 ［ＱＳＣＨのオペレーションコ 第１９８図に示す。 このうち、ｃｈｅｃ３ｉｎｔｅｒｒｕｐｔは、外部から
割り込みがかかっているかどうかを調べ、割り込みがか
かっていれば、ＱＳＣＨの実行を中断して割り込み処理
を始めるというものである。割り込み処理終了後にＱＳ
Ｃ）ｌ命令の残りの部分を実行する。 ［実行前コ 第１９９図に示す。 ［実行後］ 第２００図に示す。 【プログラム例外】 ・予約命令例外 ・ＳＳ＝’ｌｌ’のとき ・ｅｅｅｅ＝’ｏ１１１’　〜’　１１１１’のとき・
ｍ＝′１′のとき １２−」ｗ、ｖまじ≦乙粂今 【ニモニック】 ＢＲＡ　　　ｎｅｗｐｃ 【命令の機能】 ｂｒａｎｃｈ　ａｌｗａｙｓ ジャンプ（ＰＣ相対） 【命令オプション］ なし 【命令ビットパターンとアセンブラ表記】第２０１図に
示す。 【フラグ変化】 第２０２図に示す。 【解説】 １３ＲＡ命令は、ＰＣ相対のみのアドレッシングをサポ
ートするジャンプ命令である。ディスプレースメントの
サイズとして、ＢＲＡ：Ｄては８ビツトが、ＢＲＡ：Ｇ
では８ビツト、１６ビツト、３２ビツト、６４ビツトが
利用できる。本発明装置の命令は必ず偶数アドレスから
始まるので、短縮形のＢＲＡ：Ｄ命令では、＃ｄ８を２
倍して使用する。 すなわち、 ＰＣ＋　＃ｄ８ネ２　＝＝＞　ＰＣ となる。ＢＲＡ：Ｇで５ｓ＝ｏｏを指定した場合には、
＃ｄＳを２倍せずにそのまま使用する。 ＢＲＡ：Ｇでｎｅｗｐｃが１６ビツトの場合、ＪＭＰ　
＠（＃ｄＳ：１６、　ＰＣ）と命令機能、コードサイズ
ともに同じであるが、実行サイクル数を短くできる可能
性があるため、別命令となっている。 ＢＲＡ：Ｇで、ｎｅＷｐｃが奇数であった場合には、ジ
ャンプ先が奇数アドレスになるため、奇数アドレスジャ
ンプ例外（ＯＡＪＥ）となる。これは、Ｂｃｃ：Ｇ、Ｂ
ＳＲ：Ｇ、ＪＭＰ、ＪＳＲ命令も同様である。ＢＲＡ：
　Ｄ＊　Ｂｃ　ｃ　：　Ｄ　＊　ＢＳ　Ｒ：　Ｄでは、
オペランドを２倍して使用するため、０ＡＪＥは発生し
ない。 ＢＲＡ　：Ｇ　、　Ｂｃｃ　：Ｇ　、　ＢＳＲ：　Ｇで
５ｓ＝ｏｏの場合、オペランドサイズは８ビツトである
が、＃ｄＳフィールドは１６ビツトとなる。この時、＃
ｄＳフィールドは下位８ビツトのみを使用し、上位８ビ
ツトには必ず０を入れておかなければならない。上位８
ビツトがＯでない場合は、これによって表現されるデー
タがインプリメント依存の不定値になるものとする。つ
まり、ＢＲＡ：Ｇ命令の場合は、ジャンプ先が不定とな
る。ＥＩＴにはしない。 本発明装置ではこの命令に対し、動的ブランチ予測処理
をする。 【プログラム例外】 ・予約命令例外 ・ｓｓ＝’ｔｔ’のとき ・ｐ＝’ｉ’のとき ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 【ニモニック】 Ｂｃｃ　　　ｎｅｗｐｃ 【命令の機能】 ｂｒａｎｃｈ　ｃｏｎｄｉｔｉｏｎａｌｌｙ条件ジャン
プ（ＰＣ相対） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２０３図に
示す。 【フラグ変化】 第２０４図に示す。 【解説】 １３ｃｃ命令は、ＰＣ相対のみのアドレッシングをサポ
ートする条件ジャンプ命令である。ディスプレースメン
トのサイズとして、Ｂｅｅ　：　Ｄでは８ビツトが、Ｂ
ｃｃ：Ｇでは８ビツト、１６ビツト、３２ビツト、６４
ビツトが利用できる。本発明装置の命令は必ず偶数アド
レスから始まるので、Ｂｃｃ：Ｄ命令では、＃ｄ８を２
倍して使用する。すなわち、 １ｆ（ｃｃｃｃ） ＰＣ＋　ｊｃ！８　＊　２　＝＝＞　ＰＣとなる。Ｂｃ
ｃ：Ｇで５ｓ＝ｏｏを指定した場合には、＃ｄＳを２倍
せずにそのまま使用する。 Ｂｃｃの条件指定部分（１００９部分）の詳細とニモニ
ック、ｃｃｃｃのビットパターンについては、付録を参
照のこと。Ｂｃｃで未定義の条件を指定した場合には、
予約命令例外（ＲＩＥ）となる。 Ｂｃｃ：Ｇて条件不一致のためジャンプしなかった時は
、本発明装置では奇数アドレスジ皐ンブ例外（ＯＡＪＥ
）を発生ずる場合と、発生しない場合がある。 本発明装置ではこの命令に対し、動的ブランチ予測処理
をする。 【プログラム例外】 ・予約命令例外 ・ＳＳ＝’ｌｌ’のとき ・Ｐ＝’ｌ’のとき ・ｃｃｃｃ＝’　１１１０’　〜’　１１１１’のとき
・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 【ニモニック】 ＢＳＲｎｅｗｐｃ 【命令の機能】 ｊｕｍｐ　ｔｏ　５ｕｂｒｏｕｔｉｎｅサブルーチンジ
ヤンプ（ＰＣ相対） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２０５図に
示す。 【フラグ変化】 第２０６図に示す。 【解説】 ＢＳＲ命令は、ＰＣ相対のみのアドレッシングをサポー
トするサブルーチンジャンプ命令である。 ＰＣの値がスタックに退避される。 ディスプレースメントのサイズとして、ＢＳＲ：Ｄでは
８ビツトが、ＢＳＲ：Ｇでは８ビツト、１６ビツト、３
２ビット、６４ビツトが利用できる。本発明装置の命令
は必ず偶数アドレスから始まるので、ＢＳＲ：Ｄ命令で
は、＃ｄ８を２倍して使用する。すなわち、 ＰＣ＋　＃ｄ８ネ２　＝＝＞　ＰＣ となる。［ｌＳＲ：Ｇで５ｓ＝ｏｏを指定した場合には
、＃ｄＳを２倍せずにそのまま使用する。 ＢＳＲ、Ｊ　ＳＲ命令でスタックに退避されるＰＣ値と
しては、その次の命令の先頭アドレスを使用する。これ
に対して、実効アドレスの計算のためにＰＣを参照する
場合（ＢＳＲなどで暗黙にＰＣを参照する場合を含む）
には、その命令（次の命令ではない）の先頭アドレスを
ＰＣ値として使用するので、注意が必要である。 ＢＳＲ，ＪＳＲでは旧のＰＣがスタックにセーブされる
が、ＳＰのアライメントに関しては特にチエツクしない
。ＳＰが４の倍数でない場合にも、そのまま実行される
。 本発明装置ではこの命令に対し、動的ブランチ予測処理
をする。 【プログラム例外】 ・予約命令例外 ・ＳＳ＝’ｌｌ’のとき φＰ＝’ｌ’のとき ・Ｑ＝’ｌ’のとき ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 【ニモニック】 ＪＭＰ　　　ｎｅ讐ｐｃ 【命令の機能】 ａｄｄｒｅｓｓ　ｏｆ　ｓｒｃ　＝＝＞　ＰＣジャンプ 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２０７図に
示す。 【フラグ変化】 第２０８図に示す。 【解説】 ｎｅＷｐＣの実効アドレスにジャンプする。一般のアド
レッシングモードが使用可能なジャンプ命令である。 ｃａｓｅ文の実行などにおいては、ジャンプテーブルを
参照してジャンプ先アドレスを決める場合がある。これ
はＪＭＰ命令と付加モードによるインデックスアドレッ
シングとを組み合せることにより実現する。 【プログラム例外】 ・予約命令例外 ・ＥａＡがＲｎ、＃ｉｍｍ−ｄａｔａ、！ｉ！ＳＰ＋、
［ｊ−５Ｐのとき・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 【ニモニック］ ＪＳＲｎｅ讐ｐｃ 【命令の機能】 ｊｕｍｐ　ｔｏ　５ｕｂｒｏｕｔｉｎｅサブルーチンジ
ヤンプ 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２０９図に
示す。 【フラグ変化】 第２１０図に示す。 【解説】 ｎｅＷｐＣの実効アドレスにサブルーチンジャンプする
。ＰＣの値がスタックに退避される。 ＢＳＲ，ＪＳＲ命令でスタックに退避されるＰＣ値とし
ては、その次の命令の先頭アドレスを使用する。これに
対して、実効アドレスの計算のためにＰＣを参照する場
合（ＢＳＲなどで暗黙にＰＣを参照する場合を含む）に
は、その命令（次の命令ではない）の先頭アドレスをＰ
Ｃ値として使用するので、注意が必要である。 【プログラム例外】 ・予約命令例外 ・Ｐ＝’ｌ’のとき ・ＥａＡがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋Ｊ−５
Ｐのとき・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 【ニモニック】 Ａｃｅ　　　５ｔｅｐ、ｘｒｅｇ、１１ｍ１ｔ、ｎｅｗ
ｐｃ【命令の機能】 ａｄｄ、　ｃｏｍｐａｒｅ　ａｎｄ　ｂｒａｎｃｈイン
デクス値を増加するループ命令 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２１１図に
示す。 【フラグ変化】 第２１２図に示す。 【解説】 加算、比較、条件ジャンプを一命令にした複合命令であ
り、ループのプリミティブとして利用する。 ５ｔｅｐ、　ｘｒｅｇ、１１ｍ１ｔは符号付き整数とし
て演算、比較される。５ｔｅｐは必ず正の値でないと条
件ジャンプの意味がないが（ｘｒｅｇが終了値と反対の
方向に変化することになる）、５ｔｅｐの正負のチエツ
クは行なわず、オペレーションに書かれている通りの動
作をそのまま行なう。 ＡＣＢ命令では、ループ命令として高速実行ができるよ
うに、５ｔｅｐ加算時のオーバーフローのチエツクは行
なわない。５ｔｅｐを加算した結果オーバーフローが起
こり、符号が反転した場合には、符号反転した正しくな
い値がそのまま１１ｍ１ｔと比較される。ただし、比較
のための１１ｍ１ｔ　−ｘｒｅｇの減算がオーバーフロ
ーしたとしても、ｘｒｅｇ　＜　１１ｍ１ｔの比較は正
確に行なわれる。 ＡｃＢ、　ＳＣＢではＰＣ相対でジャンプを行なう。５
Ｓ＝００でディスプレースメントが８ビツトになる場合
も、ＳＳ≠００の場合と同様に、＃ｄＳ８は２倍せずに
そのまま使用する。ＳＳ≠００の場合は、＃ｄＳ８のフ
ィールドは使用せず（０にする）、ＳＳで指定されたサ
イズ（１６，３２，６４ビツト）のデータが＃ｄＳ８の
直後に続く。例えば、ＡＣＢ：Ｑ　　旧、ＲＯ＋＃４＋
　１ａｂｅｌで、Ｉ　ａｂｅ　ＩとＡＣＢ：Ｑ命令のア
ドレスの差がＨ’１２３４であった場合は、第２１３図
に示すビットパターンになる。これは、固定長ピットフ
ィールド命令の：１フォーマットでも同じである。 ［ＡＣＢのオペレーション］ ｘｒｅｇ　＋　５ｔｅｐ　＝：＝＞　ｘｒｅｇ／＊オー
バーフローの場合は下 位ビットのみ有効＊／ ｉｆ　（ｘｒｅｇ　＜　１１ｍ１ｔ）　ｔｈｅｎ　ＰＣ
＋　＃ｄＳ８　＝＝＞ＰＣｅｎｄｉｆ ｎｅＷｐＣが奇数であった場合には、ジャンプ先が奇数
アドレスになるため、奇数アドレスジャンプ例外（ＯＡ
ＪＥ）となる。本発明装置では、終了条件満足のためジ
ャンプしなかった時も、奇数アドレスジャンプ例外（Ｏ
ＡＪＥ）を発生ずる。 ［詳細仕様調整中コ ＡＣＢ、ＳＣＢ命令でＳＳ≠００の時には、＃ｄＳ８の
フィールドは使用しない。この時、もし＃ｄＳ８のフィ
ールドが０になっていなくても、単に無視される。ただ
し、マニュアル上は、＃ｄＳ８のフィールドには常に０
を入れるようにしておく。 本発明装置ではこの命令に対して、動的ブランチ予測処
理をする。 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＸＸ＝’ｌｌ’のとき ・ＳＳ＝’ｌｌ’のとき ・Ｐ＝’ｌ’のとき ・ＥａＲが＠−５Ｐのとき −ＥａＲＸが＠−５Ｐのとき ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 【ニモニック】 ＳＣＢ　　　５ｔｅｐ、ｘｒｅ３．Ｉｉ＋ｎｉｔ、ｎｅ
ｗｐｃ【命令の機能】 ５ｕｂｔｒａｃｔ、　ｃｏｍｐａｒｅ　ａｎｄ　ｂｒａ
ｎｃｈインデクス値を減少するループ命令 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２１４図に
示す。 【フラグ変化】 第２１５図に示す。 【解説】 減算、比較、条件ジャンプを一命令にした複合命令であ
り、ループのプリミティブとして利用する。 ５ｔｅｐ、　ｘｒｅｇ、　　Ｉ　１ｍ１ｔなどは符号付
き整数として比較される。５ｔｅｐは必ず正の値でない
と条件ジャンプの意味がないが、　（ｘｒｅｇが終了値
と反対の方向に変化することになる）。ｓｔｅρの正負
のチエツクは行なわず、オペレーションに書かれている
通りの動作をそのまま行なう。 ＳＣＢ命令では、ループ命令として高速実行ができるよ
うに、５ｔｅｐ減算時のオーバーフローのチエツクは行
なわない。５ｔｅｐを減りした結果オーバーフローが起
こり、符号が反転した場合には、符号反転した正しくな
い値がそのまま１１ｍ１ｔと比較される。ただし、比較
のための１１ｍ１ｔ　−ｘｒｅｇの減算がオーバーフロ
ーしたとしても、ｘｒｅｇ　＜　１１ｍ１ｔの比較は正
確に行なわれる。 ＡＣＢ　、　ＳＣＢではＰＣ相対でジャンプを行なう。 ５Ｓ＝００でディスプレースメントが８ビツトになる場
合も、ＳＳ≠００の場合と同様に、＃ｄＳ８は２倍せず
にそのまま使用する。ＳＳ≠００の場合は、＃ｄＳ８の
フィールドは使用せず（０にする）、ＳＳで指定された
サイズ（１６，３２，６４ビツト）のデータが＃ｄＳ８
の直後に続く。 ［ＳＣＢのオペレーション］ ｘｒｅｇ　−５ｔｅｐ　＝＝＞　ｘｒｅｇ／＊オーバー
フローの場合は下 位ビットのみ有効ネ／ ｉｆ　（ｘｒｅｇ≧１１ｍ１ｔ）　ｔｈｅｎ　ＰＣ＋　
＃ｄＳ８　＝＝＞ＰＣｅｎｄｉｆ ｎｅｗｐｃが奇数であった場合には、ジャンプ先が奇数
アドレスになるため、奇数アドレスジャンプ例外（ＯＡ
ＪＥ）となる。本発明装置では、終了条件満足のためジ
ャンプしなかった時も、奇数アドレスジャンプ例外（Ｏ
ＡＪＥ）を発生する。 ［詳細仕様調整中］ Ａｃｅ、ＳＣＢ命令でＳＳ≠００の時には、＃ｄＳ８の
フィールドは使用しない。この時、もし＃ｄＳ８のフィ
ールドが０になっていなくても、単に無視される。ただ
し、マニュアル上は、＃ｄＳ８のフィールドには常に０
を入れるようにしておく。 本発明装置ではこの命令に刻して、動的ブランチ予測処
理をする。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌゝのとき ・ＸＸ＝’ｌｌ’のとき φＳＳ＝’ｌｌ’のとき ・Ｐ＝’ｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＲｘが＠−５Ｐのとき ・奇数アドレスジャンプ例外 ・奇数アドレスにジャンプしたとき 【ニモニック】 ＥＮＴＥＲ１ｏｃａｌ、ｒｅｇｌｉｓｔ【命令の機能】 ｃｒｅａｔｅ　ｎｅｗ　５ｔａｃｋ　ｆｒａｍｅスタッ
クフレームの形成、高級言語用サブルーチンジャンプ 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２１６図に
示す。 【フラグ変化】 第２１７図に示す。 【解説】 高級言語用のスタックフレー１１を形成する。 ＥＮＴＥＲのＩ　ｏｃａ　Ｉは符号付きとして扱われ、
Ｉ　ｏｃａｌのサイズが小さい場合には、Ｉ　ｏｃａ　
Ｉの値が符号拡張される。Ｉ　ｏｃａ　Ｉが負の場合は
意味がないスタックフレームが形成されるが、特にチエ
ツクは行なわず、オペレーションに書かれている通りの
動作を行なう。この点は、ＡｃＢ、　ＳＣＢの５ｔｅｐ
と同じである。 オペレーション： ＦＰ　−＞　↓ＴＯ５ ＳＰ　−＞　ＦＰ ＳＰ　−１ｏｃａｌ　−＞　ＳＰ ｒｅｇｉｓｔｅｒｓ（ｍａｓｋ）　−＞　　↓ＴＯ５高
級言語用のスタックフレームの詳細は、付録を参照のこ
と。 退避するレジスタのビットマツプ指定ＬｎＸＬは、第２
１８図のように行なう。 ＬｎＸＬは、ＥａＲの拡張部よりも後に置かれる。 ＥＮＴＥＲのｒｅｇｌｉｓｔでｂｉｔＯ，ｂｉｔｌ（Ｓ
Ｐ、ＦＰ）を指定した場合には、単にその指定が無視さ
れるものとする。ｂｉｔｏ、ｂｉｔｌが”１″であって
も、ＳＰ　、　ＦＰは転送されない。これを不正オペラ
ンド例外（１０Ｅ）としないのは、インプリメントの負
担が大きく、実効速度に影響が出るためである。ただし
、チエツクが行なわれていなくても、ＦＰ、ＳＰのビッ
トには必ず′０′を入れてもらうように、マニュアル等
で指導する必要がある。 ＦＰ、ＳＰのアライメントに関しては特にチエツクしな
い。ＦＰ、ＳＰが４の倍数でない場合にも、オペレーシ
ョンに書かれた通りの実行が行なわれる。 ＥＮＴＥＲ：Ｇの１ｏｃａｌオペランドがメモリ上にあ
り、それがＥＮＴＥＲ命令の実行に伴って形成されるス
タックフレーム領域と重なっていた場合には、命令再実
行がきわめて難しくなる。そこで、ＥＮＴＥＲ：Ｇ、Ｊ
ＲＮＧ：Ｇ、　および対称性からＥＸＩＴ［１：Ｇ命令
では、メモリアクセスを伴うアドレッシングモード、つ
まりレジスタ直接Ｒｎとイミディエート以外のアドレッ
シングモードは、すべて禁止している。この命令のオペ
ランドとして動的な値を設定したい場合には、テンポラ
リレジスタを一つ用意し、レジスタ直接Ｒｎのモードを
利用するということになる。 Ｉ　ｏｃａ　ＩとしてＦＰ、ＳＰを指定した場合の動作
は、インプリメント依存である。 【プログラム例外］ ・予約命令例外 ・Ｘ＝’ｌ’のとき ・＋＝９０′のとき ・−＝′１′のとき −ｐ＝’ｔ’のとき ＳＳ＝’ｌｌ’のとき ・ＥａＲｌＭが＃ｉｍｍ−ｄａｔａ、Ｒｎ以外のとき【
ニモニック】 ＥＸＩＴＤ　　　ｒｅｇｌｉｓｔ、ａｄｊｓｐ【命令の
機能】 ｅｘｉｔ　ａｎｄ　ｄｅａｌｌｏｃａｔｅ　ｐａｒａｍ
ｅｔｅｒｓ高級言語用サブルーチンリターンとパラメー
タ解放 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２１９図に
示す。 【フラグ変化】 第２２０図に示す。 【解説】 高級言語用のスタックフレーム解放とレジスタの復帰を
行ない、サブルーチンから戻る。 その後ａｄｊｓｐをＳＰに加え、スタック上に残ってい
たサブルーチンのパラメータを捨てる。 ＥＸＩＴＤのａｄｊｓｐは符号付きとして扱われ、ａｄ
ｊｓｐのサイズが小さい場合には、ａｄｊｓｐの値が符
号拡張される。ａｄｊｓｐが負の場合は意味のない動作
をするが、特にチエツクは行なわず、オペレーションに
書かれている通りに実行を行なう。この点は、Ａｃｅ　
、　ＳＣＢの５ｔｅｐと同じである。 オペレーション： ａｄｊｓｐ　＝＝）　ｔｒｒＩｐ ↑ＴＯ５＝＝＞　ｒｅ８ｉｓｔｅｒｓ（＋ｎａｓｋ）Ｆ
Ｐ　＝＝＞　ＳＰ ↑ＴＯ５＝＝＞　ＦＰ ↑ＴＯ５＝＝＞　Ｐｃ ５ｐ　＋　ａｃｌｊｓｐ　＝＝＞　ＳＰ高級言語用のス
タックフレームの詳細は、付録を参照のこと。 復帰するレジスタのビットマツプ指定ＬｘＸＬは、第２
２１図のように行なう。 ＬｘＸＬは、ＥａＲの拡張部よりも後に置かれる。 ＥＸ　Ｉ　ＴＤのｒｅｇｌｉｓｔでｂｉｔ１４．ｂｉｔ
１５（ＳＰ、ＦＰ）を指定した場合には、単にその指定
が無視されるものとする。ｂｉｔ１４．ｂｉｔ１５が”
ｌ”であっても、ＳＰ、ＦＰは転送されない。これを不
正オペランド例外（ＩＯＥ）としないのは、インプリメ
ントの負担が大きく、実効速度に影響が出るためである
。 ただし、チエツクが行なわれていなくても、ＦＰ、ＳＰ
のビットには必ず′０′を入れてもらうように、マニュ
アル等で指導する必要がある。 ＦＰ、ＳＰのアライメントに関しては特にチエツクしな
い。ＦＰ、ＳＰが４の倍数でない場合にも、オペレーシ
ョンに書かれた通りの実行が行なわれる。 ＥＸＩＴＤで、スタックから復帰されたリターンアドレ
スが奇数であった場合には、ジャンプ先が奇数アドレス
になるため、奇数アドレスジャンプ例外（ＯＡＪＥ）と
なる。 ＥＸＩＴＤのオペランドａｄｊｓｐ／ＥａＲ１Ｍでは、
メモリアクセスを伴うアドレッシングモード、つまりレ
ジスタ直接Ｒｎとイミディエート以外のアドレッシング
モードは、すべて禁止している。 この命令のオペランドとして動的な値を設定したい場合
には、テンポラリレジスタを一つ用意し、レジスタ直接
Ｒｎのモードを利用するということになる。 ａｄｊｓｐにレジスタ直接Ｒｎのモードを利用し、ｒｅ
ｇｌｉｓｔに同じレジスタＲｎが含まれていた場合には
、ａｄｊｓｐとして、レジスタ復帰前の値を使用する。 つまり、スタック中に退避されていたＥＸ　Ｉ　ＴＯ命
令実行後のレジスタ値ではなく、ＥＸＩＴＤ命令実行前
のレジスタ値がａｄｊｓｐとなる。 ａｄｊｓｐとしてＦＰ、ＳＰを指定した場合の動作は、
インプリメント依存である。 【プログラム例外】 ・予約命令例外 ・Ｘ＝’ｌ’のとき ・＋＝′０′のとき ・−＝９１′のとき ・Ｐ＝’ｌ’のとき ＳＳ＝’ｌｌ’のとき φＥａＲ１Ｍが＃ｉｍｍ−ｄａｔａ、Ｒｎ以外のとき【
ニモニック】 ＲＴＳ 【命令の機能】 ｒｅｔｕｒｎ　ｆｒｏｍ　５ｕｂｒｏｕｔｉｎｅサブル
ーチンからのリターン 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２２２図に
示す。 【フラグ変化】 第２２３図に示す。 【解説】 サブルーチンからのリターンを行なう。 オペレーション： ↑ＴＯ５−＞　ＰＣ ＲＴＳて、スタックから復帰されたリターンアドレスが
奇数であった場合に゛は、ジャンプ先が奇数アドレスに
なるため、奇数アドレスジャンプ例外（ＯＡＪ　Ｅ）と
なる。 【プログラム例外】 ・予約命令例外 ・ｐ＝’ｔ’のとき ・奇数アドレスジャンプ例外 ・リターンアドレスが奇数であったとき【ニモニック】 ＣＩＰ 【命令の機能】 ｎｏ　ｏｐｅｒａｔｉｏｎ ノーオペレーション 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２２４図に
示す。 【フラグ変化】 第２２５図に示す。 【解説】 何もしない。 【プログラム例外】 ・予約命令例外 ・−＝′１′のとき 【ニモニック】 【命令の機能】 ｐｕｒｇｅ　１ｎｓｔｒｕｃｔｉｏｎ　ｂｕｆｆｅｒ命
令キャッシュやバイブラインの整合性をとる 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２２６図に
示す。 【フラグ変化】 第２２７図に示す。 【解説】 命令パイプライン、命令キュー、命令キャッシュなど、
命令実行の高速化のためのバッファ類をすべてパージし
、メモリ上に置かれた命令列とプロセッサの内部状態と
の整合性を保証する。この命令は、これから実行すべき
命令コードが、以前（リセット時あるいは前回のＰＩＢ
命令実行時）から変更されている可能性があるというこ
とを、プロセッサに通知するために使用する。 本発明装置では、パイプラインや命令キュー、命令キャ
ッシュの制御を簡単化するため、プログラムにより命令
コードを書き変えることは許されていない。 つまり、自分自信で嘗き換えを行なった命令コードをそ
のまま実行しようとしても、動作が保証されない。とこ
ろが、Ｏ５の行なう処理をマクロ的に見ると、プログラ
ムをロードしてからそれを実行するという流れがある。 つまり、広い範囲で見るとＯ５のプログラムにより命令
コードを書き変えていることになる。 また、特殊な用途では、プログラムによって生成した命
令列を実行することもある。 この命令の目的は、そのような場合でも正しい命令の実
行ができるようにすることである。 すなわち、書き換えのあった命令コードに入る前にこの
命令を実行しておけば、新しい命令コードが正しく実行
されることが保証される。インプリメント上は、この命
令によってパイプライン、命令キュー、命令キャッシュ
のパージを行なうことになる。 ただし、バイブラインやキャッシュのメカニズムがメモ
リの書き換えに対するバスモニタリング機構を持ってお
り、メモリとの整合性がハードウェアで常に保証されて
いれば、必ずしもＰＩＢ命令でパージを行なう必要はな
い。 この場合、ＰＩＢ命令はＮＯＰ命令として実行される。 いずれにしても、この命令を実行した後に、パイプライ
ンや命令キャッシュとメモリとの整合性が保証されてい
れば良いのである。 ＭＭＵを用いて多重論理空間を実現している場合には、
ＰＩＢ命令を実行した論理空間に対してのみ書き変えた
命令コードの実行が保証される。 例えば、 ｃｏｎｔｅｘｔ−Ａの命令コードを書き換えＴＣＴＸ ＬＤＣＴＸ　ｃｏｎｔｅｘｊＢ ｃｏｎｔｅｘｊＢの命令コードを書き換えＩＢ といった命令列を実行した場合、ｃｏｎｔｅｘｊＢでは
変更された命令コードを実行しても動作が保証されるが
、次にＬＤＣＴＸ　ｃｏｎｔｅｘｊＡを実行した後でも
、ｃｏｎｔｅｘｔＪの変更された命令コードの実行に対
しては動作が保証されない。ｃｏｎｔｅｘｊＡの命令実
行を保証するためには、ｃｏｎｔｅｘｊＡのコンテキス
トにおいて、もう−度ＰＩＢ命令を実行する必要がある
。これは、命令キャッシュにＬＳＩＤが導入された場合
に、ＰＩＢ命令では、ＬＳＩＤの一致する命令キャッシ
ュエントリをパージするだけで済ませたいからである。 ＰＩＢ命令以外の命令では、いかなるジャンプ命令やＯ
５関連命令（ＬＤＣＴＸ、ＲＥＩＴ、ＲＲＮＧ、ＴＲＡ
Ｐ、ＥＩＴ起動など）を実行した後でも、命令コード書
き換え部分のプログラムの動作は保証されない。 これは、命令キャッシュのパージをできるだけ減らすた
めである。したがって、Ｏ５がロードしたプログラムを
最初に実行する時には、新しいコンテキストに入ってか
ら（例えばＬＤＣＴＸ　−ＲＥ　ＩＴ（７）間で）、必
ずＰＩＢヲ実行する必要がある。 この命令のニモニックＰＩＢ（Ｐｕｒｇｅ　１ｎｓｔｒ
ｕｃｔｉ。 ｎ　Ｂｕｆｆｅｒ）の’Ｂｕｆｆｅｒ’は、キャッシュ
やパイプラインなどを総括的に含めた意味で用いること
ばであり、ＰＴＬＢのｊＢ？のＢｕｆｆｅｒに同じ用例
がある。ＰＩＢというニモニックも、ＰＴＬＢとの連想
から作られたものである。 この命令は特権命令ではない。ユーザプログラムからも
使用できる。　　　゛ ［命令コードの整合性についてコ ＰＩＢ命令の動作を正確に説明するため、　「命令コー
ドの整合性」という状態を以下のように定義する。 「命令コードの整合性」とは、各論理空間の各論理アド
レスについて、別々に定義される状態である。例えば、
論理空間ＡではＨ’　００００００００〜Ｈ’０ＯＯｆ
ｆｆｆｆについて「命令コードの整合性」が保証され、
論理空間ＢではｌＩ’ｏｏｏ１００００〜Ｈ’０００３
ｆｆｆｆについて「命令コードの整合性」が保証されて
いる、といった使い方をする。「命令コードの整合性」
が保証されている領域の命令を実行した場合にのみ、正
しい命令動作をする（　ｅｘｅｃｕ　ｔｅのアクセス権
チエツクを含む）ことが保証される。一般には、　「命
令コードの整合性」の保証されている領域が命令コード
領域であり、データ領域では「命令コードの整合性」が
保証されていない。 ・「命令コードの整合性」が保証されるようになるのは
、次の場合である。 一リセット時 物理空間（＝論理空間）の全領域で「命令コードの整合
性」が得られる。 −ＰｉＢ命令実行時 ＰＩＢ命令を実行した論理空間の全領域で「命令コード
の整合性」が得られる。ＡＴ＝００の場合は、リセット
時と同様、物理空間（＝論理空間）の全領域で「命令コ
ードの整合性」が得られる。 ・「命令コードの整合性」が失われるようになるのは、
次の場合である。 −メモリ書き換え時 メモリ内容を書き変えた場合、書き変えた領域の「命令
コードの整合性」は失われる。これは、論理アドレスに
よるメモリアクセスの場合も、物理アドレスによるメモ
リアクセスの場合（ＡＴ＝ＯＯやＬＤＰ命令など）も同
様である。 −ＡＴＥ更新時 ＡＴＥを更新した場合、そのＡＴＥによりアドレス変換
される領域の「命令コードの整合性」は失われる。した
がって、例えば、ＬＤＡＴＥでＡＴＥ中の保護ビットを
変更した場合にも、その後ＰＩＢ命令を実行しなければ
保護情報のチエツクが正しく行なわれないことになる。 　（これは、命令キャッシュと保護情報のチエツクに間
するインプリメントを軽くするために有効であろう） 以上の点に該当しない一般の命令実行ではＢＲＡ、ＪＭ
Ｐ、ＪＲＮＧ、ＲＲＮＧ、ＴＲＡＰ、ＲＥＩＴ、ＬＤＣ
ＴＸ、ＥＩＴ起動などを含めて、「命令コード整合性の
状態」は変化しない。 １２−１３．　　マル・°ロセ・・　　の、Δ【ニモニ
ック】 ＢＳＥＴＩ　　　ｏｆｆｓｅｔ、ｂａｓｅ【命令の機能
】 −ｂｉｔ　−＞　Ｚ−ｆｌａ３．１−＞　ｂｉｔ　（ｉ
ｎｔｅｒｌｏｃｋｅｄ）ビットのセット（バスをロック
） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２２８図に
示す。 【フラグ変化】 第２２９図に示す。 【解説】 指定されたビットの値を反転したものをｊｆｌａｇにコ
ピーし、その後そのビットを１にセットする。この２つ
の操作はバスをロックして行なわれ、不可分の操作にな
る。したがって、マルチプロセッサ間の同期をとるため
にこの命令が使用できる。 ＳｈＭｆｑｉ、ＥａＭｆｉで指定されるアドレッシング
モードでは、レジスタ直接モードＲｎ、　＠−５Ｐ、ｆ
ＡｓＰ＋、＃ｉｍｍ−ｄａｔａのモードは使用できない
。 アセンブラ表記では、メモリアクセスのサイズをｂａｓ
ｅＯサイズとして指定す′る。ＢＳＥＴＩ：Ｑでは、メ
モリアクセスのサイズは８ビツトに固定されており、サ
イズは′Ｂゝのみを書くことができる。また、ＢＳＥＴ
Ｉ　：Ｇ、ＢＳＥＴＩ　：Ｅでのアクセスサイズ（ｂａ
ｓｅのサイズ）　、Ｈ，、Ｗの指定は、ＢＳＥＴ、ＢＣ
ＬＲと同じ（＜＜Ｌ２＞＞とする。 ＜＜Ｌ２＞＞仕様でアクセスサイズ、＋１．、Ｗを指定
したのに、ｂａｓｅがアライメントのとれていないアド
レスであった場合には、メモリアクセスの範囲がインプ
リメント依存となる。これは、ビット操作命令と同様で
ある。この時、インプリメントによって、アライメント
のとれていないワードやハーフワードのアクセスが行な
われる場合には、バスをロックしたまま複数のバスサイ
クルを実行する。これはＣ５Ｉ命令と同様である。 本発明装置ではく＜Ｌ２りとなっているハーフワード、
ワード単位のアクセスのインプリメントな行なう。また
ｂａｓｅとしてアライメントのとれていないアドレスを
指定した場合にも、アライメントのとれたハーフワード
、ワード単位でアクセスを行なう。 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＢＢ＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭｆｉ、ＳｈＭｆｑｉがＲｎ、＃ｉｍｍ−ｄａｔ
ａ、＠ＳＰ＋、＠−５Ｐのとき 【ニモニック】 ＢＣＬＲＩ　　　ｏｆｆｓｅｔ、ｂａｓｅ【命令の機能
】 −ｂｉｔ　−＞　Ｚ−ｆｌａ３．０−＞　ｂｉｔ　（ｉ
ｎｔｅｒｌｏｃｋｅｄ）ビットのクリア（バスをロック
） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２３０図に
示す。 【フラグ変化】 第２３１図に示す。 【解説】 指定されたビットの値を反転したものをｊｆｌａｇにコ
ピーし、その後そのビットを０にセットする。この２つ
の操作はバスをロックして行なわれ、不可分の操作にな
る。したがって、マルチプロセッサ間の同期をとるため
にこの命令が使用できる。 ＥａＭｆｉで指定されるアドレッシングモードでは、レ
ジスタ直接モードＲｎ、　＠−５Ｐ、＠ＳＰ＋、＃ｉｍ
ｍ−ｄａｔａのモードは使用できない。 アセンブラ表記では、メモリアクセスのサイズをｂａｓ
ｅＯサイズとして指定する。ＢＣＬＲＩ：Ｇ。 ＢＣＬＲＩ：Ｅでのアクセスサイズ（ｂａｓｅのサイズ
）、■９．−の指定は、ＢＳＥＴ、　ＢＣＬＲと同じ（
＜＜Ｌ２＞＞とする。 ＜＜Ｌ２＞＞仕様でアクセスサイズ、１１．、Ｗを指定
したのに、ｂａｓｅがアライメントのとれていないアド
レスであった場合には、メモリアクセスの範囲がインプ
リメント依存となる。これは、ビット操作命令と同様で
ある。この時、インプリメントによって、アライメント
のとれていないワードやハーフワードのアクセスが行な
われる場合には、バスをロックしたまま複数のバスサイ
クルを実行する。これはＣ５Ｉ命令と同様である。 本発明装置では＜＜Ｌ２＞＞となっているハーフワード
、ワード単位のアクセスのインプリメントを行なう。ま
たｂａｓｅとしてアライメントのとれていないアドレス
を指定した場合にも、アライメントのとれたハーフワー
ド、ワード単位でアクセスを行なう。 【プログラム例外］ ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＢＢ＝’ｌｌ’のとき ◆ＥａＲが＠−５Ｐのとき ・ＥａＭｆｉがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、
＠−５Ｐのとき【ニモニック】 Ｃ５Ｉ　　　ｃｏｍｐ、ｕｐｄａｔｅ、ｄｅｓｔ【命令
の機能】 ｃｏｍｐａｒｅ　ａｎｄ　５ｔｏｒｅ　（ｉｎｔｅｒｌ
ｏｃｋｅｄ）比較とストア（バスをロック） 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２３２図に
示す。 【フラグ変化】 第２３３図に示す。 【解説】 ｄｅｓｔの値が以前の値（ｃｏｍｐにより指定）と同じ
であれば、内容を更新する命令である。 この命令は、簡単な構造のデータをマルチプロセッサか
ら更新していく場合に利用できる。 Ｃ５１命令を実行した結果、ｄｅｓｔの値が以前の値と
異なっていることがわかった場合、それは他のプロセッ
サがデータ内容を書き替えたことを意味している。した
がって、Ｃ５Ｉ命令によってｄｅｓｔの値の食い違いを
発見したプロセッサは、新しいｄｅｓｔの値をもとにし
て、そのデータ内容の更新をやり直さなければならない
。 このような方法をとることにより、マルチプロセッサの
下でデータの一貫性を保つことができる。 ＣＣＳ＋のオペレーション］ ｕｐｄａｔｅ　＝＝＞　ｔｍｐ ／零以下の動作はバスをロックして行なわれる＊／ ｉｆ　（ｄｅｓｔ　＝　ｃａｍｐ） ｈｅｎ ｔｍｐ　＝＝＞　ｄｅｓｔ １　”：＞　ＺＪ！ａｇ １ｓｅ ｄｅｓｔ　＝＝＞　ｃｏｍｐ Ｏ”＞　Ｚｊｌａｇ ビットパターン上の制約から、ＣＳＩでは、比較が成功
しなくてもｕｐｄａｔｅの読みたしが行なわれる。また
、Ｃ５Ｉ命令でのｄｅｓｔのアクセス権は、常にｒｅａ
ｄ、ｗｒｉｔｅとも必要であるものとする。 すなわちＣ５１命令で比較が失敗し、ｄｅｓｔに対して
書き込みが起らない場合でも、ｄｅｓｔに対してシｒｉ
ｔｅアクセス権がないとアドレス変換例外（ＡＴＲＥ）
になる。 ＲＭＣ、ＥａＭ　ｉ　ＲＯサイズはＲＲで指定される。 ＥａＭ　ｔ　Ｒで指定されるアドレッシングモードでは
、ｅ−ＳＰ、＠ＳＰ＋、Ｒｎ、＃　ｉｍｍ−ｄａｔａの
モードは性用できない。 Ｃ５Ｉ命令で、サイズ、Ｈ，、Ｗを指定し、アライメン
トの取れていないアドレスをオペランドとした場合には
、バスをロックしたまま複数のバスサイクルを実行する
。この場合、ｒｅａｄ　。 ｗｒｉｔｅのそれぞれが２回ずつのメモリアクセスに分
かれるので、命令全体では、バスをロックしながらｒｅ
ａｄ、ｒｅａｄ、ｗｒｉｔｅ、ｗｒｉｔｅの４回のメモ
リアクセスを行なうことになる。 なお、Ｃ５Ｉ以外の一般命令で、アライメントの取れて
いないアドレスに対してメモリアクセスを行なった場合
には、バスはロックされない。したがって、例えば、 ｖａｒｌ　　ＥＱＵ　　Ｈ’０００００００６；アライ
メントの取れていな いアドレス とした場合に、プロセッサＡから ＮＯＶ、Ｗ　　＃ｔｌ’　１２３４５６７８．＠ｖａｒ
ｌを実行し、プロセッサＢから ＭＯＶ、Ｗ　　＃ｌＩ’８７６５４３２１．＠ｖａｒｌ
を実行すると、メモリ書き込みのタイミングによっては
、 Ｈ’　０００００００６〜？　　＝）Ｉ’８７６５Ｈ’
　０００００００８〜９　　＝Ｈ’５６７８となって、
プロセッサＡのＭＯＶ命令が先に実行された場合ともプ
ロセッサＢのＮＯＶ命令が先に実行された場合とも異な
る結果になる可能性がある。 マルチプロセッサ間の共有変数に対しては、通常データ
の書き込みだけではなくデータ更新（ｒｅａｄ−ｍｏｄ
ｉｆｙ−ｗｒｉｔｅ）を行なうのが普通なので、必然的
にＣ５Ｉ命令を使うことになり、以上のような問題は発
生しない。しかし、マルチプロセッサからＣ５Ｉ以外の
命令でアライメントのとれていない変数をアクセスする
場合には、以上のような問題が生じることがあるので、
注意しておく必要がある。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＭｉＲがＲｎ、ｌｉｍｍ−ｄａｔａ、＠ＳＩ’＋
、＠−５Ｐのとき１２−１４．ｊ　ノ　′　　　　　ｔ
ｌ、　　　　　　　　　　。　　　　ノ　。　Δ本発明
装置では、メインプロセッサの制御レジスタ群が、コプ
ロセッサの制御レジスタ群やチップバス上の高速メモリ
などとともに一つのアドレス空間を作ることができるよ
うになっており、これを制御空間と呼ぶ。制御空間の考
え方は、現在側チップとなっているコプロセッサやコン
テキスト退避用の高速メモリが、将来メインプロセッサ
に内蔵された場合に、特に有効になる考え方である。制
御レジスタ操作命令は、制御空間に対してアクセスを行
なうための命令である。 なお、ＬＤＣ，ＳＴＣなどの汎用的な制御空間操作命令
は特権命令となっているため、ユーザが制御空間の一部
であるＰＳＢ、　ＰＳＭを操作するためには、ｌ、ＤＰ
ＳＢ、　　５ＴＰＳＢ、　　ＬＤＰＳＭ、　　ＳＴＩ’
ＳＭ命令を使用する。 本発明装置はアドレス変換機構を持たない。 よフて、論理空間アドレスと物理空間アドレスがつねに
等しいため物理空間操作命令の機能は論理空間を操作す
る他の命令に吸収されてしまう。しかし、アドレス変換
機構を持ち、論理空間と物理空間を区別して扱う本発明
装置とのソフトウェア互換性を重視し、本発明装置では
物理空間操作命令をサポートする。 【ニモニック】 ＬＤＣｓｒｃ、ｄｅｓｔ 【命令の機能】 １ｏａｄ　ｃｏｎｔｒｏｌ　５ｐａｃｅ　ｏｒ　ｒｅｇ
ｉｓｔｅｒ制御空間へのロード 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２３４図に
示す。 【フラグ変化】 第２３５図に示す。 【解説】 ｓｒｃの値を制御空間のｄｅｓｔに転送する。５ｒｃＯ
サイズがｄｅｓｔより小さいときは、符号拡張される。 ｄｅｓｔ／ＥａＷχでは、レジスタ直接モードＲｎの指
定、＠−５Ｐの指定はできない。 この命令は特権命令である。ｒ　ｉ　ｎｇＯ以外から実
行された場合には、特権命令違反例外（ＲＩＶＥ）とな
る。 本発明装置では制御空間に対する。Ｂ、、＋１のアクセ
ス機能はサポートしない。制御空間とじてはＣＰＵ内の
制御レジスタのみをインプリメントする。 また、ＵＡＴＢ、５ＡＴＢを実装していないためＬＤＣ
によりＵＡＴＢ、５ＡＴＢを変更することはできない。 しＤＡＴＥ、　　５ＴＡＴＥ、　　ＬＤＰ、　　ＳＴＰ
、　　ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間
を参照するオペランドにおいて、付加モードによりメモ
リの間接参照が起こった場合には、特殊空間の方ではな
く論理空間（ＬＳ）の方を参照する。また、スタックポ
インタＳＰの参照があった場合には、ＰＲＮＧではなく
現在リングＲＮＧのスタックが参照される。 特殊空間のアドレスという意味を持つのは、最終的に得
られた実効アドレスのみである。 制御空間に対する。Ｂ、、Ｈのアクセス機能が全くない
プロセッサにおいて、制御空間のオペランドのサイズと
して、Ｂ、、Ｈを指定した場合には、予約命令例外（Ｒ
ＩＥ）となる。 未実装の制御レジスタ、または制御レジスタのないアド
レスをＬＤＣで指定した場合には、予約機能例外（ＲＦ
Ｅ）となる。＜＜シｖ＞＞の領域についても同様である
。 制御空間で利用できるアドレスに何らかの制限のあるプ
ロセッサの場合、それに違反した場合には予約機能例外
（ＲＦＣ）とする。例えば、制御レジスタのアドレスを
４の倍数に限るといった制限はこれに含まれる。コンテ
キスト退避用の高速メモリを内蔵したプロセッサであれ
ば、制御レジスタ部分のアドレスのみが４の倍数に制限
され、高速メモリ部分のアドレスは自由になるというケ
ースが考えられるが、この場合にも、違反すると予約機
能例外（ＲＦＥ）になる。また、一部のアドレスについ
てのみ、Ｂ、、）ｌの指定が可能なプロセッサにおいて
１、Ｂ、、Ｈのアクセスができないアドレスを指定した
場合にも、予約命令例外（ＲＩＥ）ではなく予約機能例
外（ＲＦＥ）となる。これは、命令ビットパターン（サ
イズ指定を含む）のみでエラーと判定できるものを予約
命令例外（ＲＩＥ）とし、アドレスやオペランド値によ
ってエラーかどうかの状態が変化するものは予約機能例
外（ＲＦＣ）とする、という考え方に基づいたものであ
る。 制御空間のアドレスがチップ外くコプロセッサのアドレ
スなど）になり、インプリメントの制約によってその領
域がアクセスできなくなっている場合にも、予約機能例
外（ＲＦＥ）が発生する。ＬＤＣ、ＳＴＣでは、制御空
間のアドレスがコプロセッサのアドレスになった場合で
も、コプロセッサ命令例外（ＣＩＥ）は発生しない。コ
プロセッサ命令例外（ＣＩ　Ｅ）が発生するのは、コプ
ロセッサ用の命令を実行した場合に限られる。 ＬＤＣて、制御レジスタの２−１．′＋９で表現される
ｒｅｓｅｒｖｅｄのビットに異なる値を書き込もうとし
た場合や、あるフィールドに対してｒｅｓｅｒｖｅｄの
値を書き込もうとした場合には、予約機能例外（ＲＦＣ
）になる。ｐｓ−のＳＭＲＮＧのフィールドに’００１
’などのｒｅｓｅｒｖｅｄの値を書き込んだ場合も、こ
れに含まれる。一方、Ｉ＝ｔ、４１で表現されているｒ
ｅｓｅ　ｒｖｅｄのビットに異なる値を書き込んだ場合
には、単に無視される。ただし、ユーザ向けのマニュア
ルでは、′二′に対して必ず′θ′を書き込んでもらう
ように注意しなければならない。また、′＊′で表現さ
れているビットには、何を書き込んでも単に無視される
。 このビットは、ｔ＝ｊ％ｌＦとは異なり、今後仕様を拡
張した場合でも、性用されないことが保証されたビット
である。したがって、ＬＤＣを実行する前に、このビッ
トを１０′にマスクしておく必要はない。 ＬＤＣでＣＴＸＢＢを変更した場合には、メモリ上のＣ
ＴＸＢＢの内容と実際のチップ内のコンテキストとの整
合性がとれなくなるが、これはプログラマの責任で処理
する。ハードウェア的には、単にＣＴＸＢＢの変更のみ
を行なう。ＣＴＸＢＢの変更とコンテキストのロードを
両方行なう場合は、しＤＣＴＸを使用すればよい。 しＤＣ命令によってＵＡＴＢ　、　５ＡＴＢが変更され
る時は、それに伴ってＴＬＢや論理キャッシュのパージ
（ＰＳＴＬＢ／ＡＴに相当する処理）が自動的に行なわ
れる。ＬＳＩＤを実装したプロセッサの場合は、し５１
０制御レジスタにより指定される論理空間がパージの対
象となる。この場合、ＬＤＣ命令には、ＰＳＴＬＢ命令
のような／ＳＳ、／ＡＳのオプションは設けられていな
いが、これは次のような理由によフている。 ＰＴＬ８　、　ＰＳＴＬＢ命令によるＴＬＢのパージの
場合は、ＬＤＣＩ、ＵＡＴＢの場合とは異なり、他の論
理空間のキャッシュやＴＬＢもパージできるように、Ｌ
Ｓｌｏの機能に相当するパラメータを、別のレジスタ（
Ｒ１）によって指定している。この場合、しＳＩＤの制
御レジスタは使用しない。したがつて、そのパラメータ
を使用するかどうかを区別するために、／ＳＳ　、　／
Ａｓのオプションを切り換える必要がある。ところが、
ＬＤＣ＊、ＵＡＴＢの場合は、データの矛盾をなくする
ために、現在使用中の空間に対してキャッシュやＴＬＢ
のパージを行なうのであるから、ＬＳＩＣの制御レジス
タは本来の意味で働く。つまり、一般のメモリアクセス
と同様に、ＬＳＩＤ制御レジスタによって指定された論
理空間がパージの対象となる。ＬＳＩＤ未実装のプロセ
ッサでは、全論理空間（一つだけであるが）がパージの
対象となる。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｉ’のとき ・四：２１０′以外のとき ・ＥａＲが＠−５Ｐのとき ・ＥａＷ＄がＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠
−５Ｐのとき・特権命令達反例外 ・ｒｉｎｇｏ以外から実行されたとき ・予約機能例外 ・未実装の制御レジスタをアクセスしたとき ・制御レジスタの特定フィールドに対してｒｅｓｅ　ｒ
ｖｅｄの値を書き込もうとしたとき（＝、＃、ネは除く
） ・ＥａＷ２：のアドレスのワードアラインメントがとれ
ていないとき 【ニモニック】 ＳＴＣｓｒｃ、ｃｈｅｓｔ 【命令の機能】 ５ｔｏｒｅ　ｃｏｎｔｒｏｌ　５ｐａｃｅ　ｏｒ　ｒｅ
ｇｉｓｔｅｒ制御空間からのストア 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２３６図に
示す。 【フラグ変化】 第２３７図に示す。 【解説】 制御空間にあるｓｒｃの値をｄｅｓｔに転送する。ＳＴ
Ｃでは、ｓｒｃとｄｅｓｔのサイズが共通に指定される
ため、異種サイズ間の転送は行なわれない。 この命令は特権命令である。ｒ　ｉ　ｎｇｏ以外から実
行された場合には、特権命令達反例外（ＰＩＶＥ）とな
る。 ｓｒｃ／ＥａＲχでは、レジスタ直接モードＲｎの指定
、イミディエー）　＃ｉｍｍ−ｄａｔａの指定、ｅＳＰ
＋の指定はでさない。 本発明装置では、制御空間に対する。Ｂ、、１１のアク
セス機能はサポートしない。制御空間についてはＣＰＵ
内の制御レジスタのみをインプリメントする。 ＬＤＡＴＥ、　　５ＴＡＴＥ、　　ＬＤＰ、　　ＳＴＰ
、　　ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間
を参照するオペランドにおいて、付加モードによりメモ
リの間接参照が起こった場合には、特殊空間の方ではな
く論理空間（ＬＳ）の方を参照する。また、スタックポ
インタＳＰの参照があった場合には、ＰＲＮＧではなく
現在リングＲＮＧのスタックが参照される。 特殊空間のアドレスという意味を持つのは、最終的に得
られた実効アドレスのみである。 制御空間に対する。Ｂ、、Ｈのアクセス機能が全くない
プロセッサにおいて、制御空間のオペランドのサイズと
して、Ｂ、、１１を指定した場合には、予約命令例外（
ＲＹＥ）となる。 未実装の制御レジスタ、または制御レジスタのないアド
レスをＳＴＣで指定した場合には、予約機能例外（ＲＦ
Ｅ）となる。＜＜ＬＶ＞＞の領域についても同様である
。 制御空間で利用できるアドレスに何らかの制限のあるプ
ロセッサの場合、それに違反した場合には予約機能例外
（ＲＦＥ）とする。例えば、制御レジスタのアドレスを
４の倍数に限るといった制限はこれに含まれる。コンテ
キスト退避用の高速メモリを内蔵したプロセッサであれ
ば、制御レジスタ部分のアドレスのみが４の倍数に制限
され、高速メモリ部分のアドレスは自由になるというケ
ースが考えられるが、この場合にも、違反すると予約機
能例外（ＲＦＥ）になる。また、一部のアドレスについ
てのみ、Ｂ、、）Ｉの指定が可能なプロセッサにおいて
１、Ｂ、、１（のアクセスができないアドレスを指定し
た場合にも、予約命令例外（ＲＩＥ）ではなく予約機能
例外（ＲＦＥ）となる。これは、命令ビットパターン（
サイズ指定を含む）のみでエラーと判定できるものを予
約命令例外（ＲＩＥ）とし、アドレスやオペランド値に
よってエラーかどうかの状態が変化するものは予約機能
例外（ＲＦＥ）とする、という考え方に基づいたもので
ある。 制御空間のアドレスがチップ外（コプロセッサのアドレ
スなど）になり、インプリメントの制約によフてその領
域がアクセスできなくなっている場合にも、予約機能例
外（ＲＦＥ）が発生する。ＬＤＣ、ＳＴＣでは、制御空
間のアドレスがコプロセッサのアドレスになった場合で
も、コプロセッサ命令例外（ＣＩＥ）は発生しない。コ
プロセッサ命令例外（ＣＩ　Ｅ）が発生するのは、コプ
ロセッサ用の命令を実行した場合に限られる。 ＳＴＣで、制御レジスタの′−２で表現されているビッ
トを読みだした場合には′θ′が、′＋１のビットを読
みだした場合にはｓｉｔが読み出される。 また、ｐ＝ｔ、ｅ＃ｅ、ｔｃのビットを読み出そうとし
た場合に得られる値は、不定である。インプリメントに
よって、９０′固定の場合、ｓＶ固定の場合、以前に書
き込んだ値がそのまま読み出される場合がある。将来の
拡張のため、′二ｔ、ｊｉｌｔ、ｊ零２のビットの値を
利用したプログラミングは行なわないように、ユーザ向
けのマニュアルに明記しなければならない。 【プログラム例外】 ・予約命令例外 ・四＝１０′以外のとき φＥａＲＸがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠
−５Ｐのとき番ＥａＷが＃ｉｍｍ−ｄａｔａ、＠ＳＰ十
のとき・特権命令違反例外 ・ｒ　ｉ　ｎｇＯ以外から実行されたとき・予約機能例
外 ・未実装の制御レジスタをアクセスしたとき ◆ＥａＲＸのアドレスのワードアラインメントがとれて
いないとき 【ニモニック】 ＬＤＰＳＢ　　　ｓｒｃ 【命令の機能】 １ｏａｄ　ＰＳＢ ＰＳＢへのロード 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２３８図に
示す。 【フラグ変化】 第２３９図に示す。 【解説】 ｓｒｃをＰＳＢに転送する。 ユーザのコル−チンなどで、ＰＳＢ、　ｒ’ｓＨの個々
のビットの意味とは関係なく退避や復帰を行なう場合を
除けば、ＰＳＭ　、　ＰＳＢでは、一部のフィールドの
みの書き換えをしたいということが多い。そのため、Ｌ
ＤＰＳＢ、ＬＤＰＳＭ命令のｓｒｃオペランドは１６ビ
ツト（ＥａＲｈ）となフており、上位バイトがマスク（
変更されるビットを０とする）、下位バイトが変更デー
タを表わすという仕様になっている。つまり、ｓｒｃを
ｓｒｃ　＝　［ＳＯ，Ｓｌ、、、Ｓ７．Ｓ８．Ｓ９．、
、Ｓ１５］とすると、 ［ＬＤＰＳＢのオペレーション］ （［：ＳＯ，Ｓｌ、　、　、５７］、ａｎｄ、ＰＳＢ）
、ｏｒ、（−［ＳＯ，Ｓｌ　、、　、Ｓ７］、ａｎｄ、
［Ｓ８．Ｓ９．、、Ｓ１５］）＝＝＞ＰＳＢただし′−
９はビット否定 となる。例えば、２“４の位置にあるＸＪＩａｇをセッ
トする命令は、 ＬＳＰＳＢ　　＃Ｈ’ｅｆｌＯ となる。 上位バイトで、変更されるビットの方を０、変更されな
い方を１としたのは、変更される方をデフォルトと考え
る方が自然だと判断したからである。８ビット全部を変
更する場合には、上位バイトをすべて一〇にして単なる
バイトデータを書けばよい。８ビット全部の変更は、最
初に述べたように、ユーザ側でＰＳＢ。 ＰＳＭの退避や復帰をする場合に必要である。 ＬＤＰＳＢ　、　ＬＤＰＳＭテ、ＰＳＢ　、　ＰＳＭノ
未使用フィールドの値を”！”にしようとした場合には
、予約機能例外（ＲＦＥ）が発生する。 【プログラム例外】 ・予約命令例外 寺ＥａＲｈが＠−５Ｐのとき 【ニモニック】 ＬＤＰＳＭ　　　ｓｒｃ 【命令め機能】 １ｏａｄ　　ＰＳＭ ＰＳＭへのロード 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２４０図に
示す。 【フラグ変化】 第２４１図に示す。 【解説】 ｓｒｃをＰＳＭに転送する。 ユーザのコル−チンなどで、ＰＳＢ　、　ＰＳＨの個々
のビットの意味とは関係なく退避や復帰を行なう場合を
除けば、ＰＳＭ　、　ＰＳＢでは、一部のフィールドの
みの書き換えをしたいということが多い。そのため、Ｌ
ＤＰＳＢ　、　ＬＤＰＳＭ命令のｓｒｃオペランドは１
６ビツト、（ＥａＲｈ）となっており、上位バイトがマ
スク（変更されるビットを０とする）、下位バイトが変
更データを表わすという仕様になっている。つまり、ｓ
ｒｃを ＳｒＣ＝［ＳＯ，Ｓ、１．、、Ｓ７．Ｓ８．Ｓ９．、．
５１５］とすると、 ［ＬＤＰＳＭのオペレーション］ （［５０，５１、、、Ｓ７］、ａｎｄ、ＰＳＭ）、ｏｒ
、（−［５０，Ｓｌ　、、　、Ｓ７］、ａｎｄ、［Ｓ８
．Ｓ９．　、．５１５］）−＝＞ＰＳＭただし′−９は
ビット否定 となる。 ＬＤＰＳＢ　、　ＬＤＰＳＭで、ＰＳＢ　、　ＰＳＭの
未使用フィールドの値を”１”にしようとした場合には
、予約機能例外（ＲＦＥ）が発生する。 【プログラム例外】 ・予約命令例外 ・ＥａＲｈが＠−５Ｐのとき 【ニモニック】 ５ＴＰＳＢ　　　ｄｅｓｔ 【命令の機能】 ５ｔｏｒｅ　ＰＳＢ ＰＳＢからのストア 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２４２図に
示す。 【フラグ変化】 第２４３図に示す。 【解説】 ＰＳＢをｄｅｓｔに転送する。上位８ビツトは必ずＯと
なる。 ｄｅｓｔが８ビツトではなく１６ビツトとなっており、
上位８ビツトが常にＯを返すようになっているのは、Ｌ
ＤＰＳＭ、ＬＤＰＳＢでそのままＰＳＭ　、　ＰＳＢの
復帰ができるように配慮したためである。 【プログラム例外】 ・予約命令例外 φＥａｃｈが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋のとき【ニ
モニック】 ＳＴＰＳＭ　　　ｄｅｓｔ 【命令の機能】 ５ｔｏｒｅ　ＰＳＭ ＰＳＭからのストア 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２４４図に
示す。 【フラグ変化】 第２４５図に示す。 【解説】 ＰＳＭをｄｅｓｔに転送する。上位８ビツトは必ず０と
なる。 ｄｅｓｔが８ビツトではなく１６ビツトとなっており、
上位８ビツトが常にＯを返すようになっているのは、Ｌ
ＤＰＳＭ、ＬＤｆ’ＳＢでそのままＰＳＭ、ＰＳＢの復
帰ができるように配慮したためである。 【プログラム例外】 ・予約命令例外 拳Ｅａ％Ｉｌｈがｌｔｉｍｍ−ｄａｔａ、＠ＳＰ十のと
き【ニモニック】 ＬＤＰ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 １ｏａｄ　ｐｈｙｓｉｃａｌ　５ｐａｃｅ物理空間物理
口−ド 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２４６図に
示す。 【フラグ変化】 第２４７図に示す。 【解説】 ｓｒｃの値を物理空間のｄｅｓｔに転送する。５ｒｃＯ
サイズがｄｅｓｔより小さいときは、符号拡張される。 本発明装置はアドレス変換機構を持たないので論理空間
アドレスと物理空間アドレスがつねに等しく、この命令
の機能はＭＯＶ命令に吸収されてしまう。しかし、アド
レス変換機構をもち論理空間と物理空間を区別して扱う
本発明装置とのソフトウェア互換性を取るためこの命令
をサポートする。 この命令は特権命令である。 ｄｅｓｔ／ＥａＷχでは、レジスタ直接モードＲｎの指
定、＠−５Ｐの指定はできない。 ＬＤＡＴＥ、　　５ＴＡＴＥ、　　ＬＯＰ、　　ＳＴＰ
、　　ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間
を参照するオペランドにおいて、付加モードによりメモ
リの間接参照が起こった場合には、特殊空間の方ではな
く論理空間（ＬＳ）の方を参照する。また、スタックポ
インタＳＰの参照があった場合には、ＰＲＮＧではなく
現在リングＲＮＧのスタックが参照される。 特殊空間のアドレスという意味を持つのは、最終的に得
られた実効アドレスのみである。 【プログラム例外】 ・予約命令例外 ・ＲＲ＝’ｌｌ’のとき ・ＷＷ＝’ｌｌ’のとき 赤ＥａＲが＠−５Ｐのとき ・ＥａＷ＄がＲｎ、ｌｔｉｍｍ−ｄａｔａ、＠ＳＰ＋、
＠−５Ｐのとき・特権命令違反例外 ・ｒ　ｉ　ｎ８ｏ以外から実行されたとき【ニモニック
】 ＳＴＰ　　　ｓｒｃ、ｄｅｓｔ 【命令の機能】 ５ｔｏｒｅ　ｐｈｙｓｉｃａｌ　５ｐａｃｅ物理空間か
らのストア 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２４８図に
示す。 【フラグ変化】 第２４９図に示す。 【解説】 物理空間にあるｓｒｃの値をｄｅｓｔに転送する。 ＳＴＰでは、ｓｒｃとｄｅｓｔのサイズが共通に指定さ
れるため、異種サイズ間の転送は行なわれない。 本発明装置はアドレス変換機構を持たないので論理空間
アドレスと物理空間アドレスがつねに等しく、この命令
の機能はＭＯＶ命令に吸収されてしまう。しかし、アド
レス変換機構を持ち論理空間と物理空間を区別して扱う
本発明装置とのソフトウェア互換性を取るためこの命令
をサボーＦする。 この命令は特権命令である。 ｓｒｃ／ＥａＲχでは、レジスタ直接モードＲｎの指定
、イミディエート　＃ｉｍｍ−ｄａｔａの指定、＠ｓｐ
＋の指定はできない。 ＬＤＡＴＥ、　　５ＴＡＴＥ、　　ＬＤＰ、　　ＳＴＰ
、　　ＬＤＣ，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間
を参照するオペランドにおいて、付加モードによりメモ
リの間接参照が起こった場合には、特殊空間の方ではな
く論理空間（ＬＳ）の方を参照する。また、スタックポ
インタＳＰの参照があった場合には、ＰＲＮＧではなく
現在リングＲＮＧのスタックが参照される。 特殊空間のアドレスという意味を持つのは、最終的に得
られた実効アドレスのみである。 【プログラム例外】 ・予約命令例外 ・讐讐＝’ｌｌ’のとき ・εａＲＸがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠
−５Ｐのとき・ＥａＷが＃ｉｍｒｎ−ｄａｔａ、＠ＳＰ
＋のとき・特権命令違反例外 ・ｒ　ｉ　ｎｇＯ以外から実行されたとき１２−　　５
．　　Ｏ３’ｆ合合 【ニモニック】 ＪＲＮＧ　　　ｖｅｃｔｏｒ　　（ｒ本発明装置」では
サポートしない） 【命令の機能】 ｊｕｍｐ　ｔｏ　ｎｅｗ　ｒｉｎｇ リング間コール 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２５０図に
示す。 【フラグ変化】 第２５１図に示す。 【解説】 リング間の遷移とジャンプ（リング間コール）を行なう
。この命令は、現在のリングよりも内側のリングレベル
にあるプログラムの呼び出しくシステムコールの呼び出
しを含む）を行なうために使用される。 外側のリングから内側のリングを保護するため、ＪＲＮ
Ｇでのジャンプ先は特定のアドレスに制限されている。 このアドレスを入れたテーブルをリング間遷移テーブル
ＪＲＮＧＶＴ　（ＪＲＮＧＶｅｃｔｏｒ　ｔａｂｌｅ）
と呼ぶ。Ｊ　ＲＮＧ命令では、ｖｅｃｔｏｒオペランド
がＪＲＮＧＶＴに対するインデクスとなる。ＪＲＮＧＶ
Ｔの一つのエントリを、ＪＲＮＧＶＴＥと呼ぶ。 ＪＲＮＧＶＴは、ｖｅｃｔｏｒに対するエントリを６５
５３５個持つテーブルであり、そのベースの論理アドレ
スがＪＲＮＧＶＢによって示される。ｖｅｃｔｏｒのサ
イズは１６ビツトとなっている。ＪＲＮＧＶＢは制御レ
ジスタの一つであり、次のような構成にな　−っている
。 −ＪＲＮＧＶＢ ＪＲＮＧＶＢは、第２５２図に示すようニＪＲＮＧ命令
のベクトルテーブルの先頭の論理アドレスを示す。テー
ブルのベース アドレスは、アラインメントのため、 下位の３ビツトがＯに固定される。 Ｅが０の時はＪＲＮＧは実行禁止であり、ＪＲＮＧを実
行するとリング遷移違反例外（ＲＴＶＥ）となる。この
時、ＪＲＮＧＶＢは意味を持たないので、Ｏ５はこのフ
ィールドを自由に使用して良い。 ２＝２のビットには′０２を入れておかなければならな
い。ただし、このビットが ０でなくても単に無視される。 Ｊ　ＲＮＧＶＴＥは８バイトであり、第２５３図のよう
な構成になっている。これは、内側のリングへ入るため
のゲートという意味合いをもったものである。 ・ＡＲの機能は、そのｖｅｃｔｏｒで示されるエントリ
のリング間コールが、最低でどのリングから発行可能で
あるかを示すものである。ＡＲで示されるリングよりも
現在のリングの方が外側の場合には、リング間コール（
システムコール）が許可されていないものと見なされ、
リング遷移違反例外（ＲＴＶＥ）となる。ＡＲは、その
意味から考えて、ＰＳνのＰＲＮＧの位置に相当するフ
ィールドを使う。これは、ＪＲＮＧＶＴ、　　ＥＩＴＶ
Ｔの各エントリが、基本的にはＰＳＶ＋ＰＣのサブセッ
トの形になっているという考え方に基づいたものである
。 ・ｖｘの機能は、Ｏ５とユーザプログラムとの間で３２
／６４ビツトのモードが異なっている場合に有効である
。 ・ＪＲＮＧＶＴＥの未使用フィールド（１＝ｔで示され
る）、および’ｖｘ’ビットには、′０′を入れておか
なければならない。ただし、実際には、これらのビット
がｊｌｊであったとしても、単に無視されるだけである
。これを予約機能例外（ＲＦＥ）としないのは、インプ
リメントの負担を考えたためである。［詳細仕様調整中
］・また、ＪＲＮＧＶＴＥのｖＰＣのフィールドは偶数
でなければならない。つまり、ｖＰＣのフィールドのＬ
ＳＢは１０′でなければならない。違反した場合には、
ＪＲＮＧ実行時に奇数アドレスジャンプ例外（ＯＡＪＥ
）が発生する。　［詳細仕様調整中コＪＲＮＧＶＢはＭ
ＳＢ＝０（７）時ＵＡＴＢ、　　ＭＳＢ＝１（７）時５
ＡＴＢ　ヲ使ってアドレス変換される。ＪＲＮＧＶＩ３
のアドレスを論理アドレスとしたのは、次のような利点
があるためである。 ■テーブルをコンテキスト毎に持つこ とが可能 ■テーブルの仮想化が可能である。す なわち、テーブル自体をページ　不在 にすることができる。 ■ＥＩＴであるＴＲＡＰＡとの性格の違いが、よりはフ
きすする。 ＪＲＮＧＶＢを論理アドレスと考えることにより、テー
ブルの仮想化が可能となる。ｒ本発明装置」では、ベク
トルが１６ビツト（６５５３６エントリ、　　５１２に
Ｂテーブルサイズ）で非常に多くなっており、しかもベ
クトルの上限を指定するレジスタが設けられていない。 しかし、ＪＲＮＧＶＢが論理アドレスとなっているため
、ＭＭＵ機能との組合わせが可能であり、必ずしもテー
ブル分の物理メモリを負担する必要はなくなっている。 ＪＲＮＧＶＴ部分のＳＴＥ　、　ＰＴＥを未使用領域に
しておけば、１６ビツト＝６５５３６工ントリ分のテー
ブルをすべて物理メモリで用意する必要はない。 ＪＲＮＧＶＴＥの読みだしは、論理アドレスを用いた一
般のメモリアクセスと同様に行なわれる。 したがって、ＪＲＮＧＶＴＥは、Ｊ　ＲＮＧを実行した
プロダラムのリングのアクセス権で読み出される。 ＪＲＮＧを実行したリングから、指定したベクトルのＪ
　ＲＮＧＶＴＥをｒｅａｄする権利がない時は、アドレ
ス変換例外（ＡＴＲＥ）のリング保護違反エラーになる
。また、指定したベクトルのＪＲＮＧＶＴＥが未使用領
域となフていた場合には、アドレス変換例外（ＡＴＲＥ
）の未使用領域参照エラーとなる。使用する側から見る
と、これらのエラーはリング遷移違反例外（ＲＴＶＥ）
と同じように扱われる方が望ましいのであるが、主とし
てインプリメントの都合により、上記のような仕様にな
っている。ＪＲＮＧＶＴＥの読み出しの際には、このほ
かページ不在例外（ＰＯＥ）、バスアクセス例外（ＢＡ
Ｅ）などの発生する可能性がある。 ＪＲＮＧ機能の導入により、ＪＲＮＧＶＴのための論理
空間を必ず５１２にＢ消費することになる。また、不当
なリング間コールを防ぐためには、ユーザプログラムを
実行する前に、Ｏ５がＪＲＮＧＶＴの領域のＳＴＥ、Ｐ
ＴＥのセットを行なっておく必要がある。そこで、リン
グ間コール機能を使用しない場合に、こういった処理が
全く不用になるように、リング間コール機能全体をディ
スエーブルにすることができるようになっている。この
指定には、ＪＲＮＧＶＢのＬＳＢのＥビットを使う。Ｊ
ＲＮＧＶＢのＥビットがＯの場合は、リング間コール機
能は使用できなくなり、ＪＲＮＧを実行した場合には無
条件にリング遷移違反例外（ＲＴＶＥ）となる。 結局、ＪＲＮＧが成功するには次の条件を満たさなけれ
ばならない。 一−−ＪＲＮＧＶＢのＥ＝１゜ Ｅ＝Ｏであれば、ＪＲＩＩＩＧＶＴが用意されていない
ことを意味するのでリング遷移違反例外（ＲＴＶＥ）と
なる。 一一一指定したベクトルに対するＪＲＮＧＶＴＥが、Ｊ
ＲＮＧ実行前のリングからｒｅａｄ可能・ページ不在例
外が発生した場合は、ページインの後再実行することに
なる。 アドレス変換例外（ＡＴＲＥ）の未使用領域参照エラー
が発生した場合は、そこまでテーブルが用意されていな
いことを意味するので、そのユーザプログラムにエラー
を返すのが普通である。 ｒｅａｄのアクセス権がない場合は、保護の観点からＪ
ＲＮＧの実行を禁止していることを意味するので、やは
りそのユーザプログラムにエラーを返すのが普通である
。 これはＶＡフィールドと同等の意味になるが、５１２ベ
クトル句の指定となる。 −−一現在リング≧ＶＲが成立。− 外側のリングには行けない。違反した場合はリング遷移
違反例外（ＲＴＶＥ）となる。 −−一現在リング≦ＡＲが成立。 受は付は可能リングのチエツク。違反した場合はリング
遷移違反例外（ＲＴＶＥ）となる。なお、ＡＲはＪＲＮ
ＧＶＴＥｃ７）ＡＲ７イー４ドである。 ［ＪＲＮＧのオペレーション］ ｉｆ　ＪＲＮＧＶＢのＥビット＝Ｏｔｈｅｎリング遷移
違反例外（ＲＴＶＥ） 論理アドレスｍｅｍ［ｖｅｃｔｏｒＸ　８＋ＪＲＮＧＶ
Ｂ］よりＶＲ，ＡＲ，ＶＰＣをフｘ　ッチ ｉｆ旧ＲＮＧ　＞　ＡＲ、ｏｒ、旧ＲＮＧ　＜　ＶＲｔ
ｈｅｎリング遷移違反例外（ＲＴＶＥ） 旧ＳＰ　＝＝＞　ＴＯ５↓（ＶＲで示される新しいスタ
ックを使用） 旧ＰＣ＝＝＞　ＴＯＳ↓ 旧ｐｃとしては、ＪＲＮＧ命令の次の 命令の先頭アドレスがスタック にブツシュされる。 これは、ＪＳＲ命令と同じである。 旧ＰＳＷ　、ａｎｄ、　［？’０ｆｆ１００００−００
００００００−１１２１１１１１ｊｌｌｌｌｌｌｌ　＝
＝＞　ＴＯ５↓旧ＰＳυは、ＲＲＮＧで意味を持つフィ
ールド、つまり、ＲＮＧ、ＸＡ、ＰＳ）Ｉ（、？、１フ
ィールドのみがそのままスタ ツクにブツシュされ、それ以外 （７）ＳＭ、ＡＴ、　ＩＭ＾５Ｋ（７）フィールドは０
にマスクされてからスタックに ブツシュされる。これは、外側 のリングのプログラムが、ｏｓの みが知っているべき情報（団ＡＳＫ など）を読み出せないようにする ためである。 旧ＲＮＧ　＝＝＞新ＰＲＮＧ ＶＲ＝＝＞新ＲＮＧ ＶＰＣ＝＝＞新ＰＣ ＪＲＮＧ命令により形成されるスタックフレームは、第
２６４図のようになる。 ここで、旧リングのＳＰを新リングのスタックに積んだ
のは、新リングから旧リングのスタックポインタＳＰや
スタックをアクセスするためである。リング毎のスタッ
クは制御レジスタとしてアクセス可能であるが、アクセ
スのためには特権命令（５ＴＣ）を利用しなければなら
ない。したがって、例えばｒｉｎｇｌからｒ　＋　ｎｇ
３のスタックに積まれたパラメータを見たいという場合
には、この機能が必要である。 Ｊ　ＲＮＧでは、ＰＳＳの一部とＰＳＭのＰＲＮＧのみ
が更新され、ＰＳＢは更新されない。また、リング間コ
ールの機能では、ＥＩＴとは異なり、スタックフォーマ
ツ！・は一種類しかないので、ＦＯＲＭＡＴ（ＥＩＴＩ
ＮＦ）はスタックに偵まれない。 ＪＲＮＧ：Ｅの場合は、ｖｅｃｔｏｒがゼロ拡張される
。 ＡＴ＝００　（アドレス変換なし）の場合は、Ｊ　ＲＮ
ＧＶＢは物理アドレスを表わす。 Ｊ　ＲＮＧ実行時に、リング遷移違反例外（ＲＴＶＥ）
などの命令再実行型のＥＩＴが発生した場合、ＪＲＮＧ
固有の機能であるリング間コール用のスタックフレーム
の形成は行なわれず、ＥＩＴ処理用のスタックフレー１
１のみが形成される。例えば、ＳＭＲＮＧ＝ＯＯＯの状
態でバＮＧを実行し、ＲＮＧ＝ＯＯにジャンプしようと
したが、何らかのエラーによりＥＩＴが発生した場合は
、第２５５図のようなスタックフレームになる。第２５
６図ではない。 （Ａ）のような仕様になっているのは、ＥＩＴ発生後の
命令再実行のことを考えているからである。つまり、Ｅ
ＩＴ処理ハンドラに入る前に、プロセッサの 状態をできるだけ命令実行前の状態 に戻そうとしているからである。 ＥＩＴで使用するスタックとＪＲＮＧで使用するスタッ
クが異なっていた場合は、 ＥＩＴ発生時にＥＩＴで使用するスタックのみが変化し
、ＪＲＮＧで使用するスタックのＳＰは変化しない。 ＪＲＮＧては、現在リングと同じリングにジャンプする
ことも可能である。 この場合、ＪＲＮＧでスタックの切り換えは起こらない
。ＳＰとしてスタック にブツシュされる値は、命令実行前 のＳＰの値になる。これは、ＪＲＮＧ命令の最初でＰＵ
ＳＩＩＳＦ’を実行したのと同じ動作である。この様子
を第２５７図 に示す。 ＪＲＮＧで現在リングと同じリングにジャンプする場合
に、ＪＲＮＧ：ＧのＶｅｃｔｏｒオペランドがメモリ上
にあり１．それ がＪＲＮＧ命令の実行に伴って形成されるスタックフレ
ーム領域と重なって いると、命令再実行がきわめて難し くなる。そこで、ＪＲＮＧ：Ｇ命令では、メモリアクセ
スを伴うアドレッシン グモード、つまりレジスタ直接Ｒｎと イミディエート以外のアドレッシン グモードは、すべて禁止している。 この命令のオペランドとして動的な 値を設定したい場合には、テンポラ リレジスタを一つ用意し、レジスタ 直接Ｒｎのモードを利用する必要があ る。 リング間コールの機能はＥＩＴには含めない。 ＴＲＡＰＡとＪＲＮＧは、どちらもＯ５のシステムコー
ルの呼出しを行なうことを目 的にした命令である。一般には、ＢＴ ＲＯＮのようにシステムコールの数が多く、複数のリン
グを利用するＯ５では ＪＲＮＧを利用し、ｌＴＲ０Ｎのようにシステムコール
の数があまり多くなく、２ リングで十分なＯ５ではＴＲＡＰＡを利用することにな
る。 ＴＲＡｌ’Ａでは、ｒｉｎｇｌ、ｒｉｎ３２に行くこと
はできないので、ＢＴＲＯＮで外核をｒｉｎ、ｇｌに置
く場合には、当然ＪＲＮＧを使う必要がある。 なお、Ｏ５をユーザが拡張するような 場合には、外向きのリング間コール が必要になることがあり、ｎＴＲ０Ｎでもそういった例
がある。しかし、頻度 としては多くないこと、リング保護 の趣旨とは矛盾していること、完全 な保護を行なうためにはリターンス タックを別に設ける必要があり、イ ンプリメントの負担が大きくなるこ と、などの理由により、命令セット のレベルでは外向きの リング間コールをサポートしない。 【プログラム例外】 ・予約命令例外 ・Ｐ＝’ｌ’のとき ・ＥａＲｈ！ＭがＲｎ、＃ｉｍｍ−ｄａｔａ以外のとき ・＜＜１１＞＞機能例外 ・Ｊ　ＲＮＧの正しいビットパターン がデコードされたとき 【ニモニック】 ＲＲＮＧ（ｒ本発明装置」ではサポー トしない） 【命令の機能】 ｒｅｔｕｒｎ　ｆｒｏｍ　ｐｒｅｖｉｏｕｓ　ｒｉｎｇ
リング間リターン 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２６８図に
示す 【フラグ変化】 第２６９図に示す 【解説】 リング間コールに対するリターンを行なう。 ［ＲＲＮＧのオペレーション］ ↑ＴＯ５＝＝＞　ｔｅｍｐｌ ↑ＴＯ５＝＝＞　ｔｅｍｐ２ ↑ＴＯ５＝＝＞　　ＳＰ　　ｏｆ　　ｔｅｍｐｔ＜ＲＮ
Ｇ＞ｉｆ　ＲＮＧ　＞　ｔｅｍｐｌ＜ＲＮＧ＞　ｔｈｅ
ｎリング遷移違反例外（ＲＴＶＥ）起動 ・ｔｅｍｐｌ＜ＲＮＧ＞は、　ｔｅｍｐｌをＰＳνと見
た時にＲＮＧフィー ルドに相当する部分を表 わす。 ・このチエツクがないと、 ＲＲＮＧ命令で不正に内側の リングに入ることが可能 になる。 ｔｅｍｐｔ＜ＰＳ）ｌ＞　＝＝＞　ＰＳｆｌ　（ＰＲＮ
Ｇを含む）ｔｅｍｐｌ＜ＲＮＧ＞　　＝＝＞　　ＲＮＧ
ｔｅｍｐｌ＜ＸＡ〉　＝＝＞　　ＸＡ ｔｅｍｐ２　＝＝＞　Ｐに のほか、ＲＲＮＧ命令実行時にはＤＣＥのＥＩＴが起動
される場合があり、そのチエツクを行なう必要がある。 詳しくは付録９を参照。 こ４で、Ｉ’ＲＮＧの旧のスタックポインタをＲＮＧの
スタックからポツプして、再びＰＲＮＧのスタックポイ
ンタとして設定しているのは、ＰＲＮＧのスタックに積
まれたシステムコールのパラメータのポツプなどにより
、Ｏ５側からユーザのスタックポインタを更新すること
を想定したためである。 ＲＲＭＧで内側のリングに入ろうとした場合には、リン
グ遷移違反例外（ＲＴＶＥ）となる。また、スタックか
らポツプされたＰＣが奇数であった場合には、奇数アド
レスジャンプ例外（ＯＡＪＥ）となる。 現在のＰＳＷのＳＭが０て、ＲＲＮＧ命令によりポツプ
されるスタック中のＲＮＧ　（上記オペレーション中の
ｔｅｍｐｔ＜ＲＮＧ＞）がＯでない場合は、ＲＲＮＧ命
令の実行によって、ＰＳＷ中のＳＭとＲＮＧの組み合せ
がｒｅｓｅｒｖｅｄのパターンとなる。この場合には、
予約機能例外（ＲＦＥ）となる。 ＲＲＮＧ命令で、命令再実行型の例外であるＲＴＶＥ、
　ＲＦＥが発生した場合には、ＲＲＮＧ命令実行後に無
くなる予定であったリング間コールのスタックフレーム
が、そのまま残る。したがりて、ＥＩＴとリング間コー
ルで同じスタックを使っていた場合には、そのスタック
フレームに追加される形でＥＩＴのスタックフレー２４
が形成される。また、ＥＩＴとリング間コールで異なる
スタックを使フていた場合には、リング間コールで使用
していたスタックの内容やスタックポインタは変化しな
い。この点は、ＲＲＮＧでＤＣＥを起動する場合とは異
なっている。ＤＣＥの場合には、前のリング間コールの
スタックフレームをクリアしてから、ＤＣＥの新しいス
タックフレームを構成する。 ＜＜ＲＦＥ発生時のスタックの例−ＥＩＴで同じスタッ
クを利用する場合〉〉 第２６０図に示す これに対して、０＾ＪＥは命令完了型のＥＩＴとなる予
定である。　［詳細仕様調整中コ その場合は、ＤＣＥと同じように、リング間コールのス
タックフレームをクリアしてからＥＩＴのスタックフレ
ームを生成するということになる。ＲＲＮＧ命令で０Ａ
ＪＥが発生する場合のスタックの動きは、次のようにな
る。 ＜（ＯＡＪＥ発生時のスタックの例−ＥＩＴで同じスタ
ックを利用する場合〉〉 （ＲＲＮＧ実行前） 第２６１図に示す （ＲＲＮＧ実行後、０ＡＪＥ起動後） 第２６２図に示す ＲＲＮＧ命令でスタック中からポツプされたＰＳＷ（上
記のｔｅｍｐｌ）のうち、ＰＳＩＩ、ＲＮＧ、ＸＡ以外
のフィールドは、無視される。ただし、プログラミング
上は、ＪＲＮＧ命令からＲＲＮＧ命令までの間で、スタ
ック中に退避されたＰＳＷのＩ’ＳＨ、ＲＮＧ　。 ＸＡ以外のフィールドを書き変えてはいけない。 ＲＲＮＧ命令（３２ビツト）で同じリングに戻る場合、
ＳＰの最終値は ｍｅｍ［１ｎｉｔＳＰ　＋　８］　＝＝＞　ＳＰ（ただ
し、＋８はｐｃ、ｐｓｗ）分） となる。これは、ＰＣ、ＰＳＷの処理の後ｐｏｐ　ｓｐ
を実行したのと同じ動作である。 ＪＲＮＧＶＢのＥビットは、ＲＲＮＧ命令の動作には関
係しない。Ｅビットが００場合にも、ＲＲＮＧ命令の実
行は行なわれる。 【プログラム例外】 ・予約命令例外 ・Ｐ＝’ｌ’のとき ・＜＜ｌ　ｌ＞＞機能例外 ・ＲＲＮＧの正しいビットパターンがデコードされたと
き 【平モニック】 ＴＲＡＰＡ　　　　ｖｅｃｔｏｒ 【命令の機能】 ＴＲＡＰ　ａｌｗａｙｓ ソフトウェア割り込み、トラップ 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２６３図に
示す 【フラグ変化】 第２６４図に示す 【解説】 内部割り込み（トラップ）を発生する。 この命令は、ユーザプロセスからＯ５を呼ぶ場合などに
利用する。ＴＲＡＰＡ命令ではＥＩＴが起動されるので
、必ずリングＯに入ることになる。 ＴＲＡＰ　、　ＴＲＡＰＡでは、その他のＥＩＴ処理と
同じく、ＰＳＳの一部およびＰＳＭのＰＲＮＧのみが更
新される。 ＰＳＨのＰＲＮＧ以外のフィールド（ＰＳＢを含む）は
更新されない。 【プログラム例外】 ・予約命令例外 ・Ｐ＝’ｌ’のとき ・無条件トラップ命令 【ニモニック】 ＴＲＡＰ 【命令の機能】 ＴＲＡＰ　ｃｏｎｄｉｔｉｏｎａｌｌｙ条件によるソフ
トウェア割り込み、トラップ【命令オプション】 ／条件指定各種（ｃｃｃｃ） 【命令ビットパターンとアセンブラ表記】第２６５図に
示す 【フラグ変化】 第２６６図に示す 【解説】 指定された条件が満たされていた場合に内部割り込み（
トラップ）を発生する。 ＴＲＡＰ命令ではＥＩＴが起動されるので、必ずリング
０に入ることになる。条件の指定方法は、Ｂｃｃ命令と
同じである。 ＴＲＡＰ　、　ＴＲＡＰＡでは、その他のＢＩＴ処理と
同じく、ｐｓｓの一部およびＰＳＨのＰＲＮＧのみが更
新される。 ＰＳＨのＰＲＮＧ以外のフィールド（ＰＳＢを含む）は
更新されない。 ＴＲＡＰで未定義の条件を指定した場合には、予約命令
例外（ＲＩＥ）となる。 【プログラム例外】 ・予約命令例外 ・Ｐ＝’ｌ’のとき ・ｃｃｃｃ＝’１ｌｌｏ、１１１１’のとき・条件トラ
ップ命令 【ニモニック】 ＥＩＴ 【命令の機能】 ｒｅｔｕｒｎ　ｆｒｏｍ　ＥＩＴ ＥＩＴ処理（割り込み、例外処理）からのリターン 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２６７図に
示す 【フラグ変化】 第２６８図に示す 【解説】 「本発明装置」では、例外、外部割り込み、内部割り込
みを総称してＥＩＴ　（Ｅｘｃｅｐｔｉｏｎ。 Ｉｎｔｅｒｒｕｐｔ、Ｔｒａｐ）と呼ぶ。ＲＥＩＴ命令
は、ＥＩＴからのリターン、すなわち、Ｏ５からのリタ
ーンや割り込み処理からのリターンを行なうために使用
する命令である。 この命令は特権命令である。 ［ＲＥＩＴのオペレーション］ ↑ＴＯ５＝＝＞　ＰＳＷ； ↑ＴＯ５＝＝＞　ＦＯＲＭＡＴ／ＶＥＣＴＯＲ；↑ＴＯ
５＝＝＞　ＰＣ； このほか、ＥＩＴのタイプによっては、スタックに付加
情報が積まれている 場合がある。それをポツプしてＥＩＴ発生前の状態に戻
す。追加情報の有無 は、ＦＯＲＭＡＴ／ＶＥＣＴＯＲ（ＥＩＴＩＮＦ）で判
定する。また、ＲＥＩＴ命令実行時には、Ｄｌ、　ＤＣ
ＥのＥＩＴが起動される場合があり、そのチエツクを行
なう必要がある。 詳しくは付録９を参照。 ＦＯＲＭＡＴ／ＶＥＣＴＯＲとして、サポートされない
スタックフォーマットが指定されていた場合には、予約
スタックフォーマット例外（ＲＳＦＥ）となる。 この場合、フォーマットが不当であったスタックフレー
ムは、追加情報の有無が判定できないためにそのまま残
し、そのスタックフレームに追加される形でＲＳＦＥの
スタックフレームが形成される。この点は、ＲＥＩＴて
旧、　ＤＣＥを起動する場合とは異なっている。ＤＩ、
ＤＣＥの場合には、前のＥＩＴのスタックフレームをク
リアしてから、ＤＩ、ＤＣＥの新しいスタックフレー１
１を構成する。 ＜＜ＲＳＦＥの処理−ＲＳＦＥで同じスタックを利用す
る場合〉〉 第２６９図に示す ＲＥＩＴ命令で、スタックからポツプされたＰＣが奇数
であった場合には、奇数アドレスジャンプ例外（ＯＡＪ
Ｅ）となる。また、スタックからポツプされたＰＳＷに
よって、ＰＳ−内のｒｅｓｅｒｖｅｄＣ−′）のビット
（ＸＡビットを含む）を１１′に書き変えようとした場
合や、ＳＭＲＮＧとしてｒｅｓｅｒｖｅｄの値を書き込
もうとした場合には、予約機能例外（ＲＦＥ）となる。 ５Ｍビットの変化については特にチエツクしない。ＥＩ
Ｔから戻るためにＲＥＩＴ命令を使う限り、ＲεＩ下命
全命令行によフて釦が１から０に変わることはないはず
である。しかし、これは運用上の問題として対応するこ
とにし、ＲＥＩＴ命令ではＳＭが１から０になったかど
うかのチエツクは行なわない。 【プログラム例外】 ・予約命令例外 ・Ｐ＝’ｌ’のとき ・特権命令違反例外 ・ｒ　ｉ　ｎｇＯ以外から実行されたとき・予約スタッ
クフォーマット例外 ・ＥＩＴから復帰する際に、サポートされていないスタ
ックフォーマットが指定さ れたとき ・奇数アドレスジャンプ例外 ・スタックからポツプされたＰＣが奇数であったとき ・予約機能例−外 ・スタックからポツプされたＰＳｖによって、ＰＳＳ円
内ｒｅｓｅｒｖｅｄの値を書き込もうとしたとき 【ニモニック】 νＡＩＴ　　　ｉｍａｓｋ 【命令の機能】 ｓｅｔ　　ＩＭＡｓＫ　ａｎｄ　ｗａｉｔ停止、割り込
み待ち 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２７０図に
示す 【フラグ変化】 第２７１図に示す 【解説】 ＰＳＷの団ＡＳＫフィールドをセットし、プログラムの
実行を停止する。外部割り込みまたはリセットにより実
行を再開する。 この命令は特権命令である。 ｉｍａｓｋは、符号なしの数として解釈される。 ｉｍａｓｋ≧１６の場合には、予約機能例外（ＲＦＥ）
を発生する。 外部割り込みの場合には、割り込みが起るまで確定でき
ない情報（ＳＰＩ／ＳＰＯのスタックの選択、ベクトル
番号）がある。したがって、ＷＡＩＴ命令では、外部割
り込みが発生してから情報をスタックに退避する。 ［％ＩＩＡＩＴのオペレーション］ ｉｍａｓｋ　＝＝＞　ＩＭＡｓＫ ｗａｉｔ　ｆｏｒ　１ｎｔｅｒｒｕｐｔ（＝：外部割り
込み 【プログラム例外］ ・予約命令例外 ・−＝′１ゝのとき ・特権命令違反例外 ・ｒ　ｔ　ｎｇｏから実行されたとき 【ニモニック】 ＬＤＣＴＸ　　　ｃｔｘａｄｄｒ 【命令の機能】 １ｏａｄ　ｃｏｎｔｅｘｔ　ｆｒｏｍ　ＣＴＸＢコンテ
キストのロード 【命令オプション】 ／ＬＳ　　論理空間からＣＴＸＢをロード／Ｃ５制御空
間からＣＴＸＢをロード　　＜＜Ｌ２＞＞【命令ビット
パターンとアセンブラ表記】第２７２図に示す 【フラグ変化】 第２７３図に示す 【解説】 ｃｔｘａｄｄｒで示される実効アドレスをＣＴＸＢＢレ
ジスタにロードし、タスクやプロセスのコンテキストブ
ロック（ＣＴＸＢ）の内容をプロセッサのレジスタにロ
ードする。ロードの行なわれるレジスタは、ＭＭＵの有
無やＣＴＸＢＦＭの内容によって変化するが、ＳＰＯ〜
ＳＰ３．ＵＡＴＢ、Ｃ５Ｗなどが含まれる。ＬＤＣＴＸ
で転送されるレジスタの詳細については、付録８を参照
のこと。 ／ＬＳオプションを指定した場合には、ｃｔｘａｄｄｒ
は論理空間のアドレスを意味する。この場合には、論理
空間上にＣＴＸＢが置かれていることになる。また、／
ＣＳオプションを指定した場合には、ｃｔｘａｄｄｒは
制御空間のアドレスを意味する。このオブショ、ンは、
将来コンテキスト退避用の高速メモリをチップに内蔵し
た場合に使用することを想定したものであり、現在は＜
＜Ｌ２＞＞となっている。これらのオプションは、チッ
プやチップバスのインプリメントに合わせて最も高速な
コンテキストスイッチを行なうため、ＣＴＸＢｆｔ置く
空間に自由度を持たせるという目的で設けられたもので
ある。 ｒ本発明装置」では／ＣＳオプションはサポートしない
。 「本発明装置」標準のＭＭＵを内蔵したプロセッサでは
、ＬＤＣＴＸ命令でＵＡＴＢの変更が行なわれる。 この場合、ＬＳＩＤを実装しないプロセッサであれば、
ＵＡＴＢの変更に伴ってＴＬＢやキャッシュのパージ（
ＰＳＴＬＢ／ＡＴに相当する処理）が自動的に行なわれ
る。ＬＤＣＴＸ命令では論理空間の切り換えが行なわれ
るため、ＬＤＣＴＸ／ＬＳが意味のある動作を行なうに
は、ｃｔｘａｄｄｒはＳＲを指している必要がある。Ｌ
ＤＣＴＸ／ＬＳＴ！ｃｔｘａｄｄｒがＵＲを指していた
場合の動作は保証されない。 ｒ本発明装置Ｊ　（７）ＬＤＣＴＸ、５ＴＣＴＸ命令で
は、汎用レジスタＲＯ〜Ｒ１４の転送を行なっていない
。これは、次のような理由による。 一汎用レジスタについては、ＬＤＭ、５７Ｍ命令で転送
することが可能であり、ＬＤＭ、ＳＴＭならばレジスタ
の指定も可能である。実際のコンテキストスイ　ッチの
処理では、入れ換えを行なうレジスタ以外にワーキング
用のレジスタが必要になることが多いので、一部のレジ
スタは転送しない方がよ　い場合がある。したがって、
ＬＤＭ、ＳＴＭのような、より汎用的な命令を使用する
方が適当である。 一現在は、まだコンテキスト退避用のメモリをチップに
内蔵することが技術的に難しく、コンテキストの退避に
は外部メモリを利用せざるを得ない。−その場合、ＬＤ
ＣＴＸで汎用レジスタの転送まで行なフても、汎用レジ
スタの転送を別命令（ＬＤＭ）としても、はとんど速度
差は生じない。 −将来ＣＴＸ　Ｂをすべてチップに内蔵して高速化しよ
うという場合には、ｌ、ＤＣＴＸのｒｅｓｅｒｖｅｄの
オプションやＣＴＸＢＦＭの機能を利用して仕様を拡張
すれば良い。 また、ＬＤＣＴＸ　、　５ＴＣＴＸ命令では、ＰＣ，Ｐ
ＳＳ／（７）転送も行なフていない。これは、次のよう
な理由による。 一一般に、コンテキストスイッチによって切り換える必
要があるのは、Ｏ５のＰＣやＰＳｖではなく、ユーザプ
ロゲラ１１のＰＣやＰＳｗである。ところが、　ユーザ
プログラムのＰＣやＰＳＷは、普通はＯ５呼び出し時に
スタック中に退避されている。そこで、 ＰＣ，ＰＳＷの退避にＳＰＯのスタックを使用するよう
にしておけば、コンテキストスイッチでＳＰＯを切り換
えることにより、　ＰＣ。 ＰＳＷも間接的に切り替わる。これを積極的　　２に利
用し、ＣＴＸＢの構造として、ＳＰＯから間接参照され
る部分（スタック）にＰＣ，ＬＰＳＷが置かれるよう　
なものを考えれば、　　　　篭コンテキストスイッチ命
令で、ｐｃ　、　ｐｓｗの　　　。 操作（スタック〜ＣＴＸＢ間のコピー）なす　　自省 る必要がなくなる。 一５ＰＩを使用した外部割り込みの処理ハンドラの最後
で直接コンテキスト　スイッチを行なう場合には、どう
してもＳＰＩのスタック〜ＣＴＸＢ間でＰＣ，ｌ’　Ｓ
Ｗの転送が必要になる。しかし、この場合、外部割り込
みの中ではコンテキストスイッチを遅延し、外部割り込
みから抜ける時にＤＣＥやＤｌを使ってコンテキストス
イッチを行なうよ うにすれば、ＤＣＥや旧でＳＰＯを指定することにより
、上記のデータ構造が自然に実現できる。 二の命令は特権命令である。 、ＤＣＴＸによってセットされるＰＳｖのｒｅｓｅ　ｒ
ｖｅｄのピットＣ−９で表示される）に対して、ＣＴＸ
Ｂｂ）５′１′をロードしようとした場合には、予約機
上例外（ＲＦＣ）が発生する。また、ＵＡＴＢなどの制
Ｗレジスタのｒｅｓｅｒｖｅｄのビット（１＝１で表示
される）に対して、ＣＴＸＢから１１？をロードしよう
とした場合には、単に無視される。これは、ＬＤＣによ
って制御レジスタをセットしようとした場合と同様であ
る。 ＜＜Ｌｌ＞＞仕様のチップでは、ＡＴ＝ＯＯ（アドレス
変換なし）の場合にもＵＡＴＢの転送が行なわれる。 これは、Ｏ５内のみで一時的にアドレス変換を中止する
というケースが考えられるためである。ただし、ＡＴ＝
００の場合は、／ＬＳを指定してもｃｔｘａｄｄｒは物
理アドレスとして扱われる。 ＬＤＣＴＸでＵＡＴＢを転送しないことを指定するには
、ＣＴＸＢＦＭを利用する。 しＤＣＴＸの現在の仕様では、汎用レジスタの転送を行
なっていない。しかし、将来仕様が拡張されたり、コン
テキスト退避用のメモリをチップに内蔵したりした場合
には、ＬＤＣＴＸ命令で複数の汎用レジスタのロードま
で行なう予定がある。その場合、ｃｔｘａｄｄｔ／Ｅａ
Ａ！Ａで付加モードを許していると、ＬＤＭと同様に、
命令が途中で中断した場合の命令再実行が難しくなる。 したがって、ＬＤＣＴＸのｃｔｘａｄｄｒ／ＥａＡ！Ａ
では付加モードを禁止している。どうしても付加モード
の機能を利用したい場合には、ＭＯＶＡを使フて ＭＯＶＡ　　　　＠（＠（＠（、、、）））：Ａ、ＲＯ
ＬＤＣＴＸ　　　＠ＲＯ とすることにより、同等の機能が実現できる。 【プログラム例外】 ・予約命令例外 −ＸＸ＝’０１’　〜’１１’（７）とき・ＥａＡがＲ
ｎ、＃ｉｍｍ−ｄａｔａ、［ｉ！ＳＰ＋、＠−５Ｐ、付
加モードのとき ・特権命令違反例外 ・ｒ　ｉ　ｎｇｏ以外から実行されたとき・予約機能例
外 ・ＰＳ虞とｒｅｓｅｒｖｅｄの値を書き込んだとき【ニ
モニック］ ＴＣＴＸ 【命令の機能】 ５ｔｏｒｅ　ｃｏｎｔｅｘｔ　ｔｏ　ＣＴＸＢコンテキ
ストのストア 【命令オプション】 ／ＬＳ　　　論理空間にＣＴＸＢをストア／Ｃ５制御空
間ニｃＴＸＢをストア　　　＜＜Ｌｌ＞＞（検討中） 【命令ビットパターンとアセンブラ表記】第２７４図に
示す 【フラグ変化】 第２７６図に示す 【解説】 プロセッサ中の現在のコンテキストの内容を、ＣＴＸＢ
Ｂレジスタで示される領域（ＣＴＸＢ）に退避する。退
避の行なわれるレジスタは、ＭＭｕの有無やＣＴＸＢＦ
Ｍの内容によって変化するが、ＳＰＯ〜ＳＰ３．ＵＡＴ
Ｂ、Ｃ５Ｗなどが含まれる。５ＴＣＴＸテ転送されるレ
ジスタの詳細については、付録８を参照のこと。 ５ＴＣＴＸでは、ＬＤＣＴＸと同様に、汎用レジスタや
ｐｃ、ｐｓｗの転送は行なわれない。 ＣＴＸＢＢの指す空間は八Ｓ　、　／Ｃ５のオプション
で指定する。ただし１．、　／ＣＳオプションは、将来
コンテキスト退避用のメモリをチップに内蔵した場合に
はじめて意味を持つものであり、＜＜Ｌｌ〉〉となって
いる。 ｒ本発明装置」では、／ＣＳオプションはサポートしな
い。 ｒ本発明装置」標準のＭＭＵを内蔵したプロセッサでは
、５ＴＣＴＸ命令でｔＪＡＴＢ退避が行なわれる。 この場合、５ＴＣＴＸ／ＬＳが意味のある動作を行なう
には、ＣＴＸＢＢがＳＲを指している必要があるが、Ｃ
ＴＸＢＢがＳＲを指すかＵＲを指すかのチエツクは特に
行なわない。 この命令は特権命令である。 ５ＴＣＴＸでＣＴＸＢに退避される制御レジスタのｒｅ
ｓｅｒｖｅｄのビットのうち、ｌ　−１、９４ｔのビッ
トについては、ｊＱｊ、ＪｌがＣＴＸＢＣ，ｍセットサ
レル、マタ、＊＝１．′＠Ｚ′＊＃ノビットニツイテは
、ＣＴｘＢニセットされる値は不定であり、インプリメ
ント依存である。これらは、ＳＴＣ命令と同様である。 （＜Ｌｌ＞＞仕様のチップでは、ＡＴ＝ＯＯ（アドレス
変換なし）の場合にもｔＪＡＴＢの転送が行なわれる。 これは、Ｏ５内のみで一時的にアドレス変換を中止する
というケースが考えられるためである。ただし、ＡＴ＝
ＯＯの場合は、／ＬＳを指定してもＣＴＸＢＢは物理ア
ドレスとして扱われる。 ５ＴＣＴＸでＵＡＴＢを転送しないことを指定するには
、ＣＴＸＢＦＭを利用する。 【プログラム例外】 ・予約命令例外 φｘｘ＝’ｏｏ’以外のとき ・Ｐ＝’ｌゝのとき ・特権命令違反例外 ・リング０以外から実行されたとき １２−１６−　　ＭＭＵ、ｊ！！ｉｔ令【ニモニック】 ＡＣ５ｃｈｋａｄｄｒ 【命令の機能】 ｔｅｓｔ　ａｃｃｅｓｓ　ｒｉｇｈｔｓアクセス権のチ
エツク 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２７６図に
示す 【フラグ変化】 第２７７図に示す 【解説】 ｃｈｋａｄｄｒで指定したアドレスを含むページのＡＴ
Ｅを調べ、ｃｈｋａｄｄｒがＰＲＮＧからアクセス可能
かどうかをチエツクする。チエツクした結果に応じてフ
ラグをセットする。 ｒｅａｄ可能　　　　＝＝＞　Ｍｊｌａｇｗｒｉｔｅ可
能　　　＝＝＞　ＺＪＩａｇｅｘｅｃｕｔｅ可能　　＝
＝＞　Ｌ−ｆｌａｇこの命令は特権命令ではなく、ユー
ザが使用することも可能である。例えばｒ　ｉ　ｎｇ３
からＰＲＮＧ＝ｒｉｎｇ３のアクセス権をチエツクする
こともできる。したがって、ページアウトなどのＯ５の
管理すべき情報はできるだけ見せないようになっている
。ＡＣ５の実行のために必要なＳｅｃ　ｔ　ｉｏｎ　ｔ
ａｂｌｅやＰａｇｅ　ｔａｂｌｅがページアウトされて
いた場合には、通常の命令と同じように、ページ不在例
外（ＰＯＥ）として命令を再実行する。 このほか、ＡＣ５命令でＡＴＥを参照中には、アドレス
変換例外（ＡＴＲＥ）、バスアクセス例外（ＢＡＥ）の
発生する可能性がある。 ＡＣＳ命令でテストするオペランドのサイズは、バイト
と考える。つまり、ＥａＡで示されるアドレスの１バイ
トが、ＰＲＮＧからアクセス可能かどうかを示す。複数
バイトにまたがる領域のチエツクを行なう場合は、ソフ
トウェアで対処する。 ＡＣ５では、直前のリングからの処理要求に対するアク
セス権のチエツクを行なう場合に、ＰＲＮＧがそのまま
利用できる。しかし、例えばｒ　ｉ　ｎｇ３からｒｉｎ
ｇ２に処理を依頼し、ｒｉｎｇ２からさらにｒｉｎｇｌ
を呼びたいという場合に、ｒｉｎｇｌでｒ　ｉ　ｎｇ３
からのアクセス権をチエツクしたい場合がある。この時
、ＰＲＮＧはｒ　ｉｎｇ２となっているので、そのまま
ＡＣ５命令を使うことはできず、ＰＲＮＧをｒ　ｉ　ｎ
ｇ３に書き変えてからＡＣ５を実行する必要がある。 このような要求に答えるために、ＰＲＮＧはユーザから
も操作可能なＰＳＭに置いている。ＰＲＮＧは、ＡＣ５
命令に対するパラメータという意味を持ったフィールド
である。ただし、このままではｒ　ｉ　ｎｇ３からｒｔ
ｎｇｏの保護情報まで見えることになる。そこで、ＰＲ
ＮＧ　＜　ＲＮＧの時は無条件にし−ｆｌａｇ＝　　門
−ｆｌａｇ　　＝　　ＺＪｌａ３　　＝　０とすること
によって、保護情報が見えるのを防ぐ。 ＡＣ５において、ｃｈｋａｄｄｒが未使用領域（ページ
範囲外）であフだ場合には、Ｒ不可、Ｖ不可、Ｅ不可と
同じように、ＭＪｌａｇ＝Ｏ，Ｚ−ｆｌａｇ＝Ｏ，Ｌ−
ｆ　Ｉ、ａｇ＝０アクセス権なしとして命令を正常終了
するものとする。ＩＥＩＴとはならない。 また、ＡＴ＝ＯＯ（アドレス変換なし）の場合は、リン
グ保護のチエツクが行なわれないので、すべてのアドレ
スに対してアクセス権をもっていると考える。実際には
、バスアクセス例外（ＢＡＥ）が発生するためにアクセ
スできない領域もあるわけだが、そのチエツクは行なわ
ない。これは、システムバスに起因するアクセスエラー
とメ至り保護に起因するアクセスエラーはレベルの違っ
たものであり、ＡＣ５では後者のみのチエツクを行なう
と考えるためである。したがって、ＡＴ＝ＯＯの場合、
ｃｈｋａｄｄｒが得られた後はいずれの例外も発生せず
、ＬＪｌａｇ＝町ｆｌａｇ＝ＺＪＩａｇ＝１　（アクセ
ス権あり）として命令を終了するものとする。 ＡＣ５命令は、命令エミュレーションのプログラムで、
リング保護レベルのチエツクまできちんとエミュレート
したい場合に利用できる命令である。エミュレーション
のプログラムは通常ｒｉｎｇＯに置かれるので、エミュ
レートされる命令とは異なったリングで実行されるのが
普通である。つまり、リング保護のレベルに関しては、
エミュレートされるプログラノ、とエミュレーションプ
ログラムは異なった環境になっている。そこで、エミュ
レートされる命令のオペランドをアクセスする前に、Ａ
Ｃ５命令によフて、そのオペランドがエミュレートされ
る命令と同じリング（ＰＲＮＧ）からアクセスできるか
どうかをチエツクしてやれば、リング保護に関するエミ
ュレーションまできちんと行なうことが可能になる。 ＡＣ５のｃｈｋａｄｄ　ｒの実効アドレス計算において
、スタックポインタＳＰの参照があった場合には、ＰＲ
ＮＧではなく現在リングＲＮＧのスタックが参照される
。 【プログラム例外】 ・予約命令例外 ・ＥａＡがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−
５Ｐのとき【ニモニック】 ＭＯＶＰＡ　　　５ｒｃａｄｄｒ、ｄｅｓｔ　　（ｒ本
発明装置」ではサポートしない） 【命令の機能】 ｍｏｖｅ　ｐｈｙｓｉｃａｌ　ａｄｄｒｅｓｓ物理アド
レスの転送 【命令オプション】 なし 【命令ビットパターンとアセンブラ表記】第２７８図に
示す 【フラグ変化】 第２７９図に示す 【解説】 ５ｒｃａｄｄｒで指定したオペランドの実効アドレス（
論理アドレス）を計算し、それを物理アドレスに変換し
てからｄｅｓｔに転送する。５ｒｃａｄｄｒて得られた
実効アドレスのアドレス変換の方法は通常の命令とは異
なり、ＵＡＴＢレジスタではなくＲ１レジスタをアドレ
ス変換テーブルのベースアドレスとして使用する。これ
は、Ｏ５等から、現在プログラムが走っている論理空間
以外の空間に対する操作も行なえるようにするためであ
る。 この命令で、高機能命令と同じように固定番号のレジス
タを空間指定に使用したのは、高級言語で直接使用する
ことのない命令なので命令の対称性があまり必要ないこ
と、ビット割り当てからの制約があること、による。 ＭＯＶＰＡ命令において、５ｒｃａｄｄｒを得てから、
それを物理アドレスに変換するまでの過程でページ不在
例外、アドレス変換例外などが発生した場合、そのエラ
ーはフラグに反映し、ＥＩＴは起動しない。これは５ｒ
ｃａｄｄｒのアドレス変換に使用する５ｅｃｔｉｏｎ　
ＴａｂｌｅやＰａｇｅ　Ｔａｂｌｅがページアウトされ
ていた場合、゛また最終段のページ（ページテーブルで
はない）がページアウトの場合、さらに変換テーブルの
エントリ（ＡＴＥ）のフォーマツＩにエラー（予約ＡＴ
Ｅエラー）があった場合などが含まれる。この時、ｄｅ
ｓｔは変化せず、Ｖｊｌａｇがセットされて命令を終了
する。また、ページフォールトがあつたかどうかはＦＪ
Ｉａｇで示される。エラーやページフォールトがなく、
命令を正常に終了した場合には、ＶＪｌａｇはクリアさ
れる。この命令は、基本的にはアドレス演算と考えるの
で、その他のフラグは無変化である。 ＭＯＶＰＡ命令のフラグ変化をまとめると、第２８０図
のようになる。 なお、５ＴＡＴＥでＶｊｌａｇ＝Ｏ，Ｆ−ｆｌａｇ＝１
に相当する場合（次の段のページアウト）は、ＭＯＶＰ
ＡではＶｊ　Ｉａｇ＝１．Ｆ、ｆ　Ｉａｇ＝１のページ
アウトの場合に吸収されているので、５ＴＡＴＥとＭＯ
ＶＰＡとではフラーグ変化のパターンが異なっている。 ５ｒｃａｄｄｒ、ｄｅｓｔなどの実効アドレスを得るま
での過程でページフォールトが生じた場合には、通常の
命令と同じようにページ不在例外（ＰＯＥ）が起動され
る。 この命令は特権命令である。 ｄｅｓｔ／ＥａＷ！Ｓでは、＠−５Ｐのモードを禁止し
ている。これは、エラーやページアウトの発生によって
ＶＪｌａｇがセットされ、ｄｅｓｔの転送ができない場
合に、ｄｅｓｔに＠−５Ｐが指定されていると命令動作
がまぎられしくなるためである。 ＬＤＡＴＥ、５ＴＡＴＥ、　ＬＤＰ、ＳＴＰ、　ＬＤＣ
，ＳＴＣ，ＭＯＶＰＡ命令の中の特殊空間を参照するオ
ペランドにおいて、付加モードによりメモリの間接参照
が起こった場合には、特殊空間の方ではなく論理空間（
ＬＳ）の方を参照する。また、スタックポインタＳＰの
参照があった場合には、ＰＲＮＧではなく現在リングＲ
ＮＧのスタックが参照される。特殊空間のアドレスとい
う意味を持つのは、最終的に得られた実効アドレスのみ
である。 ＭＯＶＰＡ、ＬＤＡＴＥ、５ＴＡＴＥ命令で、ヌ］象ア
ドレスの阿ＳＢが１の場合（ＳＲを示す場合）は、Ｒ１
ではな＜　５ＡＴＢを使ってアドレス変換を行なう。ま
とめると、第２８１図のようになる。 間ＶＰＡ　、　ＬＤＡＴＥ　、　５ＴＡＴＥでは、アド
レス変換のペースレジスタを、ＵＡＴＢの代わりにＲ１
によって指定している。この時、ＵＡＴＢのｒｅｓｅｒ
ｖｅｄの部分に対応するＲ１のビット（＝”で表現され
た２″４．２”５０ビツト）が′ｌ′でなくても、特に
チエツクは行なわず、単に無視される。これは、インプ
リメントの負担を考慮したためである。 チエツクが行なわれていなくても、Ｒ１の２”４゜２″
５のビットには必ず′０′を入れてもらうように、マニ
ュアル等で指導する必要がある。 ５ｒｃａｄｄｒの実効アドレスを得てから、Ｒ１を使っ
てアドレス変換を行ない、その物理アドレスを得るまで
の動作は、ＡＴビットには影響されない。つまり、ＡＴ
＝００であっても、ＡＴ＝０１の時と同じように５ｒｃ
ａｄｄｒのアドレス変換が行なわれて物理アドレスが得
られる。これは、アドレス変換の前準備としてこの命令
を使用することを想定したためである。もちろん、５ｒ
ｃａｄｄｒ、ｄｅｓｔの実効アドレス計算（間接参照な
ど）やｄｅｓｔへの書き込みは、ＡＴ＝ＯＯの時物理ア
ドレス対象で行なわれる。 【プログラム例外】 ・予約命令例外 ・＋＝９０′のとき ・讐＝′１１のとき ・εａＡがＲｎＪｉｍｍ−ｄａｔａ、Ｉｉｉ！ＳＰ＋、
（ｉ！−５Ｐのとき φＥａＷ！Ｓが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、ｌｉ！
−５ｔ’のとき ・＜＜ｌ　ｌ＞＞機能例外 ・ＭＯＶＰＡの正しいビットパターンがデコードされた
とき 【ニモニック］ ＬＤＡＴＥ　　　　ｓｒｃ、ｄｅｓｔａｃ！ｄｒ（「本
発明装置」ではサポートしない）【命令の機能】 １ｏａｄ　ａｄｄｒｅｓｓ　ｔｒａｎｓｌａｔｉｏｎ　
ｔａｂｌｅ　ｅｎｔｒｙＡＴＥのロード 【命令オプション】 ／ＡＳ　　　すべての論理空間のＴＬＢをパージする １５５　　　ＲＯで指定されたしＳＩＤを持つ論理空間
のＴＬＢをパージする　　＜＜Ｌ２＞＞／ＰＴ　　　Ｐ
ＴＥ操作 ／ＳＴ　　　ＳＴＥ操作 【命令ビットパターンとアセンブラ表記】第２８２図に
示す 【フラグ変化】 第２８３図に示す 【解説】 ｄｅｓｔａｄｄｒで指定したオペランドの実効アドレス
（論理アドレス）を計算し、それを物理アドレスに変換
する際に使用するアドレス変換テーブルのエントリ（Ａ
ＴＥ）に対して、ｓｒｃで得られるデータの転送を行な
う。ｄｅｓｔａｄｄｒに対するアドレス変換の方法は通
常の命令とは異なり、ＵＡＴＢレジスタではなくＲ１レ
ジスタをアドレス変換テーブルのベースアドレス（物理
アドレス）として使用する。これは、Ｏ５等から、現在
プログラムが走っている論理空間以外の空間に対する操
作も行なえるようにするためである。ｄｅｓｔａｄｄｒ
のＭＳＢが１の場合（ＳＲを示す場合）は、Ｒ１ではな
く　５ＡＴＢを使ってアドレス変換を行なう。 ／ＰＴオプションの場合、／ＳＴオプションの場合とも
、Ｒ１は５ｅｃｔｉｏｎ　Ｔａｂｌｅのベースアドレス
を指す。 結果的に、／ＰＴの場合には２段の間接参照が、／ＳＴ
の場合には１段の間接参照が行なわれる。 ＡＴＥへのセットが正常に行なわれた場合には、ＡＴＥ
値の変更によって影響を受けるＴＬＢと論理キュッシュ
のパージが自動的に行なわれる。 しＳＩＤとは、複数のコンテキスト（プロセスやタスク
）のＴＬＢの混在を許す場合に、それを区別する番号で
ある。複数の論理空間の区別が可能なＴＬＢの場合には
、／ＳＳオプションを指定することによって、ＴＬＢ中
のＬＳＩＤとＲＯで示されるＬＳＩＤが一致したＴＬＢ
のみをパージすることができる。なお、現在使用中の論
理空間に対するしＳＩＤは、ＬＳＩＤ制御レジスタに置
かれているが、この命令の実行とは直接関係しない。メ
モリ管理やＴＬＢの構成はインプリメント依存性の強い
ところなので、この命令を実装する場合にも、必ずしも
１５５オプシヨンをインプリメントする必要はない。ま
た、ＬＳＩＤの機能も必須のものではない。／ＳＳのオ
プションが用意されているのは、ＬＳＩＤのあるプロセ
ッサとし５１０のないプロセッサの互換性を取るためで
ある。 ＰＳＴＬＢの項を参照のこと。 この命令で、高機能命令と同じように固定番号のレジス
タを空間指定に使用したのは、高級言語で直接使用する
ことのない命令なので命令の対称性があまり必要ないこ
と、ビット割り当てからの制約があること、による。 この命令では、ＡＴＥ自体のエラーやページアウトなど
、いろいろな場合を見分けるため、ｊｆｌａｇ、ＶＪＩ
ａｇを使用する。それぞれの場合における動作は、次の
ようになる。 １、ｄｅｓｔａｄｄｒのアドレス変換に使用する５ｅｃ
ｔｉ。 ｎ　ＴａｂｌｅやＰａｇｅ　Ｔａｂｌｅのうち、操作す
る段より上位段のＡＴＥにフォーマットエラー（予約Ａ
ＴＥエラー）があった場合 この場合は、操作対象となるＡＴＥまて到達できないの
で、ＡＴＥへのセットは行なわれない。ＶＪｌａｇ＝１
．Ｆ−ｆｌａｇ＝ｏとなって命令を終了する。 ２、ｄｅｓｔａｄｄｒのアドレス変換に使用する５ｅｃ
ｔｉ。 ｎ　ＴａｂｌｅやＰａｇｅ　Ｔａｂｌｅのうち、操作す
る段のＡＴＥを含むテーブル、あるいはそれより上位段
のテーブルがペー　シアウドされていた場合 この場合も、操作対象となるＡＴＥまで到達できないの
で、ＡＴＥへのセットは行なわれない。Ｖ−ｆｌａ３＝
１．Ｆｊｌａｇ＝１となって命令を終了する。なお、途
中段のＡＴＥで、予約ＡＴＥエラーと次段のページアウ
トが同時に起こった場合には、予約ＡＴＥエラーの方を
優先し、Ｖｊｌａｇ＝１　、Ｆ−ｆｌａｇ＝ｏとする。 ３、それ以外の場合 この場合には、　ｓｒｃのデータがＡＴＥにセットされ
、Ｖ、、ｆｌａｇは０となる。ＬＤＡＴεによってＡＴ
ＥにセットしたデータのＰ１ビットがＯの場合には、そ
れより下位の段のページアウトを示すため、Ｆｊｌａｇ
＝１となる。また、セットしたデータがＡＴＥとして予
約ＡＴＥエラーを起こすものであった場合には、やはり
ＦＪＩａｇ＝１となる。この二つのケースは、セットし
たＡＴＥを使ってアドレス変換を行なおうとすると例外
が発生するという点て共通している。 セットしたＡＴＥにエラーがなく、Ｐ１ビットが１の場
合には、Ｆ−ｆｌａｇ：０となる。 しＤＡＴＥ命令のフラク変化をまとめると第２８４図の
ようになる。 この命令は、基本的にはアドレス演算と考えるのて、町
ｆｌａｇ、Ｚｊｌａｇなどは変化しない。また、ｓｒｃ
、ｄｅｓｔａｄｄｒなどの実効アドレスを得るまでの過
程でページフォールトが生じた場合には、通常の命令と
同じようにページ不在例外（ＰＯＥ）が起動される。 この命令は特権命令である。 ＬＤＡＴＥ／ＳＴではＰＳＴＬＢ／ＳＴに相当する処理
が、しＤＡＴＥ／ＰＴではＰＳＴＬＢ／ＰＴに相当する
処理が自動的に行なわれる。 ＬＤＡＴＥ、５ＴＡＴＥ、ＬＯＰ、ＳＴＰ、ＬＤＣ，Ｓ
ＴＣ，ＭＯＶＰＡ命令の中の特殊空間を参照するオペラ
ンドにおいて、付加モードによりメモリの間接参照が起
こった場合には、特殊空間の方ではなく論理空間（ＬＳ
）の方を参照する。また、スタックポインタＳＰの参照
があった場合には、ＰＲＮＧではなく現在リングＲＮＧ
のスタックが参照される。特殊空間のアドレスという意
味を持つのは、最終的に得られた実効アドレスのみであ
る。 間ＶＰＡ　、　ＬＤＡＴＥ　、　５ＴＡＴＥでは、アド
レス変換のベースレジスタを、ＵＡＴＢＯ代わりにＲ１
によって指定している。この時、ＵＡＴＢのｒｅｓｅｒ
ｖｅｄの部分に対応するＲ１のビット（′＝′で表現さ
れた２″４．２−５のビット）がＪｔでなくても、特に
チエツクは行なわず、単に無視される。これは、インプ
リメントの負担を考慮したためである。 チエツクが行なわれていなくても、Ｒ１の２”４゜２−
５のビットには必ず′０′を入れてもらうように、マニ
ュアル等で指導する必要がある。 ＡＴ＝ＯＯでＬＤＡＴＥを実行した場合、ｓｒｃのフェ
ッチとｄｅｓｔａｄｄｒの実効アドレス計算は、他の命
令と同様にアドレス変換なしで行−なわれる。しかし、
ＬＤＡＴＥの命令動作そのものは、ＡＴの値に関係しな
い。すなわち、ＡＴ＝ＯＯであっても、得られたｄｅｓ
ｔａｄｄｒの実行アドレスは論理アドレスであると解釈
され、それを物理アドレスに変換する際に使用するＡＴ
Ｅに対して、ｓｒｃの転送を行なう、これは、アドレス
変換の前準備としてこの命令を使用することを想定した
ためである。 ＡＴ＝ＯＯ（７）場合（７）　ＬＤＡＴＥ、５ＴＡＴＥ
、ＭＯｖＰＡ（７）仕様は、ＡＴ＝０１の場合の仕様と
の整合性のほか、ｏｓが最初にＭＭＵの動作環境を設定
するために利用できるように、また、ユーザプログラム
がＡＴ＝０１、Ｏ５がＡＴ＝ＯＯで動く場合に矛盾なく
利用できるように、という意図で決められたものである
。 【プログラム例外】 ・予約命令例外 ・＋Ｒ＝’Ｔｈのとき（１＝？ｏｊのときは検出しない
） 争Ｐ＝’ｌ’のとき ・ｔｔｔ＝’ｏｘｏ’〜’１１１’のとき・ＥａＲが＠
−５Ｐのとき ΦＥａＡがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−
５Ｐのとき・＜＜ｌ　ｌ＞＞機能例外 ・しＤＡＴＥの正しいビットパターンがデコードされた
とき 【ニモニック】 ５ＴＡＴＥ　　　５ｒｃａｄｄｒ、ｄｅｓｔ「本発明装
置」ではサポートしない） 【命令の機能】 ５ｔｏｒｅ　ａｄｄｒｅｓｓ　ｔｒａｎｓｌａｔｉｏｎ
　ｔａｂｌｅ　ｅｎｔｒｙＡＴＥのストア 【命令オプション】 ／ＰＴ　　　ＰＴＥ操作 ／ＳＴ　　　ＳＴＥ操作 【命令ビットパターンとアセンブラ表記】第２８５図に
示す 【フラグ変化】 第２８６図に示す 【解説】 ５ｒｃａｄｄｒで指定したオペランドの実効アドレス（
論理アドレス）を計算し、それを物理アドレスに変換す
る際に使用するアドレス変換テーブルのエントリ（ＡＴ
Ｅ）を読みだし、ｄｅｓｔに設定する。５ｒｃａｄｄｒ
に対する実効アドレスのアドレス変換の方法は通常の命
令とは異なり、ＵＡＴＢレジスタではなくＲ１レジスタ
をアドレス変換テーブルのベースアドレス（物理アドレ
ス）として使用する。これは、Ｏ５等から、現在プログ
ラムが走っている論理空間以外の空間に対する操作も行
なえるようにするためである。なお、５ｒｃａｄｄｒの
ＭＳＢｔｆｉｌの場合（ＳＲを示す場合）は、Ｒ１では
なく　５ＡＴＢを使ってアドレス変換を行なう。 ／ＰＴオプションの場合、／ＳＴオプションの場合とも
、Ｒ１は５ｅｃｔｉｏｎ　Ｔａｂｌｅのベースアドレス
を指す。結果的に、／ＰＴの場合には２段の間接参照が
、／ＳＴの場合には１段の間接参照が行なわれる。 この命令で、高機能命令と同じように固定番号のレジス
タを空間指定に使用したのは、高級言語で直接使用する
ことのない命令なので命令の対称性があまり必要ないこ
と、ビット割り当てからの制約があること、による。 この命令では、ＡＴＥの予約ＡＴＥエラーやページ不在
エラーなど、いろいろな場合を見分けるため、ＦＪｌａ
２＜、Ｖ−ｆｌａ３を使用する。それぞれの場合におけ
る動作は、次のようになる。 １．５ｒｃａｄｄｒのアドレス変換に使用する５ｅｃｔ
ｉｏｎＴａｂ＋ｅやＰａｇｅ　Ｔａｂｌｅのうち、操作
する段より上位段のＡＴＥに予約へＴＥエラーがあった
場合この場合は、操作対象となるＡＴＥまで到達できな
いので、ＡＴＥの読みだしは行なわれない。Ｖ、、、ｆ
ｌａｇ＝１．Ｆ−ｆｌａｇ＝０となって命令を終了する
。 ２．５ｒｃａｄｄｒのアドレス変換に使用する５ｅｃｔ
ｉｏｎＴａｂｌｅやＰａｇｅ　Ｔａｂｌｅのうち、操　
作する段のＡＴＥを含むテーブルあるいはそれより上位
段のテーブルがページ　アウトされていた場合 この場合も、操作対象となるＡＴＥまで到達できないの
で、ＡＴＥの読みだしは行なわれない。Ｖｊ　Ｉａｇ＝
１　、Ｆ−ｆｌａＢ＝１となって命令を終了する。なお
、途中段のＡＴＥで、予約ＡＴＥエラーと次段のページ
アウトが同時に起こった場合には、予約ＡＴＥエラーの
方を優先し、Ｖ−ｆｌａｇ＝ｌ　、Ｆ−ｆｌａｇ＝０と
する。 ３６それ以外の場合 この場合には、ＡＴＥが読み出されてｄｅｓｔにセット
され、Ｖ−ｆｌａｇは０となる。５ＴＡＴεによって読
み出されたＡＴＥのＰ１ビットがＯの場合には、それよ
り下位の段のページアウトを示すため、ＦＪＩａｇ＝１
となる。また、読み出されたＡＴＥが予約ＡＴＥエラー
を起こずものであった場合には、やはりＦ−「ｌａｇ＝
１となる。この二つのケースは、読み出された八ＴＥを
使ってアドレス変換を行なおうとすると例外が発生する
という点て共通している。 読み出されたＡＴＥに予約ＡＴＥエラーがなく、Ｐ１ビ
ットが１の場合には、ＦＪｌａｇ＝Ｏとなる。 ５ＴＡＴＥ命令のフラグ変化をまとめると、第２８７図
のようになる。 なお、フラグ変化の意味を考えると、 ５ＴＡＴＥのＦｊｌａｇ　、ｏｒ、　Ｖ−ｆｌａｇに相
当するものがＭＯＶＰＡのＶ、ｊｌａｇとなっており、
５ＴＡＴＥとＭＯＶＰＡとではフラグ変化のパターンが
異なっている。 この命令は、基本的にはアドレス演算と考えるので、Ｍ
ＪＩａｇ、Ｚ−ｆｌａｇなどは変化しない。また、５ｒ
ｃａｄｄｒ、ｄｅｓｔなどの実効アドレスを得るまでの
過程でページフォールトが生じた場合には、通常の命令
と同じようにページ不在例外（Ｆ’ＯＥ）が起動される
。 この命令は特権命令である。 ｄｅｓｔ／ＥａＷ！Ｓでは、＠−５Ｐのモードを禁止し
ている。これは、途中段の予約ＡＴＥエラーやページア
ウトの発生によってＶＪＩａｇがセットされ、ｄｅｓｔ
の転送ができない場合にｄｅｓｔにＦＡ　−Ｓ　Ｐ　ｈ
＜指定されていると命令動作がまぎられしくなるためで
ある。 ＬＤＡＴＥ、５ＴＡＴＥ、Ｌ叶、ＳＴＰ、ＬＤＣ，ＳＴ
Ｃ，ＭＯＶＰＡ命令の中の特殊空間を参照するオペラン
ドにおいて、付加モードによりメモリの間接参照が起こ
った場合には、特殊空間の方ではなく論理空間（ＬＳ）
の方を参照する。 また、スタックポインタＳＰの参照があった場合には１
．ＰＲＮＧではなく現在リングＲＮＧのスタックが参照
される。特殊空間のアドレスという意味を持つのは、最
終的に得られた実効アドレスのみである。 ＡＴ＝ＯＯで５ＴＡＴＥを実行した場合、５ｒｃａｄｄ
ｒとｄｅｓｔの実効アドレス計算は、他の命令と同様に
アドレス変換なして行なわれる。 しかし、５ＴＡＴＥの命令動作そのものは、ＡＴＯ値に
関係しない。すなわち、ＡＴ＝ＯＯであっても、得られ
た５ｒｃａｄｄｒの実効アドレスは論理アドレスである
と解釈され、それを物理アドレスに変換する際に使用す
るＡＴＥをｄｅｓｔに転送する。これは、アドレス変換
の前準備としてこの命令を使用することを想定したため
である。 間ＶＰＡ、ＬＤＡＴＥ、５ＴＡＴＥては、アドレス変換
のペースレジスタを、ＵＡＴＢの代わりにＲ１によって
指定している。この時、ＵＡＴＢのｒｅｓｅｒｖｅｄの
部分に対応するＲ１のビット（′＝９で表現された２′
″４．２”５のビット）がｊｌｌでなくても、特にチエ
ツクは行なわず、単に無視される。これは、インプリメ
ントの負担を考慮したためである。チエツクが行なわれ
ていなくても、Ｒ１の２”４゜２″５のビットには必ず
２０′を入れてもらうように、マニュアル等で指導する
必要がある。 【プログラム例外】 ・予約命令例外 ・＋＝１０′のとき ・讐：′１９のとき ・ＥａＡがＲｎ、＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−
５ｒ’のとき ・ＥａＷ！Ｓが＃ｉｍｍ−ｄａｔａ、＠ＳＰ＋、＠−５
Ｐのとき ・＜＜ｌ　ｌ＞＞機能例外 ・５ＴＡＴＥの正しいビットパターンがデコードされた
とき 【ニモニック】 ＰＴＬＢＣｒ本発明装置」ではサポートしない。 つまり（Ｒ２）である。） 【命令の機能】 ｐｕｒｇｅ　ＴＬＢ ＴＬＢのパージ 【命令オプション】 ／Ａｓ　　　すべでの論理空間の几Ｂをパージする／Ｓ
Ｓ　　　ＲＯで指定されたＬＳＩＤを持つ論理空間のＴ
ＬＢをパージする 【命令ビットパターンとアセンブラ表記】第２８８図に
示す 【フラグ変化】 第２８９図に示す 【解説】 ＴＬＢのパージを行なう。 ＴＬＢのロックやイネーブルなどの細かい操作を行なう
には、制御レジスタを用いる。しかし、ＴＬＢに刻する
パージ操作しか行なわない場合には、そのためだけに制
御レジスタを追加するのはインプリメントの負担が大き
いため、ＴＬＢのパージ命令を別に用意している。 ＬＳＩＤとは、複数のコンテキスト（プロセスやタスク
）のＴ１．Ｂの混在を許す場合に、それを区別する番号
である。／ＳＳオプションの際には、ＲＯにより示され
たしＳ１０を持つ論理空間のＴＬＢのみがパージされる
。なお、現在使用中の論理空間に対するＬＳＩＤは、Ｌ
ＳＩＤ制御レジスタに置かれているが、この命令の実行
とは直接関係しない。 ＰＴＬＢ命令では、特定の論理アドレスのＴＬＢのみを
パージする機能はなく、指定した論理空間のすべてのＴ
ＬＢがパージされる。特定の論理アドレスのＴＬＢをパ
ージする場合は、ＰＳＴＬＢ命令を使う。ただし、／Ｓ
Ｓオプションが指定された場合には、指定した論理空間
のＵＲの几Ｂのみがパージされ、ＳＲのパージは一切行
なわれない。 ＳＲ部分のパージを行なう場合には、必ず／ＡＳを使用
する必要がある。 この命令は特権命令である。 メモリ管理やＴＬＢの構成はインプリメント依存性の強
いところなので、この命令は＜＜Ｌ２＞＞となっている
。また、この命令を実装する場合にも、必ずしもすべて
のオプションをインプリメントする必要はない。ＬＳＩ
Ｄの機能も必須のものではない。 ＰＴＬ８ては、ＡＴ＝００の場合にも、八Ｔ＝０１の時
と同様にパージが実行される。これは、アドレス変換の
前準備としてＰＴＬＢ命令を使用することを想定したた
めである。 【プロゲラ１１例外】 ・予約命令例外 【ニモニック】 ＰＳＴＬＢ　　　ｐｒ３ａｄｄｒ　　（ｒ本発明装置」
てはサポートしない。つまり（Ｌ２）である。）【命令
の機能】 ｐｕｒｇｅ　５ｐｅｃｉｆｉｃ　ＴＬＢ特定のアドレス
のＴＬＢのパージ 【命令オプション】 ／ＡＳ　　　すべての論理空間のＴＬ［３をパージする
１５ＳＲＯで指定されたＬＳＩＤを持つ論理空間のＴＬ
Ｂをパージする ／ＰＴ　　　論理アドレス全体（２”３１〜２−１２ビ
ツト）がｐｒｇａｄｄｒと一致するエントリをパージす
る つまり、Ｉ’ＴＥの変更時に影響を受ける部分をパージ
する ／ＳＴ　　　論理アドレスの２”３１〜２°２２ビツト
がｐｒｇａｄｄｒと一致するエントリをパージする つまり、ＳＴＥの変更時に影響を受ける部分をパージす
る ／ＡＴ　　　論理アドレスの２″’３１ビツトがｐｒｇ
ａｔ＋ｄｒと一致するエントリをパージする つまり、ＵＡＴＢ　、　５ＡＴＢの変更時に影響を受け
る部分をパージする 【命令ビットパターンとアセンブラ表記】第２９０図に
示す 【フラグ変化】 第２９１図に示す 【解説】 特定の論理アドレスのＴＬＢをパージする。 ／ＰＴオプションを指定した場合には、対象となる論理
空間のｒＬＢのうち、ＳＴＥ〜ＰＴＥのインデクスに相
当する論理アドレス（すなわち論理アドレス全体）がｐ
ｒｙ、ａｄｄｒと一致するものをパージする。また、／
ＳＴオプションを指定した場合には、対象となる論理空
間のＴＬＢのうち、ＳＴＥのインデクスに相当する論理
アドレスがｐｒｇａｄｄｒと一致するものをパージする
。／ＡＴオプションを指定した場合には、対象となる論
理空間のキャッシュのうち、論理アドレスのＭＳＢがｐ
ｒｇａｄｄｒと一致するエントリなすべてパージする。 ＬＳＩＤとは、複数のコンテキスト（プロセスやタスク
）のＴＬＢの混在を許す場合に、それを区別する番号で
ある。／ＳＳオプションの際には、ＲＯにより示された
ＬＳＩＤを持つ論理空間のＵＲのＴＬＢのみがパージさ
れる。なお、現在使用中の論理空間に対するＬＳＩＤは
、ＬＳＩＤ制御レジスタに置かれているが、この命令の
実行とは直接関係しない。 この命令は特権命令である。 メモリ管理やＴＬＢの構成はインプリメント依存性の強
いところなので、この命令は＜＜１２＞＞となっている
。また、この命令を実装する場合にも、必ずしもすべて
のオプションをインプリメントする必要はない。ＬＳＩ
Ｄの機能も必須のものではない。 ／ＡＳ、／ＳＳオプションは、ＬＳＩＩ）の有無に対す
る互換性を保つために設けであるオプションである。意
味的には、ＰＳＴＬＢの場合に常に／ＳＳのみが指定で
きればよいが、ｒ’ｓＴｌ、Ｂの場合に常に／ＳＳ指定
とすると、ＬＳＩＤの有無によって互換性が失われる恐
れがある。例えば、最初にＬＳＩＤの機能のないプロセ
ッサができると、その上で動くプログラムは、ＲＯにＬ
ＳＩＤのセットを行なわずにＰＳＴＬＢ命令を実行する
ものになるだろう。同じプログラムを将来しＳＩＤの機
能の有るプロセッサで実行した場合、その時にＲＯに残
フていたゴミによって、全くでたらめのＬＳＩＤに対し
てＰＳＴＬＢが実行されることになる。これを防ぐため
には、オプションを使って、ＲＯをセットしていない場
合には／ＡＳ指定、将来ＲＯをセットした場合は／ＳＳ
指定とすればよいわけで、ＰＳＴＬＢにおける／Ａｓ指
定はこのような意味を持っている。 したがフて、ＰＳＴＩ、Ｂては、 ／ＡＳ／ＰＴ ／ＡＳ／ＳＴ ／Ｓ５／ＰＴ ／ＳＳ／ＳＴ はすべて有効であり、 ／ＳＳはＲＯによって指定される論理空間のＵＲのＴＬ
Ｂをパージ ／Ａｓはすべての論理空間に対するＴＬＢのパージ、あ
るいはしＳＩＤの機能のないプロセッサでのＴＬＢのパ
ージ（／ＰＴ　、　／ＳＴオプションも有効、ＲＯは使
用しない） となる。 ／ＡＳオプションを使えば、ＬＳＩＤのあるプロセッサ
でもしＳＩＤのないプロセッサでも共通のプログラムを
書けるが、ＬＳＩＤの機能は生かせないことになる。一
方、１５５オプシヨンを使えば、しＳＩＤの機能は生か
せるが、ＬＳＩＤのないプロセッサでは未実装オプショ
ンということでエラー（予約命令例外など）になる。 ＰＴＬＢ　、　ＰＳＴＬＢ命令で／ＳＳオプションが指
定された場合には、指定した論理空間のＵＲのＴ１．Ｂ
のみがパージされ、ＳＲのパージは一切行なわれない。 ＳＲ部分のパージを行なう場合には、必ず／ＡＳを使用
する必要がある。ＰＴＬＢ　、　ＰＳＴＬＢで／ＳＳの
オプションを指定した場合の動作をまとめると、以下の
ようになる。 ＰＴＬＢ／ＳＳ ＲＯて指定された論理空間 のＵＲをパージ ＰＳＴＬＢ／ＳＳ／ＡＴ　＠ｕｒａｄｄｒ　　　；ｕｒ
ａｄｄｒはＵＲＲＯで指定された論理空間 のｔＪＲをパージ ＰＳＴＬＢ１５５／ＡＴ　＠５ｒａｄｄｒ　　　；５ｒ
ａｄｄｒはＳＲ／ＳＳでＳＲを指定したので、 何もしない ＳＲ全全体パージする場合 はＰＳＴＬＢ／ＡＳ／ＡＴ　＠５ｒａｄｄｒを利用 ＰＳＴＬＢ／ＳＳ／ｌ’Ｔ　＠ｕｒａｄｄｒ　　　；ｕ
ｒａｄｄｒはＵＲＲＯで指定された論理空間 のｔＪＲの一部をパージ ＰＳＴＬＢ／ＳＳ／Ｉ’Ｔ　＠５ｒａｄｄｒ　　　；５
ｒａｄｄｒはＳＲ／ＳＳ″ｒ：ＳＲを１旨定したノで、 何もしない ＳＲの一部をパージする場 合はＰＳＴＬ［ｌ／Ａｓ／Ｐ丁１ｉ！５ｒａｄｄｒを利
用 ＰＳＴＬＢで／ＳＴオプションの実装が難しい場合には
、互換性のため機能を縮退してそのまま実行することに
し、ＥＩＴとはしない。具体的には、／ＳＴの代わりに
／ＡＴ相当の動作を行なうことになる。 ＡＴ＝ＯＯでＰＳＴＬＢを実行した場合、ｐｒｇａｄｄ
　ｒの実効アドレス計算は、他の命令と同様にアドレス
変換なしで行なわれる。しかし、ＰＳＴＬＢの命令動作
そのものは、ＡＴの値に関係しない。すなわち、ＡＴ＝
００であっても、得られたｐｒｇａｄｄｒの実効アドレ
スは論理アドレスであると解釈され、ＡＴ＝０１の時と
同様にパージが実行される。 これは、アドレス変換の前準備としてＰＳＴＬＢ命令を
使用することを想定したためである。 【プログラム例外］ ・予約命令例外 ・６’ｌｔ１．　　　［１ｉｆ”セツトレファレンスネ
：本発明装置ではサポートしない命令（データ転送命令
） ＭＯＶ　　　　ｓｒｃ、ｄｅｓｔ データの移動と符号拡張 ＭＯＶＵ　　　ｓｒｃ、ｄｅｓｔ データの移動とゼロ拡張 ＰＵＳＨｓｒｃ スタックにブツシュ ＰＯＰ　　　　ｄｅｓｔ スタックからポツプ ＳＴＭ　　　　ｒｅｇｌ　ｉｓｔ、ｄｅｓｔ複数レジス
タのストア しＤＭ　　　　　　　ｓｒｃ、ｒｅｇｌｉｓｔ複数レジ
スタのロード ＭＯＶＡ　　　５ｒｃａｄｄｒ、ｄｅｓｔ実効アドレス
を得る ＰＵＳＨＡ　　　ｓｒｃａｄｄｒ 実効アトしスをスタック にブツシュ （比較・テスト命令） ＣＭＰ　　　　５ｒｃｌ　、５ｒｃ２ 比較、符号拡張と比較 ＣＭＰＵ　　　５ｒｃｌ、５ｒｃ２ ゼロ拡張と比較 ＣＩｌに　　　ｂｏｕｎｄ、　１ｎｄｅｘ、ｘｒｅｇ配
列の範囲のチエツク （算術演算命令） ＡＤＤ　　　　ｓｒｃ、ｄｅｓｔ 加算、符号拡張と加算 ＡＤＤＬＩ　　　ｓｒｃ、ｄｅｓｔ ゼロ拡張と加算 ＡＤＤＸ　　　ｓｒｃ、ｄｅｓｔ キャリーを含めた加算 ５ＬＩＢ　　　　ｓｒｃ、ｄｅｔｓ 減算、符号拡張と減算 ５ＩＪＢＵ　　　ｓｒｃ、ｄｅｓｔ ゼロ拡張と減算 ＳＵ［３Ｘ　　　ｓｒｃ、ｄｅｓｔ キャリーを含めた減算 ＭＵＬ　　　　　　　ｓｒｃ、ｄｅｓｔ乗算 ＭＵＬＬＩ　　　ｓｒｃ、ｄｅｓｔ 符号なし乗算 ＭＬＩＬＸ　　　ｓｒｃ、ｄｅｓｔ、ｔｍｐ拡張乗算、
サイズが大き くなる ＤＩＶ　　　　ｓｒｃ、ｄｅｓｔ 除算 旧ＶＵ　　　ｓｒｃ、ｄｅｓｔ 符号なし除算 ＤＩＶＸ　　　ｓｒｃ、ｄｅｓｔ、ｔｍｐ拡張除算、サ
イズが小さ くなる、剰余を出す ＲＥＭ　　　　ｓｒｃ、ｄｅｓｔ 剰余 ＲＥＭＬＩ　　　ｓｒｃ、ｄｅｓｔ 符号なし除算による剰余 Ｎ　ＥＧ　　　　ｄｅｓ　を 補数演算 ＜＜Ｌ２＞＞　　　ＩＮＤＥＸ　　　　　１ｎｄｅｘｓ
ｉｚｅ、５ｕｂｓｃｒｉｐｔ、ｘｒｅｇ多次元配列のア
ドレス計算 （論理演算命令） ＡＮＤ　　　　ｓｒｃ、ｄｅｓＬ　　　　　　　論理和
ＯＲｓｒｃ、ｄｅｓｔ　　　　　　　論理和ＸＯＲｓｒ
ｃ、ｄｅｓｔ 排他的論理和 ＮＯＴ　　　　ｄｅｓｔ 全ビ・ント反転 （シフト命令） ＳＨＬ　　　　ｃｏｕｎｔ、ｄｅｓｔ　　　　論理シフ
トＳＨＡ　　　　ｃｏｕｎｔ、ｄｅｓｔ　　　　７Ｆ−
術シフトＲＯＴ　　　　ｃｏｕｎｔ、ｄｅｓｔ　　　　
回転５）ＩＸＬ　　　ｄｅｓｔ　　　　　　　拡張左シ
フト５ＨＸＲｄｅｓｔ　　　　　　　拡張右シフトＲＶ
ＢＹ　　　ｓｒｃ、ｄｅｓｔ　　　　　バイｌ−順の逆
転 （＜Ｌ２＞＞　　ＲＶＢＩ　　　　ｓｒｃ、ｄｅｓｔ　
　　　　　ビ・ントｌ１ｌｆｆの逆転 （本発明装置ではサポート〉 （ビット操作命令） ＢＴＳＴ　　　ｏｆｆｓｅｔ、ｂａｓｅ　　　ビットの
テスト ＢＳＥＴ　　　ｏｆｆｓｅｔ、ｂａｓｅ　　　ビットの
セット ＢＣＬＲｏｆｆｓｅｔ、ｂａｓｅ　　　ビットのクリＢ
ＮＯＴ　　　ｏｆｆｓｅｔ、ｂａｓｅ　　　ビットの反
転ＢＳＣＩＩ　　　ｄａｔａ、ｏｆｆｓｅｔ　　　Ｏま
たは１のサーチ （ｌワード内） （固定長ビットフィールド命令） ＢＦＥＸＴ　　　　ｏｆｆｓｅｔ、ｗｉｄｔ、ｈ、ｂａ
ｓｅ、ｄｅｓｔビットフィールドの抽出 （符号付き） ＢＦＥＸＴＵ　　ｏｆｆｓｅｔ、ｗｉｄｔｂ、ｂａｓｅ
、ｄｅｓｔビットフィールドの抽出 （符号なし） ＢＦＩＮＳ　　　ｓｒｃ、ｏｆｆｓｅｔ、ｗｉｄｔｔ＋
、ｂａｓｅビットフィールドの挿入 （符号付き） ＢＦＩＮＳＵ　　ｓｒｃ、ｏｆｆｓｅｔ、ｗｉｄｔｈ、
ｂａｓｅビットフィールドの挿入 （符号なし） ＢＦＣＭｒ’　　　　ｓｒｃ、ｏｆｆｓｅｔ、、ｗｉｄ
ｔｈ、ｂａｓｅビットフィールドの比較 （符号付き） ＢＦＣＭＰＵ　　ｓｒｃ、ｏｆｆｓｅｔ、ｗｉｄｔｈ、
ｂａｓｅビットフィールドの比較 （符号なし） （任意長ビットフィールド命令） ＢＶＳＣＩＩ　　　　Ｏまたは１のサーチ（任意長ビッ
トフィールド） ＢＶＭＡＰ　　　　ビットマツプ演算 ＢＶＣＰＹ　　　　ビットマツプ転送 りＶＰＡＴ　　　　パターンとビットマツプの演算 （１０進演算命令） ＊　ＡＤＤＤＸ　　　ｓｒｃ、ｄｅｓＬ　　　　　　Ｂ
ＣＤの加算＊　５ＵＢＤＸ　　　ｓｒｃ、ｄｅｓｔ　　
　　　　ＢＣＤの減算ｔ　Ｉ’ＡＣＫｓｓ　　ｓｒｃ、
＋１ｅｓｔ　　　　　　ＢＣＤへのパック ＊　ＵＮＰＫｓｓ　　ｓｒｃ、ｄｅｓｔ、ａｄｊ　　　
　ＢＣＤからのアンパ・ンク （ストリング命令） ＳＭＯＶ　　　　　　　　　ストリングのコピーＳＣＭ
Ｐ　　　　　　　　　ストリングの比較５ＳＣＩ＋　　
　　　　　　　ストリングのサーチ５ＳＴＲ同一データ
を繰り返 し古き込み （ストリングのフィル） （キュー操作命令） ＱＩＮＳ　　　ｅｎｔｒｙ、ｑｕｅｕｅダブルリンクの
キューへ挿入 ＱＤＥＬ　　　ｑｕｅｕｅ、ｄｅｓｔ ダブルリンクのキューエンド すを削除 ＱＳＣＩ＋　　　　キューのサーチ （ジャンプ命令） ＢＲＡ　　　　ｎｅｗｐｃ ジャンプ（ｒ’ｃ相対） Ｂｃｃ　　　　ｎｅｗｐｃ 条件ジャンプ （ｐｃ相対） ＢＳＲｎｅｗｐｃ　　　サブルーチンジャンプ＜ｐｃ相
対） ＪＭＰ　　　　ｎｅｗｐｃ　　　ジャンプＪＳＲｎｅｗ
ｐｃ　　　サブルーチンジャンプ Ａｃｅ　　　　　５ｔｅｐ、ｘｒｅ３．ｌ１ｍ１ｔ、ｎ
ｅｗｐｃインデクス値を増加する ループ命令 ＳＣＢ　　　　５ｔｅｐ、ｘｒｅｇ、　Ｉ　１ｍ１ｔ、
ｎｅｗｐｃインデクスｆ１αを減少する ループ命令 ＥＮＴＥＲ１ｏｃａｌ、ｒｅｇｌｉｓｔスタックフレー
ムの形成、 高級言語用サブルーチンジ ヤング ＥＸＩＴＤ　　　ｒｅｇｌｉｓｔ、ａｄｊｓｐ高級言語
用サブルーチン リターンとパラメータ解放 ＲＴＳ　　　　　　サブルーチンからのリターン ＮＯＰ　　　　　　ノーオペレーションＰＩＢ　　　　
　　命令キャッシュや パイプラインの整合性をと る （マルチプロセッサ命令） ＢＳＥＴＩ　　　ｏｆｆｓｅｔ、ｂａｓｅビットのセッ
ト （バスをロック） ＢＣＬＲＩ　　　　ｏｆｆｓｅｔ、ｂａｓｅビットのク
リア （バスをロック） Ｃ５Ｉ　　　　　ｃｏｍｐ、ｕｐｄａｔｅ、ｄｅｓｔ比
較とストア（バスをロック） （制御空間、物理空間操作命令） ＬＤＣｓｒｃ、ｔＪｅｓＬ 制御空間へのロート ＳＴＣｓｒｃ、ｄｅｓｔ。 制御空間からのストア ＬＤＰＳＢ　　　　　５ｒｃ ＰＳＢへのロード ＬＤＰＳＭ　　　ｓｒｃ ＰＳＭへのロード ５ＴＰＳＢ　　　ｄｅｓｔ ＰＳＢからのストア ＳＴｒ’ＳＭ　　　ｄｅｓｔ ＰＳＭからのストア ＬＤＰ　　　　　ｓｒｃ、ｄｅｓｔ 物理空間へのロード ＳＴｒ’　　　　ｓｒｃ、ｄｅｓＬ 物理空間からのストア （Ｏ５関連命令） １：　ＪＲＮＧ　　　ｖｅｃｔｏｒ　　　リング間コー
ル＊　ＲＲＮＧ　　　　　　　　　リング間リターンＴ
ＲＡＰＡ　　　ｖｅｃｔｏｒ　　　ソフトウェア割り込
み、トラップ ＴＲＡＰ　　　　　　条件によるソフトウェア割り込み
、トラップ ＲＥＩＴ　　　　　　ＥＩＴ処理 （割り込み、例外処理） からのリターン ＷＡＩＴ　　　ｉｍａｓｋ　　　　停止、割り込み待ち ＬＤＣＴＸ　　　Ｐｃｂａｄｄｒ　　　プロセスコンテ
キストのロード ５ＴＣＴＸ　　　　　　　　　プロセスコンテキストの
ロード （ＭＭＵ閏運命運命 令ＣＳ　　　　ｃｈｋａｄｄ　ｒ　　　アクセス権のチ
エツク ＊　ＭＯＶＰＡ　　　５ｒｃａｄｄｒ、ｄｅｓｔ物理ア
ドレスの転送 ＊　　ＬＤＡＴＥ　　　　　ｓｒｃ、ｄｅｓｔ、ａｄｄ
ｒＡＴＥのロード ＊　５ＴＡＴＥ　　　５ｒｃａｄｄｒ、ｄｅｓｔ八ＴＥ
へストア （＜Ｌ２＞＞ネＰＴＬＢ　　　　　　　　　　ＴＬＢの
パージ＜＜Ｌ２＞＞！Ｉ　Ｉ’５ＴＩＪ３　　　　　ｐ
ｒ８ａ山（「特定のアドレスのＴＬＢのパージ （符号付き１０進演算命令） ＜くし２＞＞ネ　ＤＣＡＤＤ　　　　　ｓｒｃ、ｄｅｓ
ｔ符号付きＢＣＤの加算 ＜くし２＞＞＊　　ＤＣＡＤＤＵ　　　　ｓｒｃ、ｄｅ
ｓｔ符号なしＢＣＤの加算 ＜＜Ｌ、２＞＞＊　　ＤＣ５ＵＢ　　　　　ｓｒｃ、ｄ
ｅｓｔ符号付きＢＣＤの減算 ＜＜Ｌ２＞＞＊　　ＤＣ５ＵＢＵ　　　　ｓｒｃ、ｄｅ
ｓｔ符号なしＢＣＤの減算 ＜＜Ｌ２＞＞ネ　ＤＣＸ　　　　　　　ｓｒｃ、ｄｅｓ
ｔキャリーを含めたＢＣＤの加減 算 ＜＜１，２＞＞＊　　ＤＣＡＤＪ　　　　　ｓｒｃ、ｄ
ｅｓｔ符号付きＢＣＤの補数 ＜＜Ｌ２＞＞＊　　ＤＣＡＤＪＵ　　　　ｓｒｃ、ｄｅ
ｓｔ符号なしＢＣＤの補数 ＜＜Ｌ２＞＞ネ　ＤＣＡＤＪＸ　　　　ｓｒｃ、ｄｅｓ
ｔキャリーを含めたＢＣＤの補数 ＜＜Ｌ２＞＞、ｔ　　ＤＣＣＭＰ　　　　　５ｒｃｌ、
５ｒｃ２符号付きＢＣＤの比較 ＜＜Ｌ２＞＞ネ　ＤＣＣＭＰＵ　　　　５ｒｃｌ、５ｒ
ｃ２符号なしＢＣＤの比較 ＜＜Ｌ２＞＞＊　　ＤＣＣＭＰＸ　　　　５ｒｃｌ、５
ｒｃ２キヤリーを含めたＢＣＤの比較 、２．　　　　［Ｉ　ｙの　セン　　、−答についＮλ
二１−鷹Ｉ この資料は、命令ニモニック、アドレッシングモードの
ニモニック、などに関する本発明装置での規定を示した
ものである。ドキュメントの記述の意味を明確にし、本
発明装置に対する理解を深めてもらうことを目的として
いる。 Ａ２−１−１．この′　ユ　゛　にお４る奮゛ホ　゛（
、、、＞　　　　　　　メタキャラクタを示す。 ［Ａ］　　　　　　　　Ａはあってもなくてもよい。 （Ａ）ネ　　　　　　Ａの０回以上の繰り返しくＡ）＋
　　　　　　　Ａの１回以上の繰り返しＡ：：＝Ｂｌｌ
ＣＡはＢまたはＣ Ａ　：：＝　ＢＣＡはＢとＣをつないだものＡ２−１−
２．ニモニパ　ｔ′の ■総称ニモニックとフォーマット別ニモニックを設ける
。 総称ニモニックは各命令に対応したニモニックであり、
短縮形、−船形などフォーマットが複数存在する命令で
も、総称ニモニックは一つである。これに対して、フォ
ーマット別ニモニックは、短縮形や一般形などの区別を
したい場合のニモニックである。 命令フォーマットを表わす文字を決めておき、総称ニモ
ニックから規則的にフォーマット別ニモニックを作る。 ユーザがアセンブラのソースプログラムを書いた場合に
は、通常総称ニモニックを使う。総称ニモニックに対す
る最適なフォーマットの選択は、原則としてアセンブラ
が行なう。 ■データタイプ指定子に関して統一的な規則を設ける。 データタイプ関係で記述を必要とするものは、演算のた
めのデータタイプ指定、命令全体でのオペランドサイズ
指定、およびオペランド毎のサイズ指定である。これら
に関して統一的な規則を設ける。 ■ニモニックは、原則としてＩＥＥＥ　Ｍｉｃｒｏρｒ
ｏｃｅｓｓｏｒ　Ａｓｓｅｍｂｌｙ　Ｌａｎｇｕａｇｅ
　５ｔａｎ　　ｄａｒｄ（Ｐ６９４）を標準とする。た
だし、これには−船釣な感覚になじまないと思われると
ころ、本発明装置のアーキテクチャに合わないところな
どがあるので、あくまでも個々の名称を決める際の参考
とするだけである。考え方や規則まで完全にＩＥＥＥに
合わせるわけではない。 ■特殊記号の利用はできるだけ避ける。 ここで定義するアセンブラでは、できるだけ特殊記号を
使用しないという方針にしている。それは、オペランド
に数式が来たり、アセンブラを拡張した場合に、その中
で使用する記号と競合さぜないためである。また、文字
セットの少ない大型機でも開発を行なうためには、あま
り多くの記号を使用するのは望ましくない。特殊記号の
利用をできるだけ避けたため、アセンブラの中では括弧
を一種類しか使用しておらず、またｊ　；　ｔ　、　ｊ
　＆　ｊなどが未使用の特殊記号となっている。 Ａ２−１−３．アセン　ラ−６ 本発明装置用アセンブラ言語における一つの命令は、一
つのオペレーションニモニックと複数個（０個、１個を
含む）、のオペランドニモニックにより記述される。オ
ペコードニモニックとオペランドニモニックの間は一個
以上の空白文字（スペースまたはタブ）により区切られ
、オペランドニモニックとおしの間はコンマ′、′によ
り区切られる。 くアセンブラ命令〉二二二 くオペレーション〉［＜オペランド〉（、（オペランド
〉）ネコ Ａ２−１−４．ペ　ン゛の１ オペランドの順序は命令毎に定まっているが、原則は次
のようになる。 移動命令（ＮＯＶ） 第一オペランドがソース、第二オペ ランドがデスティネーションになる。 すなわち、 第一オペランド；＝〉 第二オペランド これはＩＥＥＥ標準と同じである。 ２項演算の２オペランド命令（ＳＵＢなど）第一オペラ
ンドが２番目のソース、 第二オペランドが１番目のソースと デスティネーションになる。 すなわち、 第二オペランド、ｏｐ、第一 オペランド＝＝〉第二オペラ ンド これはＩＥＥＥ標準とは異なるが、多くのプロセッサで
用いられている方法であり、なじみやすい。 Ａ　２−２．オペし−ショクのニモニックＡ２−２−１
．ニモニ・・Ｉ Ｉ　ＥＥＥでは、演算操作を示す動詞をニモニックの先
頭にもってくるという考え方であるが、本発明装置では
さらにその前にデータタイプ指定子を置く。演算操作そ
のものに対するニモニックは、はぼＩＥＥＥに合わせる
。 本発明装置での命令のニモニックは、次のような規則で
生成する。 くオペレーション〉：：＝ ［（データタイプ〉］（演算操作〉（（バリエーション
））ネ（／＜オプション））ネ（：＜フォーマット））
ネ［、＜サイズ〉］例： ０Ｖ ＳＮＯＶ／ＮＥ、Ｗ ＮＯＶ、讐 ＭＯＶ　：　Ｌ ＭＯＶ：Ｑ、Ｗ くデータタイプ〉　　命令の先頭で指定するのは、演算
方法に大きな影 響を与えるデータタイプ、 すなわち、く演算操作〉に 対して直交関係にないデ ータタイプである。この データタイプには、スト リング、キュー、ビット フィールドなどが含まれ る。データサイズ（！！数 の８．１６，３２．６４ビツト、浮 動小数の３２．６４ビツトなど） の指定は、ここではなく （サイズ〉で行なう。また、 符号付き、符号なしの指 定、およびアドレス演算 の指定は、ここではなく （バリエーション〉で行な う。 く演算操作〉　　　　演算そのものの指定を行なう。で
きる限りＩ　ＥＥＥに 合わせる。条件ジャンプ 命令の条件の指定は本来 オプションとするべきで あるが、慣例にしたがっ て基本部分のく演算操作〉 に含める。 くバリエーション〉　演算に対する細かい操作や属性の
指定を行なう。 （オプション〉　　　命令フォーマット中の数ビットで
表現される命令 オプションを示す。オプ ションになるのは、スト リング命令の終了条件、 キューのサーチ条件など である。 くフォーマット〉　　短縮形、−船形などのフォーマッ
トを指定する。 通常は書かなくてもよく、 書かない場合は総称ニモ ニックになる。アセンブ ラのソースでくフォーマツ ト〉を書かずに総称ニモニ ツクを使］た場合には、 アセンブラで自動的に最 適なフォーマットを選ぶ。 （フォーマット〉を書いた 場合にはフォーマット別 ニモニックの記述になる。 アセンブラのソースでユ ーザが（フォーマット〉を 書いた場合には、強制的 にそのフォーマットを使 うことを示す。 （フォーマット〉によるフ ォーマット別ニモニック は、仕様書やマニュアル の記述において、あるい は逆アセンブラなどにお いて、あえて命令フォー マットの区別をしたい場 合に用いる。 〈サイズ〉　　　　　オペランドのサイズを指定する。 くサイズ〉を使用 する命令は、主として整 数を扱う命令と浮動小数 を扱う命令である。くサイ ズ〉はくデータタイプ〉とは 異なり、（演算操作〉に対 して直交関係があるのが 特徴である。 Ａ２−２−２．−一 （データタイプ〉を表わす文字として、次のようなもの
がある。 なし　　整数演算、アドレス演算、 雑命令など Ｆ　　　浮動小数 Ｓ　　　ストリング Ｑ　　　ダブルリンクによるキュー ８　　　１ビツトのビ・ント操作 ６Ｆ　　　　固定長ビットフィールドの操作 ｅＶ　　　　任意長ビットフィールドの操作 醇ｊ≦田え！操作 原則としてＩＥＥＥのニモニックに従う。使用するもの
は次の通りである。 ＡＤＤ、Ｓｕｅ、ＭＵＬ、旧Ｖ、ＣＭＰ、ＮＥＧ、ＡＮ
Ｄ、ＯＲ。 ＸＯＲ，ＮＯＴ、ＬＤ、ＳＴ、ＭＯＶ、ＰＵＳＨ，ＰＯ
Ｐ、ＷＡＩＴ。 ＯＰ 注意 ・間Ｖ、ＬＤ、ＳＴの使い分け ＮＯＶ　　　レジスタ間、メモリ間の転送ＬＤ　　　メ
モリからレジスタへの転送ＳＴ　　　レジスタからメモ
リへの転送ＬＤ　、ＳＴは、方向性を意識する必要のあ
る命令に使用する。 ・シフト関係のオペレーションは、左 右の指定方法が異なるためにＩ　ＥＥＥのニモニックを
そのまま使うわけでは ないが、ｌ　ＥＥＥの原則を生かして５ＩＩＡ。 ＳＨＬ、ＲＯＴとする。 ・ブランチ（条件分岐）命令に関して は、ＩＥＥＥに従うと’ＢＶ’などが別の意味とぶつか
ること、符号付き整数の 比較と符号なし整数の比較の区別を わかりやすくしたいこと、などを考 慮したため、条件指定の部分す月ＥＥＥには従っていな
い。 ・ＪＭＰ、ＪＳＲ，ＲＴＳは、ブランチ命令とのバラン
スからＩＥＥＥには従っていない。 ・（バリエーション〉のｌＸｊにより拡張演算を表わす
ことに統一したため、ＡＤ ＯＸ、５ＵＢＸ、ＭＵＬＸ、ＤＩＶＸ！；：ライＴも１
ＥＥＥニは従っていない。 Ａ２−２−４．バ１エーショゝ くバリエーション〉は、演算に対する属性などを指定す
るものである。次のような文字を使用する。 Ｘ　　　拡張演算 例：Ａ［）ＤＸ、ＭｔＪＬＸなと Ｕ　　　符号なしデータの演算 例：ＭＯＶＵ、ＡＤＤＵ、ＭＵＬＵなどＣ制御空間（制
御レジスタ） に対する演算 例：ＬＤＣ，５ＴＣ Ｐ　　　物理空間に対する演算 例：ＬＤＰ、５ＴＰ １　　　バスをロックして行なう処 理 例：ＢＳＥＴＩ　、ＢＣＬＲＩ、ＣＳ＋門　　　複数デ
ータの処理 例：ＬＤＭ、ＳＴＭ Ａ　　　アドレス計算 例：ＭＯＶＡ、ＰＵＳＩＩＡ、ＭＯＶＰＡｏ　　　１０
進演Ｗ（符号なし、デー タチエツクなし） 例：＾ｏｏｏｘ、５ｕｅｏｘ またはスタック上のパラメ ータを捨てる処理 例：ＥＸＩＴＤ Ａ２−２−５．　　−マ・・ （フォーマット〉は、命令フォーマットの詳細を区別し
たい場合に用いる。次のような文字を使用する。 Ｑ　　　リテラル短縮形 ビットフィールド命令のス タテイック形 ループ命令のリテラル短縮 形 例：　ＮＯＶ：Ｑ、讐 ＃３．＠ａｂｓ ＢＴＳＴ：Ｑ、Ｂ ＄４　、　＠ａｂｓ ＡＣＢ：Ｑ １１１、Ｒ１＋１５．　Ｉｏａｐｌ Ｒレジスターレジスタ開演算 の短縮形 ループ命令のレジスタ短縮 形 例：　ＡＮｒ）：Ｒ，Ｗ Ｒ１，Ｒ２ ＭＯＶＡ：Ｒ，Ｗ ＠（ｄｉｓｐ：１８．Ｒ２）、Ｒ３ Ａｃｅ：Ｒ １１、Ｒ１，Ｒ２，Ｉｏｏｐ２ し　　　メモリーレジスタ間演算の 短縮形 例：　ＡＤＤ：Ｌ、Ｗ ＠ａｂｓ、Ｒ２ ＭＯＶ：Ｌ、Ｓ／ ＠（ｄｉｓｐ、Ｒ２）、Ｒ３ Ｓ　　　レジスターメモリ間演算の 短縮形（ＮＯＶのみ） 例：　ＭＯＶ：Ｓ、Ｗ Ｒ２，＠ａｂｓ １　　　イミディエート短縮形 例：　ＡＤＤ：１．Ｗ ＄１０００００．＠ａｂｓ２ Ｇ　　　２オペランド命令の一般形 ループ命令の一般形 例：　ＡＤＤ：Ｇ、讐 ＠ａｂｓｌ　、＠ａｂｓ２ ＡＣＢ：Ｇ ＠ａｂｓｌ、Ｒ１，＠ａ ｂｓ２．１ｏｏｐ３ Ｅ　　　２オペランド命令の一般形 の８ビツトイミデイエート 例：　ＡＤＤ：Ｅ、Ｗ ＃ｌＯＯ，Ｂ、＠ａｂｓ２ ８　　　、ｎｅｗｐｃが８ビツト 例：　Ａｃｅ：Ｇ ＠ａｂｓｌ　、Ｒ１、＠ａｂｓ２゜ １ｏｏｐ３：８ １６　　　　ｎｅｔｚｐｃが１６ビツト例：　ＢＥＱ：
Ｇ　　ｅｒｒｏｒ：１６３２　　　　ｎｅｗｐｃが３２
ビット 例：　ＢＮＥ：Ｇ　　ｎｅｘｔ：３２ ６４　　　　ｎｅｗｐｃが６４ビット 例：　ＢＲＡ：Ｇ　　１ｏｏｐ：６４ なお、ここで示したｌ　：　Ｑ　ｌ　、　ｔ　ｅ　Ｇ　
９　、、、といったフォーマット指定は、一つの命令（
総称ニモニック）の中でフォーマットの区別を行ない、
フォーマット別ニモニックを作ることが目的のものであ
る。つまり、アセンブラ表記上のフォーマット指定であ
る。一方、命令フォーマット説明で用いたＧ−ｆｏｒｍ
ａｔ、Ｅ−ｆｏｒｍａｔ、、といったフォーマットの方
は、命令全体の中でのフォーマットの説明を行なうこと
が目的のものである。したがって、例えば同じ′：Ｇ′
であっても’ＭＯＶＡ：Ｇ’であればＭＯＶＡ命令の一
般形なのでＧＡ−ｆｏｒｍａｔであり、’ＮＯＶ：Ｇ’
であればＮＯＶ命令の一般形なのでＧ−ｆｏｒｍａｔと
いうことになる。 υ−２ｊＬｔ土区 ｌ　ＥＥＥでは６４ビツト整数まで考慮されていないの
で、扱うデータサイズはどうしてもｌ　ＥＥＥと異なっ
たものになる。 整数の場合 ４通りのサイズが対称的にサポート されている点、 オペランド側でもデータタイプが指 定できる点、が特徴である。 オペレーション側にもオペランド側 にも同じものを書くので、′、′により区切っている。 くサイズ〉として、次のような文字を 使用する。 Ｂ　　　Ｂｙｔｅ　　　　　・８ビツト長の整数ＨＨａ
ｌｆｗｏｒｄ　　　１６ビツト長の整数Ｗ　　　Ｗｏｒ
ｄ　　　　　３２ビツト長の整数Ｌ　　　Ｌｏｎｇｗｏ
ｒｄ　　　６４ビツト長の整数′Ｌ２は本発明装置３２
では使用できない。 浮動小数点の場合 別に定める。 Ａ２−３．オペーン゛のニモニ・・ オペランドには、汎用のアドレッシングモードまたはそ
のサブセットが利用できるもの（−酸オペランドと呼ぶ
）と、命令に応じた特殊な指定をするもの（特殊オペラ
ンドと呼ぶ）とがある。特殊オペランドについては、命
令毎にフォーマットを定める。特殊オペランドをとる命
令は、 ＢＲＡ、Ｂｃｃ、ＢＳＲ，Ａｃｅ、ＳＣＢ　　　（ｎｅ
ｗｐｃオペランド） ＬＤＭ、ＳＴＭ　　　　　　　　　　　（ｒｅｇｌｉｓ
ｔオペランド） などである。 （オへランド〉：：： （−酸オペランド〉 ＩＩ　　　＜特殊オペランド〉 一般オペランドに関しては、本発明装置において、オペ
ランド毎にデータサイズを指定できる点が特色であり、
アセンブラにおける一般オペランドの記述方法にもその
ような能力を持たせている。また、オペランドに対して
も総称ニモニックとフォーマット別二士ニックを設けて
いる。 一般オペランドのニモニ・ンクは、実際のオペランドの
値（実効アドレス）と付加モードフォーマットの区別、
およびサイズから成る。 （−酸オペランド〉：：： （オペランド値〉［：（付加モード指定〉］［、−サイ
ズ＞］ Ａ２−３−１．°゛し・・シンノモー゛　普の、」り従
来のプロセッサでは、アドレッシングモードの数があま
り多くなかったため、それぞれのモードを個別に考え、
別々の記号を割り当てておけばよかった。また、表記法
と実際のアドレッシングのオペレーションがうまく対応
していない場合も見られた。例えば、あるプロセッサで
はレジスタ相対間接のアドレッシングモードをｄｉｓｐ
（Ｒｎ）で表現する場合があるがこれはオペレーション
としてはｍｅｍ［ｄｉｓｐ＋　Ｒｎ］であり、ｄｉｓｐ
の部分とＲｎの部分の扱いが対称的ではない。これだけ
で使っている場合には問題は生じないが、これを組み合
わせて複雑なモードを作っていった場合には矛盾の起き
ることがある。 本発明装置では付加モードといフた機能があるため、統
一的、規則的なアドレッシングの表記を行なわないと混
乱を招く。そこで、本発明装置では実際のオペレーショ
ンとその表記との関係について原則を設け、それに基づ
いて、付加モードまで一貫したアドレッシングモードの
表記を行なうこととした。 アドレッシングは、基本的には加算と間接参照の繰り返
しである。したがって、この二つのオペレーションに対
する表記法が決まればよい。 本発明装置の表記原則をまとめると次のようになる。 ［本発明装置アドレッシングモードの表記原貝すコ ＠Ａまたは＠（Ａ）　　　　アドレスへのメモリ内容を
参照 ｍｅｍ［Ａ］ ＠（Ａ、Ｂ、Ｃ，、、、）　　　　Ａ、Ｂ、Ｃ，、を加
算して、加算結果のアドレス のメモリ内容を参照 ｍｅｍ［Ａ　＋　８　＋ Ｃ＋、、、］ 本発明装置における′（）′は、間接参照などの特別な
意味は持たない。一般の数式と同じように、結合の順序
を示すに過ぎない。したがフて、＠Ａと＠（Ａ）は全く
同じ意味ということになる。以下で説明するシンタック
スにおいて１（、、）ゝが入る場合であっても、’（、
、）’内に一つの項しかなければ、’（、、）’を省略
しても構わない。 従来のプロセッサでは’（、、）’によって間接参照を
意味する場合があり、これがある程度慣用的な表記法と
なっている。しかし、このような表記法では以下のよう
な点で誤解を生みやすい。 例： 慣用的表記法　　　オペランド値 Ｒｎ　　　　　　　　　　Ｒｎ （Ｒｎ）　　　　　　　　　　　　　　　　　ｍｅｍ［
Ｒｎコａｂｓ　　　　　　　　　　　　ｍｅｍ［ａｂｓ
］またはａｂｓ （ａｂｓ）　　　　　　　　　ｍｅｍ［ｍｅｍ［［ａｂ
ｓ］］また はｍｅｍ［ａｂｓ］ うまく対応がとれない場合が生ずる。 本発明装置において、間接参照を必ず１＠′によって表
現しているのは、こういった理由による。 イミディエート、スタック操作のアドレッシングモード
、インデクスのスケーリングなどの処理はこの原則に入
らないので、原則を参考にしながらそれぞれ別に表記法
を定める。 Ａ２−３−２．・　モー゛の （付加モード指定＞：：＝ＡＩＩＮ ′Ａ′の指定は、付加モードのフォーマットを使うとい
うことを特に強調したい場合に付は加える。 また、ｔｉｔの指定は、付加モードを使用しないという
ことを特に強調したい場合に付は加える。 これらの指定は、フォーマット別ニモニックに相当する
ものである。＃；Ｈ１，ｔ；Ａ１とも書かれていない場
合は、そのアドレッシングが付加モード以外の短いモー
ドで実現できるかどうかをアセンブラが判断し、実現で
きればそのモードを使う。付加モードでないと実現でき
なければ、付加モードを使う。 例： ＠（ｄｉｓｐ、ＰＣ）：Ａ　　常にｐｃ相対付加モード
を使用 ｄ　ｉｓｐが３２ビツト以下 であっても付加モー ドを使用 ＠（ｄｉｓｐ、ＰＣ）：Ｎ　　常にＰＣ相対間接のモー
ドを使用 ｄ　ｉｓｐが６４ビツトであ るとエラー ＠（ｄｉｓｐ、ＰＣ）　　　ｄｉｓｐが３２ビツトであ
ればＰＣ相対間接のモ ードを使用 ｄ　ｉｓｐが６４ビツトであ ればＰＣ相対付加モー ドを使用 醇づ≦し丈韮ズ （サイズ〉は、オペランドの演算サイズを示すものであ
り、オペレーションのニモニックに示されたサイズと絹
みになって実際のサイズ指定を行なう。サイズ指定の文
字は、オペレーションに使われるものと同じである。 オペランド中のくサイズ〉と、オペレーション中のくサ
イズ〉の関係は、原則として次のようになる。 ・オペレーション中にくサイズ〉の指定があった場合に
は、そのくサイズ〉が全部のオペランドのデフォルトの
サイズとして有効になる。ただし、サイズの指定ができ
ないオペランド、イミディエートのオペランド、特殊な
意味を持つオペランドの場合はこの限りではない。 ・オペランド中に（サイズ〉の指定があった場合には、
それがそのオペランドのサイズになる。オペレーション
中で異なるサイズが指定されていても、オペランドで指
定されたくサイズ〉の方が優先される。 ・オペランド中で（サイ、ズ〉の指定を行ない、それが
利用できないサイズであった場合はエラーとなる。 例： ＭＯＶ、Ｗ　　＠ｓｒｃ、＠ｄｅｓｔ ｓｒｃ、ｄｅｓｔとも東ＷＯＲＤ）型 ＭＯＶ、Ｗ　　＠ｓｒｃ、Ｂ、＠ｄｅｓｔｓｒｃはＢ（
ＢＹＴＥ）型、ｄｅｓｔはＷ（ＷＯＲＤ）型ＭＯＶ　　
　　＠ｓｒｃ、Ｂ、＠ｄｅｓｔ、ＷｓｒｃはＢ（ＢＹＴ
Ｅ）型、ｄｅｓｔは％ｌ１（ＷＯＲＤ）型Ａ２−３−４
．オペ　ン゛ 以下の項では、一般オペランドに関してアドレッシング
モード別にそのアセンブラ表記を示す。 くイミディエート値〉、（絶対７ドレス〉などの内容と
しては、数値、変数名、数式などが書けるが、そのシン
タックスは別に定める。（フォーマット〉は、アドレッ
シングモードのフォーマット選択を明示したい場合に書
く。主としてアドレッシングモードの拡張部のサイズを
指定するために使用する。通常は書かなくてもよく、書
かない場合はアセンブラで自動的に最適なフォーマット
（サイズ）を選ぶ。 くフォーマット〉によるフォーマット別ニモニックは、
仕様書やマニュアルの記述において、あるいは逆アセン
ブラなどにおいて、あえてアドレッシング部のフォーマ
ットの区別をしたい場合に用いる。 （フォーマット＞　：：＝　４１＋　　１６１１３２　
Ｉ＋４　　４ビツト長のアドレッシ ング修飾部 １６　　　１６ビツト長のアドレッ シング拡張部 ＠（ｄｉｓｐ：１６．Ｒｎ）。 ａｂｓ　：　１６など ３２３２ビツト長のアドレッ シング拡張部 ＠（ｄ　ｉｓｐ：３２．Ｒｎ）ｔ ａｂｓ：３２など ６４６４ビツト長のアドレッ シング拡張部 ａｂｓ：６４など （フォーマット〉により指定されるのは、あくまでも命
令フォーマット自体のサイズである。 一方、くサイズ〉により指定されるのは、演算されるオ
ペランドのサイズである。イミディエートモードの場合
を除けば、両者は全く異なるものである。 例： ＭＯＶ　　ＲＯ，％Ｉ！、＠ａｄｄｒ：１６．Ｗこの命
令では、ＲＯの内容を’ａｄｄｒ’で示されるメモリに
転送する。 絶対アドレッシングが用いられてい る。 ’：１６’は’　ａｄｄ　ｒ　’を１６ビツトで表現す
ることを示す。したがって、 ’ａｄｄｒ’の範囲は＄ｆｆｆｆ８０００〜＄０ＯＯ０
７ｆｆｆどなる。 一方、′、Ｗ′は演算を％１０ＲＤ　（３２ビツト）で
行なうことを示す。つまり、この 命令により４バイトのデータが転送さ れる。 （レジスタ番号〉に入るのは、汎用レジスタのニモニッ
クである。 （レジスタ番号〉：：＝ ＲＯＩＩ　　ＲＩ　ＩＩ　　Ｒ２ＩＩ　　Ｒ３ＩＩ　　
Ｒ４ＩＩＲ５ＩＩ　Ｒ６ＩＩ　Ｒ７ＩＩ　Ｒ８ＩＩ　Ｒ
９ＩＩ　ＲＩＯｌｌＲ１１Ｉｔ　Ｒ１２ＩＩ　Ｒ１３Ｉ
Ｉ　Ｒ１４ＩＩ　Ｒ１５ＩＩＰＩＩＳＰ ＦＰとＲ１４は全く同義、ＳＰとＲ１５は全く同義であ
る。 Ａ２−３−４−１　、レジ　　官 オペランド＝　Ｒｎ （オペランド値〉：：＝ くレジスタ番号〉 例： ｌ Ａ２−３−４−２．レジ　　。 オペランド＝　ｍｅｍ［Ｒｎ］ （オペランド値〉：：＝ ｅくレジスタ番号〉 例： ＠Ｒ２ Ａ２−３−４−３．レジ　タ　−文・１゜オペランド＝
　ｍｅｍ［ｄｉｓｐ１６　＋　Ｒｎｌｍｅｍ［ｄｉｓｐ
３２　＋　Ｒｎ］ （オペランド値〉：：＝ ＠（＜ディスプレースメント〉［：（フオーマット〉］
、＜レジスタ番号〉） （フォーマット＞　：：＝　１６１＋　３２例： ＠（ｄｉｓｐ：１６．Ｒ５） Ａ２−３−４−４．１−一ル　　ミー　ニーオペランド
＝　ｉｍｍ−ｄａｔａ くオペランド値〉：：＝ ＃くリテラル値〉 （オペランド値〉：：＝ ＃くイミディエート値〉 リテラルの命令フォーマットを使用するということを明
示したい場合は、オペレーションのニモニック中で示す
。 イミディエートの場合には、拡張部のサイズがオペラン
ドのサイズとして決まるため、くフォーマット〉とくサ
イズ〉が同じ意味になる。アセンブラとしては、（フォ
ーマット〉としても（サイズ〉としてもその大きさを指
定することができる。 なお、イミディエートのオペランドでオペランド側にサ
イズ指定がなく、しかも命令機能の上でサイズの自由度
がある場合には、自動的に最小のサイズが選択されるも
のとする。 例： ＡＤＤ：Ｑ、Ｗ　１１１．ＲＯ リテラルのフォーマットを使用 （２バイト） ＡＤＤ：１．讐＄１．ＲＯ イミディエート形のフォーマットを 使用（６バイト） ソースオペランドＩｌｌは３２ビツトで表現 ＡＤＤ：Ｌ、Ｗ　＃１．ＲＯ 短縮形のフォーマットを使用 （６バイト） ソースオペランドとして３２ビツト イミデイエートを指定 ＡＤＤ：Ｇ、Ｗ　＃１．Ｂ、ＲＯ 一般形のフォーマットを使用 （６バイト） ソースオペランドとして８ビツト イミディエートを指定 １６ビツトフイールドの下位８ビツト を用いて１１１を表現。′１′は３２ビツトに符号拡張
される。 ＡＤＤ：Ｅ、Ｗ旧、ＲＯ 一般形８ビットイミディエートのフォ ーマットを使用（４バイ））’１ゝは３２ビツトに符号
拡張される。 ＡＤＤ：Ｇ、讐１ｔｌ、ＲＯ ＃１にはサイズの指定がなく、しかも 二Ｇフォーマットなのでサイズの自由度が残されている
。したがって、自動的 に最小のサイズが選択され、 ＡＤＤ：Ｇ　＃１．Ｂ、ＲＯ，Ｗ　（６ハイド命令）と
等価になる。 ＡＤＤ：Ｇ　＃１．賛、ＲＯ０％ｌ１（８バイト命令）
になるのではない。 ＡＤＤ：Ｇ、％Ｉｌ＃１：１６．ＲＯ これは、くサイズ〉ではなく（フォーマット〉によって
命令を選択した例であ り、 ＡＤＤ：Ｇ、Ｗ　＃１．ｌｌ、ＲＯ と等価になる。 総称ニモニックで単に ＡＤＤ、讐　＃１．ＲＯ と書くと、最もコードの短い ＡＤＤ：Ｑ、Ｗ　　＃１．ＲＯ が選択される。 また、命令によっては、サイズが一つに固定されている
わけではないが、実質的にほとんど一つのサイズでのみ
使用されるものがある。 そのようなものについては、特にオペランド側にくサイ
ズ〉がついていない限り、命令によって定められるデフ
ォルトサイズを適用する。 これは、（オペレーション〉のニモニックが全体のオペ
ランドにかかるという原則に刻しては、例外となる。 〔例］ ビット操作命令のアクセスサイズ（ＢＢ指定）は、８ｂ
ｉｔ（、Ｂ）がデフォルト、Ｈ２，すは＜＜Ｌ２＞＞、
、Ｌはくくし×＞＞ 固定長ビットフィールド操作命令のレジスタサイズ（×
指定）は、３２ｂｉｔ（、Ｗ）カブフォルト１ 、Ｈ，、Ｂは使用不可１．しはくくし×＞＞ＢＴＳＴ、
Ｗ　ＲＯ，＠ａｄｄｒ　　　＝　ＢＴＳＴ　ＲＯ，Ｗ、
　ｌｉ！ａｄｄｒ、Ｂ Ａ２−３−４−５．　　　％Ｉニー オペランド＝＝　ｍｅｍ［ａｂｓ１６］ｍｅｍ［ａｂｓ
３２コ ｍｅｍ［ａｂｓ６４］ （オペランド値〉：：＝ ＠く絶対アドレス〉［：＜フォーマット）］（フォーマ
ット＞　：：＝　１６　ＩＩ　３２１１６４例： ＠ａｂｓ：３２ Ａ２−３−４−６．ＰＣ，１ オペランド＝　ｍｅｍ［ｄｉｓｐ１６　＋　ＰＣＩｍｅ
ｍ［ｄｉｓｐ３２　＋　ＰＣ］ （オペランド値〉：：＝ ＠（［（ディスプレースメント〉［：＜フォーマット〉
］］、ＰＣ） （フォーマット＞　：：＝　１６１＋　３２例： ＠（ｄｉｓｐ、ＰＣ） Ａ２−３−４−７．スタックボッ オペランド＝　ｍｅｍ［ｓＰ＋＋］ （オペランド値〉二二＝ ＠ＳＰ＋ 例： ＠ＳＰ＋ Ａ２−３−４−８．　−−　−−９ユ オペランド：　ｍｅｍ［−５Ｐ］ くオペランド値〉：：＝ ＠−５Ｐ 例： ＠−５Ｐ Ａ２−３−４−９．ＦＰ　　文・− オペランド＝　ｍｅｍ［ｄｉｓｐ４　＋　ＦＰ］（オペ
ランド値〉：：： ＠（［＜ディスプレースメント〉［：＜フォーマット〉
コ］、（レジスタ番号〉） （フォーマット＞：：＝４ くレジスタ番号＞　：：＝　ＦＰ　ＩＩ　Ｒ１４例： ＠（ｄｉｓｐ４：４．ＦＰ） このアドレッシングモードでは、ビットパターン中に指
定されたｄｉｓｐ値を４倍して実際のディスプレースメ
ントとするが、アセンブラでの表記に使う値は、４倍し
た後のものである。 くフォーマット〉を指定しない場合には、アセンブラで
の表記がレジスタ相対間接のモードと同じになるため、
アセンブラによって最適なモードが選択される。つまり
、＠（ｄ＋ｓｐ、Ｒｎ）と書かれたオペランドでは、Ｒ
ｎがＲ１４またはＦＰであり、かつｄｉｓρが−３２〜
３１の４の倍数の時にはＦＰ相対間接のモードが選択さ
れ、それ以外の場合にはレジスタ相対間接のモードが選
択されるわけである。 Ａ２−針士」魅盈ｕ１対」Ｊ−接 オペランド＝　ｍｅｍ［ｄｉｓｐ４　＋　ＳＦ’］（オ
ペランド値〉二二二 ＠（［＜ディスプレースメント〉［：（フォーマット〉
ココ、くレジスタ番号〉） くフォーマット＞：：＝４ （レジスタ番号＞　：：＝　ＳＰ　ＩＩ　Ｒ１５例： ＠（ｄｉｓｐ４：４．ＳＰ） このアドレッシングモードでは、ビットパターン中に指
定されたｄｉｓｐ値を４倍して実際のディスプレースメ
ントとするが、アセンブラでの表記に使う値は、４倍し
た後のものである。 υ≦しＬ月」［Ｅ：に 付加モードについても、機能面の要求を示す総称ニモニ
ックと、フォーマットやビットパターンを記号化したフ
ォーマット別ニモニックを設ける。 ［総称ニモニックに関してコ ・ｅまたは＠（、、、）により間接参照を表わし、（、
、、、、、、、、、、）によりアドレスの加算を表わす
という原則はそのままである。 ・表記の順序は、 ベースモードまたはそれま での付加モードｔｍｐ値 ＝＝〉　　ディスプレースメント ＝＝）　　インデクス を原則とする。こうすると、実効アドレス計算の流れが
左から右への単純な形になり、先の段の付加モードに必
要な情報が先の方に、後の段の付加モードに必要な情報
が後ろの方に集まる。すなわち、総称ニモニックの表記
の順序が、付加モードの機械語ビットパターンの順序と
同じになる。したがって、フォーマット別ニモニックや
実際の機械語の付加モードとの対応がよく、アセンブラ
も簡単になり、理解しやすくなる。 ［フォーマット別ニモニックに関してコ・フォーマット
指定用として、っぎの３つの文字を導入することにより
、機械語のビットパターンと１対１に対応した表記がで
きるようにする。 二Ｂ　　その部分の処理をベースモードにより実現する
ことを表わす ：Ａ　　その部分までの処理を、−段の付加モードによ
り実現することを 表わす ：Ｎ　　その部分の処理は次の段の付加モード（’：Ａ
’の指定のある部分） でまとめて実現することを表わ す なお、「その部分の処理」とは、フォ ーマット指定文字がディスプレースメ ントやレジスタに付いている場合には その値の加算処理を、フォーマット指 定文字が閉じ括弧９）′についている場合は間接参照の
処理を意味する。また、 ”：八′で「その部分までの処理」とあるのは、その′
：八への部分の処理と、それより左側で′：Ｎ°の付い
た部分（前の′：Ａ９または′＝Ｂ′との閏でＩ：ＮＩ
の付いた部分）の処理を合わせて行なうことを示 す。 ・フォーマットをすべて指定した場合には、′：八への
個数が付加モードの段数になる。また、通常は一回の′
：八へが一段の間接参照に対応する。ただし、複数のイ
ンデクスレジスタを加算する場合（間接参照がなくても
′：Ａ′が必要）、最後の段で二重間接を行なう場合（
二段の間接参照でも一回の′：八へでよい）は例外であ
る。 ・フォーマットの表記のない場合には、総称ニモニック
として表記した処理を実現できるような付加モードが自
動的に選択される。 また、実際の付加モードでは実現できないフォーマット
をフォーマット別ニモニックで指定した場合は、エラー
となる。さらに、フォーマット指定ニモニックからフォ
ーマット指定文字を取り去ると、そのまま総称ニモニッ
クになる。このような点は、フォーマット別ニモニック
の一般的な原則と同じである。 ［フォーマット一般に関してコ ・複数のアドレス加算がない場合、＠（、、、）の括弧
は書かなくてもよい、よフて、例えば付加モードで実現
される３重間接参照の＠（＠（＠（Ｒ１）））は＠＠＠
Ｒ１と書いてもよい。これは、付加モード以外のアドレ
ッシングにも適用される原則であり、一種のシンタック
スシュガーと百゛える。 ・インデクスのスケール値は、Ｉ　ＥＥＥでは′：Ｂ′
ｔ＝ｗｌなどサイズ指定文字を使用しているが、将来ス
ケール値にもっと大きな値を入れることも考えられるの
で、ここは従来通リスケール値の数字を直接書くように
する。また、スケーリングを指定する文字もＩ　ＥＥＥ
の′ソてはなく、′＊′を使用する。これは、′：１を
フォーマット指定の目的で別に使用しているためである
。 例： ＠（ｏｆｆｓｅｔ、ＰＣ） ｍｅｍ［ｏｆｆｓｅｔ　＋　ＰＣ］ 総称ニモニック。ｏｆｆｓｅｔが３２ビツトに入ればＰ
Ｃ相対間接モード で実現し、３２ビツトに入らなけ れば付加モードで実現する。 ＠（ｏｆｆｓｅｔ、ＰＣ）：Ｎ ｍｅｍ［ｏｆｆｓｅｔ　＋　ＰＣ］ 必ずＰＣ相対間接モードで実現し、 付加モードにはしない。 本発明装置６４で、ｏｆｆｓｅｔが３２ビツトに入らな
い時はエラーとな る。 ＠（ｏｆｆｓｅｔ［：ＮＩ、ＰＣ［：Ｎｌ）：Ａｍｅｍ
［ｏｆｆｓｅｔ　＋　ＰＣ］ 必ず付加モードで実現する。ベ ースモードの指定に相当する部 分がないので、 絶対付加モード ＋付加モード　ＥＩ＝ＩＯ，ｄｉｓｐ＝ｏｆｆｓｅｔ、
　１ｎｄｅｘ＝ＰＣ，５ｃａｌｅ＝１になる。 ＠（ＰＣ［：：Ｂ］、ｏｆｆｓｅｔ［：ＮＩ）［：Ａｌ
ｍｅｍ［ｏｆｆｓｅｔ　＋　ＰＣ］ 必ず ＰＣ相対付加モード ＋付加モード　ＥＩ＝１０．　ｄｉｓｐ＝ｏｆｆｓｅｔ
、　　１ｎｄｅｘ＝０．　５ｃａｌｅ＝ネで実現する。 ＠（＠（＠（Ｒ３［：Ｂ］、ｂａｓｅｌ［：Ｎｌ、Ｒ４
ネ４［：Ｎｌ）［：Ａ］、ｂａｓｅ２［：Ｎｌ、Ｒ５［
ネ１］［：Ｎｌ）［：Ｎｌ）［：Ａ］ｍｅｍ［ｍｅｍ［
ｍｅｍ［Ｒ３＋　ｂａｓｅｌ　＋　Ｒ４ネ４］＋ｂａｓ
ｅ２　＋　Ｒ５］］ Ｒ３相対付加モード ＋付加モード　　ＥＩ＝０１．　ｄｉｓｐ＝ｂａｓｅｌ
、　１ｎｄｅｘ＝Ｒ４，５ｃａｌｅ＝４＋付加モード　
　ＥＩ＝１１．　ｄｉｓｐ＝ｂａｓｅ２、１ｎｄｅｘ＝
Ｒ５，５ｃａｌｅ＝１ ＠（Ｒ３［：Ｂ］、　　ｂａｓｅｌ［：Ｎｌ、　　Ｒ４
ネ４［：Ａ］、　　Ｒ５＊２［：Ｎｌ）Ｃ：Ａ］ ｍｅｍ［Ｒ３＋　　ｂａｓｅｌ　　÷　Ｒ４ネ４　＋　
Ｒ５ネ２］Ｒ３相対付加モード ＋付加モード　　ＥＩ＝ＯＯ，ｄｉｓｐ＝ｂａｓｅｌ、
　１ｎｄｅｘ＝Ｒ４，５ｃａｌｅ＝４＋付加モード　　
Ｅｌ＝１０．　ｄｉｓｐ＝ｂａｓｅ２、１ｎｄｅｘ＝Ｒ
５，５ｃａｌｅ＝２ ＠（Ｒ３［：Ｂ］、　　ｂａｓｅｌ：Ａ、　　Ｒ４ネ４
：Ａ）：Ａｍｅｍ［Ｒ３＋　　ｂａｓｅｌ　　＋　　Ｒ
４ネ４］Ｒ３相対付加モード ＋付加モード　　ＥＩ＝ＯＯ，ｄｉｓｐ＝ｂａｓｅｌ、
　１ｎｄｅｘ＝０．５ｃａｌｅ＝ネ ＋付加モード　　ＥＩ＝ＯＯ，ｄｉｓｐ＝ｏ、　１ｎｄ
ｅｘ＝Ｒ４，５ｃａｌｅ＝４ ＋付加モード　　ＥＩ＝１０．　ｄｉｓｐ＝ｏ、　１ｎ
ｄｅｘ＝０．５ｃａｌｅ＝＊ これは−段の付加モードで実現可能で あるにもかかわらず、フォーマットを 指定してわざわざ三段の付加モードに している例である。 付加モードのシンタックスを以下にまとめておく。ただ
し、括弧を省略する略記法、および各部分を区切るコン
マ２．′についてのシンタックスは、ここには含めてい
ない。 オペランド＝　ｍｅｍ［ｍｅｍ［、、、］　＋　ｄｉｓ
ｐ　＋　Ｒｎネ５ｃａｌｅｌ　＋　Ｒｍネ５ｃａｌｅ２
．、、］（一般オペランド〉：：： （オペランド値＞［：Ｎｌ［、＜サイズ〉］１１（付加
モードオペランド値〉［、（サイズ〉］ （付加モードオペランド値〉：：＝ ＠（（付加モード中間値＞、［＜ｄｉｓｐ値〉［二Ｎ］
］、［（インデクス値〉［：Ｎ１３）［：Ａ］Ｅｌ＝１
０に対応 ＋１　　８（＠（＜付加モード中間値＞、［＜ｄｉｓｐ
値〉［：Ｎ１３．［（インデクス値〉 ［：Ｎ１３）［：Ｎｌ）［：Ａ］ Ｅｌ＝１１に対応 これは付加モード最終段を表わす。 （付加モード中間値〉：：＝ （付加モード中間値＞、＜ｄｉｓｐ値＞Ｃ：ＡｌＩ３（
付加モード中間値＞、［＜ｄｉｓｐ値＞［：Ｎ１３、＜
インデクス値＞［：Ａ］ Ｅｌ＝ＯＯに対応 ＩＩ　　　＠（＜付加モード中間値＞、（＜ｄｉｓｐ値
）［二Ｎ］］、［（インデクス値−Ｃ：Ｎ］］）［：Ａ
］ＥＩ＝０１に対応 これは途中にある一段の付加モードを表わす。 （付加モード中間値〉二二二 ［０［：Ｂ１１　　　　　絶対付加モードに対応１１（
レジスタ番号＞［：Ｂ］　　　レジスタ相対付加モード
に 対応 ＩＩ　　　ＰＣ［：Ｂ］　　　　　　　　　ＰＣ相対付
加モードに対応 これはベースモード（レジスタ相対付加モード、ＰＣ相
対付加モード、絶対付加モードの区別）を表わす。 ＜ｄｉｓｐ値〉：：＝ （ディスプレースメント〉［：＜フォーマット〉］ Ｄ、ｄｄｄｄフィールドに対応 （フォーマット＞　：：＝　４１＋　　１６１＋　３２
１＋　６４くインデクス値〉：：＝ （レジスタ番号〉［、（サイズ〉］［′ネ′くスケール
値〉］ ＩＩ　　　　ＰＣ［、＜サイズ）］［’ｌ’＜スケール
値〉］Ｓ、Ｍ、Ｒｘ、ＸＸフィールドに対応 （サイズ〉：：＝讐１１シ くスケール値＞　：：＝　ｌ　１１２１１４１１８′ネ
ゝは、アスタリスクゝ零′を文字として使うことを示す
。　「繰り返し」を表わすメタ的な意味はもたない。 （インデクス〉のくサイズ〉は、インデクスレジスタの
有効なデータサイズである。本発明装置６４で１．すゝ
を指定した場合には、レジスタの下位３２ビツトが６４
ビツトに符号拡張される。 （インデクス〉のくスケール〉を省略した場合には、ｌ
が仮定される。 Ａ２−３−６．　　　オペーンド 一般のアドレッシングモード以外の方法で指定されるオ
ペランド（特殊オペランド）に関しては、次のようなシ
ンタックスとする。なお、各部分を区切るコンマ′、′
につぃてのシンタックスは、ここには含めていない。 ｒｅ　Ｉ　ｉｓｔ　　ＬＤＭ　ＳＴＭ　ＥＮＴＥＲＥＸ
ＩＴＤ合Δ（レジスタ番号〉またはくレジスタ番号〉−
くレジスタ番号シを′、′で区切って並べ、’（、、、
）’でくくったもの （特殊オペランド〉二二二 （（＜連続レジスタ番号〉、）ネ） く連続レジスタ番号〉二二＝ （レジスタ番号〉 その番号のレジスタを指定 １１（レジスタ番号〉−（レジスタ番号〉間の番号のレ
ジスタをすべて指定 例： ＥＮＴＥＲ，−＄１１０．（’） ＬＤＭ、讐＠ｂｌｏｃｋ、（ＳＰ） ＳＴＭ、Ｗ　（Ｒ１，Ｒ３，Ｒ９−Ｒ１３，ＦＰ）、＠
−５Ｐｎｅｗ　ｃ　　ＢＲＡ　Ｂｃｃ　ＢＳＲＡＣＢ　
ＳＣＢ＋３Δアドレツシング方法は、ＰＣ相対モードの
みである。 オペランドとしては、単にジャンプ先のラベルのみを書
く。 この場合は、アセンブラによって、その命令の先頭アド
レスとジャンプ先のアドレスとの差がｎｅｗｐｃのビッ
トパターンとして設定され、命令実行時にそのラベルの
場所へジャンプできるようになる。 （特殊オペランド〉：：＝ （行き先ラベル〉 例： ＢＥＱ　　　ｎｅｘｔａｄｄｒ　　　ｎｅｘｔａｄｄｒ
にジャンプＡＣＢ、Ｂ　　＃ｌ、Ｒ１，＠１１ｍ１ｔ、
Ｉｏｏｐａｄｄｒｔｏｏｐａｄｄｒにジャンプ ＢＲＡ、ａｃｃ、ＢＳＲ，ＡＣＢ、ＳＣＢ命令は、出現
頻度が高い、特殊なアドレッシング（ＰＣ相対のみ）で
ある、慣用的に行き先のラベルをそのまま書ける方がよ
い、といった理由から、（行き先ラベル〉を書くだけで
自動的に（行き先ラベル〉のアドレスと、これらの命令
の置かれたアドレスとの差がディスプレースメントに設
定されるようになっている。すべてのオペランド表記の
うちで、レジスタ以外のシンボル名が先頭に′＃′も′
＠′もなく現われるのは、このく行き先ラベル〉に限ら
れる。 したがって、例えば ＢＲＡ　　　１ａｂｅｌ は ＪＭＰ　　　　＠（ｌａｂｅｌ−＄、ＰＣ）と同じ意味
を表わすことになる。なお、′＄′は、この記号を含む
命令（この場合はＪＭＰ命令）の先頭アドレスを表わす
。 く特殊オペランド〉：：＝ ＋ｔ　　＃＜補正値〉　　　値がそのまま設定される 例： ＬＩＮＰにＢＷ　＠ｓｒｃ、＠ｄｅｓｔ、＃）ｌ’２３
３０２３３０ｖｅｃｔｏｒ　　　　ＴＲＡＰＡａ　　”
頭に′ＩＩ′を付ける。 く特殊オペランド〉：：＝ １１＃（ベクトル〉　　値がそのまま設定される 例： ＴＲＡＰＡ　＃ｌ ｉ少曳 ・ビットフィールド命令などのリテラル指定は、短縮形
のリテラル指定と同じように＃（リテラル値〉 で表わす。 φＣＨＫ、　ＩＮＤＥＸ、ＡｃＢ、ＳＣＢビットフィー
ルド命、令などのレジスタ指定は、一般のアドレッシン
グにおけるレジスタ直接モードと同じように、 くレジスタ番号〉 で表わす。 Ａ　２−４．　　−マ・′　　１ニモニパ、　　ニモ「
総称ニモニック」と「フォーマット別ニモニック」は、
本発明装置アセンブラの特徴の一つである。従来のプロ
セッサでも一部の命令について似たような考え方は見ら
れたが（６８０２０のＭＯＶとＭＯＶＱなど）、本発明
装置では両方のニモニックを完全に体系化し、オペレー
ションだけではなくオペランドの記述にも同じ考え方を
取り入れた点に特色がある。 フォーマット別ニモニックと総称ニモニックの間には、
次のような関係がある。 ・インプリメントやフォーマットから来るいろいろな制
約をユーザに押し付けないのが総称ニモニックであり、
総称ニモニックを書く限りアセンブラが最適なコードを
選ぶ。 同じ機能を持ち、同じようにフラグのセットされる命令
は、できる限り一つの総称ニモニックに統合する。 φフォーマット別ニモニックは、機械語のビットパター
ンと１対１に対応するものである。 フォーマット別ニモニックが変わっても、それはオブジ
ェクトサイズや実行サイクル数にのみ影響し、ユーザか
ら見た命令機能はフラグ変化まで含めて全く同じである
。 この点でフォーマット指定子とサイズ指定子は根本的に
異なる。サイズ指定子の場合は、演算サイズが変わると
ユーザから見た命令機能も変化する。条件ジャンプ命令
ではＢＲＡ　１ａｂｅｌ：３２のようなフォーマット指
定子を使っているのに、加算命令の場合は、ＡＤＤ　ｓ
ｒｃ、Ｂ、ｄｅｓｔ、Ｗのようなサイズ指定子を使フて
いるのは、このためである。 ・通常ユーザが使うのは、「総称」の方である。「フォ
ーマット別」は、仕様書でのフォーマットの説明、逆ア
センブラなどの特殊な用途でしか使わない。したがって
、場合によっては多少冗長な感じになることもあるが、
使用目的を考えると特に問題はない。ユーザが主に使用
するのは、あくまでも総称ニモニックである。また、「
総称」と「フォーマット別」は両極端の表記法に過ぎず
、一部のみフォーマットを指定する中間的な記法も存在
する。例えば、＠（ｏｆｆｓｅｔ、ＰＣ）を付加モード
で書きたいが、付加モードの各段のフォーマットはどう
でもよいという場合には、 ＠（ｏｆｆｓｅｔ、ＰＣ）：Ａ と記述する。「フォーマット別」と言っても、どうして
もフォーマット指定の必要な部分のみ指定を行なえばよ
く、実際にはそれほど長い記述にはならないのが普通で
ある。 ・　「フォーマット別」から「総称」への変換は、′：
Ｘ′を取ることにより機械的にできるようになっている
。また、逆の変換も、フォーマットが許される範囲で適
当に９：Ｘ９を付ければ済むようになっている。オペラ
ンドの順序は変化しない。 フォーマット別ニモニックとして、記号を変えたり、順
序を変えたりする方法も考えられるが、そうすると総称
ニモニックとの関係がスムーズではなくなるため、その
ような方法はとっていない。　（いろいろな場合分けが
必要になり、かえってわかりにくくなる。拡張性もよく
ない。） また、前述の＠（ｏｆｆｓｅｔ、ＰＣ）：Ａのように、
−部のフォーマットのみ指定したい場合には、「フォー
マット別」か「総称」かの区別が統一的に行なえる方が
望ましい。 ・結局、ユーザからの要東を受けるインタフェースが総
称ニモニックであり、機械語からくる制約を受けるイン
タフェースがフォーマット別ニモニックである。両者の
調整をとるのが、′：Ｘ９のフォーマット指定文字およ
びアセンブラである。 ・フォーマット別ニモニックと総称ニモニックを併用す
ることの欠点は、アセンブラが複雑化することである。 しかし、ユーザがフォーマットのことまで心配するより
は、アセンブラで処理できることはアセンブラで処理す
る方がよいと考えており、そのためにアセンブラが多少
複雑になるのはやむを得ない。 ・機械やフラグ変化の異なる命令は、たとえ命令のビッ
トパターンが似ていたとしても別の総称ニモニックにな
る。 以上のような理由から、「フォーマット別」の方は、多
少記述が長くなフても、「フォーマット別ニモニックで
あること」や「どのフォーマットを使うかということ」
がはっきりわかるようにした方がよいと考えている。フ
ォーマットを表わす部分をすべて′：Ｘ′に統一してい
るのは、このためである。 なお、シンタックス中で’［、、、］’とある部分は省
略可能であるが、省略するかどうかが全体で統一されて
いる必要はない。例えば、ある’［、、、］’を省略し
、別の’［、、、］’を残してもよい。 Ａ２−５．　　　　　　の　セン これまでに述べたアセンブラ表記は、機械語のビットパ
ターンに命令としてのニモニックを与えるための表記法
であり、アセンブリ言語の核となる部分である。本発明
装置では、ここまでを＜＜ＬＱ＞＞仕様とする。 しかし、アセンブラを一つの言語として見た場合には、
ニモニック以外にも次のような項目を規定する必要があ
る。これらの項目については、本発明装置のアーキテク
チャと矛盾を起こさない範囲で、できるだけＩＥＥＥに
合わせるように標準化する。 ・大文字と小文字の使用をどうするか ・シンボルの文字数は何文字までにするか ・シンボルに式が書けるかどうか、シンタックスはどう
なるか ・ラベルの形式はどうするか（ラベルの後に′：′をつ
けるかどうか） ・２進数、８進数、ｌＯ進数、１６進数の表記法はどう
するか ・コメントの表記法はどうするか ・ストリングの記述形式 ・特殊キャラクタ（改行文字ｔｙｎｔなど）の表現形式 ・細かいシンタックスや使用できる文字・アセンブラ擬
似命令 φマクロ このうち、２進数、８進数、ｌＯ進数、１６進数の表記
法については、ＩＥＥＥでは以下のような形式になっＣ
いる。 Ｂ’〜　　２進数　　　　例：Ｂ’０ＯＯ１００１０＝
Ｈ′１２ Ｑ′〜　　８進数　　　　例＝Ｑ′２２＝■′１２ ０′〜　　ｌＯ進数　　　　例：　　　　Ｄ’１Ｂ＝Ｈ
’１２ Ｈ′〜　　１６進数 本仕様書でも、１６進数を表わすためにｔｌ　Ｈ１１〜
゛２を、２進数を表わすために”Ｂ′”〜″を使用して
いる。 υｊ」ユ太文字よＡづＣムζ２胚工 ｌ　ＥＥＥでは特に決まっていない。本発明装置では、
ニモニックや予約基に対しては、大文字と小文字を同等
に扱う。すなわち、この資料で大文字になっている部分
に対して、小文字を使用しても構わない。ただしユーザ
が定義した一般の変数においては、大文字と小文字を区
別する方を標準とする。 醪づｊ工乙区匹ル皿 （ディスプレースメント〉、（リテラル値）、（イミデ
ィエート値〉、（絶対アドレス〉などの項目（総称して
くシンボル値〉と呼ぶ）には、定数、ラベルを含む四則
演算式が書けるものとする。 式の中では、優先順位を変えるために’（、、、）ゝを
使用することができる。ただし、未確定の値（外部名や
後で定義されるラベルなど）を含む式に関しては、正し
いりロケーションができるように、演算式の形を制限し
ても構わない。 さらに、式の中では現在注目している命令のアドレスを
示す値として、′＄２を使用することができる。 ＰＣ相対間接モードの表記は ＠（ｄ　ｉ　ｓｐ　＊　Ｐ　Ｃ） であり、ｄｉｓｐの値が直接ディスプレースメントに設
定される。しかし、ＰＣ相対でリロケータブルなプログ
ラムを書く場合には、オペランドのアドレスそのものを
ｄｉｓｐとして設定するのではなく、オペランドのアド
レスとこの命令のあるアドレスとの差をｄ　ｉｓｐ値と
して設定する必要がある。この目的で′＄２を使用する
ことができる。すなわち、　（オペランド−＄）をｄｉ
ｓｐ値として設定すればよい。 ′＄９を　った　ロ　ラム１ くくアドレス〉〉 ）１’ｏＯＦＥ ）１’０１００　　　　　　　　　　　ＭＯＶ、Ｂ　　
　＃１．＠（ｆｏｅ−＄：１６、ＰＣ） ）１’０１０４　　　　　　ＮＯＶ、Ｂ　　＃２．＠（
８：１６．ＰＣＨ’０１０Ｂ ）１’０１０Ｃ Ｈ’０１８０　　ｆｏｅ：　　　、、。 アドレスＨ’０１００のＭＯＶ、Ｂ命令の第二オペラン
ド＠（ｌｏｃ−＄：１６．ＰＣ）では、実際のｄ　ｉｓ
ｐのビットパターンに設定される値がＨ’０１８０−Ｈ
’０１００＝Ｈ’００８０となる。この命令により、ア
ドレスｌＩ’０１８０のｆｏｅに１がセットされる。一
方、Ｈ’０１０４の門ＯＶ、Ｂ命令では、７トＬ、　ス
１１’０１０４＋８＝ｌ＋’０１０Ｃ１，：２がセット
される。 ・　モー゛９＄９　　　った　ベーン゛の　雪＠（＠（
［：０：Ｂ、］　１ａｂｅ１１−＄［：Ｎ］、ＰＣ［：
Ｎ］）［：Ａ］。 Ｉａｂｅ１２−＄［：：Ｎ］、ＰＣ［：Ｎ］）〔：Ａ］
これは ｍｅｍ［ｍｅｍ［ｄｉｓｐｌ　＋　ＰＣ］÷ｄｉｓｐ２
　＋　ＰＣ］を表わす。 ただし、 ｄｉｓｐｌは１ａｂｅｌ　１の指ずアドレスと現在アド
レスとの差 ｄｉｓｐ２は１ａｂｅ１２の指すアドレスと現在アドレ
スとの差 であり付加モードの拡張部は 絶対付加モード ＋付加モード　Ｅｌ＝０１．　ｄｉｓｐ＝ｄｉｓｐｌ、
　１ｎｄｅｘ＝ＰＣ，５ｃａｌｅ＝１＋付加モード　Ｅ
ｌ＝１０．　ｄｉｓｐ＝ｄｉｓｐ２．１ｎｄｅｘ＝ＰＣ
，５ｃａｌｅ＝１という構成になる。 このモードは、リロケータブルなテー ブル（ｃａｓｅ文用のジャンプテーブルなど）をプログ
ラム領域に置く場合に使 用できる。 一段目のＰＣ相対間接 ｍｅｍ［ｄｉｓｐｌ　＋　ＰＣ］ は、ｃａｓｅ文用のテーブル参照をリロケータブルにす
るために用いられる。ま た、二段目のＰＣ相対間接 ｍｅｓ＋［ａ＋ｅｍ［、、、］　＋　ｄｉｓｐ２　＋　
ＰＣ］は、ジャンプ先アドレスの決定をリロ ケータブルに行なうために用いられる。 −・−゛・ 討１１コＪＩＰ“　メモリ　　　エ 本発明装置を組み込み用などの用途に用いることを考え
ると、命令セットは本発明装置になっているが、メモリ
管理のハードウェア（聞Ｕ）は持たないといったバージ
ョンのチップも考えられる。 したがって、本発明装置のメモリ管理機構二よ、必ずサ
ポートの必要なく＜ＬＱ＞＞仕様ではなく、標準的な仕
様の掲示のみを行なう＜＜ｌ／ｌ＞＞仕様となっている
。以下では、＜＜ＬＡ＞＞仕様としての本発明装置標準
メモリ管理方式を説明する。 Ａ３−１．メモリ・・　　式〇゛１　と＜＜ＬＩＲＡ＞
仕様本発明装置では、ハードウェアによるアドレス変換
とメモリ管理方式（以下聞Ｕと呼ぶ）の標準仕様が、＜
＜ＬＡ＞＞仕様として用意されている。しかし、本発明
装置にｌＴＲ０ＮやμＢＴＲＯＮを実装するような場合
には、聞Ｕが不要となることが多い、また、聞Ｕを使用
する用途であっても、ページテーブルなど聞υ関係の実
行環境の設定が終わるまでは、アドレス変換なしで命令
を実行する必要がある。 そこで、本発明装置では、ＭＭＵ機構を使用しているか
どうか、アドレス変換を行なっているがどうか、を示す
フィールドを１８ｗ内に設け、このフィールドを書き変
えることにより、アドレス変換やメモリ保護の有無を指
定できるようにしている。 このフィールドをＡＴ（Ａｄｄｒｅｓｓ　Ｔｒａｎｓｌ
コＬｉｏｎ）　　フィールドと呼ぶ、　ＡＴはｐｓｓの
ｂ１１６〜ｂｉ　ｔ７に配置されている。　ＡＴを１８
ｗ内に設けたことにより、ｔｏｃ：ｘ等によるコンテキ
ストスイッチや、ＢＩＴ処理の起動、ＲＣＩＴ命令によ
るタクサ処理ハンドラからのリターンの際にも、アドレ
ス変換の有無を切り換えることが可能である。 ＡＴフィールドの意味を以下に示す。 ＡＴ　　　意味 ００　　　アドレス変換、メモリ保護なしＯｌ　　　本
発明装置４！準のアドレス変換とメモリ保護＜＜ｌ八〉
〉 １０　　　アドレス変換なし、アドレスのみを使った節
ｌ【なメモリ保護＜＜ＬＩＲＡ＞ （アドレスのＭＳＢによるメモリ領域の区別、２リング
） １１　　　ｒｅｓｅｒｖｅｄ このうち、＜＜ｌ八〉〉仕様の標準メモリ管理を実装し
た本発明装置ではＡＴ・００．０１が利用可能、＜＜１
１１１７＞）本発明装置では訂・００，１０が利用可能
となる。 ＜＜ＩＩＲ＞＞仕様のＡＴ、１０の場合、ＭＭＵがない
のでページ毎のメモリ保護は行なえないが、＜＜ＬＡ＞
＞の４リングを縮退してリング０、リング３のみをを効
とし、アドレスによって簡単なメモリ保護を行なう。ア
ドレスのＭＳＢ＝１の領域（〈＜ＬΔ〉〉でぃうｓ■υ
はリングＯからアクセス可能、リング３がらアクセス禁
止の領域であり、通常はここにｏｓを置（。 一方、アドレスのＭＳＢ・０の領域（＜＜ＬＡ＞＞でぃ
うＵｌｌｌ）はリングＯからもリング３からもアクセス
可能な領域であり、通常はここにユーザプログラムを置
＜、ＭＭＵがないのでユーザプログラム間のメモリ保護
はできないが、ユーザプログラムがらｏｓを保護するこ
とは可能である。 ＡＴ・００（アドレス変換なし）の場合は、メモリアク
セスに対するリング保護のチエツクは行なわれない。 したがって、ページ不在例外（ＰＯＥ）　、アドレス変
換例外（ＡＴＲＥ）は発生しない。 ただし、訂・００の場合も特権命令のチエツクは行なわ
れる。 ＡＴ＝ＯＯの時の動作については、＜＜Ｌｌ＞＞と＜＜
ＬＩＲ＞＞で全く同じになることが望ましい、しかし、
ＬＤＡＴＩＥなどの命令では、＜＜Ｌｌ＞＞ならばＭＭ
Ｕ環境の設定という意味で実用的な命令であるのに対し
て、＜＜１．ＩＲ＞＞では全く意味を持たない、また、
ＰＴＬＢなどの命令も＜＜Ｌｌ＞＞のＡＴ・００ならば
一応意味を持っているが、＜＜ＬＩＲ＞＞ではＴＬｆｌ
そのものがないので全く意味を持たない、したがって、
＜＜Ｌｌ）１＞＞仕様ではこういったＭＭＵ関係の命令
を実装しないことにする。　＜＜ＬＩＲ＞＞でこういっ
た命令を実行しようとした場合は、ＡＴの値にかかわら
ず予約命令例外（１？ｒＥ）　となる。 Ａ３−２．本　明￥Ｌのメモリ管　　六本発明装置は＜
＜ＬＩＲＡ＞仕様のチップである。 本発明装置のＡＴフィールドの意味を第２９２図に示す
。 Ａ３−３０１口廿−のＩ１０穴目アクセスに１してＩＯ
ＭＡＳＫ、　ｌ０ＡＤＤＲで示されるＩ１０空間に対す
る命令フェッチ及びメモリ間接アドレッシング・モード
によるオペランドフェッチはアドレス変換例外となる。 Ｉ１０空間に対するアクセスで、メモリ間接アドレッシ
ングの場合はアクセス動作は一切行なわれない、しかし
、命令フェッチの場合にはアクセス動作が行なわれる。 そのため、外部の１７０デバイスはバスアクセスタイプ
（ＢＡＴ）信号をみて命令フェッチであれば応答しない
ようにする必要がある。 Ｉ１０空間は通常リングＯの領域におかれるためリング
３からのアクセスはリング保護違反が検出されることに
なると考える。リング保護違反の場合は高速に検出可能
なためメモリアクセスは行なわれない。 また、Ｉ１０空間と！１０でない空間をまたぐようなア
クセスが行われた場合、アドレス変換例外を起こすが、
その場合の再実行動作を、保証できない。 Ａ３−４．メモ！　・、の目口・と 本発明装置では、以下のような目的を達成するために、
ハードウェアによるメモリ管理機構（ＭＭＵ）を導入し
ている。 ・命令再実行と仮想記憶方式のサポートにより、実装さ
れている物理メモリの遺を越える大きさの論理空間を提
供する。 ・多重論理空間の機能の導入により、コンテキスト（タ
スクやプロセス）間の独立性を維持し、プログラムを作
りやすくする。 ・リング保護の機能の導入により、Ｏ３や共有データと
ユーザプログラムやユーザデータとの間でメモリ保護を
行なう。 本発明装置では、以上のような機能を提供するために、
毎回のメモリアクセスでベージング方式によるアドレス
変換を行なう。アドレス変換前のアドレス　（論理アド
レス）の作る空間を、ＬｏｇｉｃａＩ　５ｐａｃｅの意
味でＬＳと予備、アドレス変換後のアドレス（物理アド
レス）の作る空間を、ＰｈｙｓｉｃａｌＳｐａｃｅの意
味でｐｓと呼ぶ。 ページングの場合には、メモリアクセスを高速化するた
めに、ＴＬＢ（Ｔｒａｎｓｌａｔｉｏｎ　Ｌｏｏｋａｓ
ｉｄｅ　Ｂｕｆｆｅｒ）と呼ばれるアドレス変換対の記
憶バッファを導入することが一般的である。しかし、Ｔ
ＬＢはメモリアクセスを高速化するためのインプリメン
ト上の手段と考えられるため、本発明装置のＭＭＣ仕様
としてはＴＬＢに関する規定は行なわない。本資料でも
、ＴＬｎに関する説明は行なっていない。 また、コンテキストの切り換えによるＴＬＢのパージを
減らすため、＜＜Ｌ２＞＞　　としてＨＡ　ｆｉｉｉ空
間８＆別子（ＬＳＩＤ）の機能を導入することができる
。　ＬＳＩＤは、コンテキスト毎にユニークに与えられ
た番号であり、ＬＳＩＤまで含めてＴＬＢの論理アドレ
ス比較を行なうようにすれば、コンテキストを切り換え
る際にもすべてのＴＬＢをパージする必要がなくなる。 しかし、ＬＳＩＤの機能についてもインプリメント依存
性が強いため、本発明装置のＭＭＵ仕様としては、ＬＳ
ＩＤの詳細機能やビット数の規定を行なっていない０本
発明装置の仕様では、ＬＳＩＤを示す制御レジスタのア
ドレス割り当てと、ＬＳＩＤを実装した場合のＴＬＢや
キャッシュの整合性確保に関する説明のみが行なわれて
いる。 ＾３−４−１．ページング 本発明装置のアドレス変換は、ページングを基本として
いる。ページサイズは４ＫＢとして本発明装置全体で統
一されている。これによって、ＴＬＢの構造などをある
程度限定することができ、メモリ管理機構を内蔵できる
チャンスが大きくなる。 また、基本的なパラメータを固定化すれば、それにチュ
ーニングすることで性能向上が期待できる。 アドレス変換に際し、本発明装置３２の論理アドレスは
第２９３図のように分割され、これによって２段階のペ
ージングを行なう。 ３２ビツトの論理アドレスは、４ＧＢの論理空間を作る
。Ｒビット　（論理アドレスのＭＳＢ）により、４ＧＢ
の論理空間は２ＧＢのしｎ５ｈａｒｅｄ　Ｒｅｇｉｏｎ
（ＵＲ）　　とＳｈａｒｅｄＲｅｇ　ｉｏｎ　（ＳＲ）
に分かれる。おのおののＲｅｇｉｏｎは、ＳＸフィール
ドにより４ＭＢずつの５ｅｃｔｉｏｎに分かれる。 さらに、おのおのの５ｅｃｔｉｏｎは、ＰＸフィールド
によりＲＫＢずつのＰａｇｅに分かれる。 したがって、２段階のページングのうち上位段のページ
テーブルは、Ｓｘをインデクスとして、下位段のページ
テーブルのベースアドレスを引き出すものとなる。これ
を５ｅｃｔｉｏｎ　Ｔａｂｌｅ（ＳＴ）　　と呼び、そ
の一つのテーブルエントリをそのエントリをＳＴＥと呼
ぶ、また、２段階のページングのうち下位段のページテ
ーブルは、ＰＸをインデクスとして、物理ページのベー
スアドレスを引き出すものとなる。これをＰａｇｅ　Ｔ
ａｂｌｅ（ＰＴ）と呼び、その一つのテーブルエントリ
をそのエントリをＰＴＥと呼ぶ。一つのＳＴＥの変更に
より一つの５ｅｃｔｉｏｎが、一つのＰＴＨの変更によ
り一つのＰａｚｅがｊＦ＋Ｇ　Ｃゝを受けることになる
。 ＰＴＥ、　ＳＴＨの総称名としてＡＴＥ（Ａｄｄｒｅｓ
ｓ　Ｔｒａｎｓｌａｔｏｎｔａｂｌｅ　Ｅｎｔｒｙ）と
いう名称を用いる。 ＳＴのベースアドレスは、ＯＲの場合ＵＡＴＢＳＳＨの
場合５ＡＴＢという制御レジスタによって示される。 ＵＡＴＢまたは５ＡＴＢの変更により、一つのＲｅｇｉ
ｏｎ（ＵＲ又はＳＲ）が影響を受ける０以上述べた関係
をまとめたものを第２９４図に示す。 Ａ３−４−２．　　　”　　穴ヨ 本発明装置では、論理アドレスのｆｆ５Ｂによって、共
通空間（Ｓ、ｈａｒｅｄ　Ｒｅｇｉｏｎ）と個別空間（
ＵｎｓｈａｒｅｄＲｅｇ　１ｏｎ）が区別されている。 それぞれのＲｅｇｉｏｎに対して、アドレス変換のテー
ブルベースレジスタＵＡＴＢ、　５ＡＴＢが存在するが
、このうち０ＡＴＨのみはコンテキスト毎に切り換わる
ようになっており、これによって多重論理空間を実現す
る。 すなわち、ＯＲ（論理アトＬ、７．Ｈ’０００００００
０−Ｈ’７ｆｆｆｆｆｆｆ）ではコンテキスト毎に別々
の物理空間（物理メモリ）が割り当てられるのに対して
、ＳＲ（論理アドレス１１°８０００００００〜ＩＩ’
　ｆｆｆｆｆｆｆｆ）ではコンテキ７．１−間で共通の
物理空間（物理メモリ）が割り当てられるａ　５ｈａｒ
ｅｄ　Ｒｅｇｉｏｎは主に割り込み処理ハンドラやＯ８
が使用し、Ｕｎｓｈａｒｅｄ　Ｒｅｇｉｏｎは主にユー
ザプログラムが使用するものであるが、ユーザデータで
もタスクやプロセス間で共用するものはＳＲを使用する
場合があるし、Ｏ３の管理するデータでもタスクやプロ
セス毎に持つ必要のあるものはＵＲを使用する場合があ
る。 多重論理空間の機能を利用すれば、同一の論理アドレス
から複数のプログラムを同時に実行することができるの
で、実行時にオブジェクトコードのリロケーションをす
る必要がなくなる。また、他のタスクやプロセスのＵＲ
を直接参照することはできないので、プログラム間のメ
モリ保護にも役立つ。 なお、［ｉＲ，ＳＲの区別と後述のメモリのリング保護
の機能とは、直接の関連はない。すなわち、ｒｉＢ３か
らＳＲを参照できないとか、ＰＣがＵＲにある間はＳＲ
を参照できないとかといった制限は、ＵＲ，ＳＲ自体の
機能には含まれていない。このようなメモリのアクセス
制限を行ないたい場合には、メモリのリング保護の機能
を利用し、ＳＴＥ、　ＰＴＥに適当な保護コードを設定
しておかなければならない。 〔多重論理空間の構成〕 第２９５図において ・Ｕｎｓｈａｒｅｄ　Ｒｅｇｉｏｎ／５ｈａｒｅｄ　Ｒ
ｅｇｉｏｎの切り替えは、論理アドレスのＭＳＨによっ
て行なわれる。 ・Ｕｎｓｈａｒ）ｅｄ　Ｒｅｇｉｏｎでは、ＵＡＴＢレ
ジスタによってアドレス変換される。 ・５ｈａｒｅｄ　Ｒｅｇｉｏｎでは、５ＡＴＢレジスタ
によってアドレス変換される。 ・ｔｌＡＴＢレジスタのみコンテキスト毎に切り換わる
ため、Ｕｎｓｈａｒｅｄ　Ｒｅｇｉｏｎでは、それぞれ
のコンテキストが別々の論理空間を持つことができる。 アドレス変換が２段のページングとなっているため、異
なるコンテキストの２つのＳＴＥが同一のＰａｇｅ　Ｔ
ａｂｌｅを指すことにより、ｕＲの中での共用セクショ
ン、共有ページを設けることもできる。 なお、ＯＲとＳＲの境界にまたがるようなプログラムや
データについては、以下のように考える。 ・６４ビット拡張時には、現在連続しているＯＲとＳＲ
の境界が不連続になるため、Ｈ’７ｆｆｆｆｆｆｆから
先に伸びているプログラムは、６４ビット拡張時に使用
できなくなる。これは、本発明袋ｒｆ１．３２で、＋１
’７ｆｆｆｆｆｆｆの次のアドレスを１１　’　０００
０００００と考えても）！　’　８０００００００と考
えても同じである。 したがって、［ｉＲとＳＲの両方にまたがるようなメモ
リアクセスや、ＩＩＲ−５Ｒで連続するような命令のフ
ヱッチを行なうべきではない。 ・しかしながら、ＵＲとＳＲにまたがっているか同化の
チエツクを毎回行なうのは、インプリメント上の負担が
大きいため、ＵＲとＳＲの両方にまたがるアクセスがあ
ったとしてもＢＩＴとはしない。 この場合、ｌｅｇｉｏｎとは関係なく、アドレスがリニ
アアドレスであるという考え方を生かし、１１゛７ｆｆ
ｆｆｆｆｆの次は）ｌ’８０００００００．　！Ｉ°ｆ
ｆｆｆｆｆｆｆの次はＩ＋　’　００００００００のア
ドレスをアクセスするものとする。ただし、前項でも述
べたように、この仕様を利用するようなプログラムを書
くべきではない。 ＰＳＷ、　０ＡＴＨ，５ＡＴＢに対するＬＤＣ命令や、
ＬＤＡＴＥ。 ＬＤＣＴＸ命令による論理空間の切り換えでは、現在実
行中のプログラム領域のアドレス変換に対しても影響を
与えることができる。したがって、使い方によっては次
の命令から全く別の場所に飛んでしまうというケースも
生じる。これはプログラムの責任で処理しなければなら
ない、具体的には、ＡＴビ７トの変更を行なう場合はＶ
＝ＲＧＩ域を利用したり、ＬＤＣＴＸを実行する場合は
５Ｒ（Ｓｈａｒｅｄ　Ｒｅｇｉｏｎ）を利用したりする
ことになる。 Ａ３−４−３．　　リング保Ｊ゛ 本発明装置のメモリ保護方式は、４レベルのリング保護
である。保護情報は、論理アドレスやＯＲ。 ＳＲの区別には関係なくページ毎に指定することができ
る。 リング保護では、ＰＳ冒中に示される現在リング番号（
ＲＮＧ）と、アクセスすべき論理アドレスのＳＴＥ。 ＰＴ［！に含まれている保護コードとの関係によっＣ、
アクセスが可能かどうかが決まる。ＲＮＧが小さい値で
あるほど、すなわち内側のリングであるほど強いアクセ
ス権を持っており、ＲＮＧ・３が最もアクセス権が弱い
。ｒｎｇｌ＜　ｒｎＨ２とした場合、ＲＮＧ＝ｒｎｇ２
でアクセスできるページは必ずＲＮＧ＝ｒｎｆＸｌでも
アクセスできることになる。 １づ−μＬ盟葺龍レジスター ＭＭＵに関係する制御れしに一ついて説明する。 ・ＰＳ− 別項参照。 聞Ｕに関連するのは、ＲＮＧ、＾Ｔのフィールドである
。 ・ＬＳＩＤ 別項参照。 このレジスタの有無と有効なビット数は、インプリメン
トに依存する。 ｌ　ＵＡＴＢ（Ｕｎｓｈａｒｅｄ　　ｒｅｇｉｏｎ　　
Ａｄｄｒｅｓｓ　　Ｔｒａｎｓｌａｔｉｏｎｔａｂｌｅ
　Ｂａ５ｅ） 第２９６図に示す。 ′　５ＡＴＢ（Ｓｈａｒｅｄ　　ｒｅｇｉｏｎ　　Ａｄ
ｄｒｅｓｓ　　Ｔｒａｎｓｌａｔｉｏｎｔａｂｌｅ　Ｂ
ａ５ｅ） 第２９７図に示す。 ＳＴＢ：　　　５ｅｃｔｉｏｎ　Ｔａｂｌｅ　Ｂａ５ｅ
Ｓｅｃｔｉｏｎ　Ｔａｂｌｅの物理ベースアドレス １０１　にｒｅｓｅｒｖｅｄ ユーザ向けのマニュアルでは、”０゛ を書き込みように指導しておく。 ただし、°１′を書き込んでも無視さ れる。 読みだし時は値不定である。 Ｄ：　　　　　　Ｄｉｒｅｃｔｉｏｎ Ｓｅｃｔｉｏｎ　Ｔａｂｌｅのサイズが小さい場合の５
ｅｃｔｉｏｎ　Ｔａｂｌｅの方向ＤＪ　　５ｅｃｔｉｏ
ｎ　Ｔａｂｌｅの下位アドレス側が有効 ローＩ　　５ｅｃｔｉｏｎ　Ｔａｂｌｅの上位アドレス
側が有効 りとＬＬのフィールドは、小規模な用 途で、有効な論理アドレスの範囲を 制限し、同時に５ｅｃｔｉｏｎ　Ｔａｂｌｅのサイズを
縮小するために使用するもの である。 ＬＬ：　　　Ｌｅｎｇｔｈ Ｓｅｃｔｉｏｎ　Ｔａｂｌｅのサイズ ＬＬ・００　１／２ザイズ　５１２エントリ２Ｋ　Ｂテ
ーブル　２Ｇ　Ｂ　ＲｅｇｉｏｎＬＬ−０１１／４サイ
ズ　２５６エントリＩＫ　Ｂテーブル　ＩＧ　Ｂ　Ｒｅ
ｇｉｏｎ＋、ｔ、、ｔｏ　　１／１６サイズ　６４エン
トリ２５６Ｂテーブル　２５６ＭＢ　ＲｅｇｉｏｎＬＬ
・１１　１／６４サイズ　１６エントリ６４Ｂテーブル
　６４ＭＢ　ＲｅｇｉｏｎＰＩ：　　　　Ｐａｇｅ　Ｉ
ｎ ＰＩ＊Ｏ５ｅｃｔｉｏｎ　Ｔａｂｌｅが物理アドレスに
存在しない。 この場合には、ＳＴＢはハー ドウエア的な意味を持たな いので、Ｏ８で自由に使用す ることができる。ただし、 Ｐｌ、Ｏでもり、　ＬＬのフィール ドは有効である。Ｄ、　ＬＬの ふいは、アドレス変換例外 （ＡＴＲＥ）の未使用領域参照エ ラーか、ページ不在例外（ＰＯＥ） かを区別するために使用さ れ、例外の検出は前者が優 先される。 つまり、ＰＴ、０の時にこのレ ジスタを使ってアドレス変 換を行おうとした場合、Ｄ。 ＬＬのフィールドにより未使 用領域参照エラーが検出さ れればアドレス変換例外（ＡＴＲＥ） が発生し、そうでなければ ページ不在例外（ＰＯＥ）が発 生する。 ＰＩ＝Ｉ　　　５ｅｃｔｉｏｎ　Ｔａｂｌｅが物理アド
レス上に存在する。 Ｐ！−１であれば、このレジス タを使ってアドレス変換を 行なうことが可能である。 ただし、Ｄ、　ＬＬのフィール ドにより未使用領域参照エ ラーが検出された場合には、 アドレス変換例外（ＡＴＲＥ）が 発生する。 ５ＡＴＢ、　ＵＡＴＢ中のＰ！ビットは、正確にはＰａ
ｇｅ　Ｉｎではな（５ｅｃｔｉｏｎ　Ｔａｂｌｅ　Ｉｎ
の意味を表わす、また、後述するＳＴＥ中のｐｒビット
は、Ｐａｇｅ　ＩｎではなくＰａｇｅ　Ｔａｂｌｅ　Ｉ
ｎの意味を表わす、しかし、あえて区別する必要もない
と思われるので、いずれも同じ”ＰＩ’という名称を使
用する。広義の「ページ」は、「ページテーブル」や「
セクションテーブル」、つまりディスクへの追い出しの
単位となるものをすべて含むことになり、ページテーブ
ルやセクションテーブルの不在にも「ページ不在例外」
という例外の名称をそのまま通用する。 ５ｅｃｔｉｏｎ　Ｔａｂｌｅ＋　Ｐａｇｅ　Ｔａｂｌｅ
自体をページアウトすることも可能であるが、ページイ
ンされているテーブルについては、テーブルのベースア
ドレス（ＳＴＢ、　ＰＴＢ）は物理アドレスを表わすも
のとする。 すなわち、ページテーブルは論理空間ではなく物理空間
に置かれていると考えることができる。また、５ｅｃｔ
ｉｏｎ　ＴａｂｌｅやＰａｇｅ　Ｔａｂｌｅが４にのフ
ルサイズでない場合にＳＴ、　ＰＴのページアウトを許
すと、６４Ｂ、　２５６Ｂ、　ＩＫＢ、　２ＫＢ単位で
ページ不在となるケースも生じる。つまり、ＵＡＴＢ、
　５ＡＴＢ、　ＳＴＥでのＰ！ビットは、必ずしも４に
単位でのページ不在を指すとは限らないので、注意する
必要がある。 セクションテーブル、ページテーブルの大きさが可変に
なっているが、テーブルが最小（１／６４）の大きさで
ない時には、ＳＴＢとＳｘの有効なビットに重なりが生
じる０例えば、ｔｌＡＴＢ、　５ＡＴＢテＤ−０，ＬＬ
−００とした場合、以下のような計算によりＳＴＥの実
効アドレスを算出する必要がある。 Ｘは有効なビット（０／ｌ） −は無効なビット（０） ゛〉〉°はシフトを表わす ここで、ＩＸＩ　の重なっているビット、すなわちＳＴ
［ｌの２′６〜２“１１のビットの扱いが問題となる。 以下のような案が考えられる。 ■ＳＴＢの２′６〜２°１１のビットはｌＯｏでなけれ
ばならないものとする。インプリメント上は、ＳＴＢの
２′７〜２°３１とＳＸを２０ビツト右にシフトしたも
のとを連結することによって、ＳＴＢのアドレスを算出
することができる。 （アライメント強制） ■ＳＴＢの２“６〜２“１１のビットが０でなくてもよ
いが、２“１１までの範囲でＳＴＨの実効アドレスがラ
ップアラウンドする。インプリメント上は、重なりのあ
る５ビツトのみの加算を行ない、加算により生じた桁上
がりは無視することになる。（ラップアラウンド）■Ｓ
ＴＢの２′６〜２°１１のビットが０でなくてもよ＜　
、５ｅｃｔｉｏｎ　Ｔａｂｌｅに対して２゛６より上位
のアラインメントは全く強制しない。インプリメント上
は、まず重なりのある５ビツトの加算を行ない、桁上が
りを生した場合には最上位桁まで桁上がりを伝ｎさせる
必要がある。つまり、２“６より上位のビットについて
すべて加算を行なう必要がある。（アライメント自由） 現在■が本発明装置の仕様となっている。ＬＬ＝０１゜
１０の場合、またＰＴＢとＰＸのアライメントの場合も
同じように■の仕様とする。 ＤとＬＬの機能は、小規模な用途で５ｅｃｔｉｏｎ　Ｔ
ａｂｌｅの領域を節約するために設けられているもので
ある。ＤとＬＬの指定が変わると、５ｅｃｔｉｏｎ　Ｔ
ａｂｌｅが小さくなるため、ＳＸの取り得る値に制限が
できる。 Ｄ、　ＬＬのそれぞれの値に対して、許されているＳＸ
の値は第２９８図のようになる。 ｏ−ｔ、ｔ、ｔ、、ｏｏのｒｅｓｅｒｖｅｄの部分は、
ソフトウェアで使用してはいけない。マニュアルにもｒ
ｅｓｅｒｖｅｄであることを明記する必要がある。ただ
し、この値を実際にｔｌＡＴＢや５ＴＡＢに設定した場
合は、０・０、ＬＬ・００と同じ動作をする。つまり、
ＬＬ＝ＯＯの場合にはＤは無視される。 論理アドレスとして、上の表に当てはまらない値を指定
した場合には、アドレス変更例外（ＡＴＲＥ）の未使用
領域参照エラーが発生する。ページ不在例外（ＰＯＥ）
とアドレス変更例外（ＡＴＲＥ）が同時に発生した場合
には、アドレス変更例外（ＡＴＲＥ）が優先される。例
えば、ＵＡＴＩＩのＤ・０．ＬＬ＝ＩＯ，Ｐｌ、０で論
理アドレスＨ’　４０００００００をアクセスした場合
には、ＰＯＩＥではなく　ＡＴＲＥとなる。 ＤとＬＬの指定によるテーブル領域の節約のようすを図
示すると、第２９９図のようになる。 この時、使用する論理アドレスの範囲が狭いため、はじ
めの数個のＳＴＥのみが利用できれば済むという■の例
であれば、第３００図のようにすることによって、５ｅ
ｃＨｏｎ　ｔａｂｌｅの大きさを節約することができる
。 又、スタック領域やＯ８用の領域などで、終わりの数個
のＳＴＥのみが利用できれば済むという■の例であれば
、第３０１図のようにすることによって、５ｅｃｔｉｏ
ｎ　ｔａｂｌｅの大きさを節約することができる。 ※０．１の場合、ＳＴＢは５ｅｃｔｉｏｎ　ｔａｂｌｅ
の有効部分の先頭アドレス（ＳＸとしては途中の値に対
応する）を指すのではなく　、５Ｘ＝０に対応する５Ｔ
Ｅ（実際には存在しない）の置かれるべきアドレスを指
す、　ＳＴＢ中のＰＴＢの場合も同様である。 Ａ３−６．　ＳＴＥとｌ’ＴＥ ＳＴＥとＰＴＢは、メモリ上に置かれるアドレスの変換
用のディスクリブタである。ＳＴＥとＰＴＨのフォマッ
トについて説明する。 −ＳＴＥ　（Ｓｅｃｔｉｏｎ　Ｔａｂｌｅ　Ｅｎｔｒｙ
）第３０２図に示す。 ＰＴＢ：　Ｐａｇｅ　Ｔａｂｌｅ　ＢａｓｅＰａｇｅ　
Ｔａｂｌｅの物理ベースアドレス讐：　　Ｗｒｉｔｅ可
能 ｍ＝１　書き込みのアクセス権はＰＴＨの保護コードに
従う Ｗ＝ＯＰＴＩ！の保護コードにかかわらず、全リングか
ら書き込み禁止 違反した場合はアドレス変換例外 （ＡＴＲＥ）のリング保護違反エラーが発生 Ｅ：　　Ｅｘｅｃｕｔｅ可能 Ｅ＝１　　実行のアクセス権はＰＴＨの保護コードに関
わらず、全リングから実 行禁止 違反した場合はアドレス変換例外 （ＡＴＲＥ）のリング保護違反エラーが発生 Ｄ：　　Ｄｉｒｅｃｔｉｏｎ Ｐａｇｅ　Ｔａｂｌｅのサイズの小さい場合のＰａｇｅ
Ｔａｂｌｅの方向 ０・ＯＰａｇｅ　Ｔａｂｌｅの下位アドレス側が有効 Ｄｓｌ　　Ｐａｇｅ　Ｔａｂｌｅの上位アドレス側が有
効 ＬＬ：　　Ｌｅｎｇｔｈ Ｐａｇｅ　ＴａｂｌｅＯサイズ ＬＬ・００　　フルサイズ　１０２４エントリ４Ｋ　Ｂ
テーブル　／ＩＭ　Ｂ　５ｅｃｔｉｏｎＬし・０１　１
／４サイズ　２５６エントリＩＫ　Ｂテーブル　ＩＭ　
Ｂ　ＲｅｇｉｏｎＬＬ、１０　１／１６サイズ　　６４
エントリ２５６Ｂテーブル　２５６ＫＢ　Ｒｅｇｉｏｎ
ＬＬ、１１　１／６４サイズ　　１６エントリ６４Ｂテ
ーブル　６４ＫＢＲｅｇｉｏｎｐｉ：　　ｐａｇｅ　ｌ
ｌ ＰＩ＝ＯＰａｇｅ　Ｔａｂｌｅが物理アドレス上に存在
しない。 この場合には、ＰＴＢはハードウ エア的な意味を持たないので、 Ｏ８に自由に使用することができ る。ただし、ＰＩ・０でもり、ＬＬのフィールドは有効
である。Ｄ、ＬＬの フィールドは、アドレス変換例 外（ＡＴＲＥ）の未使用領域参照エラ ーやリング保護違反エラーか、 ページ不在例外（ＰＯＥ）かを区別 するために利用され、例外の検 出は前者が優先される。 つまり、ＰＩ＝０の時にこのＳＴＥを 使ってアドレス変換を行なおう とした場合、Ｄ、ＬＬのフィールド により未使用領域参照エラーや リング保護違反エラーが検出さ れればアドレス変換例外（ＡＴＲＥ） が発生し、そうでなければペー ジ不在例外（ＰＯＥ）が発生する。 ＰＩ＝Ｉ　　Ｐａｇｅ　Ｔａｂｌｅが物理アドレス上に
存在する。 ＰＩ・１であれば、このＳＴＥを使っ てアドレス変換を行なうことが 可能である。ただし、Ｄ、ＬＬのフ ィールドにより未使用用領域参 類エラーやリング保護違反エラ ーが検出された場合には、アド レス変換例外（ＡＴＲＥ）が発生する。 ＳＴＢとＳｘの時と同様に、ＰＴＢとＰｘの場合にも、
ＰＴＢのアラインメントは自由とする。すなわち、ＬＬ
≠１１の時には、ＰＴＢとＰＸの有効なビットに重なり
の生じる場合があるが、重なった部分のアドレスについ
ては最上位桁まで加算を行なう。 口とＬＬの機能は、小規模な用途でＩ’ａｇｃ　Ｔａｂ
ｌ（！の領域を節約するために設けられているものであ
る。ＤとＬＬの指定が変わると、ｒ’ａｌ！ｅＴａｂｌ
ｅ！が小さくなるため、ＰＸＯ取り得る値に制限ができ
る。 Ｄ、ＬＬのそれぞれの値に対して、許されているＰＸの
値は第３０３図のようになる。 論理アドレスとして、上に当てはまらない値を指定した
場合には、アドレス変換例外（ＡＴＲＥ）の未使用領域
参照エラーが発生する。 Ｄ、　ｌ　、　ＬＬ・００の部分に対しては、Ｗ、Ｅが
特別な意味を持つ、　Ｄ−１，ＬＬ・００のＳＴＥを使
ってメモリアクセスを行なおうとした場合には、次のよ
うな動作をする。この時、Ｓｘの値は関係しない。また
、ＰＴＢのフィールドとＥビットは、ハードウェアで使
用しないので、Ｏ３から自由に利用することができる。 第３０４図において ”本′はソフトウェアで自由に使用してよいビットであ
る。ハードウェア的にはこのピントが無視される。 このビットは、ｒｅｓｅｒｖｅｄを示す”・１とは異な
り、将来の使用拡張でも使用しないことがはっきりして
いるビットである。°・“と°＊゛は、現在の使用にお
けるハードウェア的な動作は同じであるが、将来の拡張
のために仕様δ上きの汲いが異なっている。 なお、未使用領域参照エラーと予約ＡＴＥエラーの区別
は、アドレス変換例外（ＡＴＲＥ）か起動された際にス
タックに積まれるエラーコードによって行われる。これ
らのエラーによるアドレス変換例外の起動は、ＳＴＢ、
　ＰＴＥの値を設定した時に検出されるのではなく、値
を使用する時（アドレス変換の時、つまりメモリアクセ
スを行った時）に検出される。 Ｄ＝１．ＬＬ＝００．Ｗ＝０の機能は、一つの５ｅｃｔ
ｉｏｎ全体を未使用領域としたい場合に利用する機能で
ある。この場合、このＳＴＨに対するＰａｇｅ　Ｔａｂ
ｌｅは無い。 ＬＬ≠００の機能を利用して小さいサイズの５ｅｃｔｉ
ｏｎＴａｂｌｅ、Ｐａｇｅ　Ｔａｂｌｅを使用する場合
でも、論理アドレス中のＳｘ、ＰＸの位置は変わらない
。したがって、複数のＳＴＥから小さいサイズのＰａｇ
ｅ　Ｔａｂｌｅを使用する場合には、有効な論理アドレ
スが飛び飛びの値をとることになる。この様子を第３０
５図に示す。 このように、小さいサイズのＰａｇｅ　Ｔａｂｌｅを使
った場合には、有効な論理アドレスが連ｂ４−　領域と
はならないことがある。しかし、ＳＴＥを１エントリし
か使用しないような小規模な応用のため、あるいは、長
さが半端になった論理空間の最後の部分のテーブルにつ
いて、「テーブル領域の節約」を行なうためにＬＬ≠０
０の機能が容易されているのだと考えると、ＬＬ≠００
の時にアドレスが連続しなくても、特に問題はない。 ＳＴＥでは、Ｄ、ＬＬによるアドレス変換例外（ＡＴＲ
［Ｅ）の未使用領域参照エラー、Ｗ・Ｏ，Ｅ・０による
アドレス変換例外（ＡＴＲＥ）のリング保護違反エラー
、ＰＩ・０によるページ不在例外（ＰＯＥ）が同時に発
生する可能性があるが、例外の検出順序はこの順とする
。つまり、まず未使用領域かどうかのチエツクを行ない
、次にアクセス権のチエツクを行ない、最後にページ不
在のチエツクを行なう。 これは、ＰＴＨの場合も同様である。したがって、ペー
ジ不在の時でも、リング保護関係の情報は有効である。 ただし、この例外検出順序は、一つの段（ＳＴＥまたは
Ｉ’ＴＥ）の中での例外検出順序であり、これよりもさ
らにテーブルを引く順序が優先する。つまり１．さたで
発生する例外よりもＳＴＥで発生する例外の方が優先さ
れる。 ＰＴＥ（Ｐａｇｅ　Ｔａｂｌｅ　Ｅｎｔｒｙ）　　第３
０６図に示す。 ＰＦＮ：　　ｔ’ａ６ｅ　Ｆｒａｍｅ　Ｎｕｍｂｅｒ対
応するページの先頭物理アドレス ４ＫＢが単位になる。 本本二〇Ｓが自由に利用できるビット ハードウェア的には意味を持たない Ｒ：　　　Ｒｅｆｅｒｅｎｃｅｄ このページが参照されたとき、ｌにセットされる。 Ｍ：　　　Ｍｏｄｉｆｉｅｄ このページの一部が変更されたとき、■にセットされる
。 ＲＬ：　　Ｒｅａｄ　Ｌｅｖｅｌ 礼・００リング０のみから読みだし可能ＲＬ、０１　リ
ングＯ〜１から読みだし可能ＲＬ・１０リングＯ〜２か
ら読みだし可能ＲＬ・１１　リングθ〜３から読みだし
可能違反した場合はアドレス変換例外（ＡＴＲＥ）のリ
ング保護違反エラーを発生 Ｔ：　　　Ｔｙｐｅ Ｔ・００　　書き込み禁止、実行禁止 Ｔ・Ｏｌ　　書き込み禁止、実行可能 Ｔ＝１０　　書き込み可能、実行禁止 Ｔ・１１　　書き込み可能、実行可能 「書き込み可能」の場合は、ｎ＋１ｎ（ＲＬ、ＡＬ）の
リングから書き込み可能、それより外側からは書き込み
禁止となる。 「実行可１１ヒ」の場合は、ＩＩＩＩＸ（ＲＬＩＡＬ）
のリングから実行可能、それより外側からは実行禁止と
なる。 違反した場合はアドレス変換例外（ＡＴＲＣ）のリング
保護違反エラーを発生 ＡＬ：　　Ａｃｃｅｓｓ　Ｌｅｖｅｌ　ｆｏｒ　１ｎｄ
ｉｃａｔｅｄ　ｔｙｐｅ（Ｔ≠００の場合） ＡＬ・００　リングＯのみからアクセス（書き込み、実
行）可能 ＾Ｌ＝０１　リングＯ〜ｌから“アクセス（占き込み、
実行）可能 ＡＬ＝ＩＯリングθ〜２からアクセス（書き込み、実行
）可能 ＡＬ＝ｌｌ　リングＯ〜３からアクセス（書き込み、実
行）可能 （Ｔ・００の場合） 糺・００リング０−ＲＬから読みだし可能書き込み、実
行は禁止（Ｔ、Ｒ１，の本来の意味で使用） 糺・０１アドレス変換例外（ＡＴＲＥ）の未使用領域参
照エラーを発生 八Ｉ、＝１０　　（ｒｅｓｅｒｖｅｄ）ＡＬＪＩ　（ｒ
ｅｓｅｒｖｅｄ） Ｔ・００の場合は、肚によるアクセス可能リングの指定
が必要ないので、ＡＬを別の意味に使っている。このう
ち、Ａ１．・Ｏｌの指定による未使用領域参照エラー発
生の機能は、一つのＰａｇｅ全体を未使用領域としたい
場合に利用する機能である。この場合、このＰＴＨに対
する物理ページは存在しない。 ＮＣ：　　Ｎｏｎ　Ｃａｃｈａｂｌｅ ＮＣ，１キャッシュへの取り込みの禁止を指定 Ｉ１０レジスタやＶＲＡＭの領域などで、キャッシュへ
の取り込みやメモリ アクセスの順、序の変更が許されな いページの場合に、このビットを セットする。 ＮＣ，Ｏ通常のページであるたとを指定ＰＩ：　　Ｐａ
ｇｅ　Ｉｎ ＰＩ・Ｑ　　Ｐａｇｅが物理アドレス上に存在しない。 この場合には、ＰＦＮはハードウェ ア的な意味を持たないので、ｄｓに 自由に使用することができる。た だし、Ｐｌ・０でもＲＬ、Ｔ、＾Ｌなどのフィールドは
有効である。これらの フィールドは、アドレス変換例外 （ＡＴＲＥ）の未使用領域参照エラーやリング保Ｒａ１
５＜エラーか、ページ 不在例外（ＰＯＥ）かを区別するため に利用され、例外の検出は前者が 優先される。 つまり、ＰＩ・０の時にこのＰＴＥを使ってアドレス変
換を行おうとした 場合、ＲＬ、Ｔ、ＡＬなとのフィールドにより未使用領
域参照エラーやリ ング保８Ｓ違反エラーが検出されれ ばアドレス変換例外（ＡＴＲＥ）が発生し、そうでなけ
ればページ不在例 外（ＰＯＥ）が発生する。 Ｐｌ・ＩＰａｇｅＴが物理アドレス上に存在する。 ＰＩ・１であれば、このＰＴＥを使ってアドレス変換を
行なうことが可能 である。 ただし、ＲＬ、　Ｔ、　ＡＬなどのフィールドにより未
使用領域参照エラーや リング保護違反エラーが検出され た場合には、アドレス変換例外 （ＡＴＲＥ）が発生する。 ＰＦＮと論理アドレスのｏｆｆｓｅｔの間では、有効な
ビットが重なり合うことはないため、アライメントの問
題は発生しない。 ＰＴＥのＲＬ、　Ｔ、　ＡＬの値と、実際にそれをアク
セス可能なリングとの関係は、具体的には第３０７図の
ようになる。 図において −ＲＯはｒｉｎｇｏからのアクセス権、Ｒ１はｒｉｎｇ
ｌからのアクセス権を示す、　ｒｉｎｇｏ〜ｒｉｎｇ３
の区別はＰＳ−中のＲＮＧフィールドで示される。 ・Ｒは読みだし可能、−は書き込み可能、Ｅは実行可能
を示す。 Ｔ・ＯＯ，ＡＬ≠００の場合、肚が特別な意味を持ち、
第３０８図のような動作をする。この時、・ｏｆｆｓｅ
ｔの値は関係しない。°このうち、Ｔ・００．Ａ１．・
０１の場合には、ハードウェアで使用しないＰＴＢのフ
ィールドとＲＬフィールドを、Ｏ３から自由に利用する
ことができる。 Ｔ・Ｏｌを指定すると、読みだしはできないが実行は可
能であるというページを作ることができる。 これは、プログラムのコピーを禁止し、プログラムの実
行に対する課金メカニズムを導入することを意図したも
のである。 一方、Ｔ・００．Ｔ・１０を指定すると、読みだしゃ書
き込みは可能であるが、実行は禁止であるというページ
を作ることができる。この機能を利用すれば、プログラ
ムカウンタがデータａ域に飛び込んで来た場合に、それ
をチエツクしてプログラムの暴走を阻止することができ
る。実行を禁止する機能は、メモリのデータ保護のため
の機能というよりも、デパックのための機能と考えるこ
とができる。 ♂き込みが可能である場合には、からなずＪ１コみだし
も可能になっている。 Ａ３−７．６４ビートへのム１ ＳＲ／ｌｌＲの切り換えビットを論理アドレスのＭＳＢ
に固定すると、６４ｂｉｔへの拡張時に問題が生じる可
能性がある０本発明装置では、論理アドレスを符号付き
の数と考えることるよって、この問題に対処する。 ＳＲとＯＲの双方を３２ビツトから６４ビツトに拡大す
るためには、アドレス空間が二方向に伸びればよいわけ
である。そこで、アドレスを符号付きの数と考え、ＵＲ
領領域正方向にＳＲ’８Ｍ域が負方向に伸びると考えれ
ば、この問題は解決される。 具体的には、３２−６４の拡張に対して、論理アドレス
は符号拡張するようにしておく、メモリマツプは第３０
９図のようになる。 あるいは、図の書き換え方をかえて、第３１０図のよう
になる。 アドレスを符号付きと考えることにより、ＳＲ，ＵＲ双
方の領域で拡張に対する連続性が保たれる。 その代わり、Ｈ’　８０００００００におけるＯＳｊ＋
ｉ域とニー４←゛領域の接点が切られることになるが、
これは問題ないと考えられる。 なお、本発明装置の１６ビツト絶対アドレツシングモー
ド（ａａｄｓ：１６）で、論理アドレスを符号拡張する
ようになっているのも、アドレスを符号付きとする考え
方を通用したものである。 ７３のバリエーションとＬＳＩＤの゛箭ＬＳＩＤの機能
は＜＜Ｌ２＞＞であるため、最初のチップでは実装され
ず、将来のチップで導入される可能性が高い、したがっ
て、最初に出たチップのためのＬＳＩＤの機能を利用し
ないプログラムも、将来のＬＳＩＤの機能の実装を見越
したものにしておくのが望ましい、かといって、最初の
チ・ノブでも不必要なオーバーヘッドは避けなければな
らない、そこで、こういったＬＳＩＤ　（論理空間識別
子）機能の有無やＭＭｔ１機能の各種のバリエーション
と、プログラム（Ｏ３）の互換性との関係について、検
討を行なう必要がある。 −船釣な話として、ＭＭｔｌ関係の仕様のバリエーショ
ンに対する対応には次の２つの方針がある。 ■互換性を維持するため、実装していない機能であって
も、縮退した機能でそのまま実行する。この場合、性能
は落ちるだけで、オブジェクトレベルの互換性は達成さ
れる。 ■実装していない機能については、ＥＩＴで検出する。 　ＢＩＴ起動の目的は、まちがいの検出とエミュレーシ
ョンであるが、エミュレーションでは極端な性能の低下
を招く場合があるので、実際問題として、オブジェクト
レベルで変更の必要な場合が多い。 したがって、オブジェクトレベルの互換性は難しいが、
あらかじめそれぞれのバリエーションの仕様が明らかに
なっていれば、ソースレベルで両方の仕様に対応できる
ようなプログラムを書くことは難しくない。 例えば、ＰＳＴＬＢ命令の機能を実装しない場合に、Ｐ
ＳＴＬＢをＰＴＬＢとして実行するのは■の方針であり
、ＢＩＴ（ＲＩＥ９とするのは■の方針となる。■か■
かは個別に検討する必要がある。 ・ＰＳＴＬＢの／ＳＴオプションについてＴＬＲやキャ
ッシュのインプリメント方式によっては、／ＳＴオプシ
ョンの実装が難しい場合がある。しかし、／ＳＴオプシ
ョンの指定は、ＴＬＢのパージ範囲だけに影響するので
、互換性維持のために■の方針をとる。すなわち、／Ｓ
Ｔオプションの実装が難しい場合には、ＢＩＴではなく
　／ＡＴ想到の動作を行なうということにする。 ・ＬＳＩＤａ能の実装トＰＴＬＢ、　ＰＳＴＬＢ（７）
／ＳＳ　、ｔ　７’　シ：ｙンについて ＰＴＬＢ、ＰＳＴＬＢの／ＳＳオブシ曹ンの実装につい
ては、ＴＬＢやキャッシュのタグにＬＳＩＤの値を含め
ない場合にも、／ＳＳオプションで全パージすることに
より、■の方針に合わせることは可能である。しかし、
ＬＳＩＤ制御ｌ！レジスタに値を書き込んだり、それを
読みだしたりすることを考えると、オブジェクトレベル
での完全な互換性を達成するためには、ＬＳＩＤ制御レ
ジスタに相当するものを設けておく必要がある。 ところが、互換性の確保だけのためにレジスタを一実装
するのは無駄が多い、また、ハードウェアだけではなく
ソフトウェアに関しても、Ｏ３の中でＬＳＩＤの操作を
行なう部分は、ＬＳｌｏの機能を活かさなければ無駄な
処理になってしまう、したがって、ＬＳＩＤのを無につ
いては■の方針をとる。それに合わせて、／ＳＳオプシ
ッンの実装についても■の方針とする。・ＬＳＩ０機能
の実装とＰＴＬＢ、　ＰＳＴＬＢの／ＳＳオプションに
ついて ＰＴＬＢ、　ＰＳＴＬｔｌの／ＳＳオプションの実装に
ついては、ＴＬＢやキャッシュのタグにＬＳＩＤＯ値含
めない場合にも、／ＳＳオプションで全パージすること
により■の方針に合わせることは可能である。しかし、
ＬｓＩｏｆ＃］ｉｌｌレジスタに値を書き込んだり、そ
れを読みだしたりすることを考えると、オブジェクトレ
ベルでの完全な互換性を達成するためには、ＬＳ［Ｄ制
御レジスタに相当するもおを設けておく必要がある。と
ころが、互換性の確保だけのためにレジスタを一つ実装
するものを設けておく必要がある。 ところが、互換性の確保だけのためにレジスタに関して
も、Ｏ３の中でＬＳＩＤの操作を行なう部分は、ＬＳＩ
Ｄの機能を生かさなければ無駄な処理になってしまう。 したがって、ＬＳＩＤの有無については■の方針をとる
。それに合わせて、／ＳＳオプションの実装についても
■の方針とする。 具体的なＬＳＩＤ関連の仕様は、次のようになっている
。 −ＬＳＩＤの機能の有無と／ＳＳオプションの実装の有
無を一対一に対応させる。ＬＳＩＤのあるプロセッサは
／ＳＳオプションが利用できるし、ＬＳＩＤのないプロ
セッサは／ＳＳオプションを利用できない。 −１，ＳＩＤのあるプロセッサは、ＬＳＩＤのないプロ
セッサに対してオブジェクトレベルで完全上位互換とす
る。つまり、１．ｓＩｎのないプロセッサのために書か
れたＯ３は、ＬＳＩＤのあるプロセッサの上でもそのま
マ’ｊ）Ｊ　＜。 ただし、ＬＳＩＤの機能は生かすことができない。 −ＬＳＩＤのあるプロセッサのために書かれ、ＬＳＩＤ
の機能を生かすようなＯ３は、ＬＳＩＤのないプロセッ
サでは動かない場合がある。 具体的には、ＬＳＩＤ制御レジスタの際に予約機能例外
（ＲＦＥ）が発生したり、／ＳＳオプションを指定した
命令を実行した際に予約命令例外（１？ｌＥ）が発生し
たりすることになる。 また、開Ｕ関連の命令におけるＬＳＩＤ関係の仕様は、
次のようになっている。 −ＬＳＩＤのでは、ＬＳＩＤのないときＰＳＴＬＢ／Ａ
Ｓ／ＡＴａｕｒａｄｄｒ相当の動作を行なう。また、Ｌ
ＳＩＤ実装時は、その機能を生かすため、ＬＤＣＴＸで
ＴＬＢ；キャッシュのパージは行わない。 ＬＳＩＤ実装時は、ＴＬＢやキャッシュのタグ部分にＬ
ＳＩＤまで含まれているので、　ＬＤＣＴＸによりＬＳ
ＩＤが変更されると、ＬＤＣＴＸ実行前の論理空間でヒ
ントしていたエントリがＬＤＣＴＸ実行後の新しい論理
空間ではヒツトしなくなる。ヒツトしなくても、新しい
エントリのロードに伴ってリプレースされない限りパー
ジはされないので、再びＬＤＣＴＸが実行されて以前の
論理空間に戻った場合には、そのエントリがそのまま有
効になる。　（ＬＤＣＴＸでキャッシュやＴＬＢをパー
ジしていたのでは、ＬＳＩＤの意味がなくなってしまう
。） −しＤＡＴＥ／ＰＴでは、ＬＳ（［１のない時ＰＳＴＬ
Ｂ／Ａｓ／ＰＴ相当の動作を行なう。ＬＳＩＤ実装時、
ｐｒｇａａｄｒがＳＲであればＩ’５ＴＬＢ／ＡＳ／Ｐ
Ｔ相当の動作を行ない、ｐｒｇａｄｄｒがＯＲであれば
ＰＳＴＬＢ／ＳＳ／ＰＴ（ＬＳＩローｏＩＴＡＧ＝ＲＯ
）相当の動作を行なうｅ　ｐｒｇａａｄｒがＳＲかＵＲ
かで動作が異なっているように見えるが、これ：＝ＬＤ
ＡＴＥの問題ではあ＜　、ＰＳＴＬＢの動作がｔｌＲと
ＳＲで異なっているためである。Ｌ　Ｄ　Ａ　Ｔ　Ｅ命
令自体の動作は、ＡＴＥの変更に伴って影亡を受けるＴ
ＬＢやキャッシュをパージする、ということで−貫して
いる。 −ＬＤＡＴＩＥ／ＳＴテは、［，５ＩＤ（７）ない時Ｐ
ＳＴＬＢ／ＡＳ／Ｉ’Ｔ相当の動作を行なう。ＬＳＩＤ
実装時、ｐｒｇａｄｄｒがＳＲであればｒ’５ＴＬＢ／
＾Ｓ／ＰＴ相当の動作を行ない、ｐｒｇａｄｄｒがｔｌ
ＲであればＰＳＴＬＢ／ＳＳ／５Ｔ（ＬＳＩＤ−ｏｆ−
ＴＡＧ＝ＲＯ）相当の動作を行なう、　（／ＰＴと同様
） −ＬＤＣ命令でＵＡＴＢ、　５ＡＴＢを変更した場合は
、仮想的な命令ＬＤＡＴＥ／ＡＴを実行したと考えれば
良＜　、ＬＤＡＴＥ／ＰＴ、ＬＤＡＴＥ／ＳＴと同様の
動作を行なう。すなわち、ＬＳＩＤのない時、５ＡＴＢ
を変更した場合にはＰＳＴＬＢ／ＡＳ／ＡＴ（ｐｒｇａ
ｄｄｒ＝ＳＲ）相当の動作を行ない、［ＩＡＴＢを変更
した場合にはＰＳＴＬＢ／ＡＳ／ＡＴ　（ｐｒｇａｄｄ
ｒ・ＯＲ）相当の動作を行なう。ＬＳＩＤ実装時、５Ａ
ＴＶを変更した場合にはＰＳＴＬＢ／ＡＳ／ＡＴ（ｐｒ
ｇａｄｄｒ＝ＳＲ）相当の動作を行ない、ＵＡＴＢを変
更した場合にはＰＳＴＬＢ／ＳＳ／ＡＴ（ＬＳＩＤ−ｏ
ｆ４ＡＧ＝ＬＳＩＤ、　ｐｒｇａｄｄｒ＝ＵＲ）相当の
動作を行なう。 ・　　４．　　　■　　−ｊとＺう盈」Ｌ化各命令のフ
ラグ変化の表記法は、以下の通りとする。 −変化なし 十　　本来のフラグの意味に合わせて変化する 木　　本来のフラグの意味とは異なった変化をする ０　　０にクリアされる ｌ　　１にセットされる 第３１１図に示す。 Ａ４−３．　　　　−Δ 第３１３図に示す。 ＾ＤＤＸ、５ＵＢＸのＸ−ｆｌａｇは、ｄｅｓｔのサイ
ズからの桁上げ、桁下げを示す。５ＵＢＸでｓｒｃとｄ
ｅｓｔのサイズが等しい場合、ＸＪＩａｇは符号なし演
算としての大小関係といった意味にもなる。 一方、Ｌｊｌａｇの方は符号付き演算としての大小関係
を表わす。 ＭｔＪＬ、ＭＵＬＵ、ＭＵＬＸ、ＤＩＶ、ＤＩＶＵ、Ｄ
ＩＶＸ、ＲＥＭ、ＲＥＭＵ、　ＮＥＧの町ｆｌａｇ、Ｚ
−ｆｌａｇは、オーバーフローの発生にかかわらずｄｅ
ｓｔ設定値が基準である。 ＭＵＬＸ、ＤＩＶＸの道ｆｌａｇ、Ｚ−ｆｌａｇは、ｒ
ｅｇ設定値には関係しない。 旧■のＶＪＩａｇは、０除算または（最小負数）÷（−
１）の時にセットされる。 旧ｖＵのＶＪｌａｇは０除算の時にセットされる。 ＤＩＶＸのＶ−ｆｌａｇは、０除算または商がｄｅｓｔ
のサイズに入らない時にセットされる。 ＮＥＧのＶＪｌａｇは、ｄｅｓｔが最小負数であった時
にセットされる。 ＩＮＤＥＸの町ｆｌａｇ、ＺＪＩａｇは、Ｘｒｅｇ設定
値（結果の一部）が基準である。　ＬＪｌａｇは結果が
負であること、ＶＪＩａｇは、乗算または加算でのオー
バーフローを示す。 Ａ４−４．　ｔＡ理・　。Δ 第３１４図に示す。 ＮＯＴの町ｆ　ｌａｇ、ＺＪ　ｌａｇは、ｄｅｓｔ設定
値（反転結果）が基準である。 Ｍ−ｆｌａｇ、Ｚ−ｆｌａｇはｄｅｓ　を設定値（シフ
ト結果）が基準である。 Ｘ−ｆｌａｇは最後にシフトアウトされた値が入る。 ＳＨＡ、ＳＩＬ、ＲＯＴでｃｏｕｎｔ＃ｆ　Ｏの場合に
は、Ｘ−ｆｌａｇ＝ｏとなる。 ＳＨＡでは、ｃｏｕｎｔ＞　０で符号の変化があった場
合にのみＶＪ　ｌａｇ＝１．それ以外の場合はＶｊｌａ
ｇ：０゜ 第３１６図に示す。 固定長ビットフィールド命令では、ＢＦＣＭＰ、ＢＦＣ
ＭＰＵがＣＭＰ、ＣＭＰＵに準じたフラグ変化をし、そ
れ以外の命令がＭＯＶ　、ＭＯＶＵに準じたフラグ変化
をする。 ８ＦＩＮＳ、ＢＦＩＮＳ（Ｊ（７）場合、第３１８図（
ＤＢＢＢＢ８８８Ｂがフラグ変化の基準となる。 また、ＢＦＥＸＴ、ＢＦＥＸＴＵテは、抽出されたビッ
トフィールドではなく、デスティネーションに設定され
る値を基準としてフラグ変化する。これは、ＭＯＶ命令
などにおいて、デスティネーション側に設定された値を
基準としてフラグ変化するのに合わせたものである。 第３１９図に示す。 ＢＣＤ数は符号拡張が無意味なので、基本的に符号なし
の数を扱うものと考え、ＡＤＤＵ、５ｕｅｕに準じたフ
ラグ変化とする。なお、ＡＤ（）Ｘ、ＳｔＪ［３Ｘは、
符号なし、符号付きの両方の数を扱うため、多少変則的
なフラグ変化になっており、ＡＤＤＵ、ＡＤＤＤＸ、Ｓ
ｔ、ＩＢＵ、５ＵＢＤＸとは異なったフラグ変化である
。 本発明装置ではｌＯ進演算はサポートしない。 ５Ｍ０Ｖ、ＳＣＭＰ、５ＳＣＨのＦ−ｆｌａｇは、終了
条件による終了（５ＳＣＨの場合はサーチ成功）を示す
。 Ｖｊｌａｇは、エレメント数によって命令を終了した場
合を示す。 Ｍ−ｆｌａｇは、複数の終了条件を区別するために用い
る。Ｒ３に関係する条件で終了した場合には０、それ以
外の０またはＲ４の関係で終了した場合（＜＜Ｌ２＞＞
のみ）には１となる。 ＳＣＭＰのＸ−ｆｌａｇ、Ｌ−ｆｌａｇ、Ｚ−ｆｌａｇ
は、最終エレメントの比較結果を基準としてセットされ
る。 ＸＪＩａｇはエレメントを符号なしデータと考えた時の
大小、ＬＪＩａｇはエレメントを符号付きデータと考え
た時の大小を示す。 ＱＩＮＳのＺ−ｆｌａｇは、空のキューに挿入したこと
を示す。 ＱＤＥＬのＺＪｌａｇは、エントリの削除の結果キュー
が空になフたことを示す。また、ＱＤＥＬのＶ−ｆｌａ
ｇは、空のキューからエントリを削除しようとしたこと
を示す。 ＱＳＣＩＩのＦ−ｆｌａｇは、終了条件による終了（サ
ーチ成功）を示す。 Ｖ−ｆｌａｇは、キュー終了圃Ｒ２による終了（サーチ
失敗）を示す。 町ｆｌａｇは、複数の終了条件を区別するために用いる
。Ｒ３に関係する条件で終了した場合には０、それ以外
の０またはＲ４の関係で終了した場合（＜＜Ｌ２＞＞の
み）には１となる。 Ａ４−１２．ジン 第３２３図に示す。 ジャンプ関係の命令では、フラグは全く変化しない。 第３２４図に示す。 Ａ４−１４．　　　■　　’　　　　　　ｎ−ｎ　　　
　　　　ｏ−第３２６図に示す。 ＬＤＣでｄｅｓｔにＰＳＷを指定した場合には、全フラ
グが変化する。 Ａ４−１５．　Ｏ５’　ｎ　Ａ 第３２６図に示す。 本発明装置ではＪＲＮＧ、ＲＲＮＧはサポートしなＡ４
−１６．ＭＭＵ　　’　　ｊＡ 第３２７図に示す。 ＡＣ５命令のＭＪＩａｇはｒｅａｄ可、Ｌ−ｆ　ｌａｇ
はｅｘｕｃｕｔｅ可、ＺＪＩａｇはｗｒｉｔｅ可を示す
。ＭＯＶＰＡのＶｊｌａｇは、ページフォールトまたは
エラーにより物理アドレスが得られなかったことを示す
。ＦＪＩａｇは、ページフォールトを示す。 ＬＤＡＴＥ、５ＴＡＴＥのＶＪｌａｇは、ページフォー
ルトまたはエラーによりＡＴＥの転送ができなかったこ
とを示す。 本発明装置ではＡＣ５命令以外のＭＭＵ関連命令をサポ
ートしない。 （以　下　ｌ、パ余　−；、白） 又−、、−、に− Ｓ　５．　　　　　　　ｊの′　につい本発明装置では
、異なるバイト数の整数の間で各種の演算を行なうこと
ができ、これを「異種サイズ間の演算」と呼んでいる。 「異なるサイズ」といっても、現在は整数のみを対象と
しているため、データサイズの変換はゼロ拡張または符
号拡張のみの簡単な処理で済む。例えば、３２ビツトの
整数に８ビツトの符号付き整数を加える場合、８ビツト
整数の符号ピッ）　（ＭＳＢ）を上位ビットにまで拡張
してから加算を行なうわけである。符号拡張処理はゲー
ト１〜２段で可能なので、一般の加算命令と比べてそれ
ほど複雑なわけではない。 Ａ３−１、　サ　ズμのゞ　の 異種サイズ間の演算は、次のような場合によく使用する
。 ■オペランドの一方がイミディエート値の時変数と定数
の演算を行なう場合、定数のサイズはコンパイル時にわ
かるため、定数の方を小さいサイズとして扱えば、命令
長を減らすのに効果がある。例えば、３２ビツトレジス
タに８ビツト定数の１００を加える場合、３２ビツトの
加算命令を使うと定数１００を指定するのにも３２ビツ
トのフィールドが必要である。しかし、３２ビツトに８
ビツトを加算する命令を使えば、定数１００を指定する
フィールドが８ビツトで済むため、命令が短くなる。 さらに、乗除算の場合には、命令長だけではなく性能面
でも影響がある。マイクロプロセッサでは３２〜６４ビ
ツトの並列乗算器を持つのは苦しいので、どうしても加
算とシフトで乗算を行なうことになるが、乗算の計算瓜
は、２つのオペランドサイズの積に比例して多くなるた
め、２つのオペランドのうちの一方だけでもサイズの小
さい方が有利である。異種サイズ間演算の機能がない場
合には、例えば、３２ビツトの変数に３を掛けるだけで
も３２ビツトネ３２ビツトの乗算を行なわなければなら
ない。 ■アドレス計算 アドレスの計算では、演算のデスティネーションのサイ
ズをアドレス幅と同じにする必要がある。したがフて、
３２ビツトプロセツサの場合、３２ビツトと他のサイズ
との演算をよく行なう。例えば、文字の変換テーブルな
どにおいて、テーブルのインデクスの範囲が８ビツトに
おさまる場合、インデクスとベースアドレスとの加算は
、８ビット符号なし整数と３２ビツト整数との加算とし
て実現される。 （以　下・、′牟−・・白） −Ｉ、＋ ■高級言語 一般に、高級言語では、サブルーチンパラメータのサイ
ズを必ずマシンの基本サイズ（例えば３２ビツト）に拡
張することが多い。これは、スタックを使フてサブルー
チンパラメータの受は渡しをするため、また分割コンパ
イル等を容易にするためである。さらに、言語Ｃのよう
に、式の中の変数のデータサイズにかかわらず、式の評
価は必ずマシンの基本サイズで行なうという場合もある
。一方、メモリ上の変数、特に配列では、メモリ領域の
節約のため、必要最小限のサイズとするのが普通である
。したがって、配列とサブルーチンを同時に使用するプ
ログラムでは、データの移動中または演算処理の途中の
どこかでサイズの変換を行なわなければならない場合が
出てくる。式の評価とサイズの変換を同時に行なうため
には、本発明装置のような異種サイズ間の演算が便利で
ある。 Ａ３−２．Ｈにする 本発明装置では、異種サイズ間の演算をサポートするた
め、データサイズの指定に関する直交性が非常に強くな
っており、２オペランド−膜形（Ｇ−ｆｏｒｍａｔ）の
基本演算命令のほとんどで異種サイズ間の演算が可能で
ある。つまり、２オペランド−膜形の基本演算命令では
、ソースのサイズとディスティネーションのサイズが独
立に指定でき、必要に応じて符号拡張、ゼロ拡張、上位
ビットの切り捨て、などを行なうようになっている。デ
スティネーションのサイズがソースのサイズより小さい
場合にも演算は実行され、デスティネーションのサイズ
に従ってオーバーフローが検出される。 以下に、各命令における異種サイズ間演算の実際例を述
べる。 Ｂ：　　　Ｂｙｔｅ　　　　　８ビツトＨ二）ｌａｌｆ
ｗｏｒｄ　　　１６ビｙトＷ：　　　Ｗｏｒｄ　　　　
　３２ビツトＭＯＶ　　　ｓｒｃ、Ｂ、ｄｅｓｔ、Ｗ８
ビットのｓｒｃを３２ビツトに符号拡張してｄｅｓｔに
転送。 ＭＯＶ　　ｓｒｃ、Ｗ、ｄｅｓｔ、Ｂ ｓｒｃの下位８ビツトをｄｅｓｔに転送。 ３２ビット符号付き整数としての ｓｒｃの値と、８ビット符号付き整数 としてのｄｅｓｔＯ値が異なる時は、 オーバーフローとなる。 ＡＤＤ　　ｓｒｃ、Ｂ、ｄｅｓｔ、Ｗ ８ビットのｓｒｃを３２ビツトに符号拡張してｄｅｓ　
ｔに加算。 ＡＤＤ　　ｓｒｃ、讐、ｄｅｓｔ、Ｂ ｄｅｓ　ｔにセットされる値は、ｓｒｃの下位８ビツト
をｄｅｓｔに加算したも のと同じである。しかし、命令の 意味としては、ｓｒｃ　（３２ビツト）とｄｅｓｔ　（
８ビツトを３２ビツトに符号拡張）を加算し、それを８
ビツト 符号付き整数に変換してｄｅｓ　ｔに格納するというこ
とである。したが フて、３２ビツトの和がｄｅｓｔの８ビツトで表現でき
ない値になった時 は、オーバーフローとなる。 本発明装置では、ソースとデスティネーションのデータ
サイズが異なる場合に、通常符号拡張を行なう。ただし
、特にゼロ拡張も必要と考エラれる命令（ＭＯＶ、ＣＭ
Ｐ、ＡＤＤ、Ｓｔ、１８）については、ゼロ拡張と符号
拡張を命令レベルで切り分け、ＭＯＶＵ、ＣＭＰＵ、Ａ
ＤＤＵ、５ＵＢＵ命令としている。 ＭＯＶＵ、ＣＭＰＵ、ＡＤＤＵ、５ＵＢＵ　＜加え１”
ＭＵＬＵ、ＤＩＶＵ）　テは、デスティネーションのサ
イズがソースのサイズよりも大きい時にゼロ拡張を行な
い、結果を符号なし整数と考えてオーバーフローの検出
をする。 Ａ３−３．　　　　サ　　　−の“ 論理演算の場合は各ビットが全く独立なので、異種サイ
ズ間の演算は意味がないしくフラグの変化を除けば、小
さい方のサイズで行なうのと同等）、論理演算のオペラ
ンドに対するゼロ拡張や符号拡張もほとんど意味を持た
ない。 しかし、例えばＣで次のような関数を書いた場合には、
意味はなくても 符号拡張→論理演算 というオペレーションを実行しなければならないことが
ある。 ｆｏｏ（Ｘ ５ｈｏｒｔ　　　　１ｎｔ１６； ／ネ１６ビツト符号付き整数＊１ ｉｎｔ　　　　１ｎｔ３２； ／＊３２ビット符号付き整数ネ／ １ｎｔ３２　＆＝　１ｎｔ１６； ／、ｔ　１ｎｔ１６は符号拡張されるネ／ただ、このよ
うな例は、言語としての規則性や対称性のためにそう決
まっているだけであり、一部のトリツキ−なプログラム
を除けばほとんど使わない機能であると言える。 論理演算の異種サイズ開演罪をサポートするかどうかに
ついて、問題点をまとめると以下のようになる。 ■実行時 異種サイズ間の論理演算は、頻度とし ては非常に少なく、論理的な意味も持 たない。本質的に他の命令で代用でき るか、あるいはトリツキ−なプログラ ムでしか使わない。 ■コンパイル時 Ｃ言語では、論理演算でもゼロ拡張や 符号拡張が必要になることがある。あ まり使わない機能であっても、コンパ イラとしては必ず正しいコードを出す 必要がある。命令の対称性が重要。 ■チップのインプリメント 符号拡張／ゼロ拡張の区別が全命令で 統一的に行なわれていれば、インプリ メントの規則性の面から、論理演算で もゼロ拡張や符号拡張を導入するメリ ットがある。しかし、そのためには命 令の割り当てに多くのビットパターン が必要となり、命令のエンコーディン グが苦しくなフてしまう。現実的には、論理演算を含む
全命令で符号拡張／ゼ ロ拡張の区別を行なうことはできず、 論理演算の符号拡張やゼロ拡張に対し てインプリメントの規則性の面からの メリットは得られない。また、この部 分はメーカー間で見解の異なる可能性 もあるため、仕様を合わせるのが難し い。 結局、以上の中で■と■のどちらを重視するかというこ
とになるが、実質的な性能向上をねらうのであれば、や
はり■を選択するのが適当と考えている。つまり、 ・異種サイズ間の論理演算のように、実行する意味の少
ない演算が足を引っ張ることによフて、性能向上がはば
まれるのはよくな・■の問題に関しては、符号拡張を含
む異種サイズ間の論理演算は頻度の少ない演算であるか
ら、多少実行速度が落ちてもよい。 例えば、 ＡＮＤ　　　ｓｒｃ、Ｂ、ｄｅｓｔ、Ｗｓｒｃを符号拡
張 の代わりに ＭＯＶ　　　ｓｒｃ、Ｂ、＠−５Ｐ、Ｗｓｒｃを符号拡
張 ＡＮＤ　　　＠ＳＰ÷、Ｗ、ｄｅｓｔ、Ｗとすれば、多
少実行速度は落ちるが、符号拡張〜演算命令の統一的な
置き換えが可能である。こうすれば、コンパイラの負担
はそれほど増えない。 したがって、本発明装置の仕様としては、異種サイズ間
の論理演算をサポートしていない。 異種サイズ間の論理演算に相当する命令ビットパターン
を実行した場合には、動作を保証しないということにな
フている。 ＡＦｒ４　　ｊの 本発明装置でサポートする命令と、整数のデータタイプ
との関係をまとめると、次のようになる。 ψ８．ＩＳ、３２．８４ビット長の整数をサポートする
。 ・符号付きの整数を優先してサポートする。 ・符号付き整数の算術演算に関しては、２オペランド命
令において異種サイズ間の演算がサポートされている。 ソースのサイズとディスティネーションのサイズは完全
に独立に指定でき、サイズの制限はない。ソースの方が
サイズが小さい場合は、符号拡張される。結果は符号付
き！！数として扱われ、それに従ってフラグ類がセット
される。 ・符号なし整数の演算は、一部の命令（ＭＯＶ、ＣＭＰ
、ＡＤＤ、ＳＵＢ、ＭＵＬ、ＤＩＭ）でのみサポートさ
れている。サイズに関してはやはりソースのサイズとデ
ィスティネーションのサイズが完全に独立に指定できる
。ソースの方がサイズが小さい場合は、ゼロ拡張される
。結果は符号なし整数として扱われ、それに従ってフラ
グ類がセットされる。 ・符号付きの整数と符号なしの！！数の混在した演算は
できない。ただし、加算命令などの場合は、デスティネ
ーションの符号の有無はフラグに影響するだけなので、
フラグを見ないのであれば八ＤＤまたはＡＤＤＵで代用
できる。 ・異種サイズ間の論理演算はサポートしない。 （以　下　通５オ１、白） ・　６．　　１ｏき　　ルー　ゝコール高級言語におけ
るサブルーチンコールでは、単なるリターンアドレスの
退避だけではなく、フレームポインタの設定、ローカル
変数の領域の確保、汎用レジスタの退避といった処理も
必要である。これらの処理はＪＳＲ，ＳＴＭなどの命令
に分解することも可能であるが、頻度が多いこと、処理
が定型的であることにより、一つの命令（ＥＮＴＥＲ、
ＥＸ　ＩＴＤ）としてまとめられている。 ＡＳ−１，ＩＩ　　’ｔでのす゛ルー　ンコール高級言
詔（特にＣ，ＰＡＳＣＡＬ）のサブルーチンコールでは
、普通第３２８図のような処理を行なう。 本発明装置では、高級言語用サブルーチン命令ＥＮＴＥ
Ｒとリターン命令ＥＸＩＴＤを設けている。 いくつか注意する点を述べる。 ・ＦＰ　（フレームポインタ）とデイスプレィレジスタ ＰＡＳＣＡＬのようにスタティックスコープがある言語
では、中間レベル（ローカル変数とグローバル変数の中
間のレベル）の変数のアクセスにデイスプレィレジスタ
を用いる。本発明装置のようにレジスタの多いプロセッ
サでは、汎用レジスタ上にこのデイスプレィレジスタを
置くのが有効である。これは、複数のＦＰを持つことに
相当する。 （実現方法は後述） 中パラメータ パラメータを渡すには、パケットにしてその先頭アドレ
スをレジスタ等で渡す方法、パラメータをスタックに積
む方法、等があり、高級言語では後者の方が一般的であ
る。呼ばれたサブルーチンの側でスタック上のパラメー
タをアクセスするにはＦＰ相対のモードを使うことが多
い。 サブルーチン実行後には、呼んだ側でスタック上のパラ
メータを解放する必要がある。言語によフて、また分割
コンパイルをしなければ、呼ばれた側で正確なパラメー
タ数がわかっているので、リターン命令の中で解放する
パラメータ数（ＳＰへの加算値）を指定することができ
る。 本発明装置では、この目的でＥＸＩＴＤ命令を設けてい
る。パラメータ数が動的に決まる場合もあるので（例え
ば、パラメータ数をサブルーチンに知らせるために、特
定のレジスタやスタックを使う場合など）、ＥＸＩＴＤ
命令におけるＳＰへの加算値としては、イミディエート
値だけではなくレジスタ上の値を使用することもできる
。 しかし、言語Ｃのようにサブルーチンのパラメータの個
数が確定しない言語では、サブルーチンを呼ばれた側か
らは、サブルーチンを呼ぶ側で決めたパラメータの個数
がわからない。したがって、呼ばれた側で実行するＥＸ
　Ｉ　ＴＤ命令では、解放するパラメータの個数を指定
できない。その場合には、サブルーチンを呼んだ側でＡ
ＤＤ　＃ｎ、ＳＰを行なってパラメータを解放する。 結局、本発明装置のＥＧＩ　Ｔ　Ｅ　Ｒ命令では前の図
の２．〜４、の処理、ＥＸＩＴＯ命令では５．〜７．の
処理、または５〜８の処理（ただし、８．で解放するパ
ラメータ数はサブルーチン側で指定）を行なうことにな
る。１．はＪＳＲと同じ処理になり、８．はサブルーチ
ンを呼んだ側でＡＤＤ　＊ネネ、ＳＰを行なう。 本発明装置における高級言語でのスタックフレ−ムは、
第３２９図のようになる。 １１１ｏｃａｌ　ｖａｒｉａｂｌｅｓとｐａｒａｍｅｔ
ｅｒｓがなるべくＦＰから近い配慮となるように、ロー
カル変数確保よりレジスタセーブを後にした。 ・ＥＸＩＴＯ命令にはＰＣのりストア（ＲＴＳ）の操作
まで含めている。 、Δぐ、　′　　の　　恒 （サブルーチン側でパラメータ数がわからない場合） 第３３０図に示す。 （サブルーチン側でパラメータ数がわかる場合） 第３３１図に示す。 ＡＳ−２，口・・　　９置のた　の−し　しｉスｊ」８
創叉刑 ＥＮＴＥＲ−ＥＸＩＴＯで処理するＦＰレジスタをダイ
ナミックリンクとして利用するためには、内側のブロッ
ク（最高のレキシカルレベル）に対するフレームポイン
タにＦＰレジスタを割り当てるのがよい。 その他のレキシカルレベルのフレームポインタには、値
の変化の少ない順にＲ１３，Ｒ１２゜Ｒ１１，、、を使
う。つまり、レキシカルレベルの高い内側のブロックへ
行くにしたがフて番号の小さいレジスタを使い、最小番
号のレジスタの内容をＦＰと同じにする。 各サブルーチンでは、ＥＮＴＥＲ命令実行後、ＦＰを自
分のレキシカルレベルに対応したフレームポインタ用レ
ジスタにコピーし、その番号以上のレジスタをデイスプ
レィレジスタとして、その番号以下のレジスタを評価用
として利用すればよい。ただし、新しく書き換えたレジ
スタは必ず退避して値を保存しなければならない。 第３３２図に示す。 ＊　　ｐｒｏｃｏ＊、ｖａｒＯネ ｐｒｏｃｏであるが、再帰呼び出しのため、最初のρｒ
ｏｃＯとは異なったフレームになっている。 ・ＦＰのコピーにより破壊するレジスタは、コピー前に
すべてＥＮＴＥＲ命令で退避しなければならない。レジ
スタを 退避しておけば、サブルーチンの実 行が終って一つ前の関数に戻った時、 レキシカルレベルの大小にかかわら ずデイスプレィはもとの値に戻る。 上の例では、レジスタの使い方につい て次のような関係が成立する。 レキシカルレベルｎのサブルーチン実行に関して ■Ｒ１３，，Ｒ１３−ｎ＋１のｎ個のレジスタはデイス
プレィレジスタとして参照の みを行ない、書き込みはしない。 ■Ｒ１３−ｎのレジスタは、このレベルのローカル変数
のデイスプレィとし て使用するため、ＥＮＴＥＲ実行後ＦＰからコピーする
。゛このデイスプレィ は、このサブルーチン実行中にさ らに高いレベルのサブルーチンを 呼んだ時に、呼ばれたサブルーチ ンからこのレベルの変数をアクセ スするために使用する。このサブ ルーチンからこのレベルの変数を アクセスするには、同じ内容であ るＦＰを使うのが良い。 ■Ｒ１３−ｎ−１．．ＲＯの（１３−ｎ）個のレジスタ
は、レジスタ変数や評価用として 利用する。 ■Ｒ１３−ｎのレジスタとＲ１３−ｎ−１，、ＲＯのう
ちで使用するレジスタは、必ず ＥＮＴＥＲ命令で退避する必要がある。 全部のレジスタが保存されなけれ ばならない。 ゛　７・　　′　し９　　　　　′　　エ制御レジスタ
関係の仕様は、チップバス（コプロセッサやキャッシュ
、ＴＬＢなどに接続されるバス）やインプリメント方法
との関係が深いため、＜＜ＬＡ＞＞仕様となっている。 Ａ７−１．′　　ロの ｒ本発明装置」では、チップバス上のメインプロセッサ
やコプロセッサに含まれるすべてのレジスタ、ＭＭＵや
キャッシュ、ＴＬＢなどの制御レジスタ、およびチップ
バス上に接続されたコンテキストスイッチ用高速メモリ
に一意的なアドレスを付け、これを制御空間と呼ぶ、「
本発明装置」の制御空間は、従来のプロセッサに見られ
たコプロセッサ用のアドレス空間（Ｃｏｐｒｏｃｅｓｓ
ｏｒ−ＩＤなど）をメインプロセッサの制御レジスタの
アドレスと統合化、−膜化したものであり、次のような
特徴を持つ。 ・　ｒ本発明装置」の制御空間には次のようなものが含
まれる。 メインプロセッサの制御レジスタ ＰＳＷ、各リングのスタックポインタ など ＭＭｔＪ関係の制御レジスタ（「本発明装置」はＭＭＵ
を内蔵しない） ＵＡＴ８，５ＡＴ８など インプリメントに依存して必要となる レジスタ ［コプロセッサの制御レジスタ］ ［コンテキスト退避用の高速メモリ］ 将来チップに内蔵することを狙っ たもの ［プロセッサ内の汎用レジスタ、テン ボラリレジスタコ 外部からの診断、デバッグの目的 ・制御空間は、コンテキスト（プロセスやタスク）間で
共通の空間である。制御空間のアクセスはアドレス変換
を伴わないため、単純化されたプロトコルで高速のアク
セスが可能である。この機能は、特に高速コンテキスト
スイッチでも利用される。 制御空間の考え方は、将来、コプロセッサやコンテキス
ト退避用−メモリがメインプロセッサに内蔵された時に
、特に有効になると考えられる。 しかし、最初のバージョンのチップでは、インプリメン
トの制約上、あるいはチップバスの構成上、制御空間の
操作を統一的に行なうのが難しい場合があるので、将来
に備えてアドレスの割り当てのみを決めておき、制御空
間操作命令はいくつかの制限を付けて使用してもよいと
いうことにする。 具体的には、次のような制限が付く。 ・プロセッサの診断用の目的で、　ＲＯ〜Ｒ１５やＰＣ
にも制御空間のアドレスが割り当てられているが、これ
は＜＜Ｌ２）＞であり、　ｒ本発明装置」では実装しな
い。 ・ＬＤＣ、ＳＴＣは、本来メインプロセッサ内の制御レ
ジスタ、ＦＰＵの制御レジスタ、 コンテキスト退避用メモリなどを統一的にアクセスする
ことを狙フたものである。しかし、ｒ本発明装置」では
インプリメントの制限により、メインプロセッサ内の制
御レジスタ以外（実効アドレスＨ’０〜Ｎ’０７ｆｆ以
外）のものについては、ＬＤＣ，ＳＴＣでアクセスでき
ない。 ・「本発明装置」の制御空間のアドレスでは、バイトア
クセス、ハーフワードアクセスが利用できない。また、
ワードアクセスにおいてアライメントが強制される。 ・コンテキスト退避用メモリは、制御レジスタを置く領
域（Ｈ′０〜）と重ねることはできない。コンテキスト
退避用メモリとしては、Ｈ’ｆｆｆｆ８０００〜Ｈ’ｆ
ｆｆｆ　　ｆｆｆｆのアドレスが割り当てられている（
さらに拡張領域としてＨ’　８０００００００　〜）の
で、Ｈ’　８０００００００−　Ｈ’　ｆｆｆｆｆｆｆ
ｆ以外の値をＣＴＸＢＢＣＺ設定しテＬＤＣＴＸ／Ｃ５
，５ＴＣＴＸ／Ｃ５を実行した場合には、エラーとする
。また、ＬＤＣＴＸ／Ｃ５，５ＴＣＴＸ／Ｃ３（７）　
　機能０１本も＜＜Ｌ２＞＞となっている。 ・「本発明装置」ではＬＤＣＴＸ／Ｃ５，５ＴＣＴＸ／
Ｃ５をサポートしない。 □　：必須の仕様＜＜Ｌｌ＞＞ 一−−−−ニアドレス割り当てのみ＜＜Ｌ２＞＞第３３
４図に示す制御空間では、バイトアクセス、ハーフワー
ドアクセスができないのにもかかわらず、バイトアドレ
ッシングとなっている。これは、一般の命令で利用され
る論理空間と同じように、制御空間でも汎用アドレッシ
ングによる実行アドレス指定が可能であり、論理空間と
同じ形のバイトアドレッシングにしておかないと、混乱
を招くからである。また、制御空間で汎用アドレッシン
グを利用可能としたのは、制御空間をコンテキスト退避
に利用することを考えたためである。 ＬＤＣ，ＳＴＣでメインプロセッサ内の制御レジスタし
かアクセスできない場合には、バイト・アドレッシング
とした意味がなくなってしまい、多少不自然な仕様にな
る。しかし、その背景には上記のような将来的な見通し
があり、−部の機能のみを実現した場合に多少不自然に
見えるのはやむを得ない。 Ａ７−２．′　　ロセ・・　の　′　し９制御レジスタ
のニモニックとアドレスについては、次のようになる。 制御レジスタのアト　　。 レスが８０＋４の位置にあるのは、レジスタを６４ビツ
トに拡張することを考慮したためである。 ｏ’ｏｏｏｏ〜Ｈ’０３ｆｆ　　メインプロセッサ、Ｍ
ＭＵ（ＴＲＯＮ　ｒｅｓｅｒｖｅ） Ｈ’０４００〜Ｈ’０７ｆｆ　　メインプロセッサ、Ｍ
ＭＵ　　＜＜ＬＶ＞＞ ）！’０８００〜Ｈ’０ｂｆｆ　　ＦＰＵ（ＴＲＯＮ　
ｒｅｓｅｒｖｅ））１’０ｃＯＯ−Ｈ’０ｆｆｆ　　　
ＦＰＵ＜＜ＬＶ＞＞ネはコンテキスト毎に別々に用意さ れるレジスタ ／は必ずしも実装（アドレス割り当 て）をしなくても良いレジスタ アドレス　　　　　　　　レジスタ Ｈ’　００００　　　　　　　　　　ｒｅｓｅｒｖｅ」 ）１　’　０００４　　　　　　　　　　　　　　　ネ
　　　　　　　　ＰＳすＨ’０Ｏ０Ｂ　　　　　　　　
　　　　　ｒｅｓｅｒｖｅｄ Ｈ’０００ｃ　　　　　　　　　　（ネ）　　　　　Ｓ
ＭＲＮＧｔ（’００１０　　　　　　　　　　　　　ｒ
ｅｓｅｒｖｅＨ’００１４　　　　　　　　　　（ネ）
　　　　　ＩＭＡＳにＨ’００１８　　　　　　　　　
　　　　ｒｅｓｅｒｖｅＨ’０Ｏ１ｃ　　　　　　　　
　　　　　ｒｅｓｅｒｖｅＨ’００２０　　　　　　　
　　　　　　ｒｅｓｅｒｖｅｄ−ＥＩＴＶＢ）ｌ Ｈ’００２４　　　　　　　　　　　　　ＥＩＴＶＢＨ
’００２８　　　　　　　　　　　　　ｒｅｓｅｒｖｅ
ｄ−ＪＲＮＧＶＢＨ Ｈ’　００２ｃ　　　　　　　ｒ本発明装置」ｒｅｓｅ
ｒｖｅｄ　　−−ＪＲＮＧＶＢＨ’００３０　　　　　
　　　　　　　　　ｒｅｓｅｒｖｅｄ−ＣＴＸＢＢＨ Ｈ’００３４　　　　　　　　＊　　　　　ＣＴＸＢＢ
１１’００３８　　　　　　　　　　　　　ｒｅｓｅｒ
ｖｅ）１’００３ｃ　　　　　　　　　　　　　ｒｅｓ
ｅｒｖｅＨ’００４０　　　　　　　　　　　　　ｒｅ
ｓｅｒｖｅｄ−５ＡＴＢＨ Ｈ’　００４４　　　　　　　ｒ本発明装置」ｅｓｅｒ
ｖｅｄ　−−５ＡＴ８ Ｈ’００４８　　　　　　　　　ｒｅｓｅｒｖｅｄ−Ｕ
ＡＴＢ）Ｉ Ｈ’　００４ｃ　　　　　　ネ　「本発明装置」ｒｅｓ
ｅｒｖｅｄ　−−ＵＡＴＢ ）１’００５０　　　　　　　　　　ｒｅｓｅｒｖｅＨ
’　００５４　　　　　　零　「本発明装置」ｒｅｓｅ
ｒｖｅｄ　−−ＬＳＩＤ Ｈ’００５８　　　　　　　　　　ｒｅｓｅｒｖｅ）１
’ｏ０５ｃ　　　　　　　　　　ｒｅｓｅｒｖｅ１（’
００６０　　　　　　　　　　　　　ｒｅｓｅｒｖｅｄ
−１０ＡＤＤＲＨ １（’００６４　　　　　　　　／　　　　　ｌ０ＡＤ
ＤＲ１１’００６８　　　　　　　　　　　　　ｒｅｓ
ｅｒｖｅｄ−１０ＭＡｓＫ）Ｉ Ｈ’００６ｃ　　　　　　　　／　　　　　ＩＯＭＡｓ
ＫＨ’００６０〜Ｈ’００７ｆ　　　　　　　ｒｅｓｅ
ｒｖｅＨ’００８０　　　　　　　　　　　　　ｒｅｓ
ｅｒｖｅＨ″００８４　　　　　（ネ）「本発明装置」
ｒｅｓｅｒｖｅｄ　−−ＤＣＥ ）１’ｏ０８８　　　　　　　　　　ｒｅｓｅｒｖｅ１
（’００８ｃ　　　　　　　　　　ＤＩ）１’００９０
　　　　　　　　　　ｒｅｓｅｒｖｅＨ’　００９４　
　　　　′ネ　「本発明装置」ｒｅｓｅｒｖｅｄ　−−
Ｃ３Ｗ Ｈ’００９８　　　　　　　　　　　　ｒｅｓｅｒｖｅ
Ｈ’　００９ｃ　　　　　（ネ）ｒ本発明装置」ｒｅｓ
ｅｒｖｅｄ　　−−ＣＴＸＢＦＭ）１’００ａＯ〜Ｈ’
０Ｏｆｆ　　　　　　　ｒｅｓｅｒｖｅＨ’０１００　
　　　　　　　　　　　ｒｅｓｅｒｖｅ−５ＰＩＨ Ｈ’０１０４　　　　　　　　　　　　５ＰＩ）１’０
１０８〜Ｈ’０１１ｆ　　　　　　　ｒｅｓｅｒｖｅＨ
’０１２ｆ）　　　　　　　　　　　　ｒｅｓｅｒｖｅ
−５ＰＯＨ Ｈ’０１２４　　　　　　　　＊　　　　　５ＰＯＨ’
０１２８　　　　　　　　　　　　ｒｅｓｅｒｖｅ−５
ＰＩＨ Ｎ’０１２ｃ　　　　　　ネ　「本発明装置」ｒｅｓｅ
ｒｖｅｄ　−−５ＰＩ ｆｌ’０１３０　　　　　　　　　ｒｅｓｅｒｖｅｄ−
ＳＰ２Ｈ Ｈ’０１３４　　　　　　＊　　ｒ本発明装置」ｒｅｓ
ｅｒｖｅｄ　　−−５Ｐ２ Ｈ’０１３８　　　　　　　　　　　　ｒｅｓｅｒｖｅ
ｄ−５Ｐ３Ｈ Ｈ’０１３ｃ　　　　　　　＊　　　　　５Ｐ３Ｈ’０
１４０〜）ｌ’ｏ１７ｆ　　　　　　　ｒｅｓｅｒｖｅ
ｄ Ｈ’０１８０　　　　　　　　　　　　　ｒｅｓｅｒｖ
ｅｄ−ＲＯＨ Ｈ’０１８４　　　　　　番　ｒ本発明装置」ｒｅｓｅ
ｒｖｅｄ−ＲＯ Ｈ’０１８８　　　　　　　　　　　　　ｒｅｓｅｒｖ
ｅｄ−ＲＩＨ Ｈ’０１８ｃ　　　　　　ネ　「本発明！！置」ｒｅｓ
ｅｒｖｅｄ　　−−ＲＩ Ｈ’０１ｅＯｒｅｓｅｒｖｅ ｄ−Ｒ１２Ｈ Ｈ’０１ｅ４　　　　　　＊ｒ本発明装置」ｒｅｓｅｒ
ｖｅｄ　　−−Ｒ１２ ｆ（’０１ｅ８　　　　　　　　　　　　　ｒｅｓｅｒ
ｖｅｄ−Ｒ１３Ｈ Ｈ’０１ｅｃ　　　　　　＊　　ｒ本発明装置」ｒｅｓ
ｅｒｖｅｄ　　−−Ｒ１３ １１’ｏ１ｆＯｒｅｓｅｒｖｅ ｄ−Ｒ１４）１ １１’ｏ１ｆ４　　　　　　＊　　ｒ本発明装置」ｒｅ
ｓｅｒｖｅｄ　　−−Ｒ１４ Ｈ’０１ｆ８　　　　　　　　　　　　　ｒｅｓｅｒｖ
ｅｄ−ＰＣＩ＋ Ｈ’０ｆｆｃ　　　　　　ｔ　　ｒ本発明装置Ｊｒｅｓ
ｅｒｖｅｄ　　−−ＰＣ Ｉ’０２００〜）ｌ’０３ｆｆ　　　　　　　ｒｅｓｅ
ｒｖｅｄ （Ｈ’０４００〜）ｌ’０７ｆｆ　　　　　　　　　　
＜＜ｌｌ／＞＞Ｈ’０４１０　　　　　　　　　　　８
８Ｃ）１’０４１４　　　　　　　　　　　８ＢＰ）１
’０５００　　　　　　　　　　　　９ＢＣＨ’０５２
０　　　　　　　　　　　　　ＸＢＰＯＨ’０５２４　
　　　　　　　　　　　ＸＢＰＩＨ’０５４０　　　　
　　　　　　　０８ＰＯＨ’０５４４　　　　　　　　
　　　　０ＢＰＩＡ７−３．１′　　レジ　　の　　　
ビ・・制御レジスタのうち、使用していないビットにつ
いては、ｌを書き込んだ場合にそれをチエツクしてＥＩ
Ｔとするのが望ましい。しかし、中途半端なチエツクを
行なうと、互換性（特に下位チップとの互換性）を保つ
のが難しくなること、チエツクのためにオーバーヘッド
が生じること、により、ＰＳ％／を除いて未使用ビット
のチエツクｔ、を行なわないことにする。 ＣＴＸＢＦＭなど＜＜Ｌ２＞＞の機能を持つレジスタに
ついても、＜＜１２＞＞が実装されていない場合にはエ
ラーチエツクが行なわれないし、書き込んだ値がそのま
ま読み出されるとは限らない。 ただし、チエツクが行なわれていなくても、空きビット
には必ず′０′を入れてもらうように、マニュアル等で
指導する必要がある。 ＰＳＷについては、未使用のビット′−２に′１′を書
き込もうとした場合に、予約機能例外（ＲＦＥ）とする
。 以下の制御レジスタの内容の説明における２−ｊ、ｌ＝
ｊ、Ｊ、ｊのビットの意味は次のとおりである。 ′−２０にｒｅｓｅｒｖｅｄ　（違反時例外発生）１＋
２１にｒｅｓｅｒｖｅｄ　（違反時例外発生）このビッ
トに０（１）を書き込むこと は可能であるが、このビットに１（０）を書き込もうと
するとＬＤＣ，ＬＤＣＴＸなどで予約機能例外（ＲＦＣ
）を発生する。 ゝ＝１０にｒｅｓｅｒｖｅｄ　（違反時も無視）′＃′
　１にｒｅｓｅｒｖｅｄ　（違反時も無視）このビット
は０（１）を書き込むべき ビットであるが、このビットに１ （０）を書き込もうとしても単に無 視され、このビットに０（１）を書き 込んでも１（０）を書き込んでも動作 は同じである。 ユーザへのマニュアルには、将来 の拡張のためこのビットに０（１）を 書き込むように明記する。 ′＊ゝ　書き込み時の値は自由。 ハードウェアの動作はｊ＝ｊ、Ｉｌｌと同じであり、ど
のような値が書き 込まれても単に無視する。ただし、 このビットは）＝Ｚｊｌｌｔとは異なり、将来チップの
機能が拡張された場 合にも使用しないビットである。 したがって、ユーザが自由な値を 書き込んでも構わない。ユーザへ のマニュアルの中でも、このピッ トは無視されるということを明記 し、ビットのマスク処理などは省 いてもらうようにする。 ・ＩＭＡＳＫ、ＳＭＲＮＧ、ＤＩ　、ＤＣＥ、ＣＴＸＢ
ＦＭでは、未使用のビットが′零′になっている。ＰＳ
Ｗでは、未使用のビットが２−９になっている。それ以
外の制御レジスタでは、　　未使用のビットは２＝１で
ある。 ・ＰＳＢ　、　ＰＳＭの未使用フィールドも′−２であ
る。 したがって、ＬＤＰＳＢ、ＬＤＰＳＭでも予　約機能例
外（ＲＦＥ）が発生する。 ・−ゝのビットの読みだした場合には、２０′が読み出
される。ｌ＝？、ｌネゝのビット　を読みだした場合に
得られる値は不定である。前に書き込んだ値がそのま　
ま読み出されるとも限らない。 Ａ７−１′　　しぐ　　の 已ｙ 第３３５図に示す Ｐｒｏｃｅｓｓｏｒ　５ｔａｔｕｓ　Ｗｏｒｄ内容につ
いては本文を参照。 匹ルヱ刹 ＰＳＷのうち、ユーザのアクセス可能な下位の２バイト
のみを抜き出したもの。ＬＤＰＳＢ、ＬＤＰＳＭ、５Ｔ
ＰＳＢ、ＳＴＰＳＭ命令によッテアクセスする。制御レ
ジスタのうち、ＰＳＢ　、　ＰＳＭのみがｒｉｎｇｏ以
外からアクセスできる。 」人江 第３３６図に示す ＰＳ％／のうち、個別にアクセスすることの多いＩＭＡ
Ｓにのフィールドを抜き出して別レジスタとしたもので
ある。ＩＭＡＳＫの操作を容易にすることと、性能向上
を狙ったものである。ＩＭＡｓＫ以外のフィールドには
、何を書き込んでも単に無視される。 Ｓ闇に 第３３７図に示す ＰＳｖのうち、個別にアクセスすることの多いＳＭＲＮ
Ｇのフィールドを抜き出して別レジスタとしたものであ
る。ＳＭ　、　ＲＮＧの操作を容易にすることと、性能
向上を狙ったものである。　ＳＭＲＮＧ以外のフィール
ドには、何を書き込んでも単に無視される。 口Ｉ坦 第３３８図に示す Ｃｏｎｔｅｘｔ　Ｂｌｏｃｋ　Ｂａ５ｅＣＴＸ８のベー
スアドレスを指すレジスタ。ＬＤＣＴＸ　、　５ＴＣＴ
Ｘ命令で使用される。 ＣＴＸＢＢはｒ本発明装置」６４への拡張を考え、ｒ本
発明装置」３２でも８バイトのアライメントを強制して
いる。したがって、ＣＴＸＢＢの下位３ビツトは′＝＝
＝２となる。つまり、０にｒｅｓｅｒｖｅｄであるが、
違反時にも無視される。 ＤＩ　　Ｄｅｌａ　ｅｄ　　Ｉｎｔｅｒｒｕ　　を第３
３９図に示す ＤＩ（Ｄｅｌａｙｅｄ　Ｉｎｔｅｒｒｕｐｔ）要求を示
すレジスタ。 ＤＩ＝ＯＯＯＯ優先度Ｏの外部割り込み（ＮＭＩ）処理
後の０１要求 ＤＩ＝０００１　　優先度１の外部割り込み処理後のＤ
Ｉ要求 ＤＩ＝００１０　　優先度２の外部割り込み処理後の０
１要求 ｏ＋＝ｔｔｔｏ　　優先度１５の外部割り込み処理後の
０１要求 ＤＩ＝１１１１　　　ＤＩ要求なし ＤＩ（Ｄｅｌａｙｅｄ　Ｉｎｔｅｒｒｕｐｔ）は、ソフ
トウェアによって外部割り込みを発生させるメカニズム
であり、非同期に発生する各種の処理要求をベンディン
グとしたい時や処理順序をシリアライズしたい時に有効
である。優先度の高い外部割り込みの処理が終わった後
で別に起動したい処理がある場合、その要求をＤｌに登
録しておくことによって自動的に処理が起動される。 Ｄｌは、外部割り込みに対してＤＣＥと同等の処理を行
なうものである。ＲＥＩＴ命令などによってＰＳ％ＩＩ
の団ＡＳＫが変化した場合に、０１＜ＩＭＡＳＫであれ
ばＤ１０ＥＩＴ処理が起動される。 このレジスタのＤＩ以外のフィールドに何を書き込んで
も単に無視される。 膿 第３４０図に示す Ｃｏｎｔｅｘｔ　５ｔａｔｕｓ　Ｗｏｒｄこのレジスタ
は、コンテキスト毎に切り換えの必要な情報のうち、ネ
ストの行なわれないものを集めたものである。ＤＣＥ（
Ｄｅｌａｙｅｄ　Ｃｏｎｔｅｘｔ　Ｅｘｃｅｐｔｉｏｎ
）要求を示すＤＣＥフィールドと、ＣＴＸＢのフォーマ
ットを示すＣＴＸＢＦＭのフィールドから成る。ＣＴＸ
ＢＦＭの機能は付録８を参照のこと。 ＣＴＸＢＦＭの機能がインプリメントされない場合には
、ＤＣＥレジスタとＣ５Ｗレジスタが全く同じ情報を扱
うことになるので、Ｃ３ｌｌｌレジスタもインプリメン
トされない（アクセス時ＲＦＥ）場合がある。この時、
　ＣＴＸＢに置かれるのは、形式的にはＣ５Ｗレジスタ
であるが、実際はＤＣＥレジスタとなる。 Ｃ５ＷとＤＣＥ、ＣＴＸＢＦＭ（７）関係は、ＰＳＷと
ＩＭＡＳＫ。 ＳＭＲＮＧの関係に同じである。ＣＴＸＢに置かれるの
は、ＤＣＥ、ＣＴＸＢＦＭなどの情報を圧縮したＣ５％
／の方である。 ｒ本発明装置」ではｏｃＥ＝’ｔｔｔ７に固定とする。 ＤＣＥ 第３４１ｆｆｌに示す Ｄｅｌａｙｅｄ　Ｃｏｎｔｅｘｔ　Ｅｘｃｅｐｔｉｏｎ
Ｃ５讐のうち、個別にアクセスすることの多いＤＣＥの
フィールドを抜き出して別レジスタとしたものである。 ＤＣＥの操作を容易にすることと、性能向上を狙ったも
のである。 ＤＣＥ以外のフィールドには、何を書き込んでも単に無
視される。 Ｃｓ％ｌｌレジスタがインプリメントされない場合、コ
ンテキストスイッチ時にＣ５Ｗレジスタの代わりにＣＴ
ＸＢとの転送が行なわれるのは、このＤＣＥレジスタで
ある。この場合、−コンテキスト退避の時は、′ネ′の
ビットがすべてＯとなってＣＴＸＢに書き込まれる。ま
た、コンテキストをロードする時は、′零′の部分のビ
ットの値はチエツクされない。 ＣＴＸＢＦＭ 第３４２図に示す Ｃｏｎｔｅｘｔ　Ｂｌｏｃｋ　ＦｏｒｍａｔＣ５Ｗのう
ち、個別にアクセスすることの多いＣＴＸＢＦＭのフィ
ールドを抜き出して別レジスタとしたものである。ＣＴ
ＸＢＦＭの操作を容易にすることと、性能向上を狙フた
ものである。ＣＴＸＢＦＭ以外のフィールドには、何を
書き込んでも単に無視される。 このレジスタは＜＜Ｃ２＞＞である。 恒工υ 第３４３図に示す ＥＩＴ　Ｖｅｃｔｏｒ　Ｂａ５ｅ ＥＩＴ　（例外、割り込み）ベクトルテーブルの先頭の
物理アドレスを示す。ＥＩＴＶＢは「本発明装置」６４
への拡張を考え、ｒ本発明装置」３２でも８バイトのア
ライメントを強制している。したがって、ＥＩＴＶＢの
下位３ビツトは’＝＝＝’となる。つまり、０にｒｅｓ
ｅｒｖｅｄであるが、違反時にも無視される。 註匹荏 第３４４図に示す ＪＲＮＧ　Ｖｅｃｔｏｒ　Ｂａ５ｅ ＪＲＮＧ命令のベクトルテーブルの先頭の論理アドレス
を示す。 ＪＲＮＧＶＢによるテーブルのベースアドレスは、ｒ本
発明装置」６４への拡張を考え、ｒ本発明Ｈ置ノ３２で
も８バイトのアライメントを強制している。また、ＪＲ
ＮＧＶＢのＬＳＢはＥｎａｂｌｅビットとなっており、
Ｅが００時にはＪＲＮＧ実行禁止となる。したがって、
Ｊ　ＲＮＧＶＢの下位３ビツトはｌ　＝＝Ｅ　Ｉで表記
されている。′＝２のビットは、０にｒｅｓｅｒｖｅｄ
であるが、違反時にも無視される。 ＳＰＯ〜ＳＰ３ 第３４５図に示す ５ｔａｃｋ　Ｐｏ１ｎｔｅｒ　ｆｏｒ　ｒｉｎｇ３ｒｉ
ｎｇＯ−ｒｉｎｇ３で使用するスタックポインタ。 ＳＰＩ、ＳＰＯ〜ＳＰ３についてはアライメントの制約
はなく、ＬＳＢまで有効である。 釘１ 第３４６図に示す ５ｔａｃｋ　Ｐｏ１ｎｔｅｒ　ｆｏｒ　Ｉｎｔｅｒｒｕ
ｐｔ外部割り込み用のスタックポインタ。 １０ＡＤＤＲ１０１払Ｓ 第３４７図に示す アドレス変換を行なわない場合（、ＰＳＷのＡＴ＝００
．１０）において、１１０領域の物理アドレスを指定す
るレジスタである。 通常ＭＭＵでアドレス変換を行なう場合には、ＰＴＥ中
のＮＣビットによって１１０領域の指定を行なうが、シ
ステムスタート時などでアドレス変換ができない場合に
は、ｌ０ＡＤＤＲ。 １０ＭＡＳＫの２つのレジスタを使って１１０領域の指
定を行なう。 アドレス変換なしでメモリアクセスをする場合、物理ア
ドレスとＩＯＭＡＳにの論理積が１０ＡＤＤＲと等しけ
れば、そこは１刈領域と見なされる。その領域のデータ
については、データのキャッシュへの取り込みやブリフ
ェッチが行なわれず、命令の要求するメモリアクセスと
実際の物理的なメモリアクセスが１対ｌに対応する。 アドレス変換のある場合には、ｌ０ＡＤＤＲ。 １０ＭＡＳにレジスタは使用しない。また、プロセッサ
のインプリメントによってキャッシュやプリフェッチを
行なわない場合には、必ずしもｌ０ＡＤＤＲ，ＩＯＭＡ
ＳＫレジスタを使用する必要はない。 臥■ 第３４８図に示す ｔＪｎｓｈａｒｅｄ　ｒｅｇｉｏｎ　Ａｄｄｒｅｓｓ　
Ｔｒａｎｓｌａｔｉｏｎａｓｅ 内容については付録３を参照。 鈷■ 第３４９図に示す ５ｈａｒｅｄ　ｒｅｇｉｏｎ　Ａｄｄｒｅｓｓ　Ｔｒａ
ｎｓｌａｔｉｏｎＢａｓｅ 内容については付録３を参照。 匝」（「本発明装置」では実装しない）第３５０図に示
す Ｌｏｇｉｃａｌ　５ｐａｃｅ　ＩＱ 複数の論理空間の間の区別を行なう番号を入れる。 複数の論理空間に属する几Ｂや論理キャッシュなどを混
在させる時に、この番号を利用する。ＬＳＩＤの有効な
ビット数については、インプリメント依存である。 −８，ｒ　　　［１？　　（７）ＣＴＸＢＡ８−１．Ｃ
ＴＸＢについ 「本発明装置」はＭＭＵをもたないため「本発明装置」
でサポートするＣＴＸＢフォーマットをどのようにする
か現在検討中である。 Ｏ５が、タスク、プロセスなどといった並行処理やコル
−チンの機能をサポートしている場合、ＰＣや汎用レジ
スタなどのハードウェア資源の情報は、並行処理の単位
となるそれぞれのプログラム毎に別々に持つのが普通で
ある。 これらのハードウェア資源は、プロセッサと同様に時分
割で使用されるため、現在実行中でないプログラムに対
するハードウェア資源の情報は、メモリなどに退避して
おく必要がある。 ｒ本発明装置」では、こういフた並行処理の単位となる
プログラムの流れをコンテキストと呼ぶ。また、それぞ
れのコンテキストを実行するために、ハードウェア資源
の情報をメモリ上にまとめて退避したものをＣｏｎｔｅ
ｘｔＢｌｏｃｋ（ＣＴＸＢ）と呼ぶ。 ＣＴＸＢ自体のおかれる空間は、ＬＤＣＴＸ、５ＴＣＴ
Ｘ命令のオプションとして、論理空間じ、制御空間Ｃ５
より選択できる。Ｏ５の誉きやすさという点ではＬＳを
利用するのが適しているが、コンテキストスイッチを特
に高速化したい場合や、コンテキストスイッチ退避用の
メモリをチップ内に設ける場合には、Ｃ５を利用するこ
ともできる。ただし、Ｃ５の指定は、将来コンテキスト
退避用のメモリをチップに内蔵した場合に有効に活用さ
れるものであり、現在は＜＜Ｌ２＞＞となっている。ま
た、ｒ本発明装置」では、現在実行中のコンテキストの
ＣＴＸＢの先頭アドレスを保持するレジスタが設けられ
ており、これをＣＴＸＢ　Ｂａ５ｅ　Ｒｅｇｉｓｔｅｒ
（ＣＴＸＢＢ）と呼んでいる。 ｒ本発明装置」のＣＴＸＩ３のフォーマットは、次のよ
うになっている。このうちの一部は、ＬＤＣＴＸ、５Ｔ
ＣＴＸ命令により、ハードウェアでサポートされている
。 ｒ　　　ｌｌ３２ｃ７）　　　ｃ’ｒＸＩ３　　−マー
・第３５１図に示す 一般に、コンテキストスイッチによって切り換える必要
があるのは、Ｏ５のＰＣやＰＳＩ／ではなく、ユーザプ
ログラムのＰＣやＰＳ％／である。と−ころが、ユーザ
プログラムのＰＣやＰＳｖは、普通はＯ５呼び出し時に
スタック中に退避されている。上記のＣＴＸ８フォーマ
ットにおいて、ＰＣ、ＰＳＷがスタック中に置かれてい
るのは、そのためである。 ＳＰＩを使用した外部割り込みの処理ハンドラの最後で
直接コンテキストスイッチを行なう場合は、上記のＣＴ
ＸＢフォーマットを実現するために、ＰＣ、ＰＳＷを別
命令で転送する必要がある。しかし、この場合はＤＣＥ
　、　Ｄ　Ｉを活用し、外部割り込みから抜ける時にＤ
ＣＥ、旧を使ってコンテキストスイッチを行なうという
方法がある。そうすれば、ＤＣＥや０１でＳＰＯを指定
することにより、上記のデータ構造が自然に実現できる
。 ＭヒＬエバｍ注 ＣＴＸＢに含まれる情報のうち、′ネ】′〜１ネ５′の
付いた部分は、システム構成などによって可変性のある
部分である。これらの点について説明する。 ＣＴＸＢの内容やフォーマットは、以下のような要因に
よって動的に（あるいはコンテキスト毎に）変化するこ
とがある。 ・Ｏ５の構成やＭＭＬＩの有無（＊１〜ネ３）Ｏ５の構
成によっては、コンテキス トスイッチでＳＰＩ〜ＳＰ３の切り換えを行なっても意
味のないケースが 考えられるため、ＳＰＩ〜ＳＰ３を退避したくない場合
がある。また、 ＭＭＬＩを使用しない用途でのコンテキストスイッチで
は、ＬＩＡＴＢ、ＬＳＩＤを切り換える必要がない。 （＄１）ＪＲＮＧ−ＲＲＮＧでは、外側のリングが内側
のリングのスタックに退避される ため、現在リングよりも外側のリン グのＳＰの値は意味を持た゛ない。特に、ｒｆｎｇｏで
のみ実行されるコンテキストスイッチの時点では、ＳＰ
　１−　ＳＰ３の値が意味を持たない。５ＰＩ−ＳＰ３
は、直接あるいは間接にＳＰＯのスタックに保持されて
いるため、ＳＰＯの切り換えによって５ＰＩ−ＳＰ３も
間接的に切り換わることになるからである。一方、 ＴＲＡＰＡ−ＲＥＩＴの中でコンテキストスイッチが起
こった場合にはＳＰＩ〜ＳＰ３の切り換えも必要である
。したがって、 ＳＰＩ〜ＳＰ３をＣＴＸＢＣＺ含めたい場合と、そうで
ない場合がある。 （ネ２）ＭＭＵを実装しない。＜＜ＬＩ　Ｒ＞＞仕様で
は、ＵＡＴＢは不要である。 （ネ３）ＬＳＩＤは、複数の論理空間を区別するための
番号である。ＬＳＩＤの実装は ＜＜Ｌ２＞＞なノテ、ＬＳＩＤがＣＴＸＢＣ：含マレる
場合と、そうでない場合がある。 ・退避する汎用レジスタの指定（＊４）コンテキストで
使用しないレジスタや Ｏ５で使用するワーキングレジスタについて、ＣＴＸＢ
との退避、復帰を行なわなければ、無駄な転送がなくな
り、コン テキストスイッチ時間が短縮される。 ・コプロセッサ使用の有無（ネ５） ＦＰＵのレジスタは汎用レジスタとは別になるが、これ
もコンテキスト情報とし て持つ必要がある。したがって、その コンテキストがＦＰＵを使用しているかどうかによって
、ＣＴＸＢが動的に変わるケースが生じる。 以上のようなＣＴＸＢのバリエーションに対処するため
、「本発明装置」では、以下のような方法をとっている
。 ・−最初のバージョンの＜＜Ｌｌ＞＞のチップでは、Ｌ
ＤＣＴＸ、５ＴＣＴＸテＣ５Ｗ、ＳＰＯ〜ＳＰ３．　　
ＵＡＴＢ（７）転送のみを行なう。ＲＯ〜Ｒ１４につい
ては、別命令ＬＤＭ、ＳＴＭを利用し　て転送し、（＊
４）に対処する。 ・それ以外のＣＴＸＢのバリエーションに対しては、現
在のＣＴＸＢのフォーマツ　トを識別するレジスタ（Ｃ
ＴＸＢＦＭ）を導入し、このレジスタによって、ＣＴＸ
Ｂ　　に何が含まれ、ＬＤＣＴＸ、５ＴＣＴＸで何を転
送しなければならないかを知ること　にする。なお、Ｃ
ＴＸＢＦＭとＤＣＥの情梧を合わせたものは、Ｃ５ｖレ
ジスタとし　ても扱われる。 ［：ＣＴＸＢＦＭコ 第３５２図に示す ＦＲＦＰＵレジスタを退避す ることを指定 ｒ本発明装置」標準の ＦＰＵレジスタのコンテ キスト退避を指定す る。この機能は、特 に、将来ＦＰＵがチップ に内蔵された場合に に利用する。 ＲＧ　　　　ＲＯ−Ｒ１４を退避することを指定 この機能は、特に、 将来コンテキスト退 避用メモリがチップ に内蔵された場合に 利用する。 ＳＰ　　　　ＳＰの退避を指定 ５Ｐ＝００　　ＳＰＯ，ＳＰＩ、５Ｐ２５Ｐ３を退避す
る ５Ｐ＝０１　　ｒｅｓｅｒｖｅｄ ＳＰ＝１０　　ＳＰＯ，ＳＰ３を退 避する（　＜＜Ｌｍ　Ｒ＞＞用） ＳＰ＝１１　５ＰＯのみ退避 する この機能は、ＪＲＮＧに よりＯ５を呼び出す場 合に、ＳＰＩ〜ＳＰ３の無 駄な転送を行なわな いために利用する。 また、＜＜ＬＩＲ＞＞で５ＰＩ ＳＰ２を実装しない場 合に利用する。 ＭＭ　　　　ＭＭＵ関連レジスタの退 避を指定 Ｍ台＝００　　ＵＡＴＢを退避 間＝ＯＩ　　ＵＡＴＢ、ＬＳＩＤを 退避 聞＝１０　　ＭＭＵ関連レジ スタは退避しない （＜＜ｌ　ｌ　ｆｉ＞＞用） ＭＭ＝１１　　ｒｅｓｅｒｖｅｄ ［ただし、ＣＴＸＢＦＭの詳細は検討中である。コ＜＜
Ｌｌ＞＞で標準的なフォーマットのＣＴＸＢでは、ＬＤ
ＣＴＸ、５ＴＣＴＸ！ｉ：より、Ｃ３Ｗ（ＤＣＥ　、　
ＣＴＸＢＦＭ）、ＳＰＯ〜ＳＰ３．ＵＡＴＢが転送され
る。これは、ＣＴＸＢＦＭをすべて０にすることによっ
て指定される。 しＤＣＴＸ命令では、ＣＴＸＢからフェッチした新しい
コンテキストのＣ５ｖの中のＣＴＸＢＦＭを見て、ＣＴ
ＸＢの以下の部分のフォーマットを判断し、指定された
ものをロードする。 また、５ＴＣＴＸ命令では、現在のＣＴＸＢＦＭの値を
見て、指定されたものをＣＴＸＢに退避する。ただし、
ＣＴＸＢＦＭ（７）機能は＜＜Ｌ２＞＞となフチおり、
将来の拡張である。つまり、ＣＴＸＢ固定の仕様が＜＜
Ｌｌ＞＞、ＣＴＸＢ可変の仕様（上位コンバチ）が＜＜
Ｌ２＞＞である。 ＜＜ＬＩＲ＞＞のチップについては、ＳＰＩ　、ＳＰ２
．ＵＡＴＢの転送が不要なので、ＣＴＸＢにもこれらの
値は含めない。ＣＴＸＢにこれらのレジスタ値が含まれ
ているかどうかの識別は、ＣＴＸＢＦＭによって行なう
ことが可能である。ただし、ＣＴＸＢＦＭの実装が重い
場合には、ＬＤＣＴＸ　、　５ＴＣＴＸ命令の追加オプ
ションにより直接ＣＴＸＢの゛フォーマットを指定する
仕様や、ＬＤＣＴＸ、５ＴＣＴＸ命令の追加オプション
によりＣＴＸＢＦＭの有効性の有無を指定する仕様にす
ることも考えられる。 Ａ３−３．　’　　　　エ　コン− プロセスやタスク毎に持つ情報の中には、Ｏ５がソフト
ウェアによって管理する情報も含まれている。これらの
情報はＯ５によって一定していないので、当然ハードウ
ェア（ＬＴＣＴＸ　。 ５ＴＣＴＸ命令）ではサポートできない。これらの情報
をソフトウェアコンテキストと呼ぶ。例えば、ｌ　ＴＲ
０Ｍの場合、タスク状態、終了時処理ルーチンのアドレ
ス、例外処理ハンドラのアドレス、ｗａｋｅｕｐのカウ
ント、キューの構成のためのリンク用領域などがソフト
ウェアコンテキストに含まれる。 ＣＴＸＢを論理空間（ＬＳ）に置いた場合には、汎用レ
ジスタなどのハードウェアコンテキストとソフトウェア
コンテキストを同じように扱うことができる。しかし、
ハードウェアコンテキストとして、Ｃ５などの別空間を
使用した場合には、ソフトウェアコンテキストもＣ５に
置くかくこの場合は、ＬＤＣ，ＳＴＣなどの命令が有効
である）、あるいは両者をポインタでつないでおいて間
接参照するか、といった方法をとる必要がある。 ゛　９・　ｒｌｌ　　　−Ｌ９」−二し外埋ＥＩＴ処理
の概要は以下のとおりであるが、細部の仕様は検討中で
ある。 通常のプログラム実行の流れをハードウェア機構によっ
て中断し、それに割り込むような　　ｊ形で非同期に起
動される処理を、　ｒ本発明装置」ではＥＩＴ処理と呼
ぶ。 ＥＩＴ処理には、次のようなものが含まれる。　　　ｊ
・内部割り込み（トラップ−ｔｒａｐ）・例外割り込み
（例外−ｅｘｃｅｐｔｉｏｎ）　　　　　　　’・外部
割り込み（割り込み−１ｎｔｅｒｒｕｐｔ）　　　　　
）トラップ、例外、割り込みの区別は、プログラマから
見たそのＥＩＴの発生原因によって行な　　１われるも
のであり、インプリメント上のメカ　　２ニズムの違い
くスタックに待避される情報の　　シ違いなど）を意味
するものではない。 プロセッサが命令実行中にＥＩＴを検出すると、シーケ
ンシャルな命令の実行を中断してＥＩＴ処理を開始する
。ＥＩＴ処理では、ＥＩＴを検出した時のプロセッサの
状態をスタックに待避し、ＥＩＴハンドラを起動する。 ここまでがプロセッサのハードウェアによって行なわれ
る。一方、起動されたＥＩＴ処理ハンドラでは、ＥＩＴ
に応じてエラーの回復、エラーメツセージの表示、エミ
ュレーションなどの処理を行なう。ＥＩＴ処哩ハンドラ
は、ソフトウェアにより実現されるものである。大部分
のＥＩＴでは、ＥＩＴ処理ハンドラの最後でＲＥＩＴ命
令を発行することにより、−中断されたもとの命令列に
復帰し、処理瞥再開することが可能となっている。 「本発明装置」では、将来の機能拡張を考慮Ｊ、未定義
の命令、不当な命令についてのエラー検出やエミユレー
ション用のメカニズム科強化する方針である。したがっ
て、命令フオーマットの組み合わせにより不当なオペレ
ーションになる場合や、インプリメントされていない機
能を実行しようとした場合には、できるだけエラーとし
て検出し、例外割り込みを発生する。 醪ユ」Ｈ皇種苅 ｒ本発明装置」で発生するＥＩＴには、次のようなもの
がある。 ［メモリ、アドレス関係］ ページ不在例外（ＰＯＥ）・・・・・・・・・・・・・
・・・・・・・・・・・・ｒ本発明装置」“では発生し
ない Ｐａｇｅ　Ｏｕｔ　Ｅｘｃｅｐｔｉｏｎ　（ＰＯＥ）命
令またはオペランドアクセス時 のアドレス変換において、ＵＡＴＢ、５ＡＴＢ、ＳＴＥ
、ＰＴＥのＰ１ビットが０てあつた場合に発生する。意
味的には、 ページ不在、ページテーブル不在、 セクションテーブル不在を含めた ものである。いわゆるページフォ ールトの例外である。 アドレス変換例外（ＡＴＲＥ） Ａｄｄｒｅｓｓ　Ｔｒａｎｓｌａｔｉｏｎ　Ｅｘｃｅｐ
ｔｉｏｎ（ＡＴＲＥ） アドレス変換中のエラーによって 発生する。具体的には、ＳＴＥ、ＰＴＥでｒｅｓｅｒｖ
ｅｄのビットパターンを使用していた場合、ＵＡＴＢ、
５ＡＴＢ、ＳＴＥ、ＰＴＥによって未使用領域となって
いる 部分を参照した場合、リング保護 に違反したメモリアクセスを行な った場合などに発生する。ＥＩＴ発生 の原因や詳細な情報は、ＡＴＲＥＴＲ 時にスタックに積まれる情報によ って区別される。 バスアクセス例外（ＢＡＥ） Ｂｕｓ　Ａｃｃｅｓｓ　Ｅｘｃｅｐｔｉｏｎ　（ＢＡＥ
）命令またはオペランドアクセスに おいて、一定時間以内にバスから の応答がなく、メモリアクセスが できなかった場合に発生する。い わゆるバスエラーである。 奇数アドレスジャンプ例外（ＯＡＪＥ）Ｏｄｄ　Ａｄｄ
ｒｅｓｓ　Ｊｕｍｐ　Ｅｘｃｅｐｔｉｏｎ　（ＯＡＪＥ
）分岐命令で、分岐先のアドレスが 奇数であフた場合に発生する。 この例外は、ジャンプ先をオペラ ンドとして直接指定する命令 （ＪＭＰ、Ａｃ１等）、スタックからリターンアドレス
を得る命令（ＲＴＳ、ＥＸＩＴＤ、ＲＲＮＧ、ＲＥＩＴ
）、およびＪＲＮＧ命令で発生し、ＥＩＴ処理の起動時
には発生 しない。ＥＩＴ処理起動時に新ＰＣが奇数であった場合
には、シスチムニ ラー例外（ＳＥＥ）となる。［Ｊ　ＲＮＧ　。 ＥＩＴは詳細仕様調整中］ ［命令、演算関係］ 特権命令違反例外（ＰＩＶＥ） Ｐｒｔｖｉｌｅｇｅｄ　Ｉｎ５ｔｒｕｃｔｉｏｎ　Ｖｉ
ｏｌａｔｉｏｎ　Ｅｘｃｅｐｔｉｏｎ　（ＰＩＶＥ） ｒｉｎｇｏ以外から特権命令を実行しようとした場合に
発生する。 ＜＜Ｌｌ＞＞機能例外（ＬＩＥ） Ｌｌ　ｆｕｎｃｔｉｏｎ　Ｅｘｃｅｐｔｉｏｎ　（ＬＩ
Ｅ）＜＜Ｌｌ＞＞機能のインプリメントされていないプ
ロセッサにおいて、くく Ｌｌ＞＞の機能を実行しようとした場 合に発生する。 ＜＜ｌ　ｌ＞＞を実装しているプロセッサであれば、こ
の例外は発生せず、 このＥＩＴに対するベクトツ番号はｒ ｅｓｅｒｖｅｄとなる。 予約命令例外（ＲＩＥ） Ｒｅｓｅｒｖｅｄ　Ｉｎ５ｔｒｕｃｔｉｏｎ　Ｅｘｃｅ
ｐｔｉｏｎ（ＲＩＥ） 現在割り当てられていない命令や アドレッシングモードのビットパ ターンを実行しようとした場合に 発生する。いわゆる未定義命令の 例外である。 ｒ本発明装置」３２で６４ビツトのサ イズを指定した場合、Ｐビットを１ にした場合、未実装の＜＜Ｌ２＞＞命令を実行しようと
した場合、未定義、 未実装のオプションを指定した場 合も、これに含まれる。また、命 令によって禁止されているアドレ ッシングモードを使用した場合 （ＪＭＰ命令におけるイミディエート 指定など）や、インプリメントさ れていない段数の付加モードを使 用した場合も、これに含まれる。 予約機能例外（ＲＦＥ） Ｒｅｓｅｒｖｅｄ　Ｆｕｎｃｔｉｏｎ　Ｅｘｃｅｐｔｉ
ｏｎ　（ＲＦＥ）命令やアドレッシングモードのビ ットパターン以外で、将来の拡張 のために予約されている機能を利 用しようとした場合に発生する。 例えば、ｐｓｗニ関しては、ＸＡやｒｅｓｅｒｖｅｄ（
’−’）のビットに１を書き込んだ場合、ＳＭＲＮＧの
フィールドに ｒｅｓｅｒｖｅｄの値（ＳＭ、ＲＮＧ＝ＯＯ１など）を
書き込んだ場合、非特権命令の ＬＤＰＳＢ、ＬＤＰＳＭＣｍよッＴＰｓＭやＰＳＢ（７
）ｒｅｓｅｒｖｅｄ（’一つのビットに１を書き込んだ
場合などに予約機能例外 （ＲＦＣ）が発生する。このほか、実装されていない制
御レジスタをアク セスしようとした場合や、ＷＡＩＴ命 令でｉｍａｓｋ≧１６を指定した場合にも、予約機能例
外（ＲＦＥ）が発生する。 なお、「本発明装置」では、命令 ビットパターン（アドレッシング モードやサイズの指定を含む）の みてエラーと判定できるものを予 約命令例外（ＲＩＥ）とし、アドレスやオペランド値に
よってエラーかど うかの状態が変化するものを予約 機能例外（ＲＦＣ）としている。 コプロセッサ命令例外（ＣＩ　Ｅ） Ｃｏ−ｐｒｏｃｅｓｓｏｒ　Ｉｎ５ｔｒｕｃｔｉｏｎ　
Ｅｘｃｅｐｔｉｏｎ（ＣＩＥ） コプロセッサが接続されていない のに、コプロセッサ用に割り当て られた命令を実行しようとした場 合に発生する。 コプロセッサコマンド例外（ＣＣＥ） ＣＯｏｐｒｏｃｅｓｓｏｒ　Ｃｏｍｍａｎｄ　Ｅｘｃｅ
ｐｔｉｏｎ（ＣＣＥ） コプロセッサとのインタフェース でエラーがあフた場合に発生する。 コプロセッサ実行例外（ＣＥＥ） Ｃｏ−ｐｒｏｃｅｓｓｏｒ　Ｅｘｅｃｕｔｉｏｎ　Ｅｘ
ｃｅｐｔｉｏｎコプロセッサの命令実行において エラーがあフた場合に発生する。 不正オペランド例外（ＩＯＥ） Ｉｌｌｅｇａｌ　０ｐｅｒａｎｄ　Ｅｘｃｅｐｔｉｏｎ
　（ＩＯＥ）不合理なオペランドの指定を行な った場合に発生する。固定長ピッ トフィールド命令で３２（６４）ビット以上のｗｉｄｔ
ｈを指定した場合などがこれに含まれる。 奇数アドレスへのジャンプやゼロ 除算も意味的には不正オペランド 例外の一部と考えられるが、特別 な意味を持つために異なる例外に 分類されている。 なお、「本発明装置」において命 令のオペランドが不当な場合の対 策としては、不当オペランド例外 やゼロ除算例外とするケースのほ かに、特にチエツクを行なわない ケース（ＣＨに命令の上限値と下限値 の大小関係など）、適当な解釈を してそのまま命令を実行するケー ス（シフト命令でｃｏｕｎｔが大きい場合など）、など
がある。一方、命 令を実行した結果が不当（オーバ ーフローなど）な場合には、ＥＩＴが 起動されることはない。この場合 は、ＶＪＩａｇをセットして命令を終 了するケース（ＡＤＤ、ＮＯＶなど多数）、特に何もし
ないケース（ＵＮＰＫｓｓでのオーバーフローなど）、
などが ある。 １０進不正オペランド例外（ＤＤＥ） Ｄｅｃｉｍａｌ　Ｉｌｌｅｇａｌ　０Ｐｅｒａｎｄ　Ｅ
ｘｃｅｐｔｔｏｎ（ＤＤＥ） 符号付き１０進演算命令において、 ０〜９以外のデータをオペランド として指定した場合に発生する。 この例外も、意味的には不正オペ ランド例外（ＩＯＣ）の一部であるが、別の例外に分類
されている。 予約スタックフォーマット例外 （ＲＳＦＥ） Ｒｅｓｅｒｖｅｄ　５ｔａｃｋ　Ｆｏｒｍａｔ　Ｅｘｃ
ｅｐｔｉｏｎ（ＲＳＦＥ） ＲＥＩＴ命令によってＥＩＴから復帰する際に、ＥＩＴ
スタックフレームのフォ ーマットを示す番号（ＦＯＲＭＡＴ）が、ＲＥＩＴ命令
で処理できないものであ った場合に発生する。 リング遷移違反例外（ＲＴＶＥ） Ｒｉｎｇ　Ｔｒａｎｓｉｔｉｏｎ　Ｖｉｏｌａｔｉｏｎ
Ｅｘｃｅｐｔｉｏｎ　（ＲＴＶＥ） ＪＲＮＧ命令で外側のリングに移ろう とした場合、ＲＲＮＧ命令で内側のリ ングに移ろうとした場合など、不 当なリング遷移を行なおうとした 場合に発生する。 なお、ＪＲＮＧ命令で参照すべき ＪＲＮＧＶＴＥを含むページが未使用領域となっていた
場合には、リング遷 移違反例外（ＲＴＶＥ）ではなくアドレス変換例外（Ａ
ＴＲＥ）の未使用領域参照エラーが発生する。 ゼロ除算例外（ＺＤＥ） Ｚｅｒｏ　Ｄｉｖｉｄｅ　Ｅｘｃｅｐｔｉｏｎ　（ＺＤ
Ｅ）０除算を行なった場合に発生する。 ［デバッグ］ デバッグ例外（ＤＢＥ） Ｄｅｂｕｇ　Ｅｘｃｅｐｔｉｏｎ　（ＤＢＥ）デバッグ
に関係して発生する。 具体的には、命令のシングルステ ツブ実行やブレークポイントを実 現するための例外であるが、詳細 な仕様は＜＜ｌ　Ｖ＞＞である。 ［トラップコ 無条件トラップ命令（ＴＲＡＰＡ） ＴＲＡＰ＾Ｉｎ５ｔｒｕｃｔｉｏｎ ＴＲＡＰＡ命令により発生する。 ＴＲＡＰＡのＥＩＴベクトルは、ＴＲＡＰＡのオペラン
ドｖｅｃｔｏｒに対応して１６種類用意されている。 条件トラップ命令（ＴＲＡＰ） Ｃｏｎｄｉｔｉｏｎａｌ　ＴＲＡＰ　Ｉｎ５ｔｒｕｃｔ
ｉｏｎＴＲＡＰ命令により発生する。 ［ＤＣＥ　、　Ｄ　Ｉ　］ 遅延割り込み（ＤＩ） Ｄｅｌａｙｅｄ　Ｉｎｔｅｒｒｕｐｔ　（旧）Ｄルジス
タ中の０１フイールドが、 １５ｗ中のＩ　ＭＡＳにフィールドよりも小さい値にな
った場合に発生する。 このＥＩＴは、コンテキストとは独立 した非同期の事象を処理するため に有効である。 Ｄ１処理のＥＩＴベクトルは、各割り込み優先度毎に１
５種類用意されてい る。 このＥＩＴは、ＲＥＩＴ命令などの命令実行によって発
生するという点では 例外であるが、その時実行中のコ ンテキストと関係なく起動される という意味では割り込みである。 つまり、例外と割り込みの中間的 なものである。　（ＩＭＡｓＫフィールドを含むＰＳ戦
！コンテキスト依存であ るが、ＩＭ＾Ｓにフィールドのみはコンテキスト独立と
して運用されるの が普通である。） 詳しくは後の章を参照。 遅延コンテキスト例外（ＤＣＥ） Ｄｅｌａｙｅｄ　Ｃｏｎｔｅｘｔ　Ｅｘｃｅｐｔｉｏｎ
　（ＤＣＥ）Ｃ５Ｗレジスタ（あるいはＤＣＥレジスタ
）中のＤＣＥフィールドが、ＰＳｖ中のＳＭＲＮＧフィ
ールドよりも小さい値になった場合に発生する。 この例外は、コンテキストに依存 した各種の非同期の事象（人出力 の完了など）を処理するために有 効である。 詳しくは後の章を参照。 ［その他］ リセット割り込み（Ｒ１） Ｒｅｓｅｔ　Ｉｎｔｅｒｒｕｐｔ　（Ｒ１）外部からの
リセット信号により発 生する。 システムエラー例外（ＳＥＥ） Ｓｙｓｔｅｍ　Ｅｒｒｏｒ　Ｅｘｃｅｐｔｉｏｎ　（Ｓ
ＥＥ）ＥＩＴ処理中に致命的なエラーが起き た場合に発生する。 ［割り込み］ 外部割り込み（Ｅｌ） Ｅｘｔｅｒｎａｌ　Ｉｎｔｅｒｒｕｐｔ　（Ｅｌ）外部
からのハードウェア信号によ り発生する。 ＥＩＴベクトルは外部から指定する。 一般に、外部割り込みのチエツク は命令の切れ目で行なわれるのが 普通である。しかし、　ｒ本発明装 置」の場合は、実行時間の上限の 決まらない高機能命令（任意長ビ ットフィールド命令、ストリング 命令、ＱＳＣＨ命令）が存在する。こ れらの命令では、命令の実行途中 であっても外部割り込みを受は付 けるようになっている。 固定ベクトル外部割り込み（ＦＶＥＩ）Ｆｉｘｅｄ　Ｖ
ｅｃｔｏｒ　Ｅｘｔｅｒｎａｌ　Ｉｎｔｅｒｒｕｐｔ（
ＦＶＥＩ） 外部からのハードウェア信号によ り発生する。 ＥＩＴベクトルは優先度毎に一つずつ 決まっている。 いわゆるオートベクトルの割り込 みである。 以上のＥＩＴのうち、予約例外、不正例外、違反例外の
区別は次のような考え方によっている。 予約ｘｘ×例外機能拡張によって解消される可能性のあ
るもの 将来の機能拡張によって、例外ではな くなる可能性がある。 メーカー間のインプリメントの違いの 出る場合がある。 不正×ｘ×例外意味的に明らかにエラーであるもの 予約例外とは異なり、将来の機能拡張 があフても、永久の例外のままである。 メーカー間のインプリメントの違いは 出ないところである。 ＸＸ×違反例外リング保護の観点から実行を制限してい
るもの その他Ｏ５やシステム構成上の例外、複数の分類に当て
はまる 例外など Ａ９−２．ＥＩＴのオペレーション プロセッサがＥＩＴを検出すると、以下の手順にしたが
ってＥＩＴ処理を行なう。ただし、リセット割り込み（
Ｒ１）、システムエラー例外（ＳＥＥ）については、こ
れとは違った動作をする。また、以下の説明は「本発明
装置」３２に限ったものであり、「本発明装置」６４で
は、パラメータ等が異なってくる可能性がある。 （Ｅｌ）ベクトル番号の生成 プロセッサはそのＥＩＴに応じたベクトル番号をプロセ
ッサ内部で生成する。ただし、外部割り込みＥｌの場合
は、プロセッサの外部（周辺ＬＳＩなど）からＥＩＴベ
クトル番号を得る。 （Ｒ２）ＥＩＴＶＴＥ（７）読ミ込ミ 「本発明装置」では、それぞれのＥＩＴに対する処理ハ
ンドラの先頭アドレスと、ＥＩＴのベクトル番号との対
応を示す表をεＩＴベクトルテーブル（ＥＩＴＶＴ）と
呼ぶ。また、そのテーブルの一つのエントリをＥＩＴＶ
ＴＥと呼ぶ。　「本発明装置」のＥＩＴＶＴＥは、ＥＩ
Ｔ処理の自由度と拡張性を考慮して８バイトとなってお
り、ＥＩＴ処理ハンドラの先頭アドレス（ＰＣ）だけで
はなく、ＰＳＷの一部のフィールドもセットすることが
できる。そのため、ＥＩＴＶＴＥはＰＣ＋ＰＳＷに準じ
た構成になっている。ＥＩＴＶＴＥのフォーマットは、
第３５３図のようになっている。 ＶＳ（Ｖｅｃｔｏｒ　ＳＭ）：　ＥＩＴ処理後の蛋ただ
し、ｖＳがその ままＥＩＴ処理後の ＳＭとなるのではな い。詳細後述。 ＶＸ（Ｖｅｃｔｏｒ　ＸＡ）：　ＥＩＴ処理後のＸＡ現
在は０に ｒｅｓｅｒｖｅｄ （違反時は無視） ＶＡＴ（Ｖｅｃｔｏｒ　ＡＴ）：　ＥＩＴ処理後のＡＴ
ＶＤ（Ｖｅｃｔｏｒ　ＤＢ）：　ＥＩＴ処理後のＤＯＶ
ＩＭＡＳＫ（Ｖｅｃｔｏｒ　ＩＭＡＳＫ）：　ＥＩＴ処
理後の団ＡＳＫ ただし、ＶＩＭＡＳＫり１ そのままＥＩＴ処理後 のＩＭＡｓにとなるので はない。詳細後述。 ＶＰＣ（Ｖｅｃｔｏｒ　ＰＣ）：　ＥＩＴ処理後のＰＣ Ｉ：′二　　　　　　　〇にｒｅｓｅｒｖｅｄ（違反時
は無視） ０にｒｅｓｅｒｖｅｄ （違反時はシステムエラー例外） プロセッサは、（Ｅｌ）で生成したＥＩＴベクトル番号
に従い、 （ＥＩＴヘクトル番号）　Ｘ　８　＋ＥＩＴＶＴＢの物
理アドレスにあるＥＩＴＶＴＥを読み込む。 （Ｅ３）ＰＳＷの更新 読み込んだＥＩＴＶＴＥをもとに、以下のようにＰＳＶ
を更新する。 ［外部割り込み以外の場合コ ｍｉｎ　（ＶＳｙ旧ＳＭ）　　＝＝＞新ＳＭスタックポ
インタの選択。 ＥＩＴ発生前にＳＰＩ以外のスタック ポインタを使っていた場合は、 ＶＳによってＥＩＴ処理ハンドラで使 用するスタックポインタ（ｓｐｏま たは５ＰＩ）が選択される。 ＥＩＴ発生前に既にＳＰ＋を使ってい た場合には、ｖＳに関係なく、 ＥＩＴ処理ハンドラでもＳＰＩをその まま使う。 このような仕様になっているの は、ＥＩＴがネストした場合を考慮 したためである。 旧ＲＮＧ　＝＝＞新ＰＲＮＧ ００　＝＝＞新ＲＮＧ ＥＩＴ処理ハンドラは、必ずリング ０で実行される。 なお、ＥＩＴＶＴＥには未使用のビッ トがあるので、将来的には、 ＥＩＴによってリング０以外のリン グに入るような指定をすること も可能である。 ＶＸ　＝＝＞新ＸＡ 現在は０に固定されている。 ＶＡＴ　＝＝＞新ＡＴ ＥＩＴ処理ハンドラの実行中は、ア ト５レス変換の有無を切り換える ことができる。 ＶＤ　＝＝＞新０Ｂ ＥＩＴ処理ハンドラの実行中は、デ バッグの環境を切り換えること ができる。 ｍｉｎ（ＶＩＭＡＳＫ、口開ＡＳＫ）　　＝＝＞新開Ａ
ｓに例外割り込みや内部割り込みに よるＥＩＴの場合でも、ＥＩＴ処理で 団ＡＳＫを操作することができる。 この機能を使えば、ＥＩＴ処理に入 るのと同時に外部割り込みを禁 止することができる。したがっ て、ＥＩＴ処理と不可分に何らかの 処理（例えばＥＩＴによって生成さ れたスタックフレームの転送な ど）を行ないたい場合に、この 機能が有効である。 ［外部割り込みの場合コ ｎ＋ｉｎ　（ＶＳ、旧ＳＭ）　　＝＝＞新ＳＭ旧ＲＮＧ
　＝＝＞新ＰＲＮＧ ００　＝＝＞新ＲＮＧ ＶＸ　＝＝＞新ＸＡ ＶＡＴ　＝＝）新ＡＴ ＶＤ　＝＝＞新ＤＢ Ｉｆｆｉｎ（ＶＩＭＡＳに２発生した外部割り込みの優
先度）＝＝〉新開Ａｓに この部分のみ外部割り込み以外 の場合とは異なっている。 この機能により、優先度の低い 多重割り込みを禁止することが できる。 なお、割り込みマスクの機能に より、 発生した外部割り込み の優先度く旧ＩＭＡＳＫ という関係が成立しているはず である。 （Ｅ４）プロセッサ情報のスタックへの退避ＥＩＴ発生
前の旧ＰＣ，旧ＰＳＷ、および発生したＥＩＴに関する
各種の情報（ＥＩＴＮＦ　−ＥＩＴベクトルやスタック
フォーマットなどを含む）をスタックに退避する。この
退避に使用されるスタックは、新ＳＭと新ＲＮＧ（＝Ｏ
Ｏ）により選択されるスタックである。この時に生成さ
れるスタックフレームは、第３６４図のようになる。 このうち、ＥＩＴＩＮＦは、発生したＥＩＴにより生成
されるスタックフレームのフォーマット（ＦＯＲＭＡＴ
）、ＥＩＴのタイプ（ＴＹＰＥ）、ＥＩＴのベクトル番
号（ＶＥＣＴＯＲ）などの情報を３２ビツトに詰めたも
のである。追加情報の有無や内容は、ＥＩＴの種類によ
って異なる。ＲＥＩＴ命令では、ＥＩＴＩＮＦ中のＦＯ
ＲＭＡＴを見ることによって追加情報の有無やそのフォ
ーマットを知り、ＥＩＴ発生前のもとの命令列に戻るた
めの情報を得る。 なお、ｒ本発明装置」６４になった場合に生成されるＥ
ＩＴのスタックフレームは、旧ＰＣで１０ングワード、
旧ＰＳＷとＥＩＴＩＮＦを合わせてｌロングワード、と
いう構成になる予定である。 ＥＩＴＩＮＦをＰＳ虞こ隣接した場所に置いたのは、「
本発明装置」６４でのアライメントの維持を考慮したた
めである。また、ＰＳ％Ｉｌをスタックトップに置いた
のは、将来「本発明装置」６４で、３２ビツトのコンテ
キストと６４ビツトのコンテキストが混在した場合でも
、スタック中に退避されたＰ費中のＸＡビットが読み出
せるようにするためである。 （Ｅ５）ＥＩＴ処理ハンドラの起動 ＶＰＣをＰＣに転送し、ＥＩＴ処理ハンドラを起動する
。 なお、命令ブリフェッチにおいて発生したＥＩＴは、フ
ァッチしようとした命令が必要になるまでＥＩＴ処理が
遅らされる。 これに対して、ＥＩＴ処理ハンドラの最後に置かれたＲ
ＥＩＴ命令では、次のような処理を行なつてもどの命令
列に復帰する。 （Ｒ１）スタックからの読み込み スタックより、旧ＰＳＷとＥＩＴＩＮＦを読み込む。読
み込んだＰＳＷ中のＸＡビットがＯであれば、ＥＩＴを
発生したコンテキスト（タスクやプロセス）が３２ビツ
トのコンテキストであったということがわかるので、続
いてスタックより３２ビツト幅で旧ＰＣを読み込む。な
お、「本発明装置」３２では、すべてのコンテキストが
３２ビツトのコンテキストである。 さらに、ＥＩＴＩＮＦ中のＦＯＲＭＡＴにより追加情報
の有無を判定し、追加情報があれば、スタックからそれ
を読み込む。追加情報には、ＥＸＰＣ。 １０１ＮＦ、ＥＲＡＤＤＲ，ＥＲＤＡＴＡ、ＳＰｌなど
があるが、その詳細な意味はインプリメント依存である
。 ＦＯＲＭＡＴがプロセッサのサポートしていない値（Ｅ
ＩＴで発生するはずのない値）であった場合は、予約ス
タックフォーマット例外（Ｒ５ＦＥ）となる。 （Ｒ２）ＰＳ冒の復帰 スタックから読み込んだ旧ＰＳＷにより、ＰＳＷの全フ
ィールド（ＳＭＲＮＧ、ＸＡ、ＡＴ、ＤＢ、　ＩＭＡｓ
Ｋ、ＰＳＭ。 ＰＳＢ）をＥＩＴ発生前の値に復帰する。この時、旧Ｐ
Ｓ勤１　ｒｅｓｅｒｖｅｄの値を含んでいた場合には、
予約機能例外（ＲＦＥ）を発生する。 （Ｒ３）ストアバッファの再実行（インプリメント依存
） ＦＯＲＭＡＴと追加情報の値によっては、ＲＥＩＴ命令
の中で、前回ＥＩＴを発生したストアバッファによるラ
イトサイクルの再実行を行なう場合がある。この時、ラ
イトサイクルの実行に必要なアドレスとデータの情報と
しては、スタック上の追加情報の中にあったＥＲＡＤＤ
ＲとＥＲＤＡＴＡが使用される。詳しくは、ＥＩＴのタ
イプの説明の項を参照。 なお、ストアバッファのみを再実行する機能があるかど
うかということは、プロセッサのインプリメント上の問
題である。すなわち、ＲＥＩＴ命令のストアバッファ再
実行機能を前提としてＥＩＴ処理が作られている場合に
は、当然ＲＥＩＴ命令でそれをサポートする必要がある
し、ストアバッファのみの再実行機能が無くても矛盾の
ないＥＩＴ処理が実現できていれば、ＲＥＩＴ命令でそ
れをサポートする必要はない。 プログラマから見た場合は、ＥＩＴ処理とＲＥＩＴ命令
による処理がきちんと対応しており、ＲＥＩＴ命令によ
ってＥＩＴ処理から戻った時に、ＥＩＴを発生した命令
列が矛盾なく実行を続けられれば良いのである。この機
能の有無と、プロセッサとしての機能の高低とは直接関
係しない。 （Ｒ４）ＥＩＴ検出時に実行していた命令列への復帰ス
タックから読み込んだ旧ｐｃｉ−ｐｃに復帰し、ＰＣの
示す命令から実行を再開する。 この時、ＥＩＴＩＮＦ中のＴＹＰＥフィールドによって
、次に受は付けられるＥＩＴのタイプを変化させている
。この機能は、多重ＥＩＴの処理を矛盾なく行なうため
に、また命令のシングルステップ動作を、エミュレーシ
ョンによる実行を含めて正確に行なうために利用される
。 なお、ＥＩＴＩＮＦのＶＥＣＴＯＲフィールドは、ＲＥ
ＩＴ命令では特に使用されない。にもかかわらずＶＥＣ
ＴＯＲがＥＩＴＩＮＦに含まれているのは、ＥＩＴ処理
ハンドラのプログラムに対して情報を提供するためであ
る。 酊ヒａｌＩΩ」５仁ブ ｒ本発明装置」のＥＩＴを、ＥＩＴ処理ハンドラ終了後
の実行再開時のＰＣの位置と、ＥＩＴ処理の優先度に着
目して分類すると、以下のようになる。この分類は、Ｅ
ＩＴＩＮＦのＴＹＰＥフィールドの値にそのまま対応す
る。 ［命令中断型ＥＩＴ　（ＴＹＰＥ＝Ｏ，ＰＣ不定）］こ
のＥＩＴが発生すると、直ちにそれが検出され、ＥＩＴ
処理に入る。このＥＩＴが発生した場合、ＥＩＴを発生
した命令系列に復帰することはできない。こ れに該当するのは、Ｒ１，ＳＥＥである。 ［命令完了型ＥＩＴ　（ＴＹＰＥ＝１〜３．ＰＣ次命令
）］このＥＩＴが発生すると、その時実行中の命令処理
が完了した後でそれが検 出され、ＥＩＴ処理に入る。一般には、このＥＩＴに対
するＥＩＴ処理ハンドラの最後でＲＥＩＴ命令を実行す
ることにより、εＩＴ発生時に実行していた命令の次の
命令から、命令の実行を再開で きる。なお、ＴＹＰＥ＝１〜３の区別は、優先度などの
関係によるものである。 これに該当するのは、ＴＲＡＰ、ＴＲＡＰＡ。 ＤＢＥ、ＤＩ、ＤＣＥなどである。 ［命令再実行型ＥＩＴ　（ＴＹＰＥ＝４．ＰＣ現命令）
］このＥＩＴが発生すると、プロセッサやメモリの状態
は、ＥＩＴ発生時に処理していた命令の実行開始前の時
点に戻 される。一般には、このＥＩＴに対するＥＩＴ処理ハン
ドラの最後でＲＥＩＴ命令を実行することにより、ＥＩ
Ｔ発生時に実行していた命令から、命令の実行を 再開できる。これに該当するのは、 ＰＯＥ、ＡＴＲＥ、ＢＡＥ、ＲＩＥ、ＲＦＥ、ＰＩＶＥ
、　ＩＯＥなどである。 命令完了型のＥＩＴは、以前実行していた命令に関する
ＥＩＴであり、命令再実行型のＥＩＴは、現在実行中の
命令に関するＥＩＴである。したがって、複数のＥＩＴ
が同時に発生した場合には、−般に命令完了型のＥＩＴ
を先に処理する必要がある。また、命令中断型のＥＩＴ
は重要度の高いＥＩＴであり、これが検出された場合に
は、他のＥＩＴを処理することは無意味である。したが
って、命令中断型のＥＩＴと他のＥＩＴが同時に発生し
た場合には、命令中断型のＥＩＴを先に処理する必要が
ある。結局、複数のＥＩＴが同時に発生した場合の優先
度は 命令中断型〉命令完了型〉命令再実行型となり、ＥＩＴ
ＩＮＦのＴＹＰＥ＝０〜４が、そのままＥＩＴの優先度
を表わすことになる。 ＥＩＴ（７）種類とＴＹＰＥとの対応は、Ｒ１、ＴＲＡ
Ｐ（７）ように明確に決まっているものもあるが、ある
程度はインプリメント依存の部分がある。したがって、
ソフトウェアでＥＩＴの要因を分析する際には、できる
だけＴＹＰＥのフィールドを参照したり、書き換えたり
しない方がよい。 例えば、ページ不在例外（ＰＯＥ）の場合、これは命令
再実行型のＥＩＴであり、ＴＹＰＥ＝４となるのが普通
である。しかし、メモリの書き込みにストアバッファを
用いるようなインプリメントのプロセッサにおいて、命
令の最後の書き込みサイクル（ストアバッファ使用）で
ＰＯＥが発生した場合には、この命令全体を最初から再
実行しなくても、最後の書き込みサイクルのみやり直せ
ば処理上の矛盾は生じない。そこで、このようなケース
でのＰＯＥを命令完了型のＥＩＴとし、エラーを発生し
た最後のライトサイクルの処理はＲＥＩＴ命令の中で行
なうという場合がある。この場合は、ＰＯＥでもＴＹＰ
Ｅ＝１となる。 また、ＥＩＴ処理でスタック積まれるＰＣは、ＰＯε発
生命令ではなく次の命令になる。 命令再実行方式に忠実にしたがう限り、命令実行中にエ
ラーが発生した場合は、命令実行前の状態に戻してＴＹ
ＰＥ＝４のＥＩＴを起動するというのが原則である。し
かし、命令がもう少しで終了するというとごろでエラー
が発生した場合には、一応命令を終わったことにしてＴ
ＹＰＥ＝１のＥＩＴを起動し、残りの処理（ストアバッ
ファのライトサイクル）はＲＥＩＴ命令に任せるという
インプリメントも可能なのである。 このようなインプリメント方法をとるのであれば、ＰＯ
ＥのＴＹＰＥが１と４の２通りになる。この場合、ＴＹ
ＰＥの違いによってＲＥＩＴ命令で必要となる処理が変
わってくるの、で、ＲＥＩＴ命令はそれに対応できるよ
うになっていなければならない。 この方法では、命令最後のライトサイクルで発生したエ
ラーによるＥＩＴに対して、命令全体を再実行するので
はなく、最後のライトサイクルのみを再実行するという
形になフている。 つまり、一種の命令継続実行方式になっている。この場
合、命令継続実行のために退避される内部情報に相当す
るのが、ＥＩＴの追加情報としてスタック上に退避され
るＥＲＡＤＤＲやＥＲＤＡＴＡである。 なお、ストアバッファを用いた書き込みサイクルで発生
するＥＩＴの場合、その書き込みを行なった命令の直後
にＥＩＴ処理に入るとは限らない。 Ａ９−４．ＥＩＴの　　・・　フ　−マッＥＩＴの検出
にともなって、ＥＩＴ処理に必要な情報がスタックに退
避される。そのスタックフォーマットは第３５５図の通
りである。 ＰＳ讐　：ＥＩＴを検出した時点 のＰＳ讐 Ｆｏ　ｒｍａ　ｔ　ニスタックフォーマット番号（８ｂ
ｉｔ） Ｔｙｐ６　　：ＥＩＴタイプ（８ｂ　ｉ　ｔ）Ｖｅｃｔ
ｏｒ：ＥＩＴベクタ番号 （９ｂｉｔ） ＰＣ：ＥＩＴハンドラからの 復帰後の、実行再開 アドレス この内、「その他の情報」は各ＥＩＴのスタックフォー
マット番号に応じて異なり、ＥＩＴの要因を解析するた
めの情報、ＥＩＴハンドラから復帰するための情報が含
まれている。スタックフォーマット番号に応じたスタッ
クフォーマットを第３５６図に示す。 ＰＣ：　　ＲＥＩＴ命令でＥＩＴから戻った後に実行す
る命令 の先頭アドレス ＥＸＰＣ：　　ＥＩＴの検出時に実行していた命令のＰ
Ｃｏ １０１ＮＦ　　　：　　入出力に関する情報Ｅｒｒｏｒ
　Ａｄｄｒ：　　ＥＩＴを発生させたバスサイクルのア
ドレス Ｅｒｒｏｒ　Ｄａｔａ：　　ＥＩＴを発生させたバスサ
イクルのデータ（ｗｒｉｔｅのみ） ＳＰＩ　　　　　：　　ＥＩＴ検出時のＳＰＩの値フォ
ーマット番号０： 予約命令例外、予約機能例外、予約スタックフォーマッ
ト例外、リング遷移違反例外、＜＜Ｌｌ＞＞命令例外、
コプロセッサ命令例外、特権命令違反例外、不正オペラ
ンド例外、固定ベクトル外部割り込み、遅延割り込み例
外、外部割り込み。 フォーマット番号１： バスアクセス例外、アドレス変換例外。 フォーマット番号２： デバッグ例外、奇数アドレスジャンプ例外、ゼロ除算例
外、条件トラップ命令、トラップ命令。 フォーマット番号３： Ｄ［ｌＧ外部割込み、ＤＯＧ　）ラップ命令、ＤＢＧデ
バッグ例外、ＤＯＧアクセス違反例外　（つまりＤＯＧ
　ＥＩＴ専用） ＥＸＰＣは次のような目的で導入されたものである。 ・エラー解析情報の提供 一スドアバッファの書き込みの際にＴＹＰＥ＝ｌのＥＩ
Ｔが発生したような場合、　　その書き込みを行った命
令を指しているのが ＥＸＰＣである。ＰＣは先に進　んでしまフている。 一デバッグ例外では、ＰＣは次の命令を指し、ＥＸＰＣ
は前の命令を指してい　る。したがって、例えば、ジャ
ンプ命令実行時にデバッグ例外を起動　するようにした
場合、ＥＸＰＣによってジャンプ前のＰＣの値を、ＰＣ
によっ　てジャンプ後のＰＣの値を知ることができる。 ・多重ＥＩＴの処理 −ＴＹＰＥ＝１のＴＲＡＰＡなどのＥＩＴの場合は、そ
の処理ハンドラの中でＥＸＰＣの情　報が必要になるこ
とはない。しかしながら、 ＴＹＰＥ＝１のＥＩＴ（ＴＲＡＰＡなと）　とＴＹＰＥ
＝２のＥＩＴ（デバッグ例外など）が同時に発生した場
合、ＴＹＰＥ＝１の　　ＥＩＴにおいて、ＴＹＰＥ＝２
で使用するＥＸＰＣを退避しておかなければならない。 　　ＴＲＡＰＡでもＥＸＰＣを退避するような仕様にな
っているのは、このためである。 この場合、ＴＲＡＰＡの処理に対するＲＥＩＴ命令実行
後のＥＸＰＣは、ＲＥＩＴ命令の　先頭を指すのではな
く、スタックからポツプした旧ＥＸＰＣの値を復帰し　
たものになっていなければならない。すなわち、ＲＥＩ
Ｔ命令の直後にな　っていたデバッグ例外を起動した直
後にベンディングになっていたデ　バッグ例外を起動し
た場合、スタックに退避されるＥＸＰＣは、ＲＥＩＴ命
令　を指すのではなく、ＴＲＡＰＡ命令を指すものでな
ければならない。（なお、この例は、ＴＲＡＰＡのＥＩ
ＴＶＴＥでデバッグ例外をマスクすることを想定したも
のである。） また、ｌ０ＩＮＦの構成は第３５７図のようになってい
る。 ＝：１０′にｒｅｓｅｒｖｅｄ Ｗｌ　　：　　ＲＥＩＴ命令におけるライトリトライの
指示 メモリアクセス系のＥＩＴ （ＴＹＰＥ＝１）で意味を持つ。 讐１＝０　　　　　ライトリトライ 要 讐１＝１　　　　　ライトリトライ ネ要 ＭＥＬ　：　　アドレス変換例外の発生位置００００　
　　　　エラーなし ０００１　　　　　アクセス権に関 するエラー ００１０〜１１１０　　（ｒｅｓｅｒｖｅｄ）１１１１
　　　　１１０領域に関す るアクセスエ ラー ＭＥＣ：メモリアクセス関係のエラーのエラーコード ００００　　　　　エラーなし ０００１　　　　　未使用領域参照 エラー ００１０　　　　　（ｒｅｓｅｒｖｅｄ）００１１　　
　　　（ｒｅｓｅｒｖｅｄ）０１００　　　　　ｒｅａ
ｄに関するリング保護違反エ ラー ０１０１　　　　　誓ｒｉｔｅに関するリング保護違反 エラー ０１１０　　　　　ｅｘｅｃｕｔｅに関するリング保護
違 反エラー ０１１１　　　　　（ｒｅｓｅｒｖｅｄ）１０００　　
　　　ｒｅａｄ時のバスアクセス不能 １００１　　　　　ｗｒｉｔｅ時のバスアクセス不能 １０１０　　　　　（ｒｅｓｅｒｖｅｄ）１０１１　　
　　　（ｒｅｓｅｒｖｅｄ）１１００　　　　　（ｒｅ
ｓｅｒｖｅｄ）１１０１１１０領域に対す るメモリ間接ア ドレッシング １１１０　　　　１１０領域に対す るｅｘｅｃｕ　ｔｅ １１１１ｒｅａｄ時に１７０領 域と１７０以外の 領域をまたぐ ｗｒｉｔｅ時にＩ１０領 域とＩ１０以外の 領域をまたぐ Ｒ讐　：　バスサイクル種別 ＲＷ＝Ｏｗｒ　ｉ　ｔｅ ＲＷ＝１　　　　　ｒｅａｄ ＢＬ＝　　バスロック状態 ＢＬ＝０　　　　　バスロック中で ない ＢＬ＝１　　　　　バスロック中 ＰＡ：　　空間の指定 ＰＡ＝Ｏ（ｒｅｓｅｒｖｅｄ）・・・論理空間（アドレ ス変換あり） ＰＡ＝１　　　　　物理空間（アド レス変換なし） ＡＴ　　：　　ＥＩＴが発生したバスサイクルのアクセ
スタイプ ＡＴ＝０００　　　　データ ＡＴ＝ＯＯ１プログラム ＡＴ＝０１０　　　　割込みベクトル　　シフエッチ　
　　　　０ ＡＴ＝０１１〜１１１　（ｒｅｓｅｒｖｅｄ）５１２　
：　　ライトリトライを行う際のデ　　Δ−タサイズ ００００　　　　　（ｒｅｓｅｒｖｅｄ）０００１　　
　　１バイト ００１０　　　　２バイト ００１１　　　　３バイト ０１００　　　　４バイト ０１０１−１１１１　　（ｒｅｓｅｒｖｅｄ）リセット
割込みとＤＯＧモードのＥＩＴ（Ｎｏ、０〜５）に関す
るＥＩＴテーブルのエントリはＳＰＩ値とＰＣ値で構成
される。その他のＥＩＴに関するＥＩＴテーブルのエン
トリはＰＳ％ｌ１１１ＩＩとＰＣ値で構成される。 ＥＩＴＶＢのリセット時の初期値は’　ＦＦＦＦＦＯＯ
Ｏ’であ５ため、リセット割込みでは物理番地の’ＦＦ
ＦＦＦＯＯ１９からエントリ（ＳＰ　ｌ　、　ＰＣ）が
フェッチされる。 ９−６．　ＥＩＴ　　　　のエ　− ＥＩＴ処理中（ＥＩＴ発生から状態の退避を経て新ＰＳ
ｖの設定まで）に、別のＥＩＴが発生するような重大な
エラーが起きた場合には、システムエラー例外（ＳＥＥ
）となる。システムエラー例外（ＳＥＥ）となる可能性
があるのは、ＥＩＴＶＴＥの読み込みに伴うバスアクセ
ス例外、旧ＰＣ，旧ＰＳＷの退避に伴うスタックのペー
ジ不在例外、アドレス変換例外などである。また、ＥＩ
ＴＶＴＥの■ＰＣを含むワードのＬＳ８がＪｊであった
場合にも、システムエラー例外（５ＥＥ）となる。 システムエラー例外（ＳＥＥ）の発生は、ＳＰＩ。 ＳＰＯのどちらかのスタックを使用するかということに
は関係しない、ＳＰＯのスタックでページ不在例外が起
フた場合にも、ＳＰＩのスタックに切り換えであるいは
ページ不在例外のＥＩＴＶＴＥで指定されるスタックに
切り換えて）、ＥＩＴ処理中を継続するという仕様にな
フていない。 一方、ＪＲＮＧによるリング遷移はＥＩＴでないので、
ＪＲＮＧの処理中にページ不在例外が起った場合には、
ページ不在例外のＥＩＴＶＴＥで指定されるスタックを
使って、ページ不在例外のＥＩＴ処理中を行うことにな
る。この点で、ＥＩＴ処理中に含まれるＴＲＡＰＡとＥ
ＩＴ処理中に含まれないＪＲＮＧでは、システムエラー
となるまでのステップが一段異なっているので、注意が
必要である。 （第３５９図参照） いずれにしても、Ｏ５を作る場合には、ＳＰＩにより指
定されるスタック領域はメモリ常駐とし、ＳＰＯにより
指定されるスタック領域も、特殊な使い方をする場合を
除けばメモリ常駐となるようにプログラミングする必要
がある。 醪ｊ工浸１上■ ＴＹＰ＝０のＥＩＴを除けば、ＥＩＴの検出とそれに対
する処理は、各命令の切れ目で行われる。したがって、
場合によっては、命令の切れ目において複数のＥＩＴが
同時に検出される可能性がある。これを多重ＥＩＴと呼
ぶ。ここでは、多重ＥＩＴの処理順序について説明する
。 例えば、ＴＹＰ＝ＯのＴＲＡＰＡとＴＹＰ＝３　　の外
字割り込み（Ｅｌ）が同時に発生した場合、まずＴＲＡ
ＰＡに対するＥＩＴ処理中が行なわれ、引続きＥｌに対
するＥＩＴ処理中が行なわれる。その結果、ＰＣ，ＰＳ
Ｗとスタックの状態は第３６０図のようになる。 したがって、この例では、ＥＩＴ処理中終了後にまずＥ
ｌの処理ハンドラが実行される。Ｅｌの処理ハンドラが
終了した後は、その最後に置かれたＲＥＩＴ命令により
、−段浅いレベルにあるＴＲＡＰＡの処理ハンドラに移
る。つまり、優先度の高いＴＲＡＰＡ処理ハンドラの方
が後回しになるわけである。 ただし、上の例ではＴＲＡＰＡのＥＩＴ処理中が先に行
われるため、そこでＰＳ讐を変更してＥｌをマスクする
ことができる。つまり、ＴＲＡＰＡのＥＩＴＶＴＥで ＶＩＭＡＳＫ　＜　Ｅｌの優先度 となるような指定を行っておけば、ＴＲＡＰＡのＥＩＴ
処理中でＩＭＡＳＫが変更され、Ｅｌに対するＥＩＴ処
理中は行なわれなくなる。この場合は、ＴＲＡＰＡの処
理ハンドラが実行される。そして、ハンドラの最後のＲ
ＥＩＴ命令でＩＭＡＳＫが元の値に戻った時に、マスク
されていたＥｌが起動されることになる。 このように、優先度の高い（ＴＹＰＥの小さい）ＥＩＴ
処理中におけるＰＳＷの更新によってマスクされるＥＩ
Ｔには、ＯＢＥ、εｌ、ＤＩ、ＤＣＥのＥＩＴ、　　つ
まりＴＹＰ＝２〜３０ＥＩＴがある。逆に言えば、マス
ク可能なＥＩＴ　（処理要求を保持することが可能なＥ
ＩＴ）が、優先度の低いＴＹＰ＝２〜３になっているわ
けである。 これに対して、ＴＲＡＰＡの場合は、ＥＩＴ処理中要求
を保持するレジスタやハードウェアは何も用意されてい
ない。ＰＣも次の命令に進んでいるので、ＴＲＡＰＡ命
令を再実行することもできない。したがって、ＴＲＡＰ
Ａ命令実行直後に８１丁処理中を行わないと、ＥＩＴ処
理中要求が失われてしまう。ＴＲＡＰＡをＴＹＰ＝　１
の高い優先度にしているのは、このたためである。 また、ＴＹＰ＝４のＥＩＴは命令再実行のＥＩＴである
ため、他のＥＩＴに対する処理が終わった後でもう一度
同じ命令を実行すれば、再び同じＥＩＴが発生する。命
令実行型（ＴＹＰ＝４）のＥＩＴが最も低い優先度にな
っているのは、このためである。 したがりて、多重ＥＩＴの場合には、ＴＹＰ＝４の６１
丁の処理は行う必要がない。ＴＹＰ＝４のＥＩＴ起動要
求は、同時に発生しＴＹＰ＝　１〜３のＥＩＴの検出に
伴フてキャンセルされる。 ＲＥＩＴ命令実行直後に受は付けられる。ＥＩＴとは異
なっている。ＲＥＩＴ命令では、スタック中からポツプ
されたＥＩＴＩＮＦの中のＴＹＰＥによって、ＲＥＩＴ
命令終了直後に受は付けるＥＩＴわ調整している。ＲＥ
ＩＴ命令実行後に受は付けられるＥＩＴのＴＹＰＥは第
３６１図の通りである。 このうち、ＴＹＰＥ＝２はデパック例外（ＤＢＥ）であ
る。つまり、デパック例外に対するＥＩＴ処理中ハンド
ラのＲＥＩＴ命令実行直後には、デパック例外を受は付
けないということを意味している。 ＲＥＩＴ命令実行直後かどうかによって、ＴＹＰＥ＝２
のデパック例外の扱いが異なっているのは、１命令毎の
シングルステップ実行を行うためである。この場合、デ
パック例外に対するＲＥＩＴ命令の直後で再びデパック
例外を起こしていたのでは、被デパックプログラムの実
行が全く進まずに、デパック例外のみが続けて発生する
という状況になってしまう。したがって、上記メカニズ
ムにより、ＲＥＩＴ命令の直後い゛はデパック例外を発
生せず、１命令実行してからデパック例外を発生するよ
うにしているのである。 一般に、シングルステップ実行を行う場合には、次に命
令を実行するか、デパック例外を起動するかの二つの内
部状態を持つ必要がある。　ｒ本発明装置」では、この
二つの状態を、ＲＥＩＴ命令実行直後かどうかといった
内部状態と、ＥＩＴのＴＹＰＥとの組み合せによって表
現していると考えられる。 なお、この考え方によるシングルステップ実行は、デパ
ック例外と同時にほかのＥＩＴが発生した場合にも適用
できる。 予約命令例外（ＲＩＥ）のＥＩＴ処理中ハンドラで命令
エミュレーションを行う場合は、他の　　　ＩＥＩＴ　
（ページ不在など）に対する処理ハンドラとは異なり、
ＲＩＥの処理ハンドラの前後でデパック例外を起動しな
ければならない。例えば、シングルステップ実行後に 通常命令→デバッグ例外→ページ不在例外であれば次は
通常命令を実行する必要がある、　　　　　　が、 通常命令→デバッグ例外→予約命令例外（エミュレーシ
ョン） であれば次はデパック例外の起動となる。これは、ペー
ジ不在例外がデバッガやデパック対象プログラムにとっ
て全く見えないものであるのに対して、エミュレーショ
ン例外は、デバッガ対象プログラムにとって「−命令の
実行」として見えるはずのものだからである。 「本発明装置」の場合は、予約命令例外のＥＩＴ処理中
ハンドラの中でＥＩＴＩＮＦのＴＹＰＥを調整すること
により、以上のようなことが可能である。 ｋｇ−８，ｒ　　　Ｂ　　　　の旧 Ａ９−８−１．０１の　ベレーぐヨン 「本発明装置」の旧（Ｄｅｌａｙｅｄ　Ｉｎｔｅｒｒｕ
ｐｔ）は、旧レジスタ中の旧フィールドがＰＳＷ中のＩ
ＭＡＳＫフィールドよりも小さい値になった場合に発生
するＥＩＴである。この機能は、コンテキストとは独立
した非同期の事象をベンディングとして処理要求だけを
登録したり、処理順序をシリアライズしたりする時など
有効なものである。 ０１処理のＥＩＴベクトルは、各割り込み優先度毎に１
５種類用意されている。ＩＭＡＳにの値と、そのフラグ
変化のその時に許可される外部割り込みとの関係は、第
３６２図のようになっている。 Ｄｌを起動するかどうかのチエツクをする必要があるの
は、団ＡＳＫが大きくなフた時、またはＤｌが小さくな
った時である。したがって、これに該当するのは、 ＬＤＣｓｒｃ、＠ｐｓｖ　　　；ｐｓ−は制御空間中の
ＰＳＷのアドレス ＬＤＣｓｒｃ、＠ｉｍａｓｋ　　；ｉｍａｓｋは制御空
間中のｉｍａｓｋのアドレス しＤＣｓｒｃ、＠ＤＩ　　　　；ＤＩは制御空間中の０
１のアドレス ＥＩＴ ＡＩＴ の各指令である。このうち、ＬＤＣｓｒｄ、＠ｄｉ以外
の場合には、これらの命令を実行する前の旧フィールド
の値が、起動されるＤｌのレベル（優先度）となる。Ｄ
ｌのレベルは、Ｄｌとして起動されるＥＩＴのベクトル
番号に影響する。また、ＬＤＣ６ｒｄ、＠ｄｉによって
０１が起動された場合には、ＬＤＣ実行前のＤＩフィー
ルドの値ではなく、ＬＤＣによって新しくセットされた
Ｄ１フィールドの値（つまり５ｃｒ）が起動されるＤｌ
のレベルとなる。 なお、ＥＩＴ起動時（外部割り込み、例外、ＴＲＡＰす
べで含む）にもＩＭＡＳＫの変化するところがあるが、
この場合には団ＡＳＫの値が大きくなることはないため
、旧は起動されない。 ０１が起動された場合、Ｄ１フィールドは１１１１　（
要求なし）にリセットされる。また、ＩＭＡｓにフィー
ルドは、受理されたＤＩのレベルを優先度とする外部割
り込みが発生したのと同じ変化をする。 つまり、 ｌｌ１ｉｎ　（ＶＩＭＡＳに、受理された０１のレベル
）＝＝〉新ＩＭＡｓＫ となる。 υｊヒム１国ｕＬ世倒 ［例；本発明装置の遅延ディスパッチ （ｄｅｉａｙｅｄ　ｄｉｓｐａｔｃｈ）］本発明装置で
は、外部割り込み処理ハンドラの中から発行したシステ
ムコールによってレディキューの状態が変わった場合に
、それに伴うディスパッチング（レジスタの入れ替えな
ど）が割り込み処理ハンドラから戻るまで遅らされる。 これは、多重割り込みに伴う矛盾を避けるためである。 これをＤｌの機能によって実現する。 皿提灸作 ・システムコールはＴＲＡＰＡのＥＩＴＶＩＥでは、Ｖ
ＩＭＡＳＫでは、ＶＩＭＡＳに＝１４を指定しておく。 これは、Ｄ１機能によフて、システムコール処理の最後
のディスパッチングを行うためである。 ・ディスパッチングの処理を行う部分は、Ｄ１１４によ
って起動される。 ・Ｉｌｊは実行中の状態を表し°１′は実行を中断した
状態を表す。 −の９−ムコール　王 第３６３図に示す ０１の機能を使えば、本発明装置の遅延ディスバッチの
処理をすなおに実現することができる。　　　内また、
多重割り込みやシステムコールのネストが起こフだ場合
にも容易に対処できる。 本発明のＤＣＥ（Ｄｅｌａｙｅｄ　ｏｎｔｅｘｔ　Ｅｘ
ｃｅｐｔｉｏｎ）は、ＤＥＣレジスタ（またはＣ５Ｗレ
ジスタ）中のＤＣＥフィールドよりも小さい値になった
場合に発生するＥＩＴである。このａ能は、コンテキス
トに関連した非同期の事象（入出力の完了など）の処理
をベンディングとして処理要求だけを登録したり、処理
順序をシリアライズしたりする時などに有効なものであ
る。 ＤＥＣレジスタ（またはＣ５Ｗレジスタ）中のＤＣＥフ
ィールドは、ＤＣＥ要求を入れるためのフィールドは、
ＤＣＥ要求を入れるためのフィールドである。 ［）ＥＣレジスタ（またはＣ５ｖレジスタ）はコンテキ
スト毎に固有のレジストであるため、コンテキスト毎に
別々のＤＣＥ要求を与えることが可能である。 ＤＣＥは各コンテキストに付随したものであるから、コ
ンテキストとは独立した外部割り込みの処理中（ＳＭ＝
００場合）には、ＤＣＥは起動されない。 また、他のコンテキストＡでより高い優先度のＤＣＥ要
求が出ていても、そのコンテキストＡにディスバッチさ
れない限り、コンテキストＡのＤＣＥは起動されない。 別のコンテキスト８で出ているＤＣＥ要求がそれより低
い優先度あったとしても、コンテキストＢに先にディス
パッチされれば、コンテキスト８のＤＣＥが先に起動さ
れる。 ＤＣＥフィールドの値と、その時に起動されるＤＣＥと
の関係は第３６５図のようになっている。 いずれの場合にも、ＳＭＲＮＧ＞　ＤＣＥとなった時に
ＤＣＥが起動される。 （ｒｅｓｅｒｖｅｄ）の指定をした場合、実際にはＤＣ
Ｅ＝０００と同じ動作をする。ただし、将来の拡張のた
め、この機能を利用したプログラミングを行なフてはい
けない。 ＤＣＥの起動される可能性があるのは、ＳＭＲＮＧが大
きくなった時、またはＤＣＥフィールドの値が小さくな
った時である。したがって、この条件に該当する以下の
命令において、ＤＣＥを起動するかどうかのチエツクを
する必要がある。 ＬＤＣｓｒｃ、　＠ｐｓｗ　　　；　ｐｓ％、Ｉは制御
空間中のＰＳＷのアドレス しＤＣｓｒｃ、　＠ｓｍｒｎｇ　　；　ｓｍｒｎｇは制
御空間中のＳＭＲＮＧのアドレス ＬＤＣｓｒｃ、　＠ｄｃｅ　　　；　ｄｃｅは制御空間
中のＤＣＥのアドレス ＬＤＣｓｒｃ、　＠ｃｓｗ　　　；　ｃｓ帆よ制御空間
中のＣ５ｗのアドレス ；ただし、Ｃ５％ｌＩは実装され ない場合がある。 ＲＥＩＴ ＲＲＮＧ なお、ＥＩＴ起動時（外部割り込み、例外、ＴＲＡＰす
へで含む）やＪＲＮＧ実行時にもＳＭＲＮＧの変化する
ことがあるが、ＥＩＴやＪ　ＲＮＧの場合はＳＭＲＮＧ
の値が大きくなることはないため、ＤＣＥが起動される
ことはない。 ＤＣＥ自体は、一つのＥＩＴ処理として起動される。 ＤＣＥのＥＩＴが起動された場合、ＤＣＥフィールドは
１１！（要求なし）にリセットされる。ＳＭＲＮＧフィ
ールドは、一般のＥＩＴ処理と同じように、ＤＣＥのベ
クトル番号に割り当てられたＥＩＴＶＴＥにしたがって
変化をする。ＤＣＥはコンテキスト毎の処理であるため
、起動されたＥＩＴ処理ハンドラでは、ＳＰｌではなく
　ｓｐｏを使用するのが普通である。ＥＩＴＶＴＥの設
定によっては、ＤＣＥ処理でＳＭ＝０　（ＳＰＩ使用）
に入ることも可能であるが、これは運用上の問題として
対処し、ハードウェアでは特にチエツクは行なわない。 ＲＥＩＴ命令やＲＲＮＧ命令によってＤＣＥが起動され
た場合、実際にＤＣＥを起動する処理はＲＥＩＴやＲＲ
ＮＧと同時に行なわれてもよいが、動作仕様上は、−旦
ＲＥＩＴやＲＲＮＧの実行が終わってからＥＩＴを起動
するという形になる。たとえば、ＤＣＥ＝１１０の時に
ＲＲＮＧでｒｉｎｇｌからｒｉｎｇ３に戻ると、そこで
ＤＣＥが起動されてｒ　ｉ　ｎｇＯに入る。この時、Ｐ
ＲＮＧはｒｉｎｇｌではなく　ｒｉｎｇ３となっていな
ければならない。ＤＣＥとＤｌや外部割り込みを比較す
ると、第３６６図のようになる。 入出力の完了通知などの場合には、外部割り込み処理ル
ーチンの中で、該当するコンテキストＯＣＥを起動する
という流れになることもある。 ＤＣＥをソフトウェアによってシュミレーションするこ
とは不可能ではないが、一般には、スタック上に退避さ
れたＰＳＷやＰＣの変更をしなければならないため、か
なり面倒である。割り込んだプロゲラロムが、割り込ま
れたプログラムのスタくツクハフオーへマットをすべて
知っていなければならなにいからである。 Ａ９−９−２．　Ｄ　ＣＥの、ス ＤＣＥは多重ネストができるとより効果の大きいものに
りなる。したがって、ＤＣＥ要求が複数発生した場合に
、どのような処理をするかが問題となる。 氷室装置では、ネストの処理（要求のキューイング）は
ソフトウェアで行なう方針である。 く（複数のＤＣＥ要求のキューイング処理例〉〉（ＤＣ
Ｅ要求設定時〕 ｉｆ　（ＤＣＥ＝１１１）　ｔｈｅｎ 新しいＤＣＥ要求＝＝＞　ＤＣＥフィールド／　＊ＤＣ
Ｅ要求これだけ＊／ ｌｓｅ 新しく発生したＤＣＥ要求を、リング順に構成されたＤ
ＣＥ要求キューに入れる ｎｄｉｆ （ＤＣＥ処理時〕 ／　＊ＤＣＥ起動の際、ハードウェアにより１１１＝＝
＞ＤＣＥとなる＊／ ｉｆ　（ＤＣＥ要求キューが空でない）　ｔｈｅｎＤＣ
Ｅ要求キューの次のエントリをＤＣＥフィールドにセッ
ト ｎｄｉｆ Ａ９−９−３．　Ｄ　ＣＥの　　１ 〔例；入出力管理プログラムの起動〕 外部割り込みによって入出力完了が通知され、それによ
って、プロセスＡの入出力管理部（ｒｉｎｇｌ）がプロ
セスＡに対して非同期に起動されるものとする（第３６
７図参照）。 φ′ビは実行中の状態を表し９．′は実行を中断した状
態を表す。 ■の開始アドレスはプロセス（コンテキスト）毎に指定
されるべきものだが、実際にはＤＣＥのＥＩＴ処理ベク
トルがプロセス間で共通であるため、Ｏ５でプロレス毎
のＤＣＥ要求テーブルを解析し、そこヘジャンブする必
要がある。 この図の場合は、外部割り込みが発生した時にたまたま
プロセスＡが実行中だったわけである。他のプロセスの
実行中に人出力の外部割り込みが発生した場合、ｒｉｎ
ｇ　１の入出力管理部の起動は、プロセスＡへのディス
パッチが行なわれるまで遅延させられる。 ・録１０．　零〇壮−の命　ビットパターン〔表記法に
関する注意〕 命令ビットパターンの表記は、次のように行なう。 −゛　０にｒｅｓｅｒｖｅｄ　（違反時例外発生）＋°
　ｌにｒｅｓｅｒｖｅｄ　（違反時例外発生）このビッ
トが０（１）であれば処理が正常に行なわれ、このビッ
トが１（Ｏ）であれば予約命令例外（ＲＩＥ）を発生す
る。 ゛パ　０にｒｅｓｅｒｖｅｄ　（違反時も無視）、、、
Ｖｅｒｏ、８７の°＊９ ’Ｉｔ’　　１にｒｅｓｅｒｖｅｄ　（違反時も無視）
ユーザへのマニュアルには、将来の拡’１のためこのビ
ットを０（１）にしておくように明記する。実際には、
このビットが０（１）であっても１（０）であっても動
作は同じである。 「違反時も無視」というのは、アーキテクチャ上あまり
好ましいことではないが、命令ピントパターンの割り当
て、将来の拡張性、命令の高速実行の上からやむを得な
い場合がある。 ”〜゛　０にｒｅｓｅｒｖｅｄ　（違反時動作を保証し
ない）°！゛　１にｒｅｓｅｒｖｅｄ　（違反時動作を
保証しない）ユーザへのマニュアルには、将来の拡張の
ためこのビットを０（１）にしておくように明記する。 実際には、このビットが０（１）の場合は正常な動作を
行なうが、１（０）の場合の動作はインプリメントに依
存して異なっている。 「違反時動作を保証しない」というのは、アーキテクチ
ャ上あまり好ましいことではないが、インプリメントや
命令ビットパターンの割り当て、命令の高速実行の上か
らやむを得ない場合がある。例えば、ＬＤＡＴＥ、ＭＵ
ＬＸ（７）第一ハーフワード＜７）’！Ｒ’がこれにコ
亥当する。 Ａｌ０−１．命４のフォーマット別ビット割　当て〔ビ
ット割り当てに関する注意〕 ・本発明装置では、使用できるアドレッシングモードが
命令毎にかなり異なっており、そのチェツクをする必要
がある。チエツクを容易にするため、許されるアドレッ
シングモードが区別しやすいようにビットパターンの割
り当てを行なう、特定のアドレッシングモードを禁止し
ているオペランドの場合は、原則として、それがそのオ
ペランドを含むハーフワードだけで分かるようになって
いる。 ・Ｐビットは、原則としてオペランド毎（レジスタ直接
指定とイミディエート指定を除＜）、および暗黙のスタ
ック弁明について一つずつ独立に入れる。命令パターン
中では、ｌｐｌまたは”０゛で表す。 ただし、−Ｓ形の命令でカバーできる場合は、同じ命令
の短縮形ではＰビットが入らないこともある。（ＰＵＳ
Ｈ，ＰＯＰ、　ＰＵＳＨＡのみは、スタック参照に関す
るＰビットがない、） ・ビットパターンのうちＬＶｒｅｓｅｒｖｅｄで示され
ているものは、各メーカーで自由に使用してよい命令ビ
ットパターンである。この命令ビットパターンは、例え
ばＩＣＥとのインターフェースを行なうための、ユーザ
に解放しない命令として利用することができる。 以下第３６８図に示す。 Ａ１０−２１、・命　　　の　　について上記のビット
パターン中で（ＲＩＥ）で示されたパターンは、将来の
拡張のために予約された（ｒｅｓｅｒｖｅｄ）のビット
パターンである。この命令ビットパターンを実行すると
、予約命令例外（ＲＩＢ）は発生する。 このほか、インプリメントされていないオプションやサ
イズ（未実装の＜＜Ｌ２＞＞を含む）を指定した場合、
未定義のオプションを指定した場合、命令ピントパター
ンの′−°　の部分を°ｌ°にした場合、命令ビットパ
ターンの°÷°の部分を０”にした場合、命令中の°ｐ
ｌ　、　Ｉ　Ｑ＋　のビットをｌ°にした場合、ｒｅｓ
ｅｒｖｅｄの条件（ｃｃｃｃ）や終了条件（ｅｅｅｅ）
を指定した場合にも、すべて予約命令例外（ＲＩＥ）と
なる。 現在、ＬＤＡＴＥ、　Ｍｌ；ＬＸなどの例外を除けば、
原則として第一〜第四バイトについてはすべての命令パ
ターンをチエツクし、パターンが違っている場合には、
ＲＩＨにしている。第五、第六バイトについてはチエツ
クを行わず、パターンが違っていてもエラーとはしてい
ない。 上記のビットパターンのうちで、特に（ＲＩＥ−Ｘ）で
示したものは、第−ＩＷが汎用アドレッシングモードを
含み、第二ＩＩＷまで読まないとＲＩＥであることがわ
からないビットパターンである。この場合は、第一１開
のＥａの拡張部の後に第二ＩＩＧ（が置かれる。 現在使用していないビットパターンのうち、将来の機能
拡張にともなって実装の予定のあるパターンや、他のメ
ーカーのチップと動作の異なりそうなパターンについて
は、特に積極的に検出を行なうべきである。これは、そ
の命令パターンを実行した場合の間違いを防ぐためであ
る。このような方針に基づいて場合、予約命令の例外（
＋？ＩＥ）のチエツクの優先度は次のようになる。 ↑高優先度 （既に意味が決まっているもの） 未定義の＜＜Ｌ２＞＞機能の指定 ６４ビツトサイズの指定（ＲＲ，ＭＭ、＆ＪＷ、　ＳＳ
＝　１１）（命令の拡張に利用される可能性の高いもの
）（ＲＩＥ）となっている命令パターンの指定ＢＶＰＡ
Ｔ　ＮＢＶＳＣＨ（７）　Ｉ、Ｘｌ　　ノ’＋’ＰＳＴ
ＬＢ〜ＥＸＩＴＤ：Ｇのグループの第二ＨＷの１−９Ｐ
ビツト指定 （命令の拡張にはまず利用されないもの）ＬＤＡＴＥ〜
ＩＮＤＥＸのグループの第一１１Ｗ’！Ｒ’の１！１Ｓ
ＴＡＴＥ〜旧ＮＳのグループの第二Ｉ（Ｗ’＋Ｗ’の°
＋゛ＰＳＴＬＢ　−ＥＸ　ＩＴＤ　：　Ｇ　（７）グル
ープの第一〇Ｗ’＋Ｘ’（７）’＋’ＡＣＢ：Ｒ，ＳＣ
Ｂ：Ｒの第二ＩＩＨの１−１↓低優先度 現在チエツクすべきビットパターンは前述のような仕様
になっているが、今後、このような方針に基づいて予約
命令例外の検出に関する詳細仕様の調整を行ない、一部
は変更の行われる可能性がある。 なお、命令をどこまで読んだ時にＨＩＴを起動するかと
いうことは、特に規定しないものとする。第一）ＩＷだ
けでＢＩＴを起動することが明らかである場合にも、第
二ＨＷまで読んでもよい。また、オペコード部だけでＢ
ＩＴを起動することが明らかである場合（予約命令例外
など）に、Ｅａの拡張部まで処理しても構わない。 ＾１０−３．オペーンドフィールド　Ｕ第３６９図に示
す。 ・サイズ関係 Ｏｆ　　　１６　ｂｉｔ １０　　３２　ｂｉｔ １１　　６４　ｂｉｔ ・アドレッシングモード 競　　ａｒｅｇ十など 狙　　１６　ｂｉｔ相対間接モード 迎　　３２　ｂｉｔ相対間接モード ■　　付加モード ・レジスタ指定 競　　（特殊） 叶　　（ＳＰ） １０　　　　ａｂｓまたは０ １１　　　　ＰＣ 付力已ロ二丘 Ｅｌ＜Ｒｘ＞ＭＳ　　ＰＸＸＤ＜ｄ４＞−゛は０にリザ
ーブされるビット 傘車＜Ｒｎ＞Ｑ本事ＸＸ＊＊＊＊宰Ｒ１がインデクス木
本−０１本本−＊宰率宰本　インチフスナシ木本　−ｔ
ｉｔ　　宰２ネ率本本率　　ＲＣがインデクスｘｘ≠０
０によるスケ− リングは利用できない 章章木本傘本率本　本傘本０＜ｄ４＞　　　　４ピツ　
トテイ　７！、　７”　Ｌ／　−スメント 傘零＊率木本本本　＊宰宰１−Ｏｆ　　　　１６ヒー／
　　ドア’イ　スラ°レースメント 本＊本＊木本＊＊傘本本１−１０　　３２ビーツトデイ
スプレースメント 傘木本本本零本本本ネ本１−１１　　６４ヒ−ントテイ
スフレースメント 〈ｄ４〉のサイズ指定部分とＭＩＳＣモードのｄｊｓｐ
：１６．ｄｉＳρ＝３２の指定部分が同じビット位置に
なっている。 玉木玉二上 ＰＯＯＯｘｘｘｘ　　ＭＩＳＣＰ＝０：５ｈ００００　
　　（ＲＩＥ） ０００１　　　（ＲＩＢ） ００１０　　　（ＲＩＢ） ００１１　　　（ＲＩＥ）−ａａｄｓ：６４吐００　　
２ＳＰ＋（ｒｅａｄ：ａｓｐ＋、ｗｒｉｔｅ：ｉｌｌｅ
ｇａｌ。 ｒａｗ：ｉｌｌｅｇａｌ） ０１０１　　２ＳＰ＋（ｗｒｉｔｅ：ｉｌｌｅｇａｌ、
ｒｅａｄ：ａｓｐ＋。 ｒ＋＊ｗ：ｉｌｌｅｇａｌ） ０１１０　　　（ＲＩＥ） ０１１１　　　（ＲＩＥ） １０００　　　（ＲＩＢ）　　　・ １００１　　１ｉｌａｄｓ：１６ １０１０　　　ａａｄｓ：３２ ■■　絶対付加モード １１００　　Ｉｍｍ＋（ｒｅａｄ：ａｓｐ＋、ｅｖｒｉ
ｔｅ：ｉｌｌｅｇａｌ。 ｒｍｗ：ｉｌｌｅｇａｌ） １１０１　　ａ（ｄｉｓｐ：１６．Ｒｎ）１１１０　　
　ａＲｎ １１１１　　ａ（ｄｉｓｐ：３２．Ｒｎ）０００１　　
＜Ｒｎ＞　　　　Ｒｎ　　　　　　　　　　　　　　　
　　　　　　　　　　　５ｈ１００１　　ｘｘｘｘ　　
　（ＲＩＥ）ＰＯＩＯ＜Ｒｎ＞　　　　ａ（ｄｉｓｐ：
１６．Ｒｎ）　　　　　　　　　　　Ｐ−０：５ｈＰｏ
ｌｌ　　＜Ｒｎ＞　　　　ａＲｎ　　　　　　　　　　
　　　　　　　　　　　Ｐ＝０：５ｈＰ１００　　＜Ｒ
ｎ＞　　　　ａ（ｄｉｓｐ：３２．Ｒｎ）Ｐｌｏｔ　　
＜ｄ４＞　　　　ａ（ｄｉｓｐ：４．ＦＰ）　　　＜＜
Ｌ２＞＞ＰＩＩＱ　＜Ｒｎ＞　　レジスタ相対付加モー
ドＰｉｌｌ　　＜ｄ４＞　　　　１ｉ（ｄｉｓｐ：４．
ＳＰ）　　　＜＜Ｌ２＞＞・零車本１木本車本のパター
ンの時には拡張部が付かない。 ・ａａｄｓ：６４の割り当てが変則的であるが、６４ビ
ット拡張部に対しては、おそらく内部の回路でも特殊な
扱いが必要であると思われる（例えば、本発明装置でも
ａ（−ｄｉｓｐ：６４．　Ｒｎ）は基本モードで実現で
きなＧりので、それほど問題ではないと思われる。むし
ろ、付加モードとの関係が統一的になるようにした。 未定義のアドレッシングモードを指定した場合（ＥＡ中
のＰビット・１を含む）には、予約命令例外（ＲＩＥ）
となる。具体的には、以下のパターンの場合にＲＩＥと
なる。 （Ｅａ）　　　　　　　　　　　　　　　　　　　　（
Ｓｈ）ｏｏｏｏ　　ｏｏ本＊　　　　　　　　　　　　
　　　　　　　　　　　　　　ｏｏ　　ｏｏ寧本０００
０　０１１＄　　　　　　　　　　　　　　　　　　　
　　　　　００　０１１傘０１０１　＊本傘傘（＜＜Ｌ
２＞＞未実装時のみ）ｏｔｉｉ　＊傘傘＊　（＜＜Ｌ２
＞＞未実装時のみ）１１＊率　＊＊本木 本加モードでリザーブのパターンを指定した場合にも、
予約命令例外（ＲＩＥ）となる。Ｍ、ｌで＜Ｒｎ〉≠０
０００．０００１の場合、Ｄ・１で＜ｄ４〉≠０００１
，００１０以外の場合、Ｐ＝１の場合、ＸＸ＝１１の場
合もこれに含まれる。 付加モードのある段で、ＰＣに対して、×２、×４、×
８以外のスケーリングを指定した場合には、ぞの段の終
了処理後の中間値として、インプリメントに依存した不
定値が入る。　ＥＩＴにはならない。 ＜＜Ｌ２＞＞未定義で、５段以上の付加モードを指定し
た場合にも、予約命令例外（ＲＩＢ）となる、〔詳細調
整中、予約機能例外ＲＦＥとなる可能性もある。〕命令
によって使用できないアドレッシングモードの組み合わ
せを指定した場合（ＪＭＰ　＃ｉｍｍ−ｄａｔａ、ＣＭ
Ｐ＃０．　Ｉｌｌなど）にも、予約命令例外ＣＲＩ　Ｅ
）となる。 ＜＜Ｌ２＞＞未実装のために実行できない組み合わせを
指定した場合も、これに含まれる。（これに当てはまる
ものは、レジスタ指定のビットフィールド命令である。 ） ＡＩＯ−５，命令オプシヨンのビット　　当ていずれの
場合にも、最初に記述した方（オプション値が０．００
．、の方）がアセンブラでのデフォルトになる。 ｃｃｃｃ　　Ｂｃｃ、ＴＲＡＰ／ｃｃでの条件指定ｅｅ
ｅｅ　　ストリング命令、ＱＳＣＨ命令での終了条件指
定 ρ＋Ｑ、、Ｐビット指定（Ｑ３．は、Ｐビットの必要な
オペランドが複数の場合） ｂ　　　／Ｆ＝Ｏ，／Ｂ＝ｌ（ＢＳＣＩｌ、ＢＶＳＣＩ
ｌ、ＢＶＭＡＰ、ＢＶＣＰＹ、ＳＣＭＰ。 ５Ｍ０Ｖ、ＱＳＣＩＩ） ｒ　　　／Ｆ＝０．　／Ｒ−１（ＳＳＣＨ）Ｃハ＝Ｏ＋
／Ｓ−１（ＣＩＩＫ）　−ＣＩＩＫ、ｃｈａｎｇｅ　１
ｎｄｅｘ　ｖａｌｕｅの”ｃ′ ｄ　　　１０Ｊ、／ｂｌ（ＢＳＣＩ、ＢＶＳＣＩＩ）−
ｄａｔａの１ｄ１ｍ　　　／ＮＭ＝０．／ＭＲｄ（ＱＳ
ＣＩＩ）−ｍａｓｋの１．１ｐ　　　／ＡＳ＝０．／Ｓ
Ｓ・１（ＰＴＬＢ、ＰＳＴＬＢ、ＬＤＡＴＥ）−ＰＴＬ
Ｂ、５ｐｅｃｉｆｉｃ　５ｐａｃｅの１ｐＩｔｔｔ　　
　／ＰＴ・０００．／５Ｔ−００１，／ＡＴ・１１０．
（ＲＩＥ）　　＝０１０〜１０１．１１１（１’５ＴＬ
Ｂ、ＬＤＡＴＥ、５ＴＡＴＥ）ｘｘ　　　／ＬＳ＝００
．／Ｃ３Ｊ１．　（ＲＩＥ）　＝１０．１１（ＬＤＣＴ
Ｘ。 ５ＴＣＴＸ） Δ１０−６．８ｃｃ命令、ＴＲＡＰ／ｃｃ命　の条イ”
　、（ｃｃｃｃ）ｅＣＣＣの値の割り当ては、第３７０
図のようになる。 ＾１０−７．終了条件の２（ｅｅｅｅ）ｅｅｅｃの値の
割り当ては、第３７１図のようになる。 ００００〜０１０１については、ｃｃｃｃ　（Ｂｃｏｎ
ｄ命令の条件指定）のビットパターンに意味を合わせで
ある。特に、ＬＴＵ、　Ｇ［！Ｕは、５ＵＢＸ命令など
におイテ、オペランドを符号なしデータと考えた場合の
比較結果がＬｆｌａｇに反映されるのに合わせたもので
ある。 なお、＜＜Ｌ２＞＞の終了条件のうち、二つの条件が、
ｏｒ。 で結ばれているものについては、そのうちのいずれの条
件で終了したかを示すために、ＭＪｌａｇを使用する。 ＭＪｌａｇがセットされるのは、原則としてＲ４との比
較によって 終了した時であり、具体的には第３７２図のような場合
である。 ＭＪ１ａｇ＝１の条件を満たさなかった場合、および、
これ以外の終了条件で終了した場合には、ＭＪｌａｇ・
０となる。　＜＜Ｌ２＞＞の終了条件をインプリメント
しない場合には常にＭＪｌａｇ・０となるが、その場合
でも、将来はＭＪ１ａｇ≠０となる場合が生じるという
ことを、マニュアルに明記しておくのが望ましい。 Ａｌ０−８．　ＢＶ？ｌＡＰ命五の’：２−）’Ｒ５の
下位４ビツトに人、れる演算コードである。 これを第３７３図に示す。 Δ１０−９．７ドレツシングモ」 各命令のオペランドと、禁止されているアドレッシング
モードモードとの対応を第３７４図に示す。 Ｏの組み合わせに対しては、そのアドレッシングモード
モードが使用可能である。 ×の組み合わせに対しては、それを実行しようとした場
合に予約命令例外（ＲＩＥ）が発生ずる。 ・：　１　ｘ、　　−□　　、７合の羊鞭仇掻ど静ヱ町
辺セツ各命令の解説の項では、高機能命令の詳細や終了
時のレジスタ値について明確に述べられていないので、
ここでまとめて説明を行なう。 什ヒＬ五　　ｌの　ハＬ″″″の　針 ５Ｍ０Ｖ／Ｂ、ＳＣＭＰ／Ｂ、　ＢＶＭＡＰ／Ｂ、　Ｂ
ＶＣＰＹ１０テは、＠−５Ｐとの対応などからプリデク
リメントの形で処理を行なうという考え方と、５Ｍ０Ｖ
／Ｆ、５ＳＣ）ｌ／Ｒなどとの整合性からボストデクリ
メントの形で処理を行なうという考え方とがある。例え
ば、：げ１００〜Ｈ’１ｆｆ（７）領域を５ＮＯＶ／Ｂ
、ＢＣ，ｌ：よッテ転送する場合、５ＮＯＶ／Ｂがプリ
デクリメントの仕様であればレジスタの初期値はｌ＋’
２００となるし、５Ｍ０Ｖ／Ｂがポストデクリメントの
仕様であればレジスタの初期値はｌｌ’ｌｆｆとなる。 ［ポストデクリメントのデメリットコ ５Ｍ０Ｖ／Ｆと５Ｍ０Ｖ／Ｂ、ＳＣＭＰ／ＦとＳＣＭＰ
／Ｂとの対称性が悪くなる。例えば、Ｈゝ００００００
ｆｆまでの領域を占めるストリングに対し Ｔ　５ＮＯＶ／Ｂを実行する場合、５Ｍ０Ｖ／Ｂ、Ｂｔ
’あればポインタの初期値としてｌｌ’ｏｏ００００ｆ
ｆを設定し、５ＮＯＶ／Ｂ、Ｗテあればポインタの初期
値としてｌＩ’ｏｏ００００ｆｃを設定する必要がある
。 ［プリデクリメントのデメリット］ ５ＳＣＩＩ　、　Ｂ５Ｃｌなどのサーチ系の命令との整
合性が悪くなる。もし、５ＳＣＨで、命令終了後のポイ
ンタ最終値が必ず終了条 件成立のエレメント（サーチ結果のエ レメント）を指すという原則を設ける とすると、／Ｆ、／Ｂ、／Ｒといった処理方向によって
ブリ更新／ボスト更新を変え ることはできなくなる。したがって、 ／Ｂのみプリデクリメントとするわけにはいかない。（
実際には５ＳＣＨ，／Ｂは存在しないが、ＢＳＣＨ／Ｂ
などの仕様との関連がある） ＴＲＯＮＣＨＩＩ’では、　［ポストデクリメントのデ
メリット］の方を重視し、５Ｍ０Ｖ／Ｂ、ＳＣＭＰ／Ｂ
テハプリデクリメントの仕様にする。 次に、５Ｍ０Ｖ、ＳＣＭＰ、５ＳＣ１ｌ力終了条件ニよ
ッテ終了した場合、ポインタの更新を行なってから命令
を終了するか、ポインタの更新前に命令を終了するか、
という問題がある。 ［ポインタの更新前に命令を終了するデメリット］ エレメントサイズによって命令を終了 する場合には、ポインタの更新が行な われ、ポインタが次のエレメント（／Ｆの場合はまだ処
理の終わ）ていない工 レメント）を指すようになってから命 令を終了するので、その仕様とは合わ なくなる。つまり、終了条件が成立す るかどうかによってポインタを更新し て良いかどうかの状況が変わるため、 仕様がわかりにくくなる上、高速なイ ンプリメントが難しくなる。 また、５ＳＣＨで、サーチが成功してから連続して次の
サーチを行なう場合には、次の５ＳＣＩＩ実行前に別命
令でポインタの更新が必要になる。５Ｍ０Ｖ、ＳＣＭＰ
でも同様である。 ［ポインタの更新後に命令を終了するデメリット］ 命令実行後のポインタ値が終了条件 （サーチ条件）成立のエレメントより も進んでいるので、５ＳＣＨ命令としてはすなおな仕様
ではない。ＢＶＳＣＨ、Ｂ５Ｃｌ＋命令の仕様とも合わ
ない。 ＴＰＯＮＣＨＩ　Ｐでは、　［ポインタの更新前に命令
を終了するデメリットコの方を重視し、終了条件成立の
場合には、ポインタの更新後に命令を終了するという仕
様にする。したがって、５Ｍ０Ｖ／Ｆ、ＳＣＭＰ／Ｆ、
５ＳＣ）ｌ／Ｆ、／Ｒ命令終了後のポインタは、終了条
件の成立したエレメントの次のエレメントを指すことに
なる。また、５Ｍ０Ｖ／Ｂ、ＳＣＭＰ／Ｂ命令の場合は
プリデクリメントでポインタを更新するため、命令終了
後のポインタは終了条件の成立したエレメントを指すこ
とになる。 ５Ｍ０Ｖ／　Ｂ　、ＳＳＣＭＰ／Ｂト（７）　仕様’ｔ
　合ｈ　セルトＬ”）　、を味で、ＢＶＭＡＰ／Ｂ、Ｂ
ＶＣＰＹ／Ｂの場合にも、演算の対象となるビットフィ
ールドの最大オフセット＋ｌをＲ１、Ｒ４で指定する。 ただし、ＢＶＳＣＨ、Ｂ５Ｃｌ＋については、命令終了
後のビットオフセットが直接サーチ対象のビットを指し
ている方が便利だと考えられるため、／Ｆ、／ＦＪとも
そのような仕様にする。また、ＱＳＣＩＩについては、
ポインタがブリ更新となっているため、５ＳＣＨ、Ｂ５
Ｃｌ＋とはポインタ更新のタイミングが異なフている。 結局、ＢＳＣＨ／Ｆ（ＢＶＳＣ）ｌ／Ｆ）、５ＳＣＩＩ
／Ｆ、ＱＳＣ）ｌ／Ｆのサーチのパターンをまとめると
、次のようになる。 ＢＳＣ）Ｉ／Ｆ　　現在ポインタの指しているものから
サーチする。 サーチ終了後のポインタは、 見付かったデータを指す。 ５ＳＣＨ／Ｆ　　現在ポインタの指しているものからサ
ーチする。 サーチ終了後のポインタは、 見付かったデータの次を指す。 ＱＳ（Ｊｌ／Ｆ　　現在ポインタの指している次のもの
からサーチする。 サーチ終了後のポインタは、 見付かったデータを指す。 ストリング命令の場合、エレメント数Ｒ２は符号なしの
数として扱われる。これは、Ｒ２を符号なしと考えるこ
とにより、Ｒ２＝０の指定によってエレメント数をＩ＋
　’　１００００００００と解釈し、エレメント数によ
る終了を行なわないようにできるためである。この機能
は、言語Ｃのｓｔｒｃｍｐ関数の実現などに利用できる
。また、インプリメント上も、Ｒ２を符号なしと考える
方がエレメント数による終了の判定が楽にな一方、ビッ
トフィールド命令のｗｉｄｔｈは、以下のような理由に
より、固定長ビットフィールド命令、任意長ビットフィ
ールド命令とも符号付きとして扱うことにする。 ・命令実行時、ビットフィールド命令のｗｉｄｔｈはｏ
ｆｆｓｅｔに加算される形になるが、ｏｆｆｓｅｔは符
号付きである。ｗｉｄｔｈを符号なしとすると、符号付
きと符号　なしの数を足すことになり、すっきりしない
。 ストリング命令のエレメントサイズの 場合は、サイズを乗じた上でポインタ に加算するのであるから、符号なしの 方が自然である。 ・命令実行の上で符号付きか符号なしかの違いが出てく
るのは、任意長ピッ トフィールド命令ｔ’ｗｉｄｔｈがＨ’８００００００
０〜Ｈ’ｆｆｆｆｆｆｆｆの場合である。誓１ｄｔｈを
符号付きとしておけば、ｗｉｄｔｈがこの値の時ＶＪＩ
ａｇをセットするだけで命令を終了するが、 ｗｉｄｔｈを符号なしとした場合には、ｗｉｄｔｈがこ
の値の時もビットフィールド操作を行なうことになる。 しかし、ｗｉｄｔｈが Ｈ’　８０００００００〜１げｆｆｆｆｆＨｆだとする
と、ｏｆｆｓｅｔ　＋　ｗｉｄｔｈの値を符号付きとし
て扱う場合には既にオーバーフローしているし、ｏｆｆ
ｓｅｔ　＋　ｗｉｄｔｈを符号なしくあるいは３３ビッ
ト符号付き）として扱う場合にも、 ｏｆｆｓｅｔの値によってはオーバーフローする。 オーバーフローに関しては、　ｒｏｆｆｓｅｔ　＋ｗｉ
ｄｔｈがオーバーフローした場合には動作を保証しない
」となフているのであるから、同じようなインプリメン
トをするのであれば、ν１ｃｌｔｈを符号なしとしても
「動作を保証しないＪケースが増えるだけである。 豐１ｄｔｈを符号なしとして、しかもｗｉｄｔｈ　＞Ｈ
’８０００００００の場合の動作を保証するのであれば
、ハードウェアの負担を伴う。 ・ストリング命令の場合は、終了条件によって命令を終
了する場合があった ため、エレメントサイズによる終了をしたくない時にＯ
を設定するという使い方がある。０で無限大（Ｈ’　１
００００００００）を表現するには、どうしてもエレメ
ントサイズを符号なしとして扱う必要があった。これに
刻して、ＢＶＭＡＰ、ＢＶＣＰＹＩ？はｗｉｄｔｈ以外
に命令終了の要素がないため、プログラミング上、ｗｉ
ｄｔｈとして必ず意味のある値を設定することになる。 その場合は、　「レジスタ上の値は原則として符号付き
の数と考える」という原則に合わせる方が自然である。 ［ストリング命令、任意長ビットフィールド命令の基本
原則のまとめコ ・サーチ系の命令では、ポインタ更新のタイミングはサ
ーチ方向に依存しな　い。 Ｂ５Ｃｌ、ＢＶＳＣ１ｌ’ｔ’は、／Ｆ、ＩＢともサー
チ終了後のポインタは見付かったビットを指 す。 ５ＳＣＨでは、／Ｆ、ｌＲともサーチ終了後のポインタ
は見付かったエレメントの次の エレメントを指す。 ・実際にデータを操作する命令では、／Ｆの場合にポス
トインクリメント、ＩＢ　　の場合にプリデクリメント
の形で処理を行なう。 これに該当するのは、５Ｍ０Ｖ、ＳＣＭＰ。 ＢＶＭＡＰ　、　ＢＶＣＰＹテある。 ５ＳＴＲ，ＢＶＰＡＴは／Ｆ（７）みであるが、やはり
同じ原則にあてはまる。 ・ストリング命令では、エレメントサイズは符号なしと
して扱われ、′０９の場　合はＨ’　１０００００００
０を表わす。一方、任意長ビットフィールド命令では、
ｗｉｄ　　ｔｈは符号付きとして扱われ、ｗｉｄｔｈが
Ｉ＋’０００００００１〜ｌｌ’７ｆｆｆｆｆｆｆの場
合にのみ　実際のビットフィールド操作を行Ａｌ１−２
．　　　　　鵞　ゝ　　　ロ　Δの萱　、　　　　−影
１０Ｖ ＳＭＯＶのオペレーションをまとめると、次のようにな
る。ただし、最終的な結果が同じであれば、メモリアク
セスの順番が下記のものと異なっていても構わない（他
の高機能命令も同様）。また、ＳｒＣとｄｅｓｔがオー
バーラツプしていた時に、正しくない方のオプションを
使用した場合（ｓｒｃ＜　ｄｅｓｔで／Ｆを使用した場
合、およびＳｒＣ＞ｄｅｓｔで／Ｂを使用した場合）の
動作も、下記の通りでなくてもよい。 ［５Ｍ０Ｖ／Ｆのオペレーション］ ０　＝＝＞　ＶＪｌａｇ ｅｐｅａｔ Ｒ２−１＝＝＞　Ｒ２ ｍｅｍ［Ｒｏ］　＝＝＞　ｍｅｍ［Ｒ１］　＝＝＞ｔｅ
ｍｐ ＲＯ＋　　５ｉｚｅ　＝＝＞　　ＲＯ Ｒｌ　　＋　　５ｉｚｅ　＝＝＝＞　　Ｒｌｃｏｍｐａ
ｒｅ　ｔｅｍｐ　ｗｉｔｈ　Ｒ３，Ｒ４ａｎｄ　ｓｅｔ
　Ｆｊｌａｇ、　Ｍ−ｆｌａｇａｃｃｏｒｄｉｎｇ　　
Ｌｏ　ｅｅｅｅ／ネ終了条件成立の場合 Ｆｊｌａｇ：１となるネ／ ｉｆ　（ＦＪＩａｇ　＝　１）　ｔｈｅｎｘｉｔ ｃｈｅｃ３ｉｎｔｅｒｒｕｐｔ ｕｎｔｉｌ　（Ｒ２＝　Ｏ） １　＝＝＞　ＶＪＩａｇ ［５ＮＯＶ／Ｂのオペレーション］ ０　＝＝＞　ＶＪＩａｇ ｅｐｅａｔ Ｒ２−１＝＝＞　Ｒ２ ＲＯ−５ｉｚｅ　＝＝＞　ＲＯ Ｒｌ　　−５ｉｚｅ　＝＝＞　　Ｒｌ ｍｅｍ［ＲＯ］　＝＝＞　ｍｅｍ［Ｒ１］　＝＝＞ｔｅ
ｍｐ ｃｏｍｐａｒｅ　ｔｅｍｐ　ｗｉｔｈ　Ｒ３，Ｒ４ａｎ
ｄ　ｓｅｔ　ＦＪＩａｇ、　Ｍ−ｆｌａｇａｃｃｏｒｄ
ｉｎｇ　ｔｏ　ｅｅｅｅ ／ネ終了条件成立の場合 ＦＪＩａｇ＝１となるネ／ ｉｆ　（ＦＪＩａｇ　＝　１）　ｔｈｅｎｘｉｔ ｃｈｅｃｋ−１ｎｔｅｒｒｕｐｔ ｕｎｔｉｌ　（Ｒ２＝　Ｏ） １　＝＝＝＞、、Ｖ−ｆｌａｇ ＳＮＯＶでは、Ｒ２の初期値が何であっても、かならず
１個以上のエレメントは処理される。 ５ＮＯＶの終了要因をまとめると、次のようになる。 １、エレメント（データ）数（Ｒ２）による終了エレメ
ント数によって命令を終了した 場合には、ＶＪＩａｇ＝１となる。２０ケースとは同時
には起こらない。 ２、終了条件による終了 この時は、ＦＪ！ａｇ＝１となる。終了条件を満足した
エレメントの転送も行なわ れる。 ≦２辻 ＳＣＭＰでは、エレメント数による命令の終了と終了条
件による命令の終了のほかに、比較データの不一致によ
って命令を終了することがある。ＳＣＭＰでデータの不
一致により命令を終了した場合にも、終了条件により命
令を終了した場合と同様に、ポインタの更新が行なわれ
てから命令が終了する。　ＳＣＭＰでは、エレメント数
による終了要因と他の終了要因とが同時に発生すること
はないが、終了条件とデータネ一致の終了要因が同時に
満たされる可能性はある。 ＳＣＭＰがエレメント数によフて終了した場合には、次
のエレメントの比較は行なわず、次のエレメントが不一
致または終了条件成立てあっても、ＶＪＩａｇ＝０．Ｆ
−ｆ　Ｉａｇ＝０．Ｚ−ｆｌａｇ＝１として命令を終了
する。 ＳＣＭＰのオペレーションをまとめると、次のようにな
る。ただし、最終的な結果が同じてあれば、メモリアク
セスの順番が下記のものと異なっていても構わない。こ
れと等価の動作をすればよい。 ［ＳＣＭＰ／Ｆのオペレーション］ ０　＝：＞　Ｖ−ｆｌａｇ ｅｐｅａｔ Ｒ２−１＝＝＞　Ｒ２ ｍｅｍ［Ｒｏ］　＝＝＞　ｔｅｍｐ１ ｍｅｏ＋［Ｒ１］　＝＝＞　ｔｅｍｐ２ＲＯ＋　　５ｉ
ｚｅ　＝＝＞　　ＲＯ Ｒｌ　　＋　　５ｉｚｅ　＝＝＞　　Ｒｌｃｏｍｐａｒ
ｅ　ｔｅｍｐｌ　ｗｉｔｈ　ｔｅｍｐ２ａｎｄ　ｓｅｔ
　ＺＪｌａｇ。 し−ｆｌａｇ、　　Ｘ、、ｆｌａｇ ／ネデータ不一致の不合 致ＪＩａｇ＝Ｏとなる＊／ ｃｏｍｐａｒｅ　ｔｅｍｐｌ　ｗｉｔｈ　Ｒ３゜Ｒ４ａ
ｎｄ　ｓｅｔ　ＦＪＩａｇ。 −ｆｌａ３ ａｃｃｏｒｄｉｎｇ　ｔｏ　ｅｅｅｅ ／＊終了条件成立の場合 Ｆｊｌａ８＝１となる＊ｌ ｉｆ　（Ｆｊｌａｇ　＝　１　、ｏｒ。 ＺＪｌａｇ　＝　Ｏ）　ｔｈｅｎ ｘｉｔ ／＊終了条件またはデ ータネ一致による終了 ｃｈｅｃｋ−ｉｎｔｅｒｒｕｐｔ ｕｎｔｉｌ　　（Ｒ２＝　Ｏ） １　＝＝＞　Ｖ−ｆｌａｇ ［ＳＣＭＰ／Ｂのオペレーションコ ０　＝＝＞　ＶＪＩａｇ ｅｐｅａｔ Ｒ２−１＝＝＞　Ｒ２ ＲＯ−５ｉｚｅ　＝＝＞　ＲＯ Ｒｌ　−５ｉｚｅ　＝＝＞　Ｒｌ ｍｅｍ［Ｒｏ］　＝＝＞　ｔｅｍｐｔ ｍｅｍ［Ｒ１コ　＝＝＞　　ｔｅｍｐ２ｃｏｍｐａｒｅ
　ｔｅｍｐｔ　ｗｉｔｈ　ｔｅｍｐ２ａｎｄ　ｓｅｔ　
Ｚｊｌａｇ。 Ｌｊｌａｇ、　Ｘ−ｆｌａｇ ／ネデータ不一致の場合 Ｚｊｌａｇ＝０となる　ネ／ ｃｏｍｐａｒｅ　ｔｅｍｐｌ　ｗｉｔｈ　Ｒ３゜Ｒ４ａ
ｎｄ　ｓｅｔ　ＦＪＩａｇ。 門−ｆｌａｇ ａｃｃｏｒｄｉｎ８ｔｏ　ｅｅｅｅ ／＊終了条件成立の場合 Ｆｊｌａｇ＝１となる＊ｌ ｉｆ　（Ｆｊｌａｇ　＝　１　　、ｏｒ。 Ｚ−ｆｌａｇ　＝　Ｏ）　ｔｈｅｎ ｘｉｔ ／を終了条件またはデ ータネ一致による終了 ＊／ ｃｈｅｃ３１ｎｔｅｒｒｕｐｔ ｕｎｔｉｌ　（Ｒ２＝　０） １　＝＝＞　Ｖ−ｆｌａｇ ＳＣＭＰの終了要因をまとめると、次のようになる。 １、エレメント（データ）数（Ｒ２）による終了この時
、Ｚ、、ｆｌａｇ＝１．　Ｆ−ｆｌａｇ＝０．　Ｖ−ｆ
ｌａｇ＝１となる。２，３０ケースとは同時には起こら
ない。 ２、終了条件による終了 この時は、ＦＪｌａｇ＝１となる。終了条件を満足した
エレメントの比較も行なわ れ、その比較結果がｊｆｌａｇ、Ｌ−ｆｌａｇ。 ＸＪＩａｇに設定される。比較が不一致だフた場合は、
２，３の２つの終了要因が同時に満たされたことに相当
する。 ３、比較中のエレメントの不一致による終了この時は、
不一致のあったエレメント の比較結果がＺ−ｆｌａｇ（＝０）、Ｌ−ｆｌａｇ。 Ｘ−ｆｌａｇに設定される。Ｖ−ｆｌａｇは０となる。 ８江ｌ ５ＳＣ１１が終了条件（検索条件）によつそ終了した場
合には、／Ｆ、／Ｒとも、命令実行後のポインタは終了
条件の成立したエレメントの次のエレメントを指す。ま
た、５ＳＣＩ＋がエレメント数によって終了した場合に
も、命令実行後のポインタは次のエレメントを指す。 ５ＳＣＩＩのオペレーションをまとめると次のようにな
る。 ［５ＳＣＩｌ／Ｆのオペレーション］ ０　＝＝＞　ＶＪｌａｇ ｅｐｅａｔ ・　　Ｒ２−１＝＝＞　Ｒ２ ｍｅｍ［Ｒｏ］　＝＝＞　ｔｅｍｐ ＲＯ＋　５ｉｚｅ　＝＝＞　ＲＯ ｃｏｍｐａｒｅ　　ｔｅｍｐ　ｗｉｔｈ　Ｒ３，Ｒ４ａ
ｎｄｓｅｔ　ＦＪｌａＨ，道Ｆｌａｇ ａｃｃｏｒｄｉｎｇ　ｔｏ　ｅｅｅｅ ／零終了条件成立の場合 Ｆｊｌａｇ＝１となる＊／ ｉｆ　（ＦＪＩａｇ　＝　１）　ｔｈｅｎ　ｅｘｉｔ／
ネ終了条件（検索条件） による終了、ｔ／ ｃｈｅｃ３１ｎｔｅｒｒｕｐｔ ｕｎｔｉｌ　（Ｒ２＝　Ｏ） １　＝＝＞　ＶＪｌａｇ ［５ＳＣＩ／Ｒのオペレーション］ ０　＝＝＞　Ｖｊｌａｇ ｅｐｅａｔ Ｒ２−１＝＝＞　　Ｒ２ ｍｅｍ［Ｒｏコ　＝＝＞　　ｔｅｍｐ ＲＯ＋　　Ｒ５＝＝＞　　ＲＯ ｃｏｍｐａｒｅ　　ｔｅｍｐ　ｗｉｔｈ　Ｒ３，Ｒ４ａ
ｎｄｓｅｔ　Ｆｊｌａ３．町ｆｌａｇ ａｃｃｏｒｄｉｎｇ　　ｔｏ　ｅｅｅｅ／ネ終了条件成
立の場合 ｊｆｌａｇ＝１となる＊／ ｉｆ　（Ｆｊｌａｇ　＝　１）　ｔｈｅｎ　ｅｘｉｔ／
＊終了条件（検索条件） による終了＊／ ｃｈｅｃｋ−１ｎｔｅｒｒｕｐｔ ｕｎｔｉｌ　（Ｒ２＝　０） １　＝＝＞　ＶＪＩａｇ ＳＳＣＨの終了要因をまとめると、次のようになる。 １、エレメント（データ）数（Ｒ２）による終了この時
、Ｖ−ｆｌａｇ＝１となる。２０ケースとは同時には起
こらない。 ２、終了条件（検索条件）による終了 この時は、ｊｆｌａｇ＝１となる。 鐸Ｂ ５５ＴＲではフラグ変化は起こらない。５ＳＴＲのオペ
レーションをまとめると次のようになる。 ［５ＳＴＲのオペレーションコ ｅｐｅａｔ Ｒ２−１＝＝＞　Ｒ２ Ｒ３＝＝＞　　ｍｅｍ［Ｒ１コ Ｒ１＋　５ｉｚｅ　＝＝＞　Ｒ１ ｃｈｅｃ３ｉｎｔｅｒｒｕｐｔ ｕｎｔｉｌ　（Ｒ２＝　Ｏ） Ａ　−・丁　゛ロ４零−Ｂのレジ　　菌ＴＲ０ＮＣＨＩ
　Ｐで高機能命令を実行した場合、命令終了時の各レジ
スタの値は次のようになる。 なお、ＲＸｉｎｉｔは命令実行前のレジスタＲ×の値を
示す。また、ＲＸｅｎｄは命令実行後のレジスタＲＸの
値を示す。 ［：ＢＶＳＣ１１］ ／Ｆの時は、オフセットがＲ１１ｎｉｔ〜Ｒ１１ｎｉｔ
＋Ｒ２１ｎｉｔ−１ の範囲をサーチする。 ／Ｂの時は、オフセットがＲ１ｉｎｉ　ｔ〜Ｒ１ｉｎｉ
　ｔ−Ｒ２１ｎｉｔ＋１ の範囲をサーチする。 Ｒ２１ｎｉ　ｔ（ｗｉｄｔｈ）≦Ｏの場合は、Ｖｊｌａ
ｇをセットして命令を終了す る。 Ｒ１，Ｒ２は不変である。 一サーチが成功した場合 ＲＯ（ｂａｓｅ　ａｄｄｒｅｓｓ）：不変Ｒ１（ｏｆｆ
ｓｅｔ）：　　　　サーチ結果見付かったビットのビ ットオフセット。 Ｒ２（讐１ｄｔｈ）：　　　　　まだサーケしていない
ビットフィールドと見 付かったビットとを合 わせたビットフィール ドの長さ つまり、／Ｆであれば Ｒ２１ｎｔｔ＋Ｒ１１ｎｉｔ−Ｒｌｅｎｄ。 ／ＢであればＲ２１ｎｉｔ− Ｒ１１ｎｉｔ＋Ｒ１ｅｎｄとなる。 −サーチが失敗した場合 ＲＯ（ｂａｓｅ　ａｄｄｒｅｓｓ）：不変Ｒ１（ｏｆｆ
ｓｅｔ）：　　　　最後にサーチサーチしたビットの次
のビット オフセット。 つまり、／Ｆであれば Ｒ１１ｎｉｔ＋Ｒ２１ｎｉｔ、／ＢであればＲ１１ｎｉ
ｔ−Ｒ２ｉｎｉｔとな る。 これはＢＳＣＨと同じ考え 方である。 Ｒ２（ｗｉｄｔｈ）：　　　　　０ ［ＢＶＭＡＰ］ ［ＢＶＣＰＹ］ ／Ｆの時は、Ｒ１１ｎｉｔ　〜Ｒ１１ｎｉｔ＋Ｒ２１ｎ
ｉｔ−１のビットオフセット を持つ領域がｓｒｃ、Ｒ４１ｎｉｔ 〜Ｒ４１ｎｉｔ＋Ｒ２１ｎｉｔ−１ のビットオフセットを持 つ領域がｄｅｓｔとなる。 ／８の時は、Ｒｆ　ｔｎｉｔ　〜Ｒ１１ｎｉｔ−Ｒ２１
ｎｉｔ＋１のビットオフセットを持 つ領域がｓｒｃ、Ｒ４１ｎｉｔ−１〜 Ｒ４１ｎｉｔ−Ｒ２ｉｎｉｔのビットオフセットを持つ
領域が ｄｅｓｔとなる。 Ｒ２１ｎｉ　ｔ（ｗｉｄｔｈ）≦０の場合は、何もせず
に命令を終了する。 Ｒ１，Ｒ２，Ｒ４は不変である。 ＲＯ（ｓｒｃ　ｂａｓｅ）：　　　不変Ｒ１（ｓｒｃ　
ｏｆｆｓｅｔ）：　　／ＦであればＲ１１ｎｉｔ＋Ｒ１
１ｎｉｔ、／Ｂであれば Ｒ１１ｎｉｔ−Ｒ２ｉｎｉｔとなる。 Ｒ２（ｗｉｄｔｈ）：　　　　　　０ Ｒ３（ｄｅｓｔ　ｂａｓｅ）　　　不変Ｒ４（ｄｅｓｔ
　ｏｆｆｓｅｔ）　　／ＦであればＲ４１ｎｉｔ＋Ｒ２
１ｎｉｔ、／Ｂであれば Ｒ４１ｎｉｔ−Ｒ２ｉｎｉｔとなる。 Ｒ５（演算の種ｇｌ）　　不変（８ＶＭＡＰ（７）み）
［ＢＶＰＡＴコ Ｒ４１ｎｉｔ　〜Ｒ４１ｎｉｔ＋Ｒ２１ｎｉｔ−１（７
）ビットオフセットを持つ領域がｄｅｓｔとなる。 Ｒ２ｉｎｉｔ（ｗｉｄｔｈ、）≦０の場合は、何もせず
に命令を終了する。 Ｒ２，Ｒ４は不変である。 ＲＯ（ｐａｔｔｅｒｎ）：　　　　不変Ｒ２（ｗｉｄｔ
ｈ）：　　　　　０ Ｒ３（ｄｅｓｔ　ｂａｓｅ）：　　　不変Ｒ４（ｄｅｓ
ｔ　ｏｆｆｓｅｔ）：　　Ｒ４１ｎｉｔ＋Ｒ２１ｎｉｔ
Ｒ５（演算の種類）　不変 ［５Ｍ０Ｖコ ／Ｆの時は、 ＲＯｉｎｉｔ−Ｓ−ＲＯｉｎｉｔ＋Ｒ２１ｎｉｔネエレ
メントサ・イズー１のアドレスを持つ 領域がｓｒｃ。 Ｒ１１ｎｉｔ　〜Ｒ１１ｎｉｔ＋Ｒ２１ｎｉｔ＊エレメ
ントサイズ−１のアドレスを持つ 領域がｄｅｓｔとなる。 ｌＢの時は、 ＲＯｉｎｉＬ−１〜ＲＯｉｎｉｔ−Ｒ２ｉｎｉｔネエレ
メントサイズのアドレス を持つ領域がｓｒｃ、 Ｒ１１ｎｉｔ−１〜Ｒ１１ｎｉｔ−Ｒ２ｉｎｉｔネエレ
メントサイズのアドレス を持つ領域がｄｅｓｔとなる。 例えば、Ｈ’００００〜Ｈ’００ｆｆのストリングをＨ
’　０３００〜ｌｌ’０３ｆｆに転送する場合、５Ｍ０
Ｖ／Ｆ、Ｗテ：ｆｆビーすると、ＲＯ＝ｌｌ’００００
．Ｒ１＝Ｈ’０３００．Ｒ２＝ｌ＋’００４０ＳＭＯＶ
／Ｂ、Ｗ１？　：１２ピーすると、ＲＯ＝）ｌ’ｏ１０
０．Ｒ１＝）Ｉ’０４００．Ｒ２＝）ｌ’００４０とす
ればよい。 ただし、終了条件が成立した場合には、処理が途中で打
ち切られる。終了条 件の成立したデータもｄｅｓｔ側に転送される。 −エレメント数によって終了した場合 （Ｌｒｌａｇ＝１） ＲＯ（ｓｒｃ　ａｄｄｒｅｓｓ）：　　／ＦであればＲ
Ｏｉ　ｎ　ｉ　ｔ＋Ｒ２１ｎｉｔｌ：工ルメントサイ ズ、 ｌＢであればＲＯｉｎｉｔ− Ｒ２ｉ　ｎ　ｉ　ｔ＊エレメントサイ ズ Ｒ１（ｄｅｓｔ　ａｄｄｒｅｓｓ）：　／ＦであればＲ
１１ｎｉｔ＋Ｒ２ｉ　ｎ　ｉ　ｔ＊エレメントサイ ズ、 ｌＢであればＲ１１ｎｉｔ− Ｒ２ｉｎｉｔネエレメントサイ ズ Ｒ２（エレメント数）二〇 Ｒ３（終了条件ｌ）：　　不変 Ｒ４（終了条件２）：　　不変 一終了条件が成立して終了した場合（ｊｆｌａｇ＝ｌ） ＲＯ（ｓｒｃ　ａｄｄｒｅｓｓ）：　　／Ｆの時終了条
件の成立したＳｒＣのエレメントの 次のエレメントのアド レス ｌＢの時終了条件の成立 したｓｒｃのエレメントの アドレス Ｒ１（ｄｅｓｔ　ａｄｄｒｅｓｓ）：　／Ｆの時終了条
件の成立したｓｒｃのエレメントの 次のエレメントを転送 すべきｄｅｓｔのアドレス ｌＢの時終了条件の成立 したｓｒｃのエレメントを 転送すべきｄｅｓｔのアド レス ／Ｆ、ｌＢともＲ１１ｎｉｔ＋ ＲＯｅｎｄ　−ＲＯｉ　ｎ　ｉ　ｔとなる。 Ｒ２（エレメント数）：まだ転送されていないエレメン
トの数 ／Ｆの時Ｒ２１ｎｉｔ−（ＲＯｅｎｄ−ＲＯｉｎｉｔ）
／エレメント数 イズ、 ｌＢの時Ｒ２１ｎｉｔ−（ＲＯｉｎｉｔ、、−ＲＯｅｎ
ｄ）／エレメントサ イズとなる。 Ｒ３（終了条件ｌ）：　　不変 Ｒ４（終了条件２）：　　不変 （：ＳＣＭＰ］ ／Ｆの時は、 ＲＯｉｎｉｔ　〜ＲＯｉｎｉｔ＋Ｒ２１ｎｉｔネエレメ
ントサイズ−１のアドレスを持つ 領域が５ｒｃｌ。 Ｒ１１ｎｉｔ〜Ｒ１１ｎｉｔ＋Ｒ２１ｎｉｔ＊エレメン
トサイズ−１のアドレスを持つ 領域が５ｒｃ２となる。 ｌＢの時は、 ＲＯｉｎｉｔ−１〜ＲＯｉｎｉｔ−Ｒ２ｉｎｉｔネエレ
メントサイズのアドレス を持つ領域が５ｒｃｌ、 Ｒ１１ｎｉｔ−１〜Ｒ１１ｎｉｔ−Ｒ２ｉｎｉｔネエレ
メントサイズのアドレスを 持つ領域が５ｒｃ２となる。 例えば、Ｉｌ’０Ｏ００−）１’００ｆｆのストリング
をＨ’０３００−Ｈ’０３ｆｆのストリングとを比較す
る場合、 ＳＣＭＰ／Ｆ、％＋Ｉで比較すると、 ＲＯ＝Ｈ’００００．ＲＩ＝ｌ’０３００．Ｒ２＝ｌ＋
’００４０ＳＣＭＰ／Ｂ、％Ｉｌで比較すると、 ＲＯ＝Ｈ’０１００．Ｒ１＝ｌｌ’０４００．Ｒ２＝１
１’００４０とすればよい。 ただし、終了条件が成立した場合には、処理が途中で打
ち切られる。終了条件 の成立したエレメントについても比較が行なわれ、その
結果がＬｊｌａｇ、Ｘ−ｆｌａｇ。 Ｚｊｌａｇにセットされる。また、比較中に不一致のエ
レメントが見付かった場合にも、処理が途中で打ち切ら
れる。 −エレメント数によって終了した場合 （ＶＪｌａｇ＝１） ＲＯ（ｓｒｃｌ　ａｄｄｒｅｓｓ）：　／ＦであればＲ
Ｏｉｎｉｔ＋Ｒ２１ｎｉｔネエレメントサイズ、 ｌＢであればＲＯｉｎｉｔ− Ｒ２ｉｎｉｔ＊エレメントサイズ ただし、Ｒ２１ｎｉｔ＜Ｏの場合 には無変化 Ｒ１（ｓｒｃ２　ａｄｄｒｅｓｓ）：　／ＦてあればＲ
１１ｎｉｔ＋Ｒ２１ｎｉｔネエレメントサイズ、 ｌＢであればＲ１１ｎｉｔ− Ｒ２ｉｎｉｔネエレメントサイズ Ｒ２（エレメント数）二〇 Ｒ３（終了条件ｌ）：　　不変 Ｒ４（終了条件２）：　　不変 一終了条件の成立、またはエレメント値の不一致によっ
て終了した場合 （Ｆｊｌａｇ＝Ｉ　、ｏｒ、　Ｚ−ｆｌａｇ＝＝０　）
ＲＯ（ｓｒｃｌ　ａｄｄｒｅｓｓ）：　／Ｆの時終了条
件の成立した（または不一致であ った） ｓｒｃｌのエレメントの次の エレメントのアドレス ｌＢの時終了条件の成立 した（または不一致であ った） ｓｒｃｌのエレメントのアド レス Ｒ１（ｓｒｃ２　ａｄｄｒｅｓｓ）：　／Ｆの時終了条
件の成立した（または不一致てあ った） ｓｒｃｌのエレメントの次の エレメントと対応する ５ｒｃ２のエレメントのアド レス ／８の時終了条件の成立 した（または不一致であ った） ｓｒｃｌのエレメントと対応 する５ｒｃ２のエレメントの アドレス ／Ｆ、ｌＢともＲＩｉｎｉｔ＋ ＲＯｅｎｄ　−ＲＯｉ　ｎ　ｉ　ｔとなる。 Ｒ２（エレメント数）：まだ比較されていないエレメン
トの数 ／Ｆの時Ｒ２１ｎｉｔ−（ＲＯｅｎｄ−ＲＯｉｎｉｔ）
／ｚレメントサイ ズ、 ｌＢの時Ｒ２１ｎｉｔ（ＲＯｉｎｉｔ −ＲＯｅｎｄ）／エレメントサイ となる。 Ｒ３（終了条件１）：　　不変 Ｒ４（＄？了条件２）：　　不変 ［５ＳＣＨ］ ／Ｆの時は、 ＲＯｉｎｉｔ、〜ＲＯｉｎｉｔ＋Ｒ２１ｎｉｔ＊エレメ
ントサイズ−１のアドレスを持つ 領域を検索する。 ／Ｒの時は、 ＲＯｉｎｉｔ−ＲＯｉｎｉｔ＋Ｒ５ネＲ２１ｎｉｔ−１
のアドレスを持つ領域を、Ｒ５Ｈ に飛び飛びに検索する。 ただし、終了条件（検索条件）が成立 した場合には、処理が途中で打ち切ら れる。 −エレメント数によって終了した場合 （ＶＪＩａｇ＝１） ＲＯ（ｓｒｃ　ａｄｄｒｅｓｓ）：　　／ＦてあればＲ
Ｏｉｎｉｔ÷Ｒ２１ｎｉｔｌ：エレメントサイズ、 ／ＲであればＲＯｉｎｉＬ＋ Ｒ２ｉｎ　ｉ　ｔ＊Ｒ５ Ｒ２（エレメント数）二〇 Ｒ３（終了条件ｌ）：　　不変 Ｒ４（終了条件２）：　　不変 Ｒ５（＊”インタ更新値）：　不変 −終了条件（検索条件）が成立して終了した場合（ＦＪ
ｌａｇ＝１） ＲＯ（ｓｒｃ　ａｄｄｒｅｓｓ）：　　終了条件の成立
したＳｒＣのエレメントのアド レス Ｒ２（エレメント数）：終了条件の成立したエレメント
と、まだ検索 されていないニレメン トの合計数 ／Ｆの時Ｒ２１ｎｉｔ−（ＲＯｅｎｄ−ＲＯｉｎｉｔ）
／エレメント数 イズ、 ／Ｒの時Ｒ２１ｎｉｔ−（ＲＯｅｎｄ−ＲＯｉｎｉｔ）
／Ｒ５となる。 Ｒ３（終了条件ｌ）：　　不変 Ｒ４（終了条件２）：　　不変 Ｒ５０°インタ更新値）：　不変 ［５ＳＴＲ］ Ｒ１１ｎｉｔ−Ｒ１ｉｎｉｔ＋Ｒ２１ｎｉＬ＊エレメン
トサイズ−１のアドレスを持つ領域 に、Ｒ３で指定されるデータを繰り返 し書き込む。他のストリング命令と は異なり、終了条件の指定名よ行なわ ない。また、フラグのセットも行な わない。 Ｒ２ｉｎｉｔ（ｗｉｄｔｈ）≦Ｏの場合は、即座に命令
を終了する。Ｒ１，Ｒ２は不変である。 Ｒ１（ｄｅｓｔ　ａｄｄｒｅｓｓ）：　Ｒ１１ｎｉｔ＋
Ｒ２１ｎｉｔ＊エレメントサイズ Ｒ２（エレメント数）：０ Ｒ３（書き込みデータ）：不変 ［ＱＳＣ）Ｉ　］ −キュー終了値（Ｒ２）によって終了した場合（Ｖ−ｆ
ｌａｇ＝１） ＲＯ（ｅｎｔｒｙ　ａｄｄｒｅｓｓ）：Ｒ２１ｎｉｔＲ
１（ｐｒｉｖｉｏｕｓ　ｅｎｔｒｙ）：ＲＯｅｎｄで示
されるエントリの直前（／Ｆの場合） または直後（／Ｂの場合） のエントリのアドレス Ｒ２（キュー終了値）：不変 Ｒ３（終了条件ｌ）：　　不変 Ｒ４（終了条件２）：　　不変 Ｒ５（オフセット）：不変 Ｒ６（マスク）：　　不変 −終了条件（検索条件）が成立して終了した場合（ＦＪ
Ｉａｇ＝１） ＲＯ（ｅｎｔｒｙ　ａｄｄｒｅｓｓ）：終了条件の成立
しているキューエントリのア ドレス Ｒ１（ｐｒｉｖｉｏｕｓ　ｅｎｔｒｙ）：ＲＯｅｎｄで
示されるエントリの直前（／Ｆの場合） または直後（／Ｈの場合） のエントリのアドレス Ｒ２（キュー終了値）：不変 Ｒ３（終了条件ｌ）：　　不変 Ｒ４（終了条件２）：　　不変 Ｒ５（オフセット）：不変 封−ＩＡｊ２．−オご一久ンー１力５１〕渉しな場合の
動作−つの命令が複数のオペランドを持ち、その中で、
ｄｓＰト、　１−Ｓｔ’モードとＳ１１を参照するモー
トとを併用した場合には、ａｓＰ＋、　ａ−３Ｐモード
によっ°Ｃ行進されたＳＰ値がいつから反映されるかと
いうことが問題になる。この問題をより一般的に考える
と、オペランドが１−渉しζいた場合の動作を明確に規
定すればよいということになる。 この試料は、本発明装置で、命令中のオペランドが干渉
を起こした場合に、その動作をきちんと定義することを
目的としたものである。資料の最初の方でこの問題に対
する考え方を述べ、資料のこうせはんでは、実際に本発
明装置の動作の規定を行っている。 Ａ１２−１．命童犬丘±１灰 オペランド干渉の問題を整理するために、まず、各命令
からメモリやレジスタに対して行われる「ｅａｄ、　ｗ
ｒｉ　ｔｏ、　ｒｔｔａｄ−ｓ＋ｏｄｉｒｙ−ｗｒｉ　
Ｌａの基本°ｒツクセス：ｉ作をすべて含むような仮想
的な命令パターンを考え、それを以ドのようにモデル化
する。 ＲＡｌ、　　　第一・ｒｅａｄオペランド（ＩＪＯＩ）
実効アドレス計算 ■ ＲＲｌ、　　　第−ｒｅａｄオペランド（Ｒｏｔ）読み
だし ＲＡ２．　　　第二ｒｅａｄオペランド（ＲＯ２）実効
アドレス計算 ↓ ＲＲ２，第二ｒｅａｄオペランド（Ｒ０２）読みだし ↓ Ｒ＾３．　　第三ｒｅａｄオペランド（ＲＯ３）実効ア
ドレス計算 ↓ Ｒ１？３．　　　第二ｒｅａｄオペランド（ＲＯ３）読
みだし ＡＡｌ、　　　第−ａｄｄｒｅｓｓオペランド（ＡＯＩ
）実効アドレス計算 ＾＾２．　　第一・ａｄｄｒｅｓｓオペランド（ＡＯ２
）実効アドレス計算 ↓ ＷＡｌ、　　　第・＝ｗｒｉＬｅオペランド（Ｈｏｔ）
実効アドレス計算 ？ＩＡ１．　　　第−ｒｅａｄ１ｏｄｉｆｙ−ｗｒｉｔ
ｅオペランド（問１）実効アドレス計算 ＭＲｌ、　　　第−ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉ　
ｔｅオペランド（ＭＯＩ）読みだし ↓ ！Ｘｉ　ｗｎ、命令の実行（１〜ｎ） ↓ ＭＷｌ、　　　第−ｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉｔ
ｅオペランド（Ｍｏｌ）−７き込み 五 四１．　　第一・−ｒｉＬｅオペランド（間１）書き込
み ・モデルを構成するＲＡＩ−Ｍｌの夫々の要素を１−ス
テップ、１と呼ぶ。 ・ａｓｐ＋、　１−５ｌｌのアドレッシングモードを指
定した場合、Ｓｌｌ値の更新は１実効アドレス計算ｊの
ステップ（ＲＡｌ、Ｒへ２．Ｒへ３．？ＩＡｌ、−八１
）で行へれるものとする。 ・各ステップは、次のいずれかのパターンでリソースを
“？クセスする。ただし、１リソース」とはメモリまた
はプログラムから見えるレジスタを指す。 一リソースアクセスなし 一一一つまたは複数のリソースからのｒｅａｄ−−一つ
のリソースへのｗｒｉＬｅ　（［Ｘ１〜１ＥＸｎ、ＭＷ
Ｉ。 賀引のみ） −リソースＳＰのｒｅａｄ−ｍｏｄｉｆｙ−ｗｒｉＬｅ
　（Ｒ＾１．Ｒ＾２゜ｋ＾３．ＭＡｌ、−＾ｌ、賀八２
へ ・各ステップでリソースの値の更新があった場合には、
次のステップから更新された値が反映される。 ・一般の命令では、このうち一部のステップのみが存在
する。 ・Ｆ！Ｘｌ　、〜ｈＸｎのステップは、実際には、命令
の種類によってｕＸｌ、ＥＸ２．Ｅχ３・・・のいくつ
かのステップに分かれ°ζいる。 上記のモデルでは、各ステップで書き込みを行なうリソ
ースが高々　・つであること、Ｓｌｌのｒ　ｌ！　ａ　
ｄｍｏｄｉｆｙ−ｗｒｉｔｅのケースを除けば、一つの
ステップ内でｒｅａｄとｗｒｉＬｅが混在するケースは
ないごと、リソースに古き込んだ値が次のステップから
反映されること、といった条件を明らかにしているので
、ステップ間で共通のオペランドをアクセスした場合に
も動作は明確に規定される。したがって、各命令の動作
を上記のモデルにうまく当てはめることができれば、オ
ペランドが重なっていた場合の動作もきらんと規定する
ことができる。 本発明装置のほとんどの命令の動作は１．上記の実効パ
ターンのサブセットとｔ／−ζ成り１γっ°ζいる。 ただしどの動作がどのステップに対応するかというごと
については、命令動作の、α味付けによっているいろな
解釈ができる。 例えばＡＣＯ：Ｇ　ａｓｌ’＋’、ｓＰ、１ｓＰ）、ｎ
ｅｗｐｃの場合には、次の■のような解釈をするのが自
然である。つまり、ＡＣＢ命令の各動作ステップやオペ
ランドと１、ｌ二記のモデルとの対応は、次の■のよう
に行なうのが普通であり、実際、これが正しいＴＲ０Ｍ
仕様となっている。 ■＾ＣＢの５ＴＥＰオペランドがモデルのＲＯＩに対応
ＡＣＢのＬＩＭＩＴオペランドがモデルのＲＯ２に対応
ｘｒｅｇオペランドはＥＸＩ−１！Ｘ３の中だけで扱い
、Ｒｕｎ、ＭＯｎＪＯｎとは名えない。 ＲＡｌ、　　５Ｐ＝−＞ｒｏｌａｄｄｒ：　ＳＰ＋５ｉ
ｚｅ＝＝＞５ＰＲＲ１，ａｒｏｌａｄｄｒｒ＝＞５ｔｅ
ｐＲＡ２．　５Ｐ＝＝＞ｒｏ２ａｄｄｒＨＳＰ＋５ｉｚ
ｅ＝＝＞５ＰＲＲ２，ａｒｏ２ａｄｄｒ＊＝＞１１ｍ１
ｔＲ八３〜Ｍ）＋１．　　なし ＥＸＩ、　　５ＰＹ−＞ｘｒｅｇ １！Ｘ２．　　ｘｒｅｇ）ｓＬｅｐ＝−−＞ｘｒｅＨｉ
ｆ（ｘｒｅｇ＜Ｉｉ＋ｗｉＬ）ｊｕｍｐ　ｔｏ　ｎｅｗ
ｐｃｅｎｄ　ｉ　ｆ ＥＸ３．　　ｘｒｅｇ−＝＞ＳＰ ＭＷＩ〜賀Ｗ１．　　なし ｒｏｌａｄｄｒ、ｒｏ２ａｄｄｒ、５ｔｅｐ、　　ｌ１
ｍ１Ｌ　　ｘｒｅｌは内部変数であり、モデルで使用す
る ５０味での１リソース」には含めない この場合、命令実行前のＳＰ値を１ｎｉｔｓＰとすると
、５ｔｅｐ：　　　　　　　　　ａ（ｉｎ口Ｓ１すｘｒ
ｅＲネ刀μす１イ一％：　　　　１ｎｉＬｓｒ’＋５ｉ
ｚｅ＊２１１ｍ１Ｌ：　　　　　ｄ（ｉｎｉＬｓｌ’１
ｓｉｘｔりＢＸの後のｇｒｅＲ：　１ｎｉＬｓＰ４ｓｉ
ｚｔ＋＄２１ｉｊ（ｉｎｉｔｓｌυジャンプ条件：　１
ｎｉＬｓｌ’）ｓｉｚｅ＊２＋ｄ（ｉｎｉＬｓｌす＜１
（ｉｎｉＬｓＩ’＋５ｉｚａ） Ｓ１１最終値：　　　１ｎｉｔｓＰ＋５ｉｚｅ＊２４ａ
（ｉｎｉｔｓｌ’）しかし、実際のＡＣＢ命令の動作と
モデルとの対応を次の■のようにすることも不ｉ１能で
はない。 ■の動作は、鮪密にはＯ）と同じではない。 ■＾ＣＢの５ＬｅｐオペランドがモデルのＲＯｌに対応
ＡＣＨのＸｌ”０ｇオペランドが読みだし時Ｐ（）２に
、古き込み時−０１に対応 八ＣＯのＩｉ＠ｉＬオペランドがモデルのＲＯ３に対応
ＲＡ１．　５Ｐ−＝＞ｒｏｌａｄｄｒＨＳＰ＋５ｉｚｅ
−＝＞５ＰＲＲ１，ａｒｏｌａｄｄｒ＝＝＞ｓＬｅｐＲ
Ａ２．　　何も参照しない ＲＲ２，５ＰＦ＝＞ｘｒｅＢ ＲＡＪ、　　　Ｓｌ’＝、＞ｒｏ：ｂｉｄｔｌｒＨＳｌ
’４ｓｉｚｅ−Ｉ−＞Ｓｌ’ＲＲ３，ａｒｏ３ａｄｄｒ
＝＝＞１１ｍ１ｔ八八ｌ〜ＭＨ１，なし ＥＸ、　　　　ｘｒｅｇ＋ｓＬｅｐ＝＝）ｘｒｅＨｉｆ
（ｘｒｔｔｇ＜ｌ１ｍ１Ｌ）　　ｊｕｍｐ　　ＬＯｎｅ
ｗｐｃｎｄｉｆ 間１．なし ＷＷｌ、　　　ｘｒｅＨ＝＝＞５Ｐ ｒｏｌａｄｄｒ、　ｒｏ３ａｄｄｒ＋　５ｔｅｐ　ｌｉ
＊ｉｔ＋　ｘｒｅｇは内部変数であり、モデルで使用す
る 意味での１゛リソース」には含めない この場合、命令実行前のＳｌ’（／ｉ　／ｃｉｎｉ　Ｌ
ＳＰとすると、５ｔｅｐ：　　　　　ａ（ｉｎｉｔｓＰ
）ｘｒｅｇ初７１３３値：　　１ｎｉＬｓＰ＋ｓ’ｉｚ
ｅ１ｉｗ＋ｉｔ：　　　　　ａ（ｉｎｉｔｓＰ＋５ｉｚ
ｅ）Ｅｘの後のｘｒａｇ：　１ｎｉＬｓｌ’＋５ｉｚａ
４ｄ（ｉｎｉＬｓＩリジャンプ条件：　１ｎｉｔｓＰ＋
５ｉｚｅ＋ａ（ｉｎｉｔｓＰ）＜１ｊ（ｉｎｉｔｓＰ＋
５ｉｚｅ） Ｓ１１最柊稙：　　　　１ｎｉＬｓＩ’＋５ｉｚ（！１
２ｊ（ｉｎｉＬｓｌつこれは■とは異なる動作である。 仕様古の命令の解説の項だけでは（Ｄが１ｌ−Ｌ、いか
■が正しいかは厳密にはわからないため、命令によっ°
ζは、モデルとの対応付けの曖昧な場合が出てくる。モ
デルとの対応付けが違うと、−ヒの例のように細かい動
作が異なっ°ζくることがある。 この資料では本発明装置の命令について、」−記のよう
な方法Ｃ命令動イ１とモう・′ルとの対応を決め乎いく
ことにより、オペランドが重なった場合の動作を明確に
規定することをＬ１的としている。 獣？７２虹Ａレリ仄則 命令について個別に検討する前に、オペランドの干渉に
ついての基本原則を述べる。 （原則ｌ）短縮形と一般形では、全く同じ動作をしなけ
ればならない、ずなわら、命令フォーマットの違いはオ
ペランド干渉の問題には影響しない、短縮形は完全に・
船形のサブセットとなるべきであり、動作の異なる短縮
形は混乱を招く。 命令実行モデルは、・インプリメントへの依存性やイン
プリメントの都合を考えたものではないため、場合によ
っζは、規定した通りにインプリメントできないことが
ある０例えば、八〇〇：Ｌ　１ｊｓｌ’＋、　Ｓｌ”が
ＡＤＤ：Ｇ　ａｓＰ＋、　ＳＰと異なった動作をする場
合があるというのは、この例である。このようなケース
に関し°ζは、命令実行モデルの力はそのままにし°（
おき、場合に応じて例外とし°ζ扱う。 （原則２）基本的には、命令ビットパターンの中でのオ
ペランドの出現順序にしたがって、命令のオペランドと
モデルでの第・−・ｒｅａｄオペランド（ＲＯＩ）　、
第−Ｔ、ｒｅａｄオペランド（ＲＯ２）　”・・との対
応を決める。 こうし°ζおけば、・般には・インプリメント方法とも
矛盾しない。 命令実行モデルは、各命令の動作とビットパターンから
考えて、鰻も自然な形になるようにする。短縮形と−・
殻形を持つ命令の場合、命令実行モデルと実際の命令動
作との対応が自然になるかどうかは、どのフォー°ンソ
トの命令ビットパターンを！１．準にするかによって異
なるが、この場合は減速として−・ｍ形を基準にする。 命令動作とモデルとの対応という点に関し°（は、命令
ビットパターンの都合は名えるが、インプリメントの都
合は特に考えない。 ＜　ｔｒｔｔ　！！１３　＞原則２があっても、汎用ア
ドレッシングでないオペランド（八ＣＲのｘｒｅｇなと
）については、モデルでの第ｎ　ｒｅａｄオペランド（
ＲＯｎ）　、第ａ＋−ｗｒｉ　ｔｅオペランド（Ｗｏｅ
）としては扱わず、Ｅｘのステップ中だけで扱うのがｔ
Ｐ通である。 （原則４）また、命令の、α味の中に１１１１黙に含ま
れζいるメモリアクセス（ＰＵＳＨ，１）０１’でのス
タック操作ｔ（ど）に−ノい゛（も、モデルでの第ｎ、
ｒｅａｄオペランド（ＲＯｎ）　、第ｎ＋−ｗｒｉＬｅ
オペランド（ＷｏＩｌｌ）とし°Ｃは吸わず、ｌｉＸの
ステップ中だけで扱うのが’ｔＹ　通である。 さらに、各命令ごとに特殊な事情のある場合や、多数の
オペランドを持−）場合（１，ＩＩＭ、　ＳＴｌ’１な
ど）には、これらの原則が当てはまらないことがある。 詳しくは命令ごとに検討する。 ＾−■、？ニュジ９ユマシー命−令二ζ！≦ｐ二ノζ際
。 本発明装置の命令をいく・ノかのパターンに分１ｒ１し
一ζモデルとの対応付けを行ない、オペランドが緩衝し
た場合の動作を明確に４°る。（９１１１月）により、
命令フォーマットが違ってもオペランドが干渉した場合
の動作は替わらないので、命令フォーマットの違いによ
る場合分けを行なう必要はない。 なお、動作例の中に出てくる１ｎｉＬｓｌ’は、命令実
行前のＳＰの意味である。また、動作例で出゛ζくる命
令のオペランドサイズは、断わりのない限りずべ”ζ３
２ビツトとする。゛・〜〉”は値の代入を、゛（〜〕゛
はコメントを示ず、　ＲＡＩ　−ＷＷｌ、のステップの
うら、その命令で使用し°Ｃいないステップに一ノい゛
（は、説明を省略しである。 該当命令： ＯＩＩ ＋＋　１　Ｉｓ 村ＴＳ ＲＲＮｔ； ＲＡＰ Ｒ１！ＩＴ ＴＣＴＸ ＩＩ　Ｔ　Ｌ　Ｉｓ １１ＶＳＣＩＩ ＢＶＭ八Ｐ へｖｃｐｖ ＶＦＡＴ ＮＯＶ ＣＭＩＩ ５Ｃ１１ ＳＴＲ ５Ｃ１１ 命令の動作は、１−てモデルの１４Ｘのステップだけで
行なわれ、それ以外の部分は存在しない、したがって、
オペランドの干渉については特に問題とはならない。 高機能命令では、ＨＸのステップ数が有限とはならない
場合も生じるため、このモデルでは正確に表現できない
ことがある。しかし、これはオペランドの１−渉の問題
には直接官界しないので、ここでは議論しない。 〔命令実行モデルとオペランドとの対応〕ＥＸ、　　　
命令１６１有の動作 ［−オヱχ」〕ミー゛イエート　（±１−当該命令： ［ＩＲＡ　　　ｎｅｗｐｃ １１ｃｃ　　　ｎｅｗｐｃ ＢＳＲｎｅｗｐｃ ＴＲＡＩ）八　　　ｖｅｃｔｏｒ ＷＡＩＴ　　　　　ｉｇｇａｓｋ オペランドを−・・つもつが、オペランドの値は命令コ
ード中で直接指定されるため、オペランドのに渉につい
°ζは問題とならない。ｎｅｔｖｐＣｌ　ｖｅｃｔｏｒ
。 ｉｍａｓｋはＩ！ｘのステップで操作すると占える。 〔命令実行モデルとオペランドとの対応〕ＥＸ、　　　
命令固有の動作（ｎｅｗｐｃ、　ｖｅｃＬｏｒ＋ｉｍａ
ｓｋの参照を含む］ Ｌ±ごｊノー５−ｒリ−１Ｊ−縁と 該￥１命令： １’Ｕｓｌｌ　　　ｓｒｃ。 ＬＤｌ’Ｓ１１　　　ｓｒｃ ＬＤＰＳＭ　　　５ｒｃ ＪＲＮＧ　　　ｖｅｃｔｏｒ このパターンの命令の場合、ｓｒｔ：、　ｖｅ＜二ｔｏ
ｒをモデルの第一・−ｒｅａｄオペランド’（ＲＯＩ）
として扱う。 ５ｒｃ＝ｉｊｓｌ’＋の場合、Ｑ全１／ｒｌ（＋の動作
をｉｉなう時点では、既にＳＰのインクリメントが行な
われていることになる。 〔命令実行モデルとオペランドとの対応〕ＲＡ１．　　
　ｓｒｃ、　ｖｅｃｔｏｒのアドレス計算＝ｓ＞ｒｏｌ
ａｄｄｒ ＲＲｌ、　　　　ａｒｏｌａｄｄｒ−−＞５ｒｃ−＋　
　ｖｅｃｔｏｒＥＸ、　　　命令固有の動作（命令によ
る暗黙のスタック操作を含む） ＰＩｊＳＩＩでは　　５ｒｃ＝−＞ＰＳＩＩＬＤＰＳＢ
では　、ｏｐ、（ＰＳＢ、　５ｒｃ）−＞ＰＳＢｌ、叶
ＳＭでは　、ｏｐ、　（ＰＳＭ、　５ｒｃ）−＝＞ＰＳ
Ｍ例えばＰｔ１ＳｌｌａＳＰ＋にこのモデルを適用する
と、［Ｘで１１１１　Ｓ　ＩＩ命令固有の動作（ｓｒｃ
＝ｓ＞ａ−５ｌυを行なう前に、ＲＡｌ、で既に５ｒｃ
−４ｊｓＩ’＋によるｓｒ’の更新が行われることがわ
かる。ただし、間違いを防ぐため、ｐｕｓｏａｓｐ＋は
禁止（ＲＩＢ）となっている（第３７５図参照）。 １　ｆ−＝Ｓランｊ’　ａｄｄｒｅｓｓ　（Ａ）該当命
令： １’ＵｓＩＩＡ　　　５ｒｃａｄｄｒ ＰＳＴＬＢ　　ｐｒｇａｄｄｒ ＬＤＣＴＸ　　　ｃＬｘａｄｄｒ ＡＣ５ｃｈｋａｄｄｒ ＪＭＰ　　　ｎｅｗｐｃ ＪＳＲｎｅｗｐｃ Ｓｒｃ、ａｄｄｒ＋　ｐｒｇａｄｄｒ、ｃＬｘａｄｄｒ
、ｃｌｌｋａｄｄｒ＋　ｎｅｗｐｃをモデルの第一・ｔ
ｈｄｄｒｔ！ｓｓオペランド（八（）１）として扱う、
なお、ＡＡＩではａｓＰ＋、　１ｉｌ−ＳＰのモードは
利用できない。 〔命令実行モデルとオペランドとの対応〕ＡＡ１．　　
　　　５ｒｃａｄｄｒ＋ｐｒｇａｄｄｒ、ｃＬｘａｄｄ
ｒ＋を二Ｉ＋ｋａｄｄｒ＋ｎｅｗｐｃのアドレス計算＝
＝＞、Ｉｏｌａｄｄｒ１４Ｘ、　　　命令固（＋の動作
（命令による暗黙のスタック操作を含む） ＰＵＳ１１＾では　ａｏＩａｃｌｔｌｒ＝、＞１−ｓｒ
’ＪＳＲでは　　ＰＣ＝＝＞　ａ−Ｓｌ’：　ａｏｌ＋
ｄｄｒｌｌ冨〉ＰＣ ＰＵＳＩＩＡ　ａｓＰとＪＳＲ１ｊｓＰの動作は第３７
６図のとおり。 ｔ、−ｉ−シラ、ンドーｒ　、ｊ　ｊｅ−（，０）該当
命令： １）０１ぐ　　　　ｄｅｓＬ ＳＴＰＳＢ　　ｄｅｓｔ ＳＴＰＳＭ　　　ｄｅｓｔ ｄｅｓＬを第・−ｒｉｔｅオペランド（組）１）　とし
°ζ扱う、この場合、ＥＸのステップより前のＷＡＩの
ステップでｄｔ＋ｓＬの実効アドレス計算が行なわれ、
値の書き込みのみＥｘより後の四ｌのステップで行なわ
れるごとになる。 〔命令実行モデルとオペランドとの対応〕−＾１．　　
　ｄｅｓＬの実効°メトレス、１１算ｒ、−＞ｗｏｌａ
ｄｄｒＢＸ、　　　命令固有の動作（命令による暗黙の
スタック操作を含む） １）ＯＰでは　　ａＳＰ＋＝、＞　ｄｅｓＬ２ＳＴＰＳ
Ｂでは　、　ｏｐ、　（ＰＳＢ）　−＝＞ｄａｓ　ｔ２
ＳＴＰＳＭでは　、　ｏｐ、　（ＰＳＭ）　＝−＞ｄｅ
ｓ　ｔ２Ｍ１．　　　ｄｅｓｔ２＝＝＞ａｗｏｌａｄｄ
ｒ例えばＩｊＯＰ　＆、、ｓＰにこのモデルを適用する
と、ＥＸ、でｐｏｐ命令固有の動作（ａｓＰ＋＝＝＞　
ｄｅａｌ２）を行なう前に、−Ａ１．で既にｄａｓシ１
ｊ−５ＰによるＳＰの更新が行なわれることがわかる。 また、ＰＯＩＩ　ｄ（ｄ、ＳＰ）　ニ、Ｌ、ノモデルを
適用すると、Ｉｌ、Ｘ。 でｐｏｐ命令固有の動作（ａＳＰ＋−＞ｄｅａｌ２）を
行なう前に、ＷＡｌ、でｄｅｓｔ＝ｉ（ｄ、ＳＰ）のア
ドレス計算が行なわれ、ｄｏｓｔのアドレス計算には１
ｎｉｔｓ！’が使用されることがわかる。 ただし、間違いを防ぐため、実際には１１０１）　１ｊ
ｓｐは禁止（ＲＩＢ）となっている、また、ｐｏｐ　ａ
（ｄ、ＳＰ）については、ｔｊ（ｄ、輩ｎ）のアドレッ
シングモードでＲｎ＊ＳＰの時のみ実行禁止とするのは
無理があること、スタック操作におい°ζＰＯＰ　ａ（
ｄｉｓｐ、ｓＰ）を使用する用途も考えられること、に
より、禁止にはしていない。 ｐｏｐ命令の動作例は第３７７図のようになる。 ｌオペラＺドｒｍｗ（Ｍ） 該当命令： Ｎｔ！Ｇ　　　ｄｅｓｔ ＮＯＴ　　　ｄｅｓｋ ＳＩＩＸＬ　　　ｄｅｓｋ ＳＩＩＸＲｄｅａｌ ｄｅｓ　ｔをＭｏｌに対応させる。この場合、ＭＡＬで
ｄｓｌ’＋、　ａ−５ｔ’を°指定することはできない
。 〔命令実行モデルとオペランドとの対応〕ＭＡＬ、　　
　ｄｅｓＬの実効アドレス計算＝＝＞ｓｏｌａｄｄｒＭ
Ｒｌ、　　　ａｍｏｌａｄｄｒ＝＝＞　ｄａｓ口ＥＸ、
　　　命令固有の動作 、ｏｐ、（ｄａｓｔｌ）　＝＝＞　ｄｅｓｔ２ＭＷ１．
　　　ｄｅｓＬ２　＝＝＞　ａｍｏｌａｄｄｒＬオーペ
ーンドｒｅａｄ　〜ｗｒ　ｉ　ｔｅ　（ＲＷ）−該当命
令： ＭＯＶ　　　ｓｒｅ、　　ｄｅｓＬ ＭＯＶＩＩ　　　ｓｒｃ、　　ｄｅｓ　ＬＲＶＩＩＹ　
　　ｓｒｔ：、　　ｄｅｓＬＲＶＢＩ　　　ｓｒｃ、　
　ｄｅｓｔ ＰＡＣＫｓｓ　　　ｓｒｃ、　　　ｄｅｓｔＵＮＰＫｓ
ｓ　　ｓｒｃ、　　ｄｅｓｔ、　ａｄｊｓｒｃをＲＯＩ
　、　ｄｅｓｔを間１に対応させる。したがって、ｓｒ
ｃ側の実効アドレス計算とそれに伴うＳｌｌの更新がず
べ°ζ終わってからｓｒｃのフェッチを行ない、その後
ｄｅｓ　を側の実効アドレス計算を行ない、最後に命令
固有の動作を行って結果をｄｅｓｔにセットする。 ＵＮＰＫｓｓのａｄｊ　はＨＸのステップで扱い、第ｎ
　−ｒｅａｄオペランドとはしない。 〔命令実行モデルとオペランドとの対応〕ＲＡＩ、　　
　ｓｒｃの実効アトルス計算＝＝）　ｒｏｌａｄｄｒＲ
Ｒｌ、　　　ａｒｏｌａｄｄｒ＝＝＞　５ｒｃｌＷＡ１
．　　　ｄｅｓＬの実効°メトレス計算＝＝＞　ｗｏｌ
ａｄｄｒＯＸ、　　　命令固有の動作 、ｏｐ、（ｓｒｃｌ）＝＝＞　ｄｅｓＬ２ＩＪＮＰＫｓ
ｓではａｄｊ　を参！！（（Ｍｌ、　　　ｄｅｓＬ２−
　〉１ｗｏｌ＋ｏｌｄｒＮＯＶの動作例は第３７８図の
とおり。 ＰＡＣに、　ＵＮＰＫの動作例は第３７９図のとおり。 Ｌｔｉ九乙り岐紅郊りご一町ｊ」０ｐリー該当命令： ＳＴＣｓｒｃ、　ｄｅｓｔ ＳＴＰ　　　ｓｒｃ、　ｄｅｓｔ Ｍ（ＩＶＡ　　　５ｒｃａｄｄｒ、　＋１１！ＳＬＭＯ
ＶＰＡ　　５ｒｃａｄｄｒ、　ｄｅｓｔＳＴＡＴＩ４　
　５ｒｃａｄｄｒ、　　市！！１【（１０１ミＬ　　　
　　ｑｕｅｕｅ、　　ｄｅｓｔ制御空間、物理空間など
特殊な空間からの読みだしを行なう命令では、特殊空間
側の実効アドレスＳｒＣ，５ｒｃａｄｄｒをＡＯＩとし
て扱い、特殊空間の実際のアクセスはＥｘのステップで
行なう、また、ＱＤＥＩ、命令でも、キューエントリを
指定する側の実効アドレスｑｕｅｕｅを八〇１　として
扱い、キューリンクの実際の操作はＦ、Ｘのステップで
行なう。こうし“ζおけば、命令ビットパターンやイン
プリメント方法ともうまく対応する。１八ｌでは、ｄｓ
ｌ’ｌ、　７７　Ｓｌｌを指定することはできない。 ｄｅｓ　ｔは同ｌとし°ζ扱う。 ＡＡｌ、　　　ｓｒｃ、　５ｒｃａｄｄｒ、　ｑｕｅｕ
ｅの実効アドレス計算＝＝＞　ａｏｌａｄｄｒ 諭１．ｄｅｓｔの実効アドレス計算・・＞ｗｏｌａｄｄ
ｒＥＸ、　　　命令固有の動作 、ｏｐ、　（ａｏｌａｄｄｒ）−＝＞ｄｅｓＬ２ＷＷ１
．　　　ｄｅｓＬ２＝＝＞ｃｊｗｏｌａｄｄｒＳＴＣ，
Ｎ０ＶＡの動作例との対応は第３８０図のとおり。 ＩＩＩｏｖａ　ｄＳＰ、　１ｊ−５ｌ’の場合、５ｒｃ
ａｄｄｒの実効アト　　　スレス計算（Ａ＾１）のステ
ップで既にＳ１１が参照されており、ｄｅｓｔの実効ア
ドレス計算（ＷＡＩ）ステップにおけるＳ＋３の更新は
５ｒｃａｄｄｒに反映されない、これに対して、ＳＴＣ
１ｉｓｐＯ，ａ−５Ｐがモデル通りの動作をするものと
考えると、Ｓ「（−の実効アドレス計算（ＡＡＩ）のス
テップではまだＳｌｌが参照され”ζおらず、制御レジ
スタとしてのＳｌ）のアドレス（１１’０１２４）が計
算されるだけである。　Ｓ１１が参照されるのは［Ｘの
ステップであり、これはｄｅｓＬの実効アドレス計算（
賀＾ｌ）ステップにおいてＳＰを更新した後である。し
たがって、１ｎｉＬｓＰ−４がｄｅｓ　ｔに転送される
ことになる。 ただし、ＳＴＣａｓｐｏ、　ａ−５Ｐの動作ニツイては
、以、ヒのようなモデル通りの動作をするかどうかがイ
ンシリメンＩ・依存になっζいる。・）まり、モデル通
り１ｎｉｔｓＰ−４を転送する場合と、モデルにた４い
しζは例外の扱いとなるが、１ｎｉｔｓＰを転送する場
合とがある。 −むラント’　ｒｃ２ａｄヱＩ亘【邦１仙−へし該当命
令： ＬＤＣ５ｒＣ１ｄｅｓＬ ＬＤＰ　　　ｓｒｃ、　ｄｅｓｔ ＬＤＡＴｔ！　　　　ＳｒＣ＋　　ｄｅｓｔａｄｄｒｌ
ｌＴＳＴ　　　ｏｆｆｓｅＬ　ｂａｓｅｕｓＦ、’ｒ　
　　ｏｆｆｓｅＬ＋　ｂａｓｅＲＣＩ、Ｒｏ［ｓ（！Ｌ
、ｂａｓｔｒ ＢＮＯＴ　　　ｏｆｆｓｅｔ、　ｂａｓｅｌｌｓ［ＥＴ
ｉ　　ｏｆｆｓａｔ＋　ｂａｓｅＢＣＩ、Ｒ１ｏｆｆｓ
ｅｔ、　ｂａｓｅＢＦＥＸＴ　　ｏｆｆｓｅｔ、　ｗｉ
ｄｔｈ、　ｂａｓｅ＋　ｄｅｓＬ肝ｕＸＴＩＩ　　ｏ［
ｓｔ＋Ｌ、　ｗｉｄＬｈ、　ｈａｓｅ、　ｄｅｓＬＢＰ
ＩＮＳ　　５ｒＣ１ｏｆｆｓｅｔ、　ｗｉｄＬｈ＋　ｂ
ａｓｅ旧’ｌＮ５Ｕ　　ｓｒｔ：、ｏ［ｓｅＬｌｗｉｄ
Ｌｈ、ｂａｓＬＩＢＦＣＭＰ　　ｓｒｃ＋　ｏｆｆｓｅ
ｔ、　ｗｉｄｔｈ、　ｂａｓｅ１１ＰｃＭｌ’Ｕ　　５
ｒＣ１ｏｆｆｓｅＬ、　ｗｉｄＬｈ、　ｂａｓｔＩＣＩ
ＩＫ　　　ｂｏｕｎｄ、　１ｎｄｅｘ＋　ｘｒｅｇ制御
空間、物理空間など特殊な空間への書き込みを行なう命
令ＬＤＣ，ｌ、叶、　Ｉ、ＤＡＴＥでは、特殊空間側の
実効アドレス’１．Ｌ　ｄｅｓＬａｄｄｒを＾０１　。 ｓｒｃをＲＯＩとして扱う。特殊空間の実際のアクセス
はＯＸで行なう。 ビット操作命令では、ｂａｓｅの実効アドレスを八０１
　ｓ　ｏｆｆｓｅｔをＲＯＩ　として扱う＠　ｂａｓｅ
とｏｆｆｓｅｔの合成を行ない、操作対象となるビット
を実際にアクセスするのは、ＩｉＸの中で行なわれる。 固定長ビットフィールド操作命令でも、ヒツト操作命令
と同様に、ｂ　１３　Ｓ　ｅの実効アドレスをＡＯＩ　
ｓ　ｏｆｆｓｅｔをｌ？ｏｌ　とし°Ｃ扱う、　ｏｆｆ
ｓｅｔとｂａｓｅ以外のオペランド、即ちｗｉｄｔｈ、
　ｓｒｃ、ｄｅｓｔについては、Ｅｘの中でのみアーク
セスし、第−ｒｅａｄオペランド（ＲＯｎ）　、第ｍ−
ｒａａｄオペランド（ＷＯｍ）としては扱わない。 Ｃ１１にの場合は、ビットパターンとの関係から、１ｎ
ｄｅｘ　；ｆ！−ＲＯＩ　、ｂｏｕｎｄをＡＯＩとして
扱い、ｂ。 ｕｎｄの内容である（上限値二　上限値）の読みだしと
ｘｒｅｇへの書き込みはεＸで行なうことにする。 以、Ｉ：、のような形で各命令の動作とモデルとの対応
をつけておけば、命令ピントパターンやインプリメント
方法とも矛盾しない。 ＡＡＩ　テは、ａＳＰ＋、　ａ−５Ｐを指定することは
できない、　ｓｒｃ、ｏｆｆｓｅｔ、１ｎｄｅｘ＝　１
ｊｓＩ’＋の場合、ｄｅｓ　Ｌｄｅｓｔａｄｄｒ、　ｂ
ａｓｅ＋　ｈｏｕｎｄの実効アドレス計算で参照される
Ｓｌ＋（、へとし°ζは、インクリメント後の値が使用
されることになる。ＣＨに命令の場合、これは゛ｌセン
ブラ表記での順序と逆になっているので、注意が必要で
ある。また、固定長ビットフィールド命令でｏｆｆｓｅ
Ｌ・ｄｓｌ’＋を指定し、ｓｒｃ、　ｗｉｄｔｈなどで
同じＳＰを指定した場合のＳＰ値としては、やはりイン
クリメント後の値が使用されることになる。アセンブラ
表記では、ＢＦＩＮＳ、　ＢＦＣＭｆｌの場合にｏｆｆ
ｓｅｔよりもｓｒｔ：の方が先に書かれるようになっ°
（いるが、実際にはｏｆｆｓｅｔの実効アドレス計算で
更新されたＳ商’ｓｒｃに反映されるので、注意が必要
である。 ＲＡｌ、　　　ｓｒｃ、　ｏｆｆｓｅｔ、　１ｎｄｅｘ
の実効アドレス計算＝＋−＞　ｒｏｌｘｄｄｒ ＲＲｌ、　　　　ａｒｏｌａｄｄｒ＝＝＞　５ｒｃｌ八
八１．　　　　　ｄａｓＬ、　　ｄｅｓｔａｕｌｄｒ＋
　　ｂａｓｅ、　　ｂｏｕｎｄの実効アドレス計算＝＝
＞　ａｏｌａｄｄｒＥＸ、　　　命令固有の動作 、ｏｐ、　（ｓｒｃＬ　ａｏｌａｄｄｒ）Ｃ１１にでは 、ｏｐ、（ｓｒｃｌ、　ａｏｌａｄｄｒ）＝−＞ｒｅＨ ｂドＩＮｓ、ｎｐ＋Ｎｓｕ、ＩＩＰｃＭＰ、肝ＣＭｌ’
ｌｌでは１ 、ｏｐ、（ｓｒｃｌ、　ａｏｌａｄｄｒ、　ｗｉｄｔｈ
。 ５ｒｃ） ＢＦＥＸＴ、　［１ＦＰＸＴ（Ｉ　テは１、ｏｐ、（ｓ
ｒｃｌ、　ａｏｌａｄｄｒ、　ｗｉｄｔｈ）ｙ、＝）　
ｄＩ！５Ｌ ＢＦＩＮＳ、　ＢＰＥＸＴの動作例は第３８１図のとお
り。 ２オペランドｒａａｊ　〜ｒｅａｄ　（ＲＲ）該当命令
： ＣＭＰ　　　５ｒｃ１．　ｓｒｃ２ ＣＭＰＵ　　　　５ｒｃｌ＋　　５ｒｃ２１ＮＤｔ！Ｘ
　　　１ｎｄｅｘｓｉｚｅ、　　５ｕｂｓｃｒｉｐｔ＋
　　ｘｒｅｇ＾ＣＢ　　　　５ｔｅｐ、　　ｘｒｅｇ、
　　１ｉｓｉｔ、　　ｎｅｗｐｃＳＣＢ　　　　５ｔｅ
ｐ、　　ｘｒｅｇ＊　　１１ｍｆｔ、　　ｎｅｗｐｃＣ
ＭＩｌ、　ＣＭ円１では、５ｒｃｌをＰ旧に、５ｒｃ２
をＲＯ２に対応させる。 ＩＮＩ）ＵＸでは、１ｎｄａｘｓｉｘｏ　４：ＲＯｌに
、５ｕｂｓｃｒｉｐＬをＲＯ２に対応させる。ｘｒｅｇ
は［にで扱う。 ＡにＢ、　ＳＣＢでは５ｔｅｐ４：ＲＯｌに、１１ｍ１
ｔをＲＯ２に対応させる。　Ｘｒｅｇｌ　ｎｅ’１１４
ｐｃ、はｒ！×で扱うｅしたがって、５ｒｃＬ　１ｎｄ
ｅｘ＋ｉｚｅ、５Ｌｅｐ−ａＳＰ＋の場合、５ｒｃ２＊
５ｕｂｓｃｒｉｐｔ、　ｌ１ｍ１　ｔの実効アドレス計
算で参照されるＳＰとしては、インクリメント後の値が
使用される。また、ＩＮＤＥＸ、　Ａｃｔ（、５（ＩＩ
命令で１ｎｄｅｘｓｉｚｅ＋ｓｔｅｐｇ＆ｓＰ＋または
５ｕｂｓｃｒｉｐｔ。 １１ｍ１ｔ−ａＳＰ＋の場合、Ｘｒ（！ｌｊとし°ζ参
照されるＳＰとしては、やはりインクリメント後の値が
使用される。 賢＾１．　　５ｒｃｌ＋１ｎｄｔ＋ｘｓｆｕ＋＋５Ｌｅ
ｐのアドレス計算ｗｅ＞　ｒｏｌａｄｄｒ ＲＲｌ、　　　　１ｊｒｏｌａｄｄｒ＝＝＞　５ｒｃｌ
ｌＲＡ２．　　５ｒｃ２．５ｕｂｓｃｒｉｐｔ、Ｊｉ＊
ｊｔの実効アドレス計算、、＞　ｒｏ２ａｄｄｒ ＲＲ２，ａｒｏ２ａｄｄｒｖｔ＝＞　５ｒｃ２１ＥＸ、
　　　命令固有の動作 、ｏｐ、（ｓｒｃｌＬ　５ｒｃ２１） ＩＮＩＩＩ’Ｘでは 、ｏｐ、（Ｓｒｃｌｌ、　５ｒｃ２１．ｘｒｅ＃り＊ｚ
）　Ｘｒｅｇ 八〇〇、　ＳＣＢ’では 、ｏｐ、（ｓｒｃｌｌ−＋　ｓｒｃ２Ｌｘｒｅｇ＋ｎｅ
ｅｉｐｃ）＝＝＞　ｘｒｅｇ ＣＭＰの動作例は第３８２図のとおり。 ｌＮ０Ｅにの動作例は第３８３図のとよｉす。 ただし、［ＮＤＩＥＸ命令については、インプリメント
の制約によって、５ｕｂｓｃｒｉｐＬ＝ｉｓＰｌ　＋　
ｘｒｅｇ・ＳＰの場合に必ずしもモデル通りの動作がで
きない場合がある。詳しくは２．１−とり≦仁す四疫ム
邑（１撲と、の項を参照。 ＡＣＢ、ＳＣＢの動作例は第３８４図のとおり。 亀ｉご一５Ｚ、ド、（胡ｊ−二ｒ−警嵯即り一該当命令
： Ａ口Ｄ　　　　　　ｓｒｃ、　　　ｄｅｓｔＡＤＤＩＪ
　　　ｓｒｃ、　　ｄｅｓｔ八口ｌへＸ　　　　　ｓｒ
ｃ、　　　ｄａｓＬＳＯＢ　　　ｓｒｃ、　　ｄｅｓｔ ＳＵＩＩＵ　　　　Ｓｒｃ、　　　ｄｅＳＬＳＩＪ［ｌ
Ｘ　　　ｓｒｒ、、　　ｄｅｓｔＭＯＬ　　　ｓｒｃ、
　　ｄｅｓｔ ＭＯＬＤ　　　ｓｒｃ、　　ｄｅｓｔ ＤＪＶ　　　３ｒＣ＋　　ｄｅｓｔ ＤＩＶＵ　　　ｓｒｃ、　　ｄｅｓｔ ＲＥＭ　　　ｓｒｃ、　　ｄｅｓｔ ＲＥＭＩＩ　　　ｓｒｃ、　　ｄｅｓＬ＾ＮＯ３ｒＣ１
ｄｅｓｔ ＯＲｓｒｃ、　　ｄａｓＬ ＸＯＲｓｒｃ、　　ｄｅｓＬ ＳＯＬル　　　　ｃｏｕｎｔ＋　　ｄｅｓＬＳＯＬ　　
　　　ｃｏｕｎＬ、ｄｅｓＬＲＯ↑　　　ｃｏｕｎＬ、
ｄｅｓＬ ＾ＤＤＤＸ　　　ｓｒｃ、　　ｄａｓＬＳＵＢＤＸ　　
　ｓｒｃ、　　ｄｅｓｔＢＳＣＩＩ　　　　ｄａｔａ、
ｏｆｆｓｅｔＭ［ｊＬＸ　　　Ｓｒｃ１　　ｄｅｓｔ、
　　ｔａｐＤｆＶに　　　　　ｓｒｃ＋　　ｄｅｓｋ、
　　　Ｌｓ＋ｐｓｒｃ、ｃｏｕｎＬ、ｄａｔａＪｔｔＲ
Ｏｌに、ｄｅｓｔ、ｏｆｆｓｅｔをＭＯＩに対応させる
。　５ｒｃ−ｉｊｓＰ４の場合、ｄｅｓ　ｔの実効アド
レス計算で参照されるＳ１１としては、インクリメント
後の値が使用される。 Ｈ＾１では、ａｓＰ＋、　ａ−５Ｐのモードを指定する
ことはできない。 １’１ｔｌｌ、Ｘ、旧ＶＸの場合、ｓｒｃがＲＯ鳳、ｄ
ｅｓｔがＭＯＩに対応し、ｔａｐはＥｘの中で処理され
るも、のとする、したがって、５ｒｃ＝ａｓＩ’＋の場
合に、ｄｅｓ　ｔの実効アドレス計算で参照される５Ｐ
（ｔｆｆ、およびＬ町νで参照されるＳｌｌ値とし°ζ
は、インクリメント後の値が使用される。また、ｔｓ＋
ｐとｄｅｓＬで同じレジスタを指定した場合には、ｔＩ
Ｉｐの稙が消え、最終的にｌｂ！ＳＬの値が残ることに
なる。 ＲＡｌ、　　　ｓｒｃ、ｃｏｕｎｔ、ｄａＬａの実効ア
ドレス計算＝＝＞　ｒｏｌａｄｄｒ ＲＲｌ、　　　ａｒｌｌａｄｄｒ＝＝＞　ｓｒｃｌＭＡ
ｌ、　　　ｄｅｓｔ、　ｏｆｆｓｅｔの実効アドレス計
算二〜＞　　ｓ＋ｏｌａｄｄｒ ＭＲｌ、　　　ａａ＋ｏｌａｄｄｒ＝＝＞　ｄｅｓｔｌ
！ミＸ、　　命令固イ１の動作 、ｏｐ　、　（ｄｅｓＬｌ、　　ｓｒ＜：１）　　　　
　＞ｄｅｓ　Ｌ２ ＭＩＩＬＸでは 、ｏｐ、（ｄｅｓｔＬ　５ｒｃｌ）　＝＝＞ｄｅｓ　ｔ
２　＋　Ｌｔｓｐ 口ＩＶＸでは 、ｏｐ、（ｄｅｓＬｌ、　５ｒｃｌ＊　Ｌａｐ）＝＝＞
ｄｅｓｔ２　、Ｌｓｐ ＭＷｌ、　　　ｄｅｓｔ２　＝−＞　ｉｊｍｏｌａｄｄ
ｒ八〇〇の動作例はへ３８５図のとおり。 このうち、一つのハーソワードの中で、レジスタ指定Ｒ
ｆｌＲ＋　ＲＲＭと汎用アドレッシング指定ＥａＲ，ｌ
！ａＷ、　ＳｈＲ，Ｓｈ−の両方を含む命令では、Ｒａ
Ｒ，Ｅａｒ、　ＳｈＲ，ＳｈＷでａｓＰ＋、　１ｉ−３
Ｐのモードを指定し、ＲｇＲ，ＲｇＭでｓｐを指定した
場合に、［ａＲ。 Ｅａ％１．　ＳｈＲ，Ｓｈ−によるＳＰ値の更新がＲｇ
Ｒ，ＲｇＭとしてのＳＰの読みだし値に影響するため、
パイプライン実装が難しいという意見がある。 具体的に問題となるのは、以下のような命令である。 ＾０口：　ｌ、　　　　ａｓＩ’＋　、　５ＰＳＯＢ：
Ｌ　　ａｓｌ’＋、ＳＰ ＣＭＰ：Ｌ　　ａｓＰ＋、５Ｐ ＩＮＤＩ！Ｘ　　　　本、ａＳＰ＋、ＳＰ（ＭＯＶ：Ｌ
は含まない） そこで、これらの命令については、動作がインプリメン
ト依存になるものとする。つまり、八〇〇：Ｌ　ａｓＰ
４．ＳＰ実行後のｓｐ値は、インプリメントによっ°ζ
不定の値をとるというごとにする。 ＢＩＴの検出も難しいのす、ＢＩＴとはしない。 これらの命令は、短縮形が一般形と同じ動作をするとい
う原則には違反することになる。 ′Ｌｔ　＜’ｔ　７　Ｆ　ａｄ−ｄｒｅｓｓ−…、Ｈｅ
、５ｓ（７１Ａ）−該当命令： （ＩＩＮＳ　　　ｅｎＬｒ３’＋　ｑｕｏＩＩ。 ｅｎ　ｔｒｙを＾Ｏ１に、ｑ　ｔｌ　ｅ　ＩＩ　ｅをＡ
Ｏ２に対応させる。 キューリンクの実際の操作はＩｊＸのステップで行なわ
れる。 ＾＾１．　　　ａｎＬｒｙの実効アドレス計算　〉ａｏ
ｌａｄｄｒ Ａ＾２．　　　ｑｕｅｕｅの実効アドレス計算・・〉ａ
ｏ２ａｄｄｒ ＭＡＩ−ＭＨｌ、　　　なし ＥＸ、　　　命令固有の動作 、ｏｐ、（ａｏｌａｄｄｒ、　ａｏ２ａｄｄｒ）、ｚ　
　：Ｃ；ヨ上２−ン、上、−！１４％ｇｓｚ−７．．ｔ
３７Ｊｌｄ、（へ１法該当命令： Ｃ５Ｉ　　　（：０ｌｌＰＩ　ｕｐｄａＬａ、　ｄｔ＋
５ＬＣＳＩｔｌでは、ビットパターンとの関係から、ｄ
ｏｓ　ｔをＡＯＩに、ｕｐｄａ　ＬｅをＲＯＩに対応さ
セるｃ。 ｓａｐのアクセスと比較、交換の実際の操作は、ＥＸで
行なわれる。 Ｃ５Ｉ命令のオペランドの処理は、アセンブラ表記とは
異なり、ｕｐｄａｔｅの実効アドレス計算、ｄｅｓ　ｔ
の実効アドレス計算、ｃｏｍｐ値の参照といった順序で
行なわれる。ｄｅｓｔではａｓＰ＋、　１−Ｓｌ’が使
用できないが、ｕｐｄａ　Ｌ（！ではｄｓＩ’＋が使用
できるので、ｃ、ｏ　ｓ＋　ｐでＳＰを参照した場合に
は注意が必要である。 ｋ＾１．　　　ｕｐｄａＬｅの実効アドレス計’ｍ’！
、−＞ｒｏｌａｄｄｒ ＲＲｌ、　　　２ｊｒｏｌａｄｄｒ＝＝＞　ｕｐｄａＬ
ｅｌＡＡｌ、　　　ｄｅｓｔの実効アドレス計算・・〉
ａｏｌａｄｄｒ ＥＸ、　　　命令固有の動作 、ｏｐ、に１ｏ１＋ｄｄｒ、　ｕｐｄａＬｅｌ。 ｃｏｍｐ）七＞　ｃｏｍｐ Ｃ８１の動作例は第３８６図のとおり。 ｌオペーンドｒｅａｄ〜ｒｅｇｌｉｓＬ（Ｒ迎−該当命
令： ）’、ＮＴ！Ｒ１ｏｃａｌ、ｒｅＲＩｉｓＬ［ＸＩＴＤ
　　　ｒｅｇｌｉｓＬ、ａｄｊｓｐＰ、ＮＴＩ！Ｒ，［
ＸＩＴＤでは、１ｏｃａ１．ａｄｊｓｐ　’ａ−ＲＯＩ
に対応させる。ｒｅｇｌｉｓｔの参照とスタックフレー
ムの操作は、ＥＸのステップに含める。したがって、１
ｏｃａ１．　ａｄｊｓｐの実効アドレス計算の際に参照
される５１１．　Ｉ’１１．　ＲＯ〜Ｒ１３は、スタッ
クフレーム１ｍ作を初めてからの値ではなく、ずべ゛ζ
命令実行前の値を使用することになる。 ｒ、Ｘ　ＩＴＩＩでは、アセンブラ表記でのオペランド
順と逆の順番で実効アドレスが評価されるので、注意が
必要である。 （ただし、命令再実行の関係で、１ｏｃａ１．ａｄｊｓ
ｐはレジスタ直接ＲｎとイミディエートＩｉ＋＋ｖｅ−
ｄａｔａのモードした使用できない、） ＲＡｌ、　　　１ｏｃａｌ、ａｄｊｓｐの実効アドレス
計算＝＝＞　ｒｏｌａｄｄｒ （実際にはＲｎとＩｉｍｍ−ｃｌｎＬａのモードしか使
用できないので、この ステップでは何もアクセスしな い、） ＲＲｌ、　　　　１ｉｒｏｌａｄｄｒ＝＝＞　　５ｒｃ
ｌ［Ｘ、　　　ｒｅｇｌｉｓＬ参照とスタックフレーム
操作 ＥＮＴＥＲでは 、ｏｐ、　（ｓｒｃｌ、　ＲＯ〜Ｒ１３＋　ｌ’Ｐ、　
ＳＰ。 ｒｅａｌｉｓｔ）＝＝＞　　ＰＩ’、Ｓｌ’、５Ｌａｃ
ｋＥχＩＴＯでは 、ｏｐ、　（ｓｒｃｌ＋ＦＩ’、ＳＩ’、５Ｌａｃｋ。 ｒｅＦＸＩｉｓＬ）、−＝＞　ＲＯ〜旧３．Ｆｌｌ。 ＳＰ、ＰＣ ｌオペラフ　Ｆ　ａｄｄｒｅ杼二朋Ｌ」韮ｔｍ、）−九
該当命令： ＬＤＭ　　　ｓｒｃ、　ｒｅｇｌｉｓｔＳＴＭ　　　ｒ
ｅｇｌｉｓＬ、　　ｄｅｓＬｌ、１）Ｍ、　ＳＴＭでは
、ｓｒｃ、　　ｄｅｓＬを＾ｉｌ＋に対応させる。　ｒ
ｅｇｌｉｓｔの参照と実際のレジスタ転送は、１４Ｘの
ステップに含める。したがっ”ζ、ｓｒｃ、ｄｅｓＬの
実効アドレス計算の際に参照されるＳｌ）、ｌ’Ｐ。 四〜Ｒ１３は、レジスタ転送を始めてからの値ではなく
、ずベーζ命令実行前の値を使月目°ることになる。 ＬＤＭ　ｒｅｇ　Ｉ　ｉｓ　ｔ、　ａｓＩ’４とＳＴＭ
　ｒｅｇｌｉＳＬ、１−５ｔ’についでは、ＳＰが複数
回更新されるため、−ｍ命令でのａｓＰ＋、　ａ−５Ｐ
とは異なった扱いをする必要がある。すなわち、モデル
の「実効アドレス計算」のステップでｉｓＩ’＋、　ｄ
、ｓｌ’によるｓ　＋１４．；の更新を扱うのではなく
、ｌｉＸのステップで５ｌｌ（直の史１）ｒを扱うよう
にする。このため、Ｓｌ’をＭ（＋１に対応させる。 （ｉｊｓｌ’＋、　ｉｉ、ｓｌ’以外のモートを使用し
た場合〕ＡＡ１．　　　ｓｒｃ、、　　ｄｅｓｔの実効
°ｒドレスＡＩＩγ＝＝＞　　ａｏｌａｄｄｒ １ｉＸ、　　　ｒｅ（ＨＩｉｓＬ参照とレジスタ転ｉＸ
ＬＤＭでは ｄ（ａｏｌＪｏｌｄｒ　　〜・・・）　　＝・＞ＲＥ［
＋（ｒｅａｌｉｓｔ） ＳＴＭでは ＲＰ、Ｇ（ｒｅｇｌｉｓｔ）＝＝＞１ｊ（ａｏｌａｄｄ
ｒ〜・・・） （ｉｊｓＰ＋、　ｄ　Ｓｌ’のモードを使用した場合〕
ＭＲ１，５Ｐ＝＝＞　ｔａｍａｄｄｒ ＥＸ、　　　ｒｅｇｌｉｓＬ参照とレジスタ転送Ｌｌ）
Ｍでは ａ　（ｔｍｐａｄｄｒ〜”・）　＝＝＞ＲＩＥＧ（ｔｅ
ａｌｉｓｔ） Ｌｍｐａｄｄｒ　　１転送レジスタ 数、、＞Ｌｍｐａｄｄｒ ＳＴＭでは Ｌｍｐａｄｄｒ　　−一転送しジ゛スタ敗＝−＞ＬＩＩ
ｌｐａｄｄｒ 肛Ｇ　（ｒｅｇｌ　ｉｓ　ｔ）　＝　＝＞ｉｉｌ　（ｔ
ｍｐａｄｄｒ〜・・・） 〔実際のインプリメントで は、レジスタ転送の順序 は自由である。これと等 価な動作をすればよい、〕 ＭＷｌ、　　　Ｌａ１ＩｐａｄｔＪｒ　＝　＞　Ｓｌ’
ＬＤＭ　ｉｉＳＰ＋、　ｒｅｇｌｉｓＬ、の場合、ｒｅ
ｇＨｓＬ中に計が指定されていても、最後のＭＷＩのス
テップでＬｍｐａｄｄｒがｓｐにｏｖｅｒｗｒｉｔｅさ
れるため、結果的にメモリからロードされたＳＰ値が消
えてしまうことになる。　ＬＤＭ、　ＳＴＨの動作例は
第３８７図のとおり。 何３ｊ１３．キャッシュやＴＬＢの隻伍＠＠＆茎ついて
キャッシュやＴＬＢの整合性の確保については、それぞ
れ関連する命令のところで説明を行なっているが、整理
すると以下のようになる。 〔ＡＴを変更した場合の整合性： ・ＴＬＢ、ａ＝理キャッシュ（データキャッシュ）の整
合性 −ＬＤＣ，ＬＤＣＴＸ、　ＥＩＴ、　ＲＥｒＴによりｐ
ｓｗの中のＡＴが変更された場合、ＴＬｒ（、論理デー
タキャッジ１の整合性か保証される。（ＬＳＩＤがない
場合はパージされる。ＬＳ［Ｄがある場合、ＡＴ・００
の物理空間に対して特別の１．ＳＩＤを与えると考えれ
ば、必ずしもパージする必要はない。） ・命令パイプライン、命令キャッシュの整合性−命令コ
ード整合性の状態は変化しない。 ）Ｔを変更しても、命令コート−整合性が保証されるわ
けではない。 （ＵＡＴＢ、　５ＡＴＢの操作をした場合の整合性〕・
ＴＬＢｊ＃理キャッシュ（データキャッシュ）の整合性 −ＬＤＣ，ＬＤＣＴＸニよるＵＡＴＢ、　５ＡＴＦｌｔ
７）操作テハ、ＴＬＢ、論理データキャッシュの整合性
が保証される。（ＬＳＩＤがない場合、−・般に：よパ
ージされる） ・命令パイプライン、命令キャッシュの整合性−ＬＤＣ
，ＬＤＣＴＸ！、：よりＵＡＴＢ、　５ＡＴＩＩを１桑
（乍しても、命令コード整合性の状態は変化しない。 インプリメントによってはミ命令キャッシュのパージに
よって命令コード整合性が良くなる場合もあるが、それ
が保証されているわけではない。 例えば、論理学ＩＩ　Ａ　、論理空間Ｂの命令コードを
それぞれ書き換えた後、論理空間へでＰＩＢ命令を実行
すると、論理空間＾での命令コード整合性は保証される
。この後ＬＤＣまたはＬＤＣＴＸでＵＡＴＢを操作し、
論理空間Ｂに切り換えたとしても、論理空間Ｂでの命令
コード整合性は保証されず、それを保証するためには論
理空間Ｂでもう一度ＰＩＢ命令を実行する必要がある。 ただし、論理空間８でＰＴＢ命令を実行してもしな（で
も、再度ＵＡＴＢを操作して論理空間Ａに戻ってきた場
合には、命令コードの整合性が保証されている。 実際には、論理命令キー・ツシュのパージにより、にＡ
　Ｔ　Ｂ操作の後は自動的に命令コード整合性か保証さ
れるかもしれないが、プログラミング上はこの機能を当
てにしてはいけない。将来ＬＳＩＤを導入してパージを
避けることを考えると、−ｉには、ＵＡＴｎを操作して
も命令コード整合性は変わらないと考えなければならな
い。 ：、１Ｔ　Ｈの操作をした場合の整合性〕・ＴＬＢ、論
理キャッシュ（データキャッシュ）の整合性 −ＬＤＡＴＥによるＡＴＥの操作て；よ、ＴＬＢ、論理
データキャッシュの整合性が保証さ７′Ｌる。 （影響のある部分がパージされる） −１，ＤＡＴＥを用いず、一般のメモリアクセス命令で
ＡＴＨに使用しているメモリ領域を書き喚えた場合には
、ｒｕ、論理データキャッシュの整合性は保証されない
。 ・命令パイプライン、命令キャッジ１の整合性−ＡＴＥ
を更新した場合、そのＡＴＥによりアドレス変換される
領域の「命令コードの整合性、は失われる。つまり、そ
の領域のメモリ内容をプログラムとして実行しても、動
作は保証されない。これは、ＬＤＡＴＥ命令を用いるか
どうかには関係しない。命令コードの整合性を回復する
必要があれば、別にＰＩＢ命令を実行する。 〔メモリの操作をした場合の整合性〕 ・論理キャッシュ　（データキャッシュ）の整合性 一論理アドレスによってメモリをアクセスする場合には
、論理データキャッシュの整合性が保証される。（キャ
ッシュの制２ＩＩ１機構による） −ＬＤＰ命令を使って、物理アドレスによりメモリアク
セスする場合には、論理データキャッシュの整合性は保
証されない。 ・命令パイプライン、命令キャッシュの整合性−メモリ
内容を変更した場合、その領域の「命令コードの整合性
−は失われる。これは、論理アドレスによるアクセスか
物理アドレスによるアクセスかということには関係しな
い。内容を変更したメモリをプロクラムとして実行する
には、ＰＩＢ命令を実行し、命令コードの整合性を回復
する必要かある。 ［発明の効果］ 以上のように本発明によれば、Ｅ１′Ｆ処理要求が受は
付けられ、ＥＩＴ処理ハンドラの先頭アドレスを外部記
憶装置から読み込むのと同時に内部状態を示す情報も取
り込むのて、ＥＩＴ処理ハン１ζう起動時のプロセッサ
の内部状態が自由に設定できる。また、多重ＥＩＴ処理
に刻して優先度の高いＥＩＴ処理が優先度の低いＥＩＴ
処理を禁止することをプログラムしておくことが容易に
でき、ＥＩＴ処理方法に関してもプログラム作成者の自
由度と容易性が向上する。 い　−Ｃ′□′獣７　臼）

【図面の簡単な説明】

第１図は、本発明装置のレジスタセット説明図第２図は
、本発明装置のビットについてのデータタイプ説明図 第３図は、本発明装置のビットフィールドについてのデ
ータタイプ説明図 第４図は、本発明装置の符号なしビットフィールドにつ
いてのデータタイプ説明図 第５図は、本発明装置の整数についてのデータタイプ説
明図 第６図は、本発明装置の１０進数についてのデータタイ
プ説明図 第７図は、本発明装置のストリングについてのデータタ
イプ説明図 第８図は、本発明装置のキューについてのデータタイプ
説明図 第９図は、本発明装置の命令フォーマットの記述例を示
す説明図 第１０図は、そのビットパターン図 第１１〜２１図は、本発明装置の命令フォーマット図 第２２〜３３図は、本発明装置のアドレッシングモード
のフォーマット図 第３４図は、本発明装置のローカル変数配置例の説明図 第３５〜３８図は、本発明装置のアドレッシングモード
のフォーマット図 第３９図は、命令ＮＯＶでの注意事項説明図第４０図は
、ＰＳＷのフォーマット図 第４１図は、ＰＳＳのフォーマット図 第４２図は、ＰＳＨのフォーマット図 第４３図は、命令セットの記述例を示すフォーマット図 第４４図（ａ）は、命令ＭＯＶのフォーマット図第４４
図（ｂ）は、そのフラグ変化の説明図第４５図は、命令
ＭＯＶＵのフォーマット図第４６図は、そのフラグ変化
の説明図 第４７図は、命令ＰＵＳＨのフォーマット図第４８図は
、そのフラグ変化の説明図 第４９図は、命令ＰＯＰのフォーマット図第５０図は、
そのフラグ変化の説明図 第５１図は、命令ＬＤＭのフォーマット図第５２図は、
そのフラグ変化の説明図 第５３図は、ビットマツプ指定の説明図第５４図は、命
令ＳＴＭのフォーマット図第５５図は、そのフラグ変化
の説明図 箱５６．５７図は、ビットマツプ指定の説明図第５８図
は、命令ＭＯＶＡのフォーマット図第５９図は、そのフ
ラグ変化の説明図 第６０図は、命令ＰＵＳＨＡのフォーマット図第６１図
は、そのフラグ変化の説明図 第６２図は、命令ＣＭＰのフォーマット図第６３図は、
そのフラグ変化の説明図 第６４図は、命令ＣＭＰＵのフォーマット図第６５図は
、そのフラグ変化の説明図 第６６図は、命令Ｃ）ＩＫのフォーマット図第６７図は
、そのフラグ変化の説明図 第６８図は、命令ＣＩＩＫのオペレーションの説明図第
６９図は、命令ＡＤＤのフォーマット図第７０図は、そ
のフラグ変化の説明図 第７１図は、命令ＡＤＤＵのフォーマット図第７２図は
、そのフラグ変化の説明図 第７３図は、命令ＡＤＤＸのフォーマット図第７４図は
、そのフラグ変化の説明図 第７５図は、命令ＳＵＢのフォーマット図第７６図は、
そのフラグ変化の説明図 第７７図は、命令５ｕａｕのフォーマット図第７８図は
、そのフラグ変化の説明図 第７９図は、命令５ＵＢＸのフォーマット図第８０図は
、そのフラグ変化の説明図 第８１図は、命令ＭＵＬのフォーマット図第８２図は、
そのフラグ変化の説明図 第８３図は、命令ＭＵＬＵのフォーマット図第８４図は
、そのフラグ変化の説明図 第８５図は、命令ＭＵＬＸのフォーマット図第８６図は
、そのフラグ変化の説明図 第８７図は、命令ＤＩＶのフォーマット図第８８図は、
そのフラグ変化の説明図 第８９図は、命令ＤＩＶＵのフォーマット図第９０図は
、そのフラグ変化の説明図 第９１図は、命令ＤＩＶＸのフォーマット図第９２図は
、そのフラグ変化の説明図 第９３図は、命令ＲＥＭのフォーマット図第９４図は、
そのフラグ変化の説明図 第９６図は、命令ＲＥＭＵのフォーマット図第９６図は
、そのフラグ変化の説明図 第９７図は、命令ＮＥＣのフォーマット図第９８図は、
そのフラグ変化の説明図 第９９図は、命令ＩＮＤＥＸのフォーマット図第１００
図は、そのフラグ変化の説明図第１０１図は、゛命令Ａ
ＮＤのフォーマット図第１０２図は、そのフラグ変化の
説明図第１０３図は、命令ＯＲのフォーマット図第１０
４図は、そのフラグ変化の説明図第１０５図は、命令Ｘ
ＯＲのフォーマット図第１０６図は、そのフラグ変化の
説明図第１０７図は、命令ＮＯＴのフォーマット図第１
０８図は、そのフラグ変化の説明図第１０９図は、命令
５ｔ−ＩＡのフォーマット図第１１０図は、そのフラグ
変化の説明図第１１１図は、左シフトの説明図 第１１２図は、右シフトの説明図 第１１３図は、命令５）ＩＬのフォーマット図第１１４
図は、そのフラグ変化の説明図第１１５図は、左シフト
の説明図 第１１６図は、右シフトの説明図 第１１７図は、命令ＲＯＴのフォーマット図第１１８図
は、そのフラグ変化の説明図第１１９図は、左回転の説
明図 第１２０図は、右回転の説明図 第１２１図は、命令５ＨＸＬのフォーマット図第１２２
図は、そのフラグ変化の説明図第１２３図は、命令Ｘｔ
ｌＸＬのフォーマット図第１２４図は、命令ＸＨＸＲの
フォーマット図第１２５図は、そのフラグ変化の説明図
第１２６図は、命令５ＨＸＲのフォーマ゛ット図第１２
７図は、命令ＲＶＢＹのフォーマット図第１２８図は、
そのフラグ変化の説明図第１２９図は、命令ＲＶＢ　＋
のフォーマット図第１３０図は、そのフラグ変化の説明
図第１３１，１３２図は、ビット操作命令の説明図 第１３３（ｆｆｌは、命令ＢＴＳＴのフォーマット図第
１３４図は、そのフラグ変化の説明図第１３５図は、命
令ＢＳＥＴのフォーマット図第１３６図は、そのフラグ
変化の説明図第１３７図は、命令ＢＣＬＲのフォーマッ
ト図第１３８図は、そのフラグ変化の説明図第１３９図
は、命令ＢＮＯＴのフォーマット図第１４０図は、その
フラグ変化の説明図第１４１図は、命令ＢＳＣＨのフォ
ーマット図第１４２図は、そのフラグ変化の説明図第１
４３図は、固定長ビットフィールド操作命令の説明図 第１４４図は、ビットフィールド命令のフォーマット図 第１４５図は、命令ＢＦＥＸＴのフォーマット図第１４
６図は、そのフラグ変化の説明図第１４７図は、命令Ｂ
ＦＥＸＴＵのフォーマット図第１４８図は、そのフラグ
変化の説明図第１４９図は、命令ＢＦ　Ｉ　ＮＳのフォ
ーマツ）Ｎ第１５０図は、そのフラグ変化の説明図第１
５１図は、命令ＢＦ　Ｉ　ＮＳυのフォーマット図第１
５２図は、そのフラグ変化の説明図第１５３図は、命令
ＢＦＣＭＰのフォーマット図第１５４図は、そのフラグ
変化の説明図第１５５図は、命令ＢＦＣＭＰＵのフォー
マット図第１５６図は、そのフラグ変化の説明図第１５
７図は、命令ＢＶＳＣＨのフォーマット図第１５８図は
、そのフラグ変化の説明図第１５９図は、命令８ＶＭＡ
Ｐのフォーマット図第１６０図は、そのフラグ変化の説
明図第１６１〜１６３図は、命令ＢＶＭＡＰ（７）　ニ
ア　ｔ　−マット図 第１６４図は、命令ＢＶＣＰＹのフォーマット図第１６
５図は、そのフラグ変化の説明図第１６６図は、命令Ｂ
ＶＦＡＴのフォーマット図第１６７図は、そのフラグ変
化の説明図第１６８図は、命令ＡＤＤＤＸのフォーマッ
ト図第１６９図は、そのフラグ変化の説明図第１７０図
は、命令５ＩＪ８０Ｘのフォーマット図第１７１図は、
そのフラグ変化の説明図第１７２図は、命令ＰＡＣＫｓ
ｓのフォーマット図第１７３図は、そのフラグ変化の説
明図第１７４図は、命令ＵＮＰにｓｓのフォーマット図
第１７５図は、そのフラグ変化の説明図第１７６図は、
命令ＵＮＰＫｓｓの説明図第１７７図は、命令５ＮＯＶ
のフォーマット図第１７８図は、そのフラグ変化の説明
図第１７９図は、命令ＳＣＭＰの説明図 第１８０，１８１図は、そのフラグ変化の説明図 第１８２図は、命令５ＳＣＨのフォーマット図第１８３
図は、そのフラグ変化の説明図第１８４図は、命令５Ｓ
ＴＲのフォーマット図第１８５図は、そのフラグ変化の
説明図第１８６図は、命令ＱＩＮＳのフォーマット図第
１８７図は、そのフラグ変化の説明図第１８８〜１９０
図は、命令ＱＩＮＳの説明図第１９１図は、命令ＱＤＥ
Ｌのフォーマット図第１９２図は、そのフラグ変化の説
明図第１９３〜１９５図は、命令ＱＤＥＬの説明図第１
９６図は、命令ＱＳＣＨのフォーマット図第１９７図は
、そのフラグ変化の説明図第１９８〜２００図は、命令
ＱＳＣＨの説明図第２０１図は、命令ＢＲＡのフォーマ
ット図第２０２図は、そのフラグ変化の説明図第２０３
図は、命令Ｂｃｃのフォーマット図第２０４図は、その
フラグ変化の説明図第２０５図は、命令ＢＳＲのフォー
マット図第２０６図は、そのフラグ変化の説明図第２０
７図は、命令ＪＭＰのフォーマット図第２０８図は、そ
のプラグ変化の説明図第２０９図は、命令ＪＳＲのフォ
ーマット図第２１０図は、そのフラグ変化の説明図第２
１１図は、命令ＡＣＢのフォーマットｔｉ第２１２図は
、そのフラグ変化の説明図第２１３図は、命令ＡＣＢの
説明図 第２１４図は、命令ＳＣＢのフォーマット図第２１５図
は、そのフラグ変化の説明図第２１６図は、命令ＥＮＴ
ＥＲのフォーマット図第２１７図は、そのフラグ変化の
説明図第２１８図は、命令ＥＮＴＥＲの説明図第２１９
図は、命令ＥＸ　Ｉ　ＴＤの説明図第２２０図は、その
フラグ変化の説明図第２２１図は、命令ＥＸ　Ｉ　ＴＯ
の説明図第２２２図は、命令ＲＴＳのフォーマット図第
２２３図は、そのフラグ変化の説明図第２２４図は、命
令ＮＯＰのフォーマット図第２２５図は、そのフラグ変
化の説明図第２２６図は、命令ＰＩＢのフォーマット図
第２２７図は、そのフラグ変化の説明図第２２８図は、
命令ＢＳＥＴ＋のフォーマット図第２２９図は、そのフ
ラグ変化の説明図第２３０図は、命令ＢＣＬＲＩのフォ
ーマット図第２３１図は、そのフラグ変化の説明図第２
３２図は、命令Ｃ５１のフォーマット図第２３３図は、
そのフラグ変化の説明図第２３４図は、命令ＬＤＣのフ
ォーマット図第２３５図は、そのフラグ変化の説明図第
２３６図は、命令ＳＴＣのフォーマット図第２３７図は
、そのフラグ変化の説明図第２３８図は、命令ＬＤＰＳ
Ｂのフォーマット図第２３９図は、そのフラグ変化の説
明図第２４０図は、命令ＬＤＰＳＭのフォーマット図第
２４１図は、そのフラグ変化の説明図第２４２図は、命
令５ＴＰＳＢのフォーマット図第２４３図は、そのフラ
グ変化の説明図第２４４図は、命令５ＴＰＳＨのフォー
マット図第２４５図は、そのフラグ変化の説明図第２４
６図は、命令ＬＤＰのフォーマット図第２４７図は、そ
のフラグ変化の説明図第２４８図は、命令ＳＴＰのフォ
ーマット図第２４９図は、そのフラグ変化の説明図第２
５０図は、命令ＪＲＮＧのフォーマット図第２５１図は
、そのフラグ変化の説明図第２５２〜２５７図は、命令
ＪＲＮＧのフォーマット図 第２５８図は、命令ＲＲＮＧのフォーマット図第２５９
図は、そのフラグ変化の説明図第２６０〜２６２図は、
命令ＲＲＮＧの説明図第２６３図は、命令ＴＲＡＰＡの
フォーマット図第２６４図は、そのフラグ変化の説明図
第２６５図は、命令ＴＲＡＰのフォーマット図第２６６
図は、そのフラグ変化の説明図第２６７図は、命令ＲＥ
ＩＴのフォーマット図第２６８図は、そのフラグ変化の
説明図第２６９図は、命令ＲＥＩＴのフォーマット図第
２７０図は、命令ＷＡＩＴのフォーマット図第２７１図
は、そのフラグ変化の説明図第２７２図は、命令ＬＤＣ
ＴＸのフォーマット図第２７３図は、そのフラグ変化の
説明図第２７４図は、命令５ＴＣＴＸのフォーマット図
第２７５図は、そのフラグ変化の説明図第２７６図は、
命令ＡＣ５のフォーマット図第２７７図は、そのフラグ
変化の説明図第２７８図は、命令ＭＯＶＰＡのフォーマ
ット図第２７９図は、そのフラグ変化の説明図第２８０
，２８１図は、命令ＭＯＶＰＡ（７）　フｔ　−マ’７
ト図 第２８２図は、命令ＬＤＡＴＥの説明図第２８３，２８
４図は、そのフラグ変化の説明図 第２８５図は、命令５ＴＡＴＥのフォーマット図第２８
６，２８７図は、そのフラグ変化の説明図 第２８８図は、命令ＰＴＬＢのフォーマット図第２８９
図は、そのフラグ変化の説明図第２９０図は、命令ＰＳ
ＴＬＢのフォーマット図第２９１図は、そのフラグ変化
の説明図第２９２図は、ＡＴフィールドの説明図第２９
３図は、論理アドレスの説明図 第２９４図は、ページアドレスの説明図第２９５図は、
多重論理空間の説明図 第２９６図は、ＵＡＴＢのフォーマット図第２９７図は
、５ＡＴＢのフォーマット図第２９８図は、ＳＸの制限
を示す説明図第２９９〜３０１図は、テーブル領域の説
明図第３０２図は、ＳＴＥのフォーマット図第３０３図
は、Ｐｘの制限を示す説明図第３０４図は、ＳＴＥの説
明図 第３０５図は、論理アドレスの説明図 第３０６図は、ＰＴＥのフォーマット図第３０７図は、
ＰＴＥの各値とアクセス可能リングとの関係を示す説明
図 第３０８図は、ＰＴＥの説明図 第３０９，３１０図は、本発明装置の論理アドレス拡張
に係るメモリマツプ 第３１１図は、データ転送命令のフラグ変化の説明図 第３１２図は、比較テスト命令のフラグ変化の説明図 第３１３図は、算術演算命令のフラグ変化の説明図 第３１４図は、論理演算命令のフラグ変化の説明図 第３１６図は、シフト命令のフラグ変化の説明図 第３１６図は、ビット操作命令のフラグ変化の説明図 第３１７，３１８図は、固定表ビットフィールド命令の
フラグ変化の説明図 第３１９図は、任意表ビットフィールド命令のフラグ変
化の説明図 第３２０図は、１０進演算命令のフラグ変化の説明図 第３２１図は、ストリング命令のフラグ変化の説明図 第３２２図は、キュー操作命令のフラグ変化の説明図 第３２３図は、ジャンプ命令のフラグ変化の説明図 第３２４図は、マルチブセッサ命令のフラグ変化の説明
図 第３２５図は、制御空間、物理空間操作命令のフラグ変
化の説明図 第３２６図は、Ｏ８関連命令のフラグ変化の説明図 第３２７図は、ＭＭＵ関連命令のフラグ変化の説明図 第３２８図は、サブルーチンコールの説明図第３２９図
は、スタッフクレームの説明図第３３０，３３１図は、
命令シーケンスの説明図 第３３２図は、プログラム例を示す説明図第３３３図は
、サブルーチンコールの説明図第３３４図は、制御空間
の説明図 第３３５図は、ＰＳＷのフォーマット図第３３６図は、
ＩＭＡｓにのフォーマット図第３３７図は、ＳＭＲＮＧ
のフォーマット図第３３８図は、ＣＴＸＢＢのフォーマ
ット図第３３９図は、Ｄｌのフォーマット図 第３４０図は、Ｃ５Ｗのフォーマット図第３４１図は、
［）ＣＥのフォーマット図第３４２図は、ＣＴＸＢＦＭ
のフォーマット図第３４３図は、ＥＩＴＶＢのフォーマ
ット図第３４４図は、ＪＲＮＧＶＢ（７）　フｔ　−マ
ツ）　口笛３４５図は、ｓｐｏ〜ＳＰ３のフォーマット
図第３４６図は、ＳＰ＋のフォーマット図第３４７図は
、ｌ０ＡＤＤＲ，ＩＯＭＡＳにのフォーマット図第３４
８図は、ＵＡＴＢのフォーマット図第３４９図は、５Ａ
ＴＢのフォーマット図第３５０図は、ＬＳＩ０のフォー
マット図第３５１図は、ＣＴＸＢのフォーマット図第３
５２図は、ＣＴＸＢＦＭのフォーマット図第３５３図は
、ＥＩＴＶＴＥのフォーマット図第３５４図は、スタッ
フクレームの説明図第３５５，３５６図は、ＥＩＴのス
タックフォーマット図 第３５７図は、ｌ０ＩＮＦのフォーマット図第３５８図
は、ＥＩＴのベクトルテーブル第３５９図は、ＪＲＮＧ
の説明図 第３６０，３６１図は、ＥＩＴの説明図第３６２図は、
ＩＭＡＳにの説明図 第３６３，３６４図は、システムコールの説明図 第３６５図は、ＤＣＥの説明図 第３６６図は、ＤＣＥ、ＤＩ、Ｅｌの比較口笛３６７図
は、ＤＣＥの使用例の説明図第３６８図は、ビット割当
図 第３６９図は、オペランドフィールド名索引図第３７０
図は、ｃｃｃｃの割当て口 笛３７１図は、ｅｅｅｅの割当て口 笛３７２図は、Ｍｆｌａｇの説明図 第３７３図は、ＢＶＭＡＰ命令の演算コード図第３７４
図は、アドレッシングモードの対応口笛３７６図は、命
令実行モデルのオペランドとの対応図 第３７６図は、Ｐｕ５）ＩＡ　＠　ＳＰ等の説明図第３
７７図は、ＰＯＰ命令の説明図 第３７８図は、ＭＯＶ命令の説明図 第３７９図は、ＰＡＣに命令等の説明図第３８０図は、
ＳＴＣ命令等の説明図 第３８１図は、ＢＦＩＮＳ命令等の説明図第３８２図は
、ＣＭＰ命令の説明図。 第３８３図は、ＩＮ［）ＥＸ命令の説明図第３８４図は
、Ａｃｅ命令等の説明図 第３８５図は、ＡＤＤ命令の説明図 第３８６図は、ＣＳ＋命令の説明図 第３８７図は、ＬＤＭ命令等の説明図 第３８８図は従来のデータ処理装置におけるＥＩＴ処理
起動方法のフローチャー１・、第３８９図は本発明のデ
ータ処理装置におけるＥＩＴ処理起動方法のフローチャ
ート、第３９０図は本発明におけるデータ処理装置にお
いてＥＩＴ処理発生時、外部記憶装置より取り込んでく
るＥＩＴ処理ハンドラの先頭アドレスとデータ処理装置
の内部状態変数の一部を含んだＥＩＴＶＴＥのフォーマ
ットを示した図、 第３９１図は本発明におけるデータ処理装置のＥＩＴ処
理起動時に形成されるスタックフォーマットを示した図
、 第３９２図は本発明におけるデータ処理装置のＥＩＴ処
理の種類に応じたスタックフォーマットを示す図、 第３９３図は本発明におけるデータ処理装置が多重ＥＩ
Ｔ処理を行うとき形成されるスタックフォーマットおよ
びＰＣ，ＰＳＷのデータを示した図である。 １００１−１００６・・・本発明装置におけるＥＩＴ処
理の各ステップの処理内容 １００７〜１０１１・・・従来のデータ処理装置におけ
るＥＩＴ処理の各ステップの処理内容 １０２０　　　　・・・ＥＩＴ処理後のスタックポイン
タ使用モードの指定を示す１ビツト のデータ １０２１　　　　・・・ＥＩＴ処理後のコンテキストの
データサイズが３２ビツトか６４ビ ットかを示ず１ビットのデータ １０２２　　　　・・・ＥＩＴ処理後のアドレス変換モ
ードの指定を示す２ビットのデータ １０２３　　　　・・・ＥＩＴ処理後のデバッグモード
の有無を示ず１ビットのデータ １０２４　　　　・・・ＥＩＴ処理後の割り込み受付優
先度のレベル指定を行う４ビツトの データ １０２７　　　　・・・ＥＩＴ処理の種類に応じたスタ
ックフォーマットの種類を示す１バ イトのデータ １０２Ｂ　　　　・・・ＥＩＴ処理の種類を示す１バイ
トのデータ １０２９　　　　・・・ＥＩＴベクトル番号を示すｌＯ
ビットのデータ １０３０　　　　・・・ＥＩＴ処理が発生した時点のデ
ータ処理装置のＰＣの値 １０３１　　　　・・・ＥＩＴ処理の種類に応じたいろ
いろな追加情報を格納する数バイト の領域 ！０３２〜！０３５・・・本発明の一実施例におけるデ
ータ処理装置の各種ＥＩＴ処理によフ て形成されるスタックフォーマ ット １０３６　　　　・・・多１重ＥＩＴ発生時の最終的な
ＰＣの値 １０３７　　　　・・・多重ＥＩＴ発生時の最終的なＰ
ＳＷの値 １０３８〜１０４４・・・多重ＥＩＴ処理発生時に形成
されるスタックフォーマット

Claims (1)

1. 【特許請求の範囲】 １、複数の命令からなるプログラムを処理するデータ処
   理装置において、各命令処理の境界で、その外部から割
   り込み要求信号を受けて割り込み処理を検出する手段と
   、 命令の例外事象を検出する手段と、 内部割り込み命令の実行であるトラップ処理を検出する
   手段とを備え、 上記３種類の処理のいずれか１つに分類される複数のＥ
   ＩＴ処理がそれぞれ固有の優先度及び処理方法を持ち、 上記優先度に応じて検出されたＥＩＴのうちいずれのＥ
   ＩＴ処理を起動するかを選択する手段と上記選択された
   ＥＩＴ処理が起動された時点の状態であり、ＥＩＴ処理
   起動時に書換え対象となる第１の情報群を含む内部状態
   を外部の記憶装置に格納する手段と、 上記選択されたＥＩＴ処理に対応する一連の処理を実行
   すべきＥＩＴ処理ハンドラの先頭番地が格納されている
   上記外部記憶装置の番地を上記選択されたＥＩＴ処理各
   々について１対１に生成する手段とを有し、 更に上記生成された外部記憶装置の番地に、上記ＥＩＴ
   処理ハンドラの先頭番地とともに、上部ＥＩＴ処理ハン
   ドラの実行開始時の新たな内部状態の一部又は全部とな
   るべき候補である第２の情報群を、上記選択されたＥＩ
   Ｔ処理の一部又は全部の各々について１対１に格納して
   あることを特徴とするデータ処理装置。 ２、選択されたＥＩＴ処理において第２の情報群を読み
   だす手段と、 第１の情報群と第２の情報群とを比較して、新たな内部
   状態の一部又は全部である第３の情報群の一部又は全部
   の値を決定する手段とを備える特許請求の範囲第１項記
   載のデータ処理装置。 ３、選択されたＥＩＴ処理において第２の情報群を読み
   だす手段と、 割り込み要求信号に示された第１の割り込 み優先度と第２の情報群の一部である第２の割り込み優
   先度とを比較して、新たな内部状態の一部又は全部であ
   る第３の情報群の一部である第３の割り込み優先度を決
   定する手段と を備える特許請求の範囲第１項記載のデータ処理装置。 ４、データ処理装置がある第１の内部状態にある場合に
   、少なくとも２つのＥＩＴ処理が同時に検出されたとき
   、固有の優先度に従い優先度が高い第１のＥＩＴ処理を
   起動し、第１のＥＩＴ処理に対する処理プログラムの最
   初の命令を実行する前の第２の内部状態で同時に検出さ
   れた優先度の低い第２のＥＩＴ処理を検出するかどうか
   を新たに判断すべくなしてある特許請求の範囲第１項記
   載のデータ処理装置。 ５、ＥＩＴ処理ハンドラからそのＥＩＴ処理ハンドラを
   起動したときに実行されていたプログラムにもどる専用
   復帰命令をもち、 上記専用復帰命令の実行直後とその他の命令の実行直後
   とでＥＩＴ処理検出条件を異にしていることを特徴とす
   る特許請求の範囲第１項記載のデータ処理装置。