JPH0193211A - Signal conversion device - Google Patents

Signal conversion device

Info

Publication number
JPH0193211A
JPH0193211A JP25031687A JP25031687A JPH0193211A JP H0193211 A JPH0193211 A JP H0193211A JP 25031687 A JP25031687 A JP 25031687A JP 25031687 A JP25031687 A JP 25031687A JP H0193211 A JPH0193211 A JP H0193211A
Authority
JP
Japan
Prior art keywords
filter
digital
group delay
characteristic
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25031687A
Other languages
Japanese (ja)
Inventor
Makoto Yamada
誠 山田
Kentaro Odaka
健太郎 小高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25031687A priority Critical patent/JPH0193211A/en
Publication of JPH0193211A publication Critical patent/JPH0193211A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To eliminate the wave distortion of an output signal by using a coefficient to correct the group delay characteristic of an analog filter almost linearly as the filter coefficient of a digital filter. CONSTITUTION:The titled device is constituted in such a way that the group delay characteristics of the digital filters 4 and 6 are set reversely to the group delay characteristics of analog low-pass filters 2 and 8. In other words, a targeted group delay characteristic (e) can be obtained by changing the filter coefficients C0-CN-1 of the digital filter to F0-FN-1 and deforming an impulse response characteristic. Thereby, it is possible to flatten the group delay characteristics of an A/D conversion device consisting of an input terminal 1, the analog low-pass filter 2, an A/D converter 3, and the digital filter 4, etc., and a D/A conversion device consisting of the digital filter 6, a D/A converter 7, the analog low-pass filter 8, and an output terminal 9, etc., to almost linear characteristics.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ−ディジタル変換又はディジタル−
アナログ変換を行う信号変換装置に関し、例えばディジ
タル記録再生装置等に用いて好適なものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to analog-to-digital conversion or digital-to-digital conversion.
The present invention relates to a signal conversion device that performs analog conversion, and is suitable for use in, for example, digital recording and reproducing devices.

〔発明の概要〕[Summary of the invention]

本発明はアナログフィルタと、A/D変換器又はD/A
変換器と、ディジタルフィルタとを具備する信号変換装
置において、上記ディジタルフィルタのフィルタ係数と
して、上記アナログフィルタの群遅延特性を略直線的に
補正する係数を用いたことにより、群遅延歪みのない高
忠実度変換を行うようにした信号変換装置を提供するも
のである。
The present invention includes an analog filter, an A/D converter or a D/A
In a signal conversion device that includes a converter and a digital filter, coefficients that approximately linearly correct the group delay characteristic of the analog filter are used as filter coefficients of the digital filter, so that high-speed signal conversion without group delay distortion can be achieved. The present invention provides a signal conversion device that performs fidelity conversion.

〔従来の技術〕[Conventional technology]

DAT方式によるディジタルオーディオテープレコーダ
等の記録再生装置においては、第5図に示すように、記
録時には、入力端子1に供給されるアナログオーディオ
信号SAを、アナログローパスフィルタ2を通じてA/
D変換器3により、ディジタルオーディオ信号に変換す
るようにしている。その場合、A/D変換器3において
は、正規のサンプリング周波数f、の2倍の周波数2f
。
In a recording and reproducing apparatus such as a digital audio tape recorder using the DAT method, as shown in FIG.
A D converter 3 converts it into a digital audio signal. In that case, the A/D converter 3 uses a frequency 2f which is twice the normal sampling frequency f.
.

でオーバーサンプリングを行うようにしている。I am trying to perform oversampling.

上記2f、のサンプリングレートを得るためにA/D変
換器3には周波数2r、のサンプリングクロックが供給
されている A/D変換器3から得られるディジタル信号は、次にデ
ィジタルフィルタ4に供給され、ここで正規の周波数f
、のサンプリングレートに変換された後、ディジタル記
録再生回路5に供給されて磁気テープに記録される。
A sampling clock with a frequency of 2r is supplied to the A/D converter 3 in order to obtain the sampling rate of 2f.The digital signal obtained from the A/D converter 3 is then supplied to the digital filter 4. , where the normal frequency f
After the signal is converted to a sampling rate of , it is supplied to the digital recording/reproducing circuit 5 and recorded on the magnetic tape.

再生時には、磁気テープから再生されたディジ“タル信
号は記録再生回路5からディジタルフィルタ6に供給さ
れて「5のサンプリングレートでサンプリングされた後
、D/A変換器7に供給される。ここで2f、のサンプ
リングレートでオーバーサンプリングされてアナログ信
号に変換される。
During reproduction, the digital signal reproduced from the magnetic tape is supplied from the recording/reproducing circuit 5 to the digital filter 6, sampled at a sampling rate of 5, and then supplied to the D/A converter 7. The signal is oversampled at a sampling rate of 2f and converted into an analog signal.

このアナログ信号はアナログローパスフィルタ8を通じ
て出力端子9より元の信号SAとして取り出される。
This analog signal passes through an analog low-pass filter 8 and is extracted from an output terminal 9 as an original signal SA.

尚、実際のディジタル記録再生装置においては、L、R
2チャンネルの信号が記録再生される。
In addition, in an actual digital recording/reproducing device, L, R
Two channel signals are recorded and reproduced.

上述したように記録時にA/D変換器3で、また再生時
にD/A変換器7でオーバーサンプリングを行うことに
より、アナログローパスフィルタ2.8の設計を容易に
行うことができる効果が得られる。例えば上記アナログ
オーディオ信号SAが略0−f、/2までの帯域を持っ
ている場合はディジクルフィルタ4.6として、第6図
フィルタ特性aで示すようにf、/2付近で入力を急峻
に減衰させるような特性を持つものが用いられる。
As described above, by performing oversampling in the A/D converter 3 during recording and in the D/A converter 7 during playback, it is possible to easily design the analog low-pass filter 2.8. . For example, if the analog audio signal SA has a band from approximately 0 to f, /2, the digital filter 4.6 is used, and the input is sharply input around f, /2 as shown in filter characteristic a in Figure 6. A material with characteristics that attenuates the noise is used.

従って、アナログローパスフィルタ2.8としては、上
記信号SAを通すものであればよく、例えば第7図のフ
ィルタ特性Cで示すような緩やかな減衰特性を有するも
のであればよい。このためアナログロー)イスフィルタ
2.8の設計が容易になり、信号の歪み、コスト等の点
で有利となる。
Therefore, the analog low-pass filter 2.8 may be any filter that passes the signal SA, and may have a gentle attenuation characteristic as shown by filter characteristic C in FIG. 7, for example. This facilitates the design of the analog low-chair filter 2.8, which is advantageous in terms of signal distortion, cost, etc.

第8図はディジタルフィルタ4.6として用いられるF
IR型ディジタルフィルタを概念的に示すもので、入力
端子10に供給されたディジタル信号S1はN段に直列
接続された遅延素子11を順次通過する。各遅延素子1
1の遅延時間は、2倍のオーバーサンプリングを行う場
合の1サンプリング期間1/2 f、に設定されている
。
Figure 8 shows F used as digital filter 4.6.
This conceptually shows an IR type digital filter, in which a digital signal S1 supplied to an input terminal 10 sequentially passes through delay elements 11 connected in series in N stages. Each delay element 1
The delay time of 1 is set to 1/2 f, which is one sampling period when double oversampling is performed.

各遅延素子11の出力は係数器12で夫々所定のフィル
タ係数00〜CM−+が乗算されて重み付けが成された
後、加算器13で加算され、出力信号S。とじて取り出
される。この出力信号S0は入力信号S+に対して例え
ば第6図のような所定のフィルタ特性aを持つものとな
る。
The outputs of each delay element 11 are multiplied by predetermined filter coefficients 00 to CM-+ in a coefficient multiplier 12 and weighted, and then added in an adder 13 to produce an output signal S. It is closed and taken out. This output signal S0 has a predetermined filter characteristic a as shown in FIG. 6, for example, with respect to the input signal S+.

第9図はディジタルフィルタのインパルス応答特性の一
例を示すものである。
FIG. 9 shows an example of the impulse response characteristic of a digital filter.

このインパルス応答特性は第8図において、入力端子1
0にインパルスを印加したときの出力信号S。の時間的
変化を示すものである。即ち、上記インパルスは各遅延
素子11で順次遅延された後、各遅延出力に対して夫々
係数器12で所定の重み付けが成されて加算器13を通
じて順次出力される。
This impulse response characteristic is shown in Figure 8 at input terminal 1.
Output signal S when an impulse is applied to 0. This shows the change over time. That is, after the impulse is sequentially delayed by each delay element 11, a predetermined weighting is applied to each delayed output by a coefficient unit 12, and the output is sequentially outputted by an adder 13.

このインパルス応答特性における各サンプリング点(各
遅延素子11の出力時点)の間隔はTS/4 (1/4
 f、 、Ts=1/f、 )の場合が示されており、
各サンプリング点のインパルスを示す矢印の長さは、上
記係数器12の各係数00〜CM−1に対応した大きさ
を持っている。
The interval between each sampling point (output time of each delay element 11) in this impulse response characteristic is TS/4 (1/4
f, , Ts=1/f, ) is shown,
The length of the arrow indicating the impulse at each sampling point has a size corresponding to each coefficient 00 to CM-1 of the coefficient multiplier 12.

次あフィルタの群遅延特性について説明する。The group delay characteristics of the filter will be explained below.

一般にアナログフィルタは、入力信号の周波数によりそ
の遅延量が変化する群遅延特性を有している。前述した
第7図のフィルタ特性Cを有するローパスフィルタの場
合は、同図dに示すような群遅延特性を有している。
Generally, an analog filter has a group delay characteristic in which the amount of delay changes depending on the frequency of an input signal. In the case of the low-pass filter having the filter characteristic C shown in FIG. 7 described above, it has a group delay characteristic as shown in FIG. 7 d.

これに対してディジタルフィルタの群遅延特性は第6図
の群遅延特性すに示すように入力周波数に拘らず遅延量
は一定となっている。
On the other hand, the group delay characteristic of a digital filter is such that the amount of delay is constant regardless of the input frequency, as shown in the group delay characteristic of FIG.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前述した第5図のディジタル記録再往装置においては、
A/D変換及びD/A変換の際に用いられるアナログロ
ーパスフィルタ2.8が例えば第7図のような群遅延特
性dを有しているため、記録波形及び再生波形に所謂群
遅延歪みによる波形歪みが発生し、高忠実度記録再生を
損ねていた。
In the digital recording and rewriting device shown in FIG. 5 described above,
Since the analog low-pass filter 2.8 used during A/D conversion and D/A conversion has a group delay characteristic d as shown in FIG. Waveform distortion occurred, impairing high-fidelity recording and playback.

〔問題点を解決するための手段〕[Means for solving problems]

本発明においては、アナログフィルタと、A/D変換器
又はD/A変換器と、ディジタルフィルタとを具備する
信号変換装置において、上記ディジタルフィルタのフィ
ルタ係数として、上記アナログフィルタの群遅延特性を
略直線的に補正する係数F0〜FN−1を用いている。
In the present invention, in a signal conversion device comprising an analog filter, an A/D converter or a D/A converter, and a digital filter, the group delay characteristic of the analog filter is approximately expressed as the filter coefficient of the digital filter. Coefficients F0 to FN-1 are used for linear correction.

〔作 用〕[For production]

信号変換装置全体の群遅延特性が平坦になり、入力信号
をA/D変換又はD/A変換する際にアナログ出力信号
又はディジタル出力信号の波形歪みを除去することがで
きる。
The group delay characteristic of the entire signal conversion device becomes flat, and waveform distortion of the analog output signal or digital output signal can be removed when the input signal is A/D converted or D/A converted.

〔実施例〕〔Example〕

以下本発明を第5図のディジクル記録再生装置に適用す
る場合の実施例について説明する。
An embodiment in which the present invention is applied to the digital recording/reproducing apparatus shown in FIG. 5 will be described below.

本実施例は、第5図のディジタルフィルタ4.60群遅
延特性を、前述した第7図のアナログローパスフィルタ
2.8の群遅延特性dの逆特性としたものである。即ち
、第2図において、上記群遅延特性dの逆特性となるよ
うな点線で示す群遅延特性eをディジタルフィルタ4.
6に持たせるようにしたものである。
In this embodiment, the group delay characteristic of the digital filter 4.60 shown in FIG. 5 is made to be the inverse of the group delay characteristic d of the analog low-pass filter 2.8 shown in FIG. 7 described above. That is, in FIG. 2, the digital filter 4.
6.

これによって、第5図における入力端子l、アナログロ
ーパスフィルタ2、A/D変換器3及びディジタルフィ
ルタ4等で構成されるA/D変換装置と、ディジタルフ
ィルタ6、D/A変換器7、アナログローパスフィルタ
8及び出力端子9等で構成されるD/A変換装置の各群
遅延特性を第2図の特性fで示すように略直線的な平坦
なものとすることができる。
As a result, an A/D converter including an input terminal l, an analog low-pass filter 2, an A/D converter 3, a digital filter 4, etc. in FIG. 5, a digital filter 6, a D/A converter 7, an analog Each group delay characteristic of the D/A converter including the low-pass filter 8, the output terminal 9, etc. can be made substantially linear and flat as shown by the characteristic f in FIG.

尚、実際には、ディジタルフィルタ4.6の群遅延特性
eは、第2図の太い点線で示す特性e。
Incidentally, in reality, the group delay characteristic e of the digital filter 4.6 is the characteristic e shown by the thick dotted line in FIG.

のように、周波数f、/2付近の必要帯域まで得られれ
ばよい。
As shown in FIG.

次に上記群遅延特性91をディジタルフィルタ4.6に
持たせるための方法の実施例について第3図と共に説明
する。
Next, an embodiment of a method for providing the digital filter 4.6 with the group delay characteristic 91 described above will be described with reference to FIG.

前述したように従来のディジタルフィルタは第8図のフ
ィルタ係数を00〜CN−1に定めて第9図のようなイ
ンパルス応答特性とすることにより、第6図の直線的な
群遅延特性すを得ている。
As mentioned above, conventional digital filters can achieve the linear group delay characteristic shown in Fig. 6 by setting the filter coefficients shown in Fig. 8 to 00 to CN-1 and creating the impulse response characteristic shown in Fig. 9. It has gained.

本実施例においては、上記フィルタ係数00〜CM−1
をF0〜FN−1に変更してインパルス応答特性を変形
することによって、目的とする群遅延特性e1を得るよ
うにしている。
In this embodiment, the above filter coefficients 00 to CM-1
The target group delay characteristic e1 is obtained by changing the impulse response characteristic from F0 to FN-1 to modify the impulse response characteristic.

このために第3図において、先ずアナログローパスフィ
ルタの群遅延特性dを補正するためのインパルス応答の
係数K。−に2.、−0を、上記特性dに基いて所定の
演算を行うことにより求める。
To this end, in FIG. 3, first, the impulse response coefficient K for correcting the group delay characteristic d of the analog low-pass filter is determined. - to 2. , -0 are determined by performing a predetermined calculation based on the characteristic d.

次に上記係数に0〜に2(N−+1と上記係数00〜C
ト1とのインパルス合成演算を行うことにより、上記係
数F。−FN−1を得る。このインパルス合成演算は、
C0〜C)I−1とに0〜に2(N−1)との畳み込み
和を求めるもので、 の演算が行われる。
Next, add 0 to 2 (N-+1 and the above coefficients 00 to C) to the above coefficients.
The above coefficient F is obtained by performing an impulse synthesis calculation with G1. -FN-1 is obtained. This impulse synthesis calculation is
C0 to C) This is to calculate the convolution sum of I-1 and 0 to 2 (N-1), and the following calculation is performed.

第4図は実際のディジタルフィルタについて実験を行っ
た結果得られたインパルス応答特性を示すものである。
FIG. 4 shows impulse response characteristics obtained as a result of experiments on an actual digital filter.

同図Bは係数C8−CM−1を用いた場合を示し、第9
図のものと実質的に等しい。
Figure B shows the case where the coefficient C8-CM-1 is used, and the 9th
Substantially identical to that shown.

このインパルス応答特性は左右対称的な特性となってい
る。同図Aは上記フィルタ係数F0〜PH−1を用いた
場合を示し、左右非対称な特性となっている。
This impulse response characteristic is bilaterally symmetrical. Figure A shows the case where the above-mentioned filter coefficients F0 to PH-1 are used, and the characteristics are asymmetrical.

第1図はディジタルフィルタ4.6の具体的な実施例を
示すものである。
FIG. 1 shows a concrete embodiment of the digital filter 4.6.

第1図において、10はディジタル信号が供給される第
8図と対応する入力端子、14は入力端子10からのデ
ィジタル信号S1を順次取込むシフトレジスタ、15は
シフトレジスタ14の内容を書き込み、そして読み出す
RAM、16はRAM15の出力がデータとしてその一
方の入力端に供給される乗算器、17は上記フィルタ係
数F0〜F□Iが予め記憶されているROM、18は乗
算器16の乗算出力を加算する加算器、19は加算器1
8の結果をラッチするアキュムレータであって、このア
キュムレータ19の出力の一部は加算器16に帰還され
て乗算器16からの乗算出力と逐次加算される。20は
アキュムレータ19の出力が供給されるシフトレジスタ
、21はシフトレジスタ20より取り出された出力端子
である。
In FIG. 1, 10 is an input terminal corresponding to FIG. 8 to which a digital signal is supplied, 14 is a shift register that sequentially takes in the digital signal S1 from the input terminal 10, 15 is used to write the contents of the shift register 14, and RAM for reading, 16 a multiplier to which the output of the RAM 15 is supplied as data to one of its input terminals, 17 a ROM in which the above-mentioned filter coefficients F0 to F□I are stored in advance, 18 a multiplier output of the multiplier 16; Adder to add, 19 is adder 1
A part of the output of this accumulator 19 is fed back to the adder 16 and successively added to the multiplication output from the multiplier 16. 20 is a shift register to which the output of the accumulator 19 is supplied, and 21 is an output terminal taken out from the shift register 20.

次に、上記構成による回路動作を説明する。Next, the operation of the circuit with the above configuration will be explained.

入力端子10より供給されたディジタル信号S1がシフ
トレジスタ14及びRAM15で順次所定量遅延されて
乗算器16に供給され、ここでROM17からの対応す
るフィルタ係数F0〜FN−1と順次乗算される。そし
て、乗算器16の乗算出力は順次加算器18に供給され
て、先の乗算出力、すなわちアキュムレータ19からの
帰還入力と加算され、この加算出力の繰返しが行われる
と、アキュムレータ19の出力がシフトレジスタ20に
供給され、このシフトレジスタ20の内容が□所望ディ
ジタル信号S0として出力端子21に取り出される。
Digital signal S1 supplied from input terminal 10 is sequentially delayed by a predetermined amount in shift register 14 and RAM 15 and supplied to multiplier 16, where it is sequentially multiplied by corresponding filter coefficients F0 to FN-1 from ROM 17. The multiplication output of the multiplier 16 is then sequentially supplied to the adder 18 and added to the previous multiplication output, that is, the feedback input from the accumulator 19. When this addition output is repeated, the output of the accumulator 19 is shifted. The signal is supplied to a register 20, and the contents of this shift register 20 are taken out to an output terminal 21 as a desired digital signal S0.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、アナログフィルタ、ディジクルフィル
タ、A/D変換器又はD/A変換器を組み合わせてA/
D変換装置又はD/A・変換装置を構成する場合に、ア
ナログフィルタの群遅延特性に基く群遅延特性歪みを除
去することができ、忠実度の高い出力波形を得ることが
できる。
According to the present invention, an analog filter, a digital filter, an A/D converter, or a D/A converter can be combined to
When configuring a D converter or a D/A converter, group delay characteristic distortion based on the group delay characteristic of an analog filter can be removed, and an output waveform with high fidelity can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すプロ・ツタ図、第2図は
群遅延特性の補正を説明するための特性図、第3図は群
遅延特性を補正する方法の実施例を示すブロック図、第
4図はディジタルフィルタのイバルス応答特性を示す図
、第5図は本発明を適用し得るディジタル記録再生装置
のブロック図、第6図はディジタルフィルタの群遅延特
性と周波数特性を示す図、第7図はアナログフィルタの
群遅延特性と周波数特性を示す図、第8図はディジタル
フィルタを概念的に示すブロック図、第9図はディジタ
ルフィルタのインパルス応答特性図である。 なお図面に用いた符号において、 2.8−−〜−−−−−−−−−・−ローパスフィルタ
3−・・・・・・・・−・−・・−A/D変換器7・−
・・・−・−・−−−−−−D / A変換器4.6−
・−−−一−−・−・ディジタルフィルタ12−・−・
−一−−−・−・・−・係数器17−・−・−・−・−
−−−−−ROMである。
Fig. 1 is a professional diagram showing an embodiment of the present invention, Fig. 2 is a characteristic diagram for explaining correction of group delay characteristics, and Fig. 3 is a block diagram showing an embodiment of a method for correcting group delay characteristics. 4 is a diagram showing the vals response characteristic of the digital filter, FIG. 5 is a block diagram of a digital recording/reproducing apparatus to which the present invention can be applied, and FIG. 6 is a diagram showing the group delay characteristic and frequency characteristic of the digital filter. , FIG. 7 is a diagram showing the group delay characteristic and frequency characteristic of the analog filter, FIG. 8 is a block diagram conceptually showing the digital filter, and FIG. 9 is a diagram showing the impulse response characteristic of the digital filter. In addition, in the symbols used in the drawings, 2.8-------------Low pass filter 3----A/D converter 7-- −
・・・−・−・−−−−−−D/A converter 4.6−
・−−−1−−・−・Digital filter 12−・−・
−1−−−・−・・−・Coefficient unit 17−・−・−・−・−
------ROM.

Claims (1)

【特許請求の範囲】 アナログフィルタと、A/D変換器又はD/A変換器と
、ディジタルフィルタとを具備する信号変換装置におい
て、 上記ディジタルフィルタのフィルタ係数として、上記ア
ナログフィルタの群遅延特性を略直線的に補正する係数
を用いたことを特徴とする信号変換装置。
[Claims] A signal conversion device comprising an analog filter, an A/D converter or a D/A converter, and a digital filter, wherein the group delay characteristic of the analog filter is used as a filter coefficient of the digital filter. A signal conversion device characterized in that it uses a substantially linear correction coefficient.
JP25031687A 1987-10-03 1987-10-03 Signal conversion device Pending JPH0193211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25031687A JPH0193211A (en) 1987-10-03 1987-10-03 Signal conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25031687A JPH0193211A (en) 1987-10-03 1987-10-03 Signal conversion device

Publications (1)

Publication Number Publication Date
JPH0193211A true JPH0193211A (en) 1989-04-12

Family

ID=17206097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25031687A Pending JPH0193211A (en) 1987-10-03 1987-10-03 Signal conversion device

Country Status (1)

Country Link
JP (1) JPH0193211A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341825A (en) * 1989-07-07 1991-02-22 Mitsubishi Electric Corp A/d converter and d/a converter
JPH0361712U (en) * 1989-10-19 1991-06-17
JPH07283970A (en) * 1992-04-10 1995-10-27 Rca Thomson Licensing Corp Signal processor
JP2001136214A (en) * 1999-08-24 2001-05-18 Thomson Licensing Sa SIN (X) / X compensation circuit
JP2013079627A (en) * 2011-10-05 2013-05-02 Denso Corp Processing device for sensor signal
JP2018009971A (en) * 2016-05-12 2018-01-18 テクトロニクス・インコーポレイテッドTektronix,Inc. Noise reduction device and method of digitizing input electric signals

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341825A (en) * 1989-07-07 1991-02-22 Mitsubishi Electric Corp A/d converter and d/a converter
JPH0361712U (en) * 1989-10-19 1991-06-17
JPH07283970A (en) * 1992-04-10 1995-10-27 Rca Thomson Licensing Corp Signal processor
JP2001136214A (en) * 1999-08-24 2001-05-18 Thomson Licensing Sa SIN (X) / X compensation circuit
US6317167B1 (en) 1999-08-24 2001-11-13 Thomson Licensing S.A. Sine x/x compensation circuitry merged with a digital modulator
JP2013079627A (en) * 2011-10-05 2013-05-02 Denso Corp Processing device for sensor signal
JP2018009971A (en) * 2016-05-12 2018-01-18 テクトロニクス・インコーポレイテッドTektronix,Inc. Noise reduction device and method of digitizing input electric signals

Similar Documents

Publication Publication Date Title
CA1309665C (en) Amplitude compressing/expanding circuit
JP3194752B2 (en) PCM digital audio signal playback device
US4099030A (en) Speech signal processor using comb filter
US4853797A (en) Fir type digital filter for recording and reproducing apparatus
JPS61100015A (en) Digital filter for sampling frequency conversion
JPH0732343B2 (en) Asynchronous sampling frequency conversion method
JP2002300007A (en) Sampling frequency converter
US5124939A (en) Signal modification circuit
JP2752284B2 (en) Bit compression circuit
JPH08172359A (en) Sigma Delta Signal Processor
JPS6229219A (en) Sampling circuit for analog signal
JPS6316472A (en) Reproducing device
JPS60223076A (en) Pcm reproducer
EP0753849A2 (en) Signal processing device
JPS59207720A (en) Digital filter
JPH0773357B2 (en) Video signal processor
JPS63209317A (en) Fir type digital filter in recording and reproducing device
JPH01296706A (en) Digital filter
JPS62122423A (en) Digital-analog conversion circuit
JPS63266926A (en) Digital signal processing unit
JPS63287218A (en) D/a converter
JPS60205669A (en) Convolutional arithmetic circuit
JPS60205671A (en) Convolutional arithmetic circuit
JPH0294179A (en) Digital audio device
JPS63256009A (en) Tone control circuit