JPH0193211A - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JPH0193211A JPH0193211A JP25031687A JP25031687A JPH0193211A JP H0193211 A JPH0193211 A JP H0193211A JP 25031687 A JP25031687 A JP 25031687A JP 25031687 A JP25031687 A JP 25031687A JP H0193211 A JPH0193211 A JP H0193211A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- digital
- group delay
- characteristic
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アナログ−ディジタル変換又はディジタル−
アナログ変換を行う信号変換装置に関し、例えばディジ
タル記録再生装置等に用いて好適なものである。
アナログ変換を行う信号変換装置に関し、例えばディジ
タル記録再生装置等に用いて好適なものである。
本発明はアナログフィルタと、Ａ／Ｄ変換器又はＤ／Ａ
変換器と、ディジタルフィルタとを具備する信号変換装
置において、上記ディジタルフィルタのフィルタ係数と
して、上記アナログフィルタの群遅延特性を略直線的に
補正する係数を用いたことにより、群遅延歪みのない高
忠実度変換を行うようにした信号変換装置を提供するも
のである。
変換器と、ディジタルフィルタとを具備する信号変換装
置において、上記ディジタルフィルタのフィルタ係数と
して、上記アナログフィルタの群遅延特性を略直線的に
補正する係数を用いたことにより、群遅延歪みのない高
忠実度変換を行うようにした信号変換装置を提供するも
のである。
ＤＡＴ方式によるディジタルオーディオテープレコーダ
等の記録再生装置においては、第５図に示すように、記
録時には、入力端子１に供給されるアナログオーディオ
信号ＳＡを、アナログローパスフィルタ２を通じてＡ／
Ｄ変換器３により、ディジタルオーディオ信号に変換す
るようにしている。その場合、Ａ／Ｄ変換器３において
は、正規のサンプリング周波数ｆ、の２倍の周波数２ｆ
。
等の記録再生装置においては、第５図に示すように、記
録時には、入力端子１に供給されるアナログオーディオ
信号ＳＡを、アナログローパスフィルタ２を通じてＡ／
Ｄ変換器３により、ディジタルオーディオ信号に変換す
るようにしている。その場合、Ａ／Ｄ変換器３において
は、正規のサンプリング周波数ｆ、の２倍の周波数２ｆ
。
でオーバーサンプリングを行うようにしている。
上記２ｆ、のサンプリングレートを得るためにＡ／Ｄ変
換器３には周波数２ｒ、のサンプリングクロックが供給
されている Ａ／Ｄ変換器３から得られるディジタル信号は、次にデ
ィジタルフィルタ４に供給され、ここで正規の周波数ｆ
、のサンプリングレートに変換された後、ディジタル記
録再生回路５に供給されて磁気テープに記録される。
換器３には周波数２ｒ、のサンプリングクロックが供給
されている Ａ／Ｄ変換器３から得られるディジタル信号は、次にデ
ィジタルフィルタ４に供給され、ここで正規の周波数ｆ
、のサンプリングレートに変換された後、ディジタル記
録再生回路５に供給されて磁気テープに記録される。
再生時には、磁気テープから再生されたディジ“タル信
号は記録再生回路５からディジタルフィルタ６に供給さ
れて「５のサンプリングレートでサンプリングされた後
、Ｄ／Ａ変換器７に供給される。ここで２ｆ、のサンプ
リングレートでオーバーサンプリングされてアナログ信
号に変換される。
号は記録再生回路５からディジタルフィルタ６に供給さ
れて「５のサンプリングレートでサンプリングされた後
、Ｄ／Ａ変換器７に供給される。ここで２ｆ、のサンプ
リングレートでオーバーサンプリングされてアナログ信
号に変換される。
このアナログ信号はアナログローパスフィルタ８を通じ
て出力端子９より元の信号ＳＡとして取り出される。
て出力端子９より元の信号ＳＡとして取り出される。
尚、実際のディジタル記録再生装置においては、Ｌ、Ｒ
２チャンネルの信号が記録再生される。
２チャンネルの信号が記録再生される。
上述したように記録時にＡ／Ｄ変換器３で、また再生時
にＤ／Ａ変換器７でオーバーサンプリングを行うことに
より、アナログローパスフィルタ２．８の設計を容易に
行うことができる効果が得られる。例えば上記アナログ
オーディオ信号ＳＡが略０−ｆ、／２までの帯域を持っ
ている場合はディジクルフィルタ４．６として、第６図
フィルタ特性ａで示すようにｆ、／２付近で入力を急峻
に減衰させるような特性を持つものが用いられる。
にＤ／Ａ変換器７でオーバーサンプリングを行うことに
より、アナログローパスフィルタ２．８の設計を容易に
行うことができる効果が得られる。例えば上記アナログ
オーディオ信号ＳＡが略０−ｆ、／２までの帯域を持っ
ている場合はディジクルフィルタ４．６として、第６図
フィルタ特性ａで示すようにｆ、／２付近で入力を急峻
に減衰させるような特性を持つものが用いられる。
従って、アナログローパスフィルタ２．８としては、上
記信号ＳＡを通すものであればよく、例えば第７図のフ
ィルタ特性Ｃで示すような緩やかな減衰特性を有するも
のであればよい。このためアナログロー）イスフィルタ
２．８の設計が容易になり、信号の歪み、コスト等の点
で有利となる。
記信号ＳＡを通すものであればよく、例えば第７図のフ
ィルタ特性Ｃで示すような緩やかな減衰特性を有するも
のであればよい。このためアナログロー）イスフィルタ
２．８の設計が容易になり、信号の歪み、コスト等の点
で有利となる。
第８図はディジタルフィルタ４．６として用いられるＦ
ＩＲ型ディジタルフィルタを概念的に示すもので、入力
端子１０に供給されたディジタル信号Ｓ１はＮ段に直列
接続された遅延素子１１を順次通過する。各遅延素子１
１の遅延時間は、２倍のオーバーサンプリングを行う場
合の１サンプリング期間１／２ ｆ、に設定されている
。
ＩＲ型ディジタルフィルタを概念的に示すもので、入力
端子１０に供給されたディジタル信号Ｓ１はＮ段に直列
接続された遅延素子１１を順次通過する。各遅延素子１
１の遅延時間は、２倍のオーバーサンプリングを行う場
合の１サンプリング期間１／２ ｆ、に設定されている
。
各遅延素子１１の出力は係数器１２で夫々所定のフィル
タ係数００〜ＣＭ−＋が乗算されて重み付けが成された
後、加算器１３で加算され、出力信号Ｓ。とじて取り出
される。この出力信号Ｓ０は入力信号Ｓ＋に対して例え
ば第６図のような所定のフィルタ特性ａを持つものとな
る。
タ係数００〜ＣＭ−＋が乗算されて重み付けが成された
後、加算器１３で加算され、出力信号Ｓ。とじて取り出
される。この出力信号Ｓ０は入力信号Ｓ＋に対して例え
ば第６図のような所定のフィルタ特性ａを持つものとな
る。
第９図はディジタルフィルタのインパルス応答特性の一
例を示すものである。
例を示すものである。
このインパルス応答特性は第８図において、入力端子１
０にインパルスを印加したときの出力信号Ｓ。の時間的
変化を示すものである。即ち、上記インパルスは各遅延
素子１１で順次遅延された後、各遅延出力に対して夫々
係数器１２で所定の重み付けが成されて加算器１３を通
じて順次出力される。
０にインパルスを印加したときの出力信号Ｓ。の時間的
変化を示すものである。即ち、上記インパルスは各遅延
素子１１で順次遅延された後、各遅延出力に対して夫々
係数器１２で所定の重み付けが成されて加算器１３を通
じて順次出力される。
このインパルス応答特性における各サンプリング点（各
遅延素子１１の出力時点）の間隔はＴＳ／４ （１／４
ｆ、 、Ｔｓ＝１／ｆ、 ）の場合が示されており、
各サンプリング点のインパルスを示す矢印の長さは、上
記係数器１２の各係数００〜ＣＭ−１に対応した大きさ
を持っている。
遅延素子１１の出力時点）の間隔はＴＳ／４ （１／４
ｆ、 、Ｔｓ＝１／ｆ、 ）の場合が示されており、
各サンプリング点のインパルスを示す矢印の長さは、上
記係数器１２の各係数００〜ＣＭ−１に対応した大きさ
を持っている。
次あフィルタの群遅延特性について説明する。
一般にアナログフィルタは、入力信号の周波数によりそ
の遅延量が変化する群遅延特性を有している。前述した
第７図のフィルタ特性Ｃを有するローパスフィルタの場
合は、同図ｄに示すような群遅延特性を有している。
の遅延量が変化する群遅延特性を有している。前述した
第７図のフィルタ特性Ｃを有するローパスフィルタの場
合は、同図ｄに示すような群遅延特性を有している。
これに対してディジタルフィルタの群遅延特性は第６図
の群遅延特性すに示すように入力周波数に拘らず遅延量
は一定となっている。
の群遅延特性すに示すように入力周波数に拘らず遅延量
は一定となっている。
前述した第５図のディジタル記録再往装置においては、
Ａ／Ｄ変換及びＤ／Ａ変換の際に用いられるアナログロ
ーパスフィルタ２．８が例えば第７図のような群遅延特
性ｄを有しているため、記録波形及び再生波形に所謂群
遅延歪みによる波形歪みが発生し、高忠実度記録再生を
損ねていた。
Ａ／Ｄ変換及びＤ／Ａ変換の際に用いられるアナログロ
ーパスフィルタ２．８が例えば第７図のような群遅延特
性ｄを有しているため、記録波形及び再生波形に所謂群
遅延歪みによる波形歪みが発生し、高忠実度記録再生を
損ねていた。
本発明においては、アナログフィルタと、Ａ／Ｄ変換器
又はＤ／Ａ変換器と、ディジタルフィルタとを具備する
信号変換装置において、上記ディジタルフィルタのフィ
ルタ係数として、上記アナログフィルタの群遅延特性を
略直線的に補正する係数Ｆ０〜ＦＮ−１を用いている。
又はＤ／Ａ変換器と、ディジタルフィルタとを具備する
信号変換装置において、上記ディジタルフィルタのフィ
ルタ係数として、上記アナログフィルタの群遅延特性を
略直線的に補正する係数Ｆ０〜ＦＮ−１を用いている。
信号変換装置全体の群遅延特性が平坦になり、入力信号
をＡ／Ｄ変換又はＤ／Ａ変換する際にアナログ出力信号
又はディジタル出力信号の波形歪みを除去することがで
きる。
をＡ／Ｄ変換又はＤ／Ａ変換する際にアナログ出力信号
又はディジタル出力信号の波形歪みを除去することがで
きる。
以下本発明を第５図のディジクル記録再生装置に適用す
る場合の実施例について説明する。
る場合の実施例について説明する。
本実施例は、第５図のディジタルフィルタ４．６０群遅
延特性を、前述した第７図のアナログローパスフィルタ
２．８の群遅延特性ｄの逆特性としたものである。即ち
、第２図において、上記群遅延特性ｄの逆特性となるよ
うな点線で示す群遅延特性ｅをディジタルフィルタ４．
６に持たせるようにしたものである。
延特性を、前述した第７図のアナログローパスフィルタ
２．８の群遅延特性ｄの逆特性としたものである。即ち
、第２図において、上記群遅延特性ｄの逆特性となるよ
うな点線で示す群遅延特性ｅをディジタルフィルタ４．
６に持たせるようにしたものである。
これによって、第５図における入力端子ｌ、アナログロ
ーパスフィルタ２、Ａ／Ｄ変換器３及びディジタルフィ
ルタ４等で構成されるＡ／Ｄ変換装置と、ディジタルフ
ィルタ６、Ｄ／Ａ変換器７、アナログローパスフィルタ
８及び出力端子９等で構成されるＤ／Ａ変換装置の各群
遅延特性を第２図の特性ｆで示すように略直線的な平坦
なものとすることができる。
ーパスフィルタ２、Ａ／Ｄ変換器３及びディジタルフィ
ルタ４等で構成されるＡ／Ｄ変換装置と、ディジタルフ
ィルタ６、Ｄ／Ａ変換器７、アナログローパスフィルタ
８及び出力端子９等で構成されるＤ／Ａ変換装置の各群
遅延特性を第２図の特性ｆで示すように略直線的な平坦
なものとすることができる。
尚、実際には、ディジタルフィルタ４．６の群遅延特性
ｅは、第２図の太い点線で示す特性ｅ。
ｅは、第２図の太い点線で示す特性ｅ。
のように、周波数ｆ、／２付近の必要帯域まで得られれ
ばよい。
ばよい。
次に上記群遅延特性９１をディジタルフィルタ４．６に
持たせるための方法の実施例について第３図と共に説明
する。
持たせるための方法の実施例について第３図と共に説明
する。
前述したように従来のディジタルフィルタは第８図のフ
ィルタ係数を００〜ＣＮ−１に定めて第９図のようなイ
ンパルス応答特性とすることにより、第６図の直線的な
群遅延特性すを得ている。
ィルタ係数を００〜ＣＮ−１に定めて第９図のようなイ
ンパルス応答特性とすることにより、第６図の直線的な
群遅延特性すを得ている。
本実施例においては、上記フィルタ係数００〜ＣＭ−１
をＦ０〜ＦＮ−１に変更してインパルス応答特性を変形
することによって、目的とする群遅延特性ｅ１を得るよ
うにしている。
をＦ０〜ＦＮ−１に変更してインパルス応答特性を変形
することによって、目的とする群遅延特性ｅ１を得るよ
うにしている。
このために第３図において、先ずアナログローパスフィ
ルタの群遅延特性ｄを補正するためのインパルス応答の
係数Ｋ。−に２．、−０を、上記特性ｄに基いて所定の
演算を行うことにより求める。
ルタの群遅延特性ｄを補正するためのインパルス応答の
係数Ｋ。−に２．、−０を、上記特性ｄに基いて所定の
演算を行うことにより求める。
次に上記係数に０〜に２（Ｎ−＋１と上記係数００〜Ｃ
ト１とのインパルス合成演算を行うことにより、上記係
数Ｆ。−ＦＮ−１を得る。このインパルス合成演算は、
Ｃ０〜Ｃ）Ｉ−１とに０〜に２（Ｎ−１）との畳み込み
和を求めるもので、 の演算が行われる。
ト１とのインパルス合成演算を行うことにより、上記係
数Ｆ。−ＦＮ−１を得る。このインパルス合成演算は、
Ｃ０〜Ｃ）Ｉ−１とに０〜に２（Ｎ−１）との畳み込み
和を求めるもので、 の演算が行われる。
第４図は実際のディジタルフィルタについて実験を行っ
た結果得られたインパルス応答特性を示すものである。
た結果得られたインパルス応答特性を示すものである。
同図Ｂは係数Ｃ８−ＣＭ−１を用いた場合を示し、第９
図のものと実質的に等しい。
図のものと実質的に等しい。
このインパルス応答特性は左右対称的な特性となってい
る。同図Ａは上記フィルタ係数Ｆ０〜ＰＨ−１を用いた
場合を示し、左右非対称な特性となっている。
る。同図Ａは上記フィルタ係数Ｆ０〜ＰＨ−１を用いた
場合を示し、左右非対称な特性となっている。
第１図はディジタルフィルタ４．６の具体的な実施例を
示すものである。
示すものである。
第１図において、１０はディジタル信号が供給される第
８図と対応する入力端子、１４は入力端子１０からのデ
ィジタル信号Ｓ１を順次取込むシフトレジスタ、１５は
シフトレジスタ１４の内容を書き込み、そして読み出す
ＲＡＭ、１６はＲＡＭ１５の出力がデータとしてその一
方の入力端に供給される乗算器、１７は上記フィルタ係
数Ｆ０〜Ｆ□Ｉが予め記憶されているＲＯＭ、１８は乗
算器１６の乗算出力を加算する加算器、１９は加算器１
８の結果をラッチするアキュムレータであって、このア
キュムレータ１９の出力の一部は加算器１６に帰還され
て乗算器１６からの乗算出力と逐次加算される。２０は
アキュムレータ１９の出力が供給されるシフトレジスタ
、２１はシフトレジスタ２０より取り出された出力端子
である。
８図と対応する入力端子、１４は入力端子１０からのデ
ィジタル信号Ｓ１を順次取込むシフトレジスタ、１５は
シフトレジスタ１４の内容を書き込み、そして読み出す
ＲＡＭ、１６はＲＡＭ１５の出力がデータとしてその一
方の入力端に供給される乗算器、１７は上記フィルタ係
数Ｆ０〜Ｆ□Ｉが予め記憶されているＲＯＭ、１８は乗
算器１６の乗算出力を加算する加算器、１９は加算器１
８の結果をラッチするアキュムレータであって、このア
キュムレータ１９の出力の一部は加算器１６に帰還され
て乗算器１６からの乗算出力と逐次加算される。２０は
アキュムレータ１９の出力が供給されるシフトレジスタ
、２１はシフトレジスタ２０より取り出された出力端子
である。
次に、上記構成による回路動作を説明する。
入力端子１０より供給されたディジタル信号Ｓ１がシフ
トレジスタ１４及びＲＡＭ１５で順次所定量遅延されて
乗算器１６に供給され、ここでＲＯＭ１７からの対応す
るフィルタ係数Ｆ０〜ＦＮ−１と順次乗算される。そし
て、乗算器１６の乗算出力は順次加算器１８に供給され
て、先の乗算出力、すなわちアキュムレータ１９からの
帰還入力と加算され、この加算出力の繰返しが行われる
と、アキュムレータ１９の出力がシフトレジスタ２０に
供給され、このシフトレジスタ２０の内容が□所望ディ
ジタル信号Ｓ０として出力端子２１に取り出される。
トレジスタ１４及びＲＡＭ１５で順次所定量遅延されて
乗算器１６に供給され、ここでＲＯＭ１７からの対応す
るフィルタ係数Ｆ０〜ＦＮ−１と順次乗算される。そし
て、乗算器１６の乗算出力は順次加算器１８に供給され
て、先の乗算出力、すなわちアキュムレータ１９からの
帰還入力と加算され、この加算出力の繰返しが行われる
と、アキュムレータ１９の出力がシフトレジスタ２０に
供給され、このシフトレジスタ２０の内容が□所望ディ
ジタル信号Ｓ０として出力端子２１に取り出される。
本発明によれば、アナログフィルタ、ディジクルフィル
タ、Ａ／Ｄ変換器又はＤ／Ａ変換器を組み合わせてＡ／
Ｄ変換装置又はＤ／Ａ・変換装置を構成する場合に、ア
ナログフィルタの群遅延特性に基く群遅延特性歪みを除
去することができ、忠実度の高い出力波形を得ることが
できる。
タ、Ａ／Ｄ変換器又はＤ／Ａ変換器を組み合わせてＡ／
Ｄ変換装置又はＤ／Ａ・変換装置を構成する場合に、ア
ナログフィルタの群遅延特性に基く群遅延特性歪みを除
去することができ、忠実度の高い出力波形を得ることが
できる。
第１図は本発明の実施例を示すプロ・ツタ図、第２図は
群遅延特性の補正を説明するための特性図、第３図は群
遅延特性を補正する方法の実施例を示すブロック図、第
４図はディジタルフィルタのイバルス応答特性を示す図
、第５図は本発明を適用し得るディジタル記録再生装置
のブロック図、第６図はディジタルフィルタの群遅延特
性と周波数特性を示す図、第７図はアナログフィルタの
群遅延特性と周波数特性を示す図、第８図はディジタル
フィルタを概念的に示すブロック図、第９図はディジタ
ルフィルタのインパルス応答特性図である。 なお図面に用いた符号において、 ２．８−−〜−−−−−−−−−・−ローパスフィルタ
３−・・・・・・・・−・−・・−Ａ／Ｄ変換器７・−
・・・−・−・−−−−−−Ｄ ／ Ａ変換器４．６−
・−−−一−−・−・ディジタルフィルタ１２−・−・
−一−−−・−・・−・係数器１７−・−・−・−・−
−−−−−ＲＯＭである。
群遅延特性の補正を説明するための特性図、第３図は群
遅延特性を補正する方法の実施例を示すブロック図、第
４図はディジタルフィルタのイバルス応答特性を示す図
、第５図は本発明を適用し得るディジタル記録再生装置
のブロック図、第６図はディジタルフィルタの群遅延特
性と周波数特性を示す図、第７図はアナログフィルタの
群遅延特性と周波数特性を示す図、第８図はディジタル
フィルタを概念的に示すブロック図、第９図はディジタ
ルフィルタのインパルス応答特性図である。 なお図面に用いた符号において、 ２．８−−〜−−−−−−−−−・−ローパスフィルタ
３−・・・・・・・・−・−・・−Ａ／Ｄ変換器７・−
・・・−・−・−−−−−−Ｄ ／ Ａ変換器４．６−
・−−−一−−・−・ディジタルフィルタ１２−・−・
−一−−−・−・・−・係数器１７−・−・−・−・−
−−−−−ＲＯＭである。
Claims (1)
- 【特許請求の範囲】 アナログフィルタと、Ａ／Ｄ変換器又はＤ／Ａ変換器と
、ディジタルフィルタとを具備する信号変換装置におい
て、 上記ディジタルフィルタのフィルタ係数として、上記ア
ナログフィルタの群遅延特性を略直線的に補正する係数
を用いたことを特徴とする信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25031687A JPH0193211A (ja) | 1987-10-03 | 1987-10-03 | 信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25031687A JPH0193211A (ja) | 1987-10-03 | 1987-10-03 | 信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193211A true JPH0193211A (ja) | 1989-04-12 |
Family
ID=17206097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25031687A Pending JPH0193211A (ja) | 1987-10-03 | 1987-10-03 | 信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193211A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0341825A (ja) * | 1989-07-07 | 1991-02-22 | Mitsubishi Electric Corp | Ａ／ｄ変換装置及びｄ／ａ変換装置 |
| JPH0361712U (ja) * | 1989-10-19 | 1991-06-17 | ||
| JPH07283970A (ja) * | 1992-04-10 | 1995-10-27 | Rca Thomson Licensing Corp | 信号処理装置 |
| JP2001136214A (ja) * | 1999-08-24 | 2001-05-18 | Thomson Licensing Sa | Ｓｉｎ（ｘ）／ｘ補償回路 |
| JP2013079627A (ja) * | 2011-10-05 | 2013-05-02 | Denso Corp | センサ信号の処理装置 |
| JP2018009971A (ja) * | 2016-05-12 | 2018-01-18 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | ノイズ低減装置及び入力電気信号デジタル化方法 |
-
1987
- 1987-10-03 JP JP25031687A patent/JPH0193211A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0341825A (ja) * | 1989-07-07 | 1991-02-22 | Mitsubishi Electric Corp | Ａ／ｄ変換装置及びｄ／ａ変換装置 |
| JPH0361712U (ja) * | 1989-10-19 | 1991-06-17 | ||
| JPH07283970A (ja) * | 1992-04-10 | 1995-10-27 | Rca Thomson Licensing Corp | 信号処理装置 |
| JP2001136214A (ja) * | 1999-08-24 | 2001-05-18 | Thomson Licensing Sa | Ｓｉｎ（ｘ）／ｘ補償回路 |
| US6317167B1 (en) | 1999-08-24 | 2001-11-13 | Thomson Licensing S.A. | Sine x/x compensation circuitry merged with a digital modulator |
| JP2013079627A (ja) * | 2011-10-05 | 2013-05-02 | Denso Corp | センサ信号の処理装置 |
| JP2018009971A (ja) * | 2016-05-12 | 2018-01-18 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | ノイズ低減装置及び入力電気信号デジタル化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1309665C (en) | Amplitude compressing/expanding circuit | |
| JP3194752B2 (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| JPH0193211A (ja) | 信号変換装置 | |
| US4099030A (en) | Speech signal processor using comb filter | |
| US4853797A (en) | Fir type digital filter for recording and reproducing apparatus | |
| JPS61100015A (ja) | 標本化周波数変換用デイジタルフイルタ | |
| JP2002300007A (ja) | サンプリング周波数変換装置 | |
| JPH0732343B2 (ja) | 非同期標本化周波数変換方式 | |
| US5124939A (en) | Signal modification circuit | |
| JP2752284B2 (ja) | ビット圧縮回路 | |
| JPH08172359A (ja) | シグマデルタ信号の処理装置 | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JPS6316472A (ja) | 再生装置 | |
| JPS60223076A (ja) | Ｐｃｍ再生装置 | |
| EP0753849A2 (en) | Signal processing device | |
| JPS59207720A (ja) | デジタルフイルタ | |
| JPS63209317A (ja) | 記録再生装置におけるｆｉｒ型デイジタルフイルタ | |
| JPH01296706A (ja) | ディジタルフィルタ | |
| JPH0773357B2 (ja) | 映像信号処理装置 | |
| JPS62122423A (ja) | デイジタル／アナログ変換回路 | |
| JPS63266926A (ja) | デイジタル信号処理装置 | |
| JPS63287218A (ja) | Ｄ／ａ変換装置 | |
| JPS60205669A (ja) | たたみ込み演算回路 | |
| JPS60205671A (ja) | たたみ込み演算回路 | |
| JPS6058615B2 (ja) | 誤りデータ補正方法 |