JPH0194455A - System for accessing storage device - Google Patents
System for accessing storage deviceInfo
- Publication number
- JPH0194455A JPH0194455A JP62252254A JP25225487A JPH0194455A JP H0194455 A JPH0194455 A JP H0194455A JP 62252254 A JP62252254 A JP 62252254A JP 25225487 A JP25225487 A JP 25225487A JP H0194455 A JPH0194455 A JP H0194455A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- execute
- storage device
- acceptance response
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は情報処理装置に使用されている記憶装置の動作
に関し、特に記憶装置のアクセス方式改善に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to the operation of a storage device used in an information processing device, and particularly to improving the access method of the storage device.
(従来の技術)
従来、この種の記憶装置、特に複数のモジュールから成
る記憶装置においては、ある記憶エリア、あるいはすべ
ての記憶エリアを二重化させて使用することが困難であ
った。(Prior Art) Conventionally, in this type of storage device, especially in a storage device consisting of a plurality of modules, it has been difficult to use a certain storage area or all storage areas in a duplicated manner.
(発明が解決しようとする問題点)
上述した従来の複数のメモリモジュールから成る記憶装
置は二重化して使用することが困難であるため、記憶装
置全体の信頼度を高めることができないという欠点があ
る。(Problems to be Solved by the Invention) The above-described conventional storage device consisting of a plurality of memory modules is difficult to use in duplicate, and therefore has the disadvantage that the reliability of the entire storage device cannot be increased. .
本発明の目的は、上位装置から待機分指示されたメモリ
モジュールは、以後、他装置からの書込み指示に対して
書込みはするが受諾応答はせず、読出し指示に対しては
読出しは行うがバスに対する読出しデータの出力と受諾
応答とをしないようにすることによって上記欠点を除去
し、容易【二重化できるように構成した記憶装置のアク
セス方式を提供することにある。An object of the present invention is that a memory module that has been instructed to wait by a host device writes to a write instruction from another device but does not respond to an acceptance response, and reads out a read instruction from another device but does not respond to an acceptance response. The object of the present invention is to provide an access method for a storage device configured to be easily duplexed by eliminating the above-mentioned drawbacks by not outputting read data and not issuing an acceptance response.
(問題点を解決するための手段)
本発明による記憶装置のアクセス方式は、記憶装置と、
上位装置とを具備して構成したものである。(Means for Solving the Problems) A storage device access method according to the present invention includes a storage device,
It is configured to include a host device.
記憶v?、litは複数のメモリモジュールから成り、
データを格納するためのものである。Memory v? , lit consists of multiple memory modules,
It is for storing data.
上位装置は、特定のメモリモジュールに対して待機を指
示したときには以後、他装置からの書込み指示に対応し
て書込みはするが受諾応答はせず、読出し指示に対応し
て読出しはするがバスに対する読出しデータの出力と受
諾応答とはしないように動作させるためのものである。When a host device instructs a specific memory module to standby, it writes in response to write instructions from other devices but does not respond with an acceptance response, and reads in response to read instructions but does not respond to the bus. This is to operate so that the read data output and the acceptance response are not output.
(実施例) 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.
m1図は、本発明による記憶装置のアクセス方式を実現
する一実施例を示すブロック図である。FIG. m1 is a block diagram showing an embodiment of the access method of the storage device according to the present invention.
第1図において、1はバス、2は記憶装置、3は上位装
置、4はEPU、S〜7はそれぞれメモリモジ”−ル(
VIO) 、(Ml ) 、 (Mn )、8〜11は
それぞれ信号線である。In Figure 1, 1 is a bus, 2 is a storage device, 3 is a host device, 4 is an EPU, and S to 7 are memory modules (
VIO), (Ml), (Mn), and 8 to 11 are signal lines, respectively.
バス1はいわ・やる共通バスであり、@1図では上位装
置3、fEPU4、ならびにメモリモジュール5〜7が
バス1に接牽売されているが、実際にはこの他にも他の
装置、例えばl0P(入出力プロセサ)などの接続され
ていることが多い。Bus 1 is a common bus, and in Figure @1, host device 3, fEPU 4, and memory modules 5 to 7 are connected to bus 1, but in reality, other devices, For example, an IOP (input/output processor) or the like is often connected.
記憶装置2は複数のメモリモジュール5〜7から成り、
メモリモジュールは何個であっテモよい。The storage device 2 consists of a plurality of memory modules 5 to 7,
It doesn't matter how many memory modules you have.
この形式の記憶装置では、周知のように各メモリモジュ
ールが相互に異なるモジュールアドレスを有している。In this type of storage device, each memory module has a mutually different module address, as is well known.
他の装置からメモリモジュール5〜フにアクセスがあっ
たとき、記憶動作に必要な制御信号やデータはバス信号
J8を介してどのメモリモジュールにも共通に送られる
。When memory modules 5-5 are accessed by another device, control signals and data necessary for storage operations are commonly sent to all memory modules via bus signal J8.
このとき、どのメモリモジュールがアクセスに対して受
諾応答するかは周知のようにモジュールアドレスに依存
し、送られてきた情報のうちのモジュールアドレスt[
と、各メモリモジュールが保持しているモジュールアド
レス情報とが一致したメモリモジュールのみがアクセス
に受諾応答し、読出しまたは書込み動作を実行する。な
お、読出し時には読出しデータがバス1に出力される。At this time, which memory module responds to the access depends on the module address, as is well known, and the module address t[
Only the memory module whose address information matches the module address information held by each memory module responds with an acceptance response to the access and executes the read or write operation. Note that during reading, read data is output to bus 1.
このような構成の記憶装置において、いま任意の2つの
メモリモジュールの記憶内容を一致させる、いわゆる二
重化メモリを考えたとき、第1図に示すように上位装置
13から各メモリモジュールにそれ、ぞれ接続された1
待機!指示信号朦9−41が使用される。In a storage device with such a configuration, if we consider a so-called duplex memory in which the storage contents of any two memory modules are made to match, as shown in FIG. connected 1
stand-by! Indication signal 9-41 is used.
いま、メモリモジュール5とメモリモジュール6と?二
重化するものとする。メモリモジュール5の方を主メモ
リモジュールとし、メモリモジュール6を待機メモリモ
ジュールとする。当然、メモリモジュールアドレスはメ
モリモジュールS。What about memory module 5 and memory module 6 now? It shall be duplicated. Memory module 5 is designated as a main memory module, and memory module 6 is designated as a standby memory module. Naturally, the memory module address is memory module S.
6とに対してともに同じ値が予めセットされている。The same value is preset for both.
このような状態で他装置からバス1を介してメモリにア
クセスがあると、メモリモジュール5゜6に対して同じ
メモリモジュール情報が与えられて同一アドレスにアク
セスされ、且つ、アクセスが書込み指示であれば、メモ
リモジュールSは受諾応答してから書込み動作分実行す
る。一方、メモリモジュール6は受諾応答はせず、書込
み動作は実行する。When another device accesses the memory via bus 1 in this state, the same memory module information is given to the memory modules 5 and 6 and the same address is accessed, and even if the access is a write instruction, For example, the memory module S performs the write operation after responding with an acceptance response. On the other hand, the memory module 6 does not respond with an acceptance response and executes the write operation.
屯し読出し指示であれば、メモリモジュールSは受諾応
答をしてから読出し動作を実行して読出しデータをバス
1に出力する。一方、メモリモジュール6は記憶素子か
らのデータの読出し動作において、サイクルタイムなど
、はとんどの読出し動作パラメータはメモリモジュール
5とMSである。しかし、読出しデータのバス1上への
出力と受諾応答だけは実行されない。If it is a read instruction, the memory module S issues an acceptance response, executes a read operation, and outputs the read data to the bus 1. On the other hand, when the memory module 6 reads data from the storage element, most read operation parameters such as cycle time are determined by the memory module 5 and MS. However, only the output of read data onto bus 1 and the acceptance response are not executed.
上述シたメモリモジュールの内部の回路ブロックは、周
知の回路構成に若干の回路?付加するだけで容易に実現
できる。The internal circuit blocks of the memory module mentioned above have some circuits in the well-known circuit configuration. This can be easily achieved by simply adding it.
(発明の効果)
以上説明したように本発明は、上位装置から待機を指示
されたメ’% IJモジュールは、以後、(lil!置
からの書込み指示に対して書込みはするが受諾応答はせ
ず、読出し指示に対しては読出しは行うがバスに対する
読出しデータの出力と受諾応答とをしないようにすると
とてよって、少ないハード9エアで二重化メモリを容易
に実現し、信頼度の高い記憶装置を実現できるという効
果がある。(Effects of the Invention) As explained above, the present invention has the following advantages: When the IJ module is instructed to stand by by the host device, it writes in response to the write instruction from the (lil! First, in response to a read instruction, reading is performed, but the read data is not output to the bus or an acceptance response is made. By doing so, it is possible to easily realize duplex memory with a small amount of hardware and air, resulting in a highly reliable storage device. This has the effect of making it possible to achieve the following.
第1図は、本発明による記憶装置のアクセス方式を実現
する一実施例を示すブロック図である。
1・・・パ ス
2・・働記憶装置
3・・・上位装置
4 拳 −・ EPU
5〜7・・・メそりモジュール
8〜11・・番信号線FIG. 1 is a block diagram showing an embodiment of an access method for a storage device according to the present invention. 1...Path 2...Working storage device 3...Upper device 4 Fist - EPU 5~7...Mesori module 8~11...No. signal line
Claims (1)
めの記憶装置と、特定のメモリモジュールに対して待機
を指示したときには、以後、他装置からの書込み指示に
対応して書込みはするが受諾応答はせず、読出し指示に
対応して読出しはするがバスに対する読出しデータの出
力と受諾応答とはしないように動作させるための上位装
置とを具備して構成したことを特徴とする記憶装置のア
クセス方式。When a storage device that is made up of multiple memory modules and a specific memory module is instructed to stand by, it will write in response to write instructions from other devices, but will not respond with an acceptance response. First, an access method for a storage device characterized in that it comprises a host device that performs reading in response to a read instruction, but does not output read data to a bus and do not issue an acceptance response.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252254A JPH0194455A (en) | 1987-10-06 | 1987-10-06 | System for accessing storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252254A JPH0194455A (en) | 1987-10-06 | 1987-10-06 | System for accessing storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194455A true JPH0194455A (en) | 1989-04-13 |
Family
ID=17234669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252254A Pending JPH0194455A (en) | 1987-10-06 | 1987-10-06 | System for accessing storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194455A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175929A (en) * | 1992-12-02 | 1994-06-24 | Oki Electric Ind Co Ltd | Duplex main storage device |
-
1987
- 1987-10-06 JP JP62252254A patent/JPH0194455A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175929A (en) * | 1992-12-02 | 1994-06-24 | Oki Electric Ind Co Ltd | Duplex main storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01169557A (en) | Storage control system for computer | |
| JPS59197946A (en) | Memory device | |
| JPH02132543A (en) | Information processor | |
| JPS62276643A (en) | Memory control method | |
| JPH0656604B2 (en) | Information processing equipment | |
| JPH01121965A (en) | Microprocessor | |
| JPH04130917A (en) | Electronic disk device | |
| JPS59191656A (en) | Memory ic simulator | |
| JPS61161560A (en) | Memory device | |
| JPH01223529A (en) | Semiconductor disk device | |
| JPS61237158A (en) | Shared memory device | |
| JPH0711795B2 (en) | I/O device duplication method | |
| JPS63158637A (en) | Memory tracing system | |
| JPH03185547A (en) | Memory control device | |
| JPH01194052A (en) | Data input/output circuit for digital signal processing processor | |
| JPS6051940A (en) | Buffer controlling system | |
| JPH04102143A (en) | Compare and swap control system | |
| JPS6011969A (en) | Memory device with logical arithmetic means | |
| JPS5999522A (en) | Input and output control system | |
| JPH01248261A (en) | Memory access control circuit in dual port memory | |
| JPS59226954A (en) | Type-based recorder of memory access | |
| JPS61138344A (en) | Debugging system | |
| JPS63178349A (en) | Microprocessor | |
| JPS62147557A (en) | Data transfer system between memories | |
| JPH0512222A (en) | Information processor |