JPH0194455A - 記憶装置のアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置に使用されている記憶装置の動作
に関し、特に記憶装置のアクセス方式改善に関する。

（従来の技術） 従来、この種の記憶装置、特に複数のモジュールから成
る記憶装置においては、ある記憶エリア、あるいはすべ
ての記憶エリアを二重化させて使用することが困難であ
った。

（発明が解決しようとする問題点） 上述した従来の複数のメモリモジュールから成る記憶装
置は二重化して使用することが困難であるため、記憶装
置全体の信頼度を高めることができないという欠点があ
る。

本発明の目的は、上位装置から待機分指示されたメモリ
モジュールは、以後、他装置からの書込み指示に対して
書込みはするが受諾応答はせず、読出し指示に対しては
読出しは行うがバスに対する読出しデータの出力と受諾
応答とをしないようにすることによって上記欠点を除去
し、容易【二重化できるように構成した記憶装置のアク
セス方式を提供することにある。

（問題点を解決するための手段） 本発明による記憶装置のアクセス方式は、記憶装置と、
上位装置とを具備して構成したものである。

記憶ｖ？、ｌｉｔは複数のメモリモジュールから成り、
データを格納するためのものである。

上位装置は、特定のメモリモジュールに対して待機を指
示したときには以後、他装置からの書込み指示に対応し
て書込みはするが受諾応答はせず、読出し指示に対応し
て読出しはするがバスに対する読出しデータの出力と受
諾応答とはしないように動作させるためのものである。

（実施例） 次に、本発明について図面を参照して説明する。

ｍ１図は、本発明による記憶装置のアクセス方式を実現
する一実施例を示すブロック図である。

第１図において、１はバス、２は記憶装置、３は上位装
置、４はＥＰＵ、Ｓ〜７はそれぞれメモリモジ”−ル（
ＶＩＯ）　、（Ｍｌ　）　、　（Ｍｎ　）、８〜１１は
それぞれ信号線である。

バス１はいわ・やる共通バスであり、＠１図では上位装
置３、ｆＥＰＵ４、ならびにメモリモジュール５〜７が
バス１に接牽売されているが、実際にはこの他にも他の
装置、例えばｌ０Ｐ（入出力プロセサ）などの接続され
ていることが多い。

記憶装置２は複数のメモリモジュール５〜７から成り、
メモリモジュールは何個であっテモよい。

この形式の記憶装置では、周知のように各メモリモジュ
ールが相互に異なるモジュールアドレスを有している。

他の装置からメモリモジュール５〜フにアクセスがあっ
たとき、記憶動作に必要な制御信号やデータはバス信号
Ｊ８を介してどのメモリモジュールにも共通に送られる
。

このとき、どのメモリモジュールがアクセスに対して受
諾応答するかは周知のようにモジュールアドレスに依存
し、送られてきた情報のうちのモジュールアドレスｔ［
と、各メモリモジュールが保持しているモジュールアド
レス情報とが一致したメモリモジュールのみがアクセス
に受諾応答し、読出しまたは書込み動作を実行する。な
お、読出し時には読出しデータがバス１に出力される。

このような構成の記憶装置において、いま任意の２つの
メモリモジュールの記憶内容を一致させる、いわゆる二
重化メモリを考えたとき、第１図に示すように上位装置
１３から各メモリモジュールにそれ、ぞれ接続された１
待機！指示信号朦９−４１が使用される。

いま、メモリモジュール５とメモリモジュール６と？二
重化するものとする。メモリモジュール５の方を主メモ
リモジュールとし、メモリモジュール６を待機メモリモ
ジュールとする。当然、メモリモジュールアドレスはメ
モリモジュールＳ。

６とに対してともに同じ値が予めセットされている。

このような状態で他装置からバス１を介してメモリにア
クセスがあると、メモリモジュール５゜６に対して同じ
メモリモジュール情報が与えられて同一アドレスにアク
セスされ、且つ、アクセスが書込み指示であれば、メモ
リモジュールＳは受諾応答してから書込み動作分実行す
る。一方、メモリモジュール６は受諾応答はせず、書込
み動作は実行する。

屯し読出し指示であれば、メモリモジュールＳは受諾応
答をしてから読出し動作を実行して読出しデータをバス
１に出力する。一方、メモリモジュール６は記憶素子か
らのデータの読出し動作において、サイクルタイムなど
、はとんどの読出し動作パラメータはメモリモジュール
５とＭＳである。しかし、読出しデータのバス１上への
出力と受諾応答だけは実行されない。

上述シたメモリモジュールの内部の回路ブロックは、周
知の回路構成に若干の回路？付加するだけで容易に実現
できる。

（発明の効果） 以上説明したように本発明は、上位装置から待機を指示
されたメ’％　ＩＪモジュールは、以後、（ｌｉｌ！置
からの書込み指示に対して書込みはするが受諾応答はせ
ず、読出し指示に対しては読出しは行うがバスに対する
読出しデータの出力と受諾応答とをしないようにすると
とてよって、少ないハード９エアで二重化メモリを容易
に実現し、信頼度の高い記憶装置を実現できるという効
果がある。

【図面の簡単な説明】

第１図は、本発明による記憶装置のアクセス方式を実現
する一実施例を示すブロック図である。 １・・・パ　ス ２・・働記憶装置 ３・・・上位装置 ４　拳　−・　ＥＰＵ ５〜７・・・メそりモジュール ８〜１１・・番信号線

Claims (1)

【特許請求の範囲】
1. 複数のメモリモジュールから成り、データを格納するた
   めの記憶装置と、特定のメモリモジュールに対して待機
   を指示したときには、以後、他装置からの書込み指示に
   対応して書込みはするが受諾応答はせず、読出し指示に
   対応して読出しはするがバスに対する読出しデータの出
   力と受諾応答とはしないように動作させるための上位装
   置とを具備して構成したことを特徴とする記憶装置のア
   クセス方式。