JPH0194731A - 時分割多重化装置 - Google Patents
時分割多重化装置Info
- Publication number
- JPH0194731A JPH0194731A JP25271987A JP25271987A JPH0194731A JP H0194731 A JPH0194731 A JP H0194731A JP 25271987 A JP25271987 A JP 25271987A JP 25271987 A JP25271987 A JP 25271987A JP H0194731 A JPH0194731 A JP H0194731A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- time division
- communication line
- fifo buffer
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は時分割多重方式により複数チャネルの多重伝
送を行う回線を複数収容して、回線間で多重化されたチ
ャネルの相互接続を行う通信装置としての時分割多重化
装置に関するもので、特に時分割多重化信号形式の異な
る回線間を相互接続する場合の多重化信号の変換を行う
回路に関するものである。
送を行う回線を複数収容して、回線間で多重化されたチ
ャネルの相互接続を行う通信装置としての時分割多重化
装置に関するもので、特に時分割多重化信号形式の異な
る回線間を相互接続する場合の多重化信号の変換を行う
回路に関するものである。
（従来の技術）
第３図は従来の時分割多重化装置の構成を示し、この第
２図において、（１）は時分割多重化装置、（２）は通
信回線、（４ａ） 、 （４ｂ） 、 （５ａ） 、
（５ｂ）は端末である。そして、図中２台の時分割多重
化装置（１）の間は通信回線（２）により結ばれ、複数
の端末のデータが時分割多重伝送され、これにより端末
（４ａ）と（５ａ）、 （４ｂ）と（５ｂ）とが相互
に通信”するようになっている。
２図において、（１）は時分割多重化装置、（２）は通
信回線、（４ａ） 、 （４ｂ） 、 （５ａ） 、
（５ｂ）は端末である。そして、図中２台の時分割多重
化装置（１）の間は通信回線（２）により結ばれ、複数
の端末のデータが時分割多重伝送され、これにより端末
（４ａ）と（５ａ）、 （４ｂ）と（５ｂ）とが相互
に通信”するようになっている。
ここで、時分割多重化装置（１） は通信回線（２）上
で時間を一定長に区切ったフレームに端末のデータを乗
せる事により通信を行うようになされている。一般にフ
レームの時間長は１２５μｓが用いられ、通信回線とし
て１．５４４Ｍｂｉｔ／ｓｅｃを用いる場合、１フレー
ムは１９３ビツトから構成され、フレームの各１ビツト
は８にｂｉｔ／ｓｅｃのデータを運ぶことができる。し
かし、フレーム内のビットを最小単位とする多重化では
低速端末に対し効率が悪くなる。そこで連続した一定数
のフレームを集めてマルチフレームを構成し、この中に
低速端末のデータを割当て伝送する方式が用いられる。
で時間を一定長に区切ったフレームに端末のデータを乗
せる事により通信を行うようになされている。一般にフ
レームの時間長は１２５μｓが用いられ、通信回線とし
て１．５４４Ｍｂｉｔ／ｓｅｃを用いる場合、１フレー
ムは１９３ビツトから構成され、フレームの各１ビツト
は８にｂｉｔ／ｓｅｃのデータを運ぶことができる。し
かし、フレーム内のビットを最小単位とする多重化では
低速端末に対し効率が悪くなる。そこで連続した一定数
のフレームを集めてマルチフレームを構成し、この中に
低速端末のデータを割当て伝送する方式が用いられる。
第４図はこのマルチフレームによる伝送例を示している
。第４図において、（δ）はフレーム、（７）は端末（
４ａ）ノデータ、（８）は端末（４ｂ）のデータ、（９
）はマルチフレームを示している。マルチフレーム（９
） は連続した２０または２４フレーム（６）から構成
されるのが一般的で、ここでは２０フレーム（６）で構
成されるマルチフレーム（９）の場合を考える。この場
合１マルチフレーム（９）の周期は２．５１６Ｓとなる
。第４図で、２．４にｂｉｔ／ｓｅｃの速度を有する端
末（４ａ）は１マルチフレ一ム時間（２，５ｍ５）の間
に６ビツトの送信すべきデータ（７）が発生する。同様
に４．８にｂｉｔ／ｓｅｃの端末（４ｂ）は同じ時間内
に１２ビツト送信すべきデータ（８）が発生する。第４
図で端末（４ａ）および（４ｂ）のデータ（７）。
。第４図において、（δ）はフレーム、（７）は端末（
４ａ）ノデータ、（８）は端末（４ｂ）のデータ、（９
）はマルチフレームを示している。マルチフレーム（９
） は連続した２０または２４フレーム（６）から構成
されるのが一般的で、ここでは２０フレーム（６）で構
成されるマルチフレーム（９）の場合を考える。この場
合１マルチフレーム（９）の周期は２．５１６Ｓとなる
。第４図で、２．４にｂｉｔ／ｓｅｃの速度を有する端
末（４ａ）は１マルチフレ一ム時間（２，５ｍ５）の間
に６ビツトの送信すべきデータ（７）が発生する。同様
に４．８にｂｉｔ／ｓｅｃの端末（４ｂ）は同じ時間内
に１２ビツト送信すべきデータ（８）が発生する。第４
図で端末（４ａ）および（４ｂ）のデータ（７）。
（８）は１マルチフレーム（９）内にそれぞれ６ビツト
と１２ビット有り、マルチフレーム（９） 内で先頭の
フレーム（６）から１ビツトずつ順に後続のフレーム（
６）に割当てられている。
と１２ビット有り、マルチフレーム（９） 内で先頭の
フレーム（６）から１ビツトずつ順に後続のフレーム（
６）に割当てられている。
さらに、第４図は時分割多重化装置（１）の内部構成を
示し、図において、（１０ａ） 、 （ｆｉｂ）は端末
インターフェース、（１１）は内部バス、（１２）は通
信回線インターフェースである。端末インターフェース
（１０ａ）と（１０ｂ）はそれぞれ端末（４ａ）と（４
ｂ）からデータを受信し、通信回線（２）の送信タイミ
ングが来るまでこれを保持する。内部バス（１１）は第
５図のマルチフレーム（９）に同期して動作し、通信回
線（２）で端末（４ａ）の送信タイミングになると、端
末インターフェ゛−ス（１０ａ）からデータが内部バス
（１１）に読出され、内部バス（１１）から回線インタ
ーフェース（１２）を経由してデータが通信回線（２）
に送られる。以上が従来の時分割多重化装置（１）の説
明である。
示し、図において、（１０ａ） 、 （ｆｉｂ）は端末
インターフェース、（１１）は内部バス、（１２）は通
信回線インターフェースである。端末インターフェース
（１０ａ）と（１０ｂ）はそれぞれ端末（４ａ）と（４
ｂ）からデータを受信し、通信回線（２）の送信タイミ
ングが来るまでこれを保持する。内部バス（１１）は第
５図のマルチフレーム（９）に同期して動作し、通信回
線（２）で端末（４ａ）の送信タイミングになると、端
末インターフェ゛−ス（１０ａ）からデータが内部バス
（１１）に読出され、内部バス（１１）から回線インタ
ーフェース（１２）を経由してデータが通信回線（２）
に送られる。以上が従来の時分割多重化装置（１）の説
明である。
ところで、この様な時分割多重化装置（１）を利用する
システムにおいて、多重化形式の異なるシステム間の相
互接続が必要になる場合がある。第６図において、（４
ｃ） 、 （４ｄ） 、 （５ｃ） 、 （５ｄ）は端
末、（１３）と（１４）は時分割多重通信システムで、
両者は互いに異なる多重形式を持ち、この二つのシステ
ム（１３） 、 （１４）は端末インターフェースを介
して接続されている。即ち、一方のシステムから見て他
方のシステムは端末と見えるような接続方式である。
システムにおいて、多重化形式の異なるシステム間の相
互接続が必要になる場合がある。第６図において、（４
ｃ） 、 （４ｄ） 、 （５ｃ） 、 （５ｄ）は端
末、（１３）と（１４）は時分割多重通信システムで、
両者は互いに異なる多重形式を持ち、この二つのシステ
ム（１３） 、 （１４）は端末インターフェースを介
して接続されている。即ち、一方のシステムから見て他
方のシステムは端末と見えるような接続方式である。
さらに、第７図は二つのシステム（１３） 、 （１４
）の接続部分の詳細を示している。第７図において、（
１０ｃ） 、 （ＩＱｄ） 、 （Ｌ５ｃ） 、 （１
５ｄ）はそれぞれ端末インターフェース、（１６ｃ）
、 （１６ｄ）は二つのシステム間を接続するケーブル
を示している。この様な方式では、二つのシステム間で
接続される端末数が多い場合、多数のケーブルを必要と
する欠点、およびそれぞれのシステムで、多数の端末イ
ンターフェースカードを必要とする欠点、さらに二つの
時分割多重システムを接続するために、接続点で両方の
システムの時分割多重化装置（１）を必要とし、経済的
ではない欠点があつた。
）の接続部分の詳細を示している。第７図において、（
１０ｃ） 、 （ＩＱｄ） 、 （Ｌ５ｃ） 、 （１
５ｄ）はそれぞれ端末インターフェース、（１６ｃ）
、 （１６ｄ）は二つのシステム間を接続するケーブル
を示している。この様な方式では、二つのシステム間で
接続される端末数が多い場合、多数のケーブルを必要と
する欠点、およびそれぞれのシステムで、多数の端末イ
ンターフェースカードを必要とする欠点、さらに二つの
時分割多重システムを接続するために、接続点で両方の
システムの時分割多重化装置（１）を必要とし、経済的
ではない欠点があつた。
この発明は、この様な従来の方式の欠点を克服するため
になされたもので、その目的は一方の時分割多重化シス
テムのマルチフレーム（９）で運ばれる情報を他方のシ
ステムのマルチフレーム（９）に乗せ替える事により、
両方のシステム（１３）、 （１４）に接続された端末
間の通信を可能とする事にある。
になされたもので、その目的は一方の時分割多重化シス
テムのマルチフレーム（９）で運ばれる情報を他方のシ
ステムのマルチフレーム（９）に乗せ替える事により、
両方のシステム（１３）、 （１４）に接続された端末
間の通信を可能とする事にある。
〔問題点を解決するための手段］
この発明に係る時分割多重化装置は、複数チャネルの情
報を時分割により多重伝送する通信回線を複数収容する
通信装置において、各通信回線に複数存在するチャネル
ごとに割当てられ、チャネルごとにデータを入力した順
に保持しこの順序で出力するＦＩＦＯバッファ、通信回
線上で多重化されたチャネルの番号とＦＩ”ＦＯバッフ
１番号との対応関係を保持する保持メモリ、通信回線で
情報を受信して、その情報の属するチャネル番号から上
記対応関係を保持する保持メモリ、対応するＦＩＦＯバ
ッファ番号を割出し、受信情報をＦＩＦＤバッファに記
憶させる多重分離回路、通信回線に情報を出力するとき
に、チャネル番号からＦＩＦＯバッフ１番号を割出し、
当該ＦＩＦＯバッファからデータを読み出して当該通信
回線のチャネル情報として送信するバス接続回路を備え
ると共に、任意の通信回線のチャネル情報を上記当該Ｆ
ＩＦＯバッファに記憶させ、別の通信回線でチャネル情
報の送信時に上記当該ＦＩＦＯバッファからデータを読
出し制御する制御回路を備えてなる時分割多重保持変換
回路を具備したものである。
報を時分割により多重伝送する通信回線を複数収容する
通信装置において、各通信回線に複数存在するチャネル
ごとに割当てられ、チャネルごとにデータを入力した順
に保持しこの順序で出力するＦＩＦＯバッファ、通信回
線上で多重化されたチャネルの番号とＦＩ”ＦＯバッフ
１番号との対応関係を保持する保持メモリ、通信回線で
情報を受信して、その情報の属するチャネル番号から上
記対応関係を保持する保持メモリ、対応するＦＩＦＯバ
ッファ番号を割出し、受信情報をＦＩＦＤバッファに記
憶させる多重分離回路、通信回線に情報を出力するとき
に、チャネル番号からＦＩＦＯバッフ１番号を割出し、
当該ＦＩＦＯバッファからデータを読み出して当該通信
回線のチャネル情報として送信するバス接続回路を備え
ると共に、任意の通信回線のチャネル情報を上記当該Ｆ
ＩＦＯバッファに記憶させ、別の通信回線でチャネル情
報の送信時に上記当該ＦＩＦＯバッファからデータを読
出し制御する制御回路を備えてなる時分割多重保持変換
回路を具備したものである。
（作用〕
この発明における時分割多重信号変換回路は多数のＦＩ
ＦＯバッファを設け、一方の時分割多重信号の各チャネ
ルをこのバッファを介して他方の時分割多重信号の各チ
ャネルに変換し、経済的な相互接続を実現する。
ＦＯバッファを設け、一方の時分割多重信号の各チャネ
ルをこのバッファを介して他方の時分割多重信号の各チ
ャネルに変換し、経済的な相互接続を実現する。
第１図は改良された時分割多重化装置における通信シス
テムの構成を示し、図中（１７）はこの発明にかかる時
分割多重信号変換回路である。図示システムでは時分割
多重信号変換回路（１７）により、一方の時分割多重信
号を他方の時分割多重信号に直接変換するため、接続点
で両方のシステムの時分割多重化装置（１）を必要とせ
ずに同様な機能が営まれ、一方のシステムの装置１台に
この発明にかかる時分割多重信号変換回路（１７）を実
装すれば良い。また２つのシステム（１３）、 （１
４）間の接続は一方のシステムの通信回線（２） を直
接、時分割多重信号変換回路（１７）に接続するだけな
ので、従来の方式の様に多数のケーブルや端末インター
フェースカードを必要としない。
テムの構成を示し、図中（１７）はこの発明にかかる時
分割多重信号変換回路である。図示システムでは時分割
多重信号変換回路（１７）により、一方の時分割多重信
号を他方の時分割多重信号に直接変換するため、接続点
で両方のシステムの時分割多重化装置（１）を必要とせ
ずに同様な機能が営まれ、一方のシステムの装置１台に
この発明にかかる時分割多重信号変換回路（１７）を実
装すれば良い。また２つのシステム（１３）、 （１
４）間の接続は一方のシステムの通信回線（２） を直
接、時分割多重信号変換回路（１７）に接続するだけな
ので、従来の方式の様に多数のケーブルや端末インター
フェースカードを必要としない。
第２図はこの発明にかかる時分割多重信号変換回路（１
７）の内部構造を示している。第２図において、（２０
ａ） 、 （２０ｂ）は多重分離回路、（２１ａ） 〜
（２２ａ） 、 （２１ｂ） 〜（２２ｂ） はＦＩ
ＦＯバッファ、（２３ａ）。
７）の内部構造を示している。第２図において、（２０
ａ） 、 （２０ｂ）は多重分離回路、（２１ａ） 〜
（２２ａ） 、 （２１ｂ） 〜（２２ｂ） はＦＩ
ＦＯバッファ、（２３ａ）。
（２３ｂ）はバス接続回路、（２４） 、 （２５）は
それぞれ通信回線側及び内部バス側でのチャネル番号と
ＦＩＦＯ番号との対応情報を保持する保持メモリ、（２
６）は制御回路である。
それぞれ通信回線側及び内部バス側でのチャネル番号と
ＦＩＦＯ番号との対応情報を保持する保持メモリ、（２
６）は制御回路である。
ここで、ＦＩＦＯバッフｙ （２１ａ） 〜（２２ａ）
および（２１ｂ）〜（２２ｂ）は任意のチャネル数と同
数存在する。すなわち、チャネル数がｎチャネル存在す
るとき、ＦＩＦＯバッフｙ （２１ａ） 〜（２２ａ）
はｎ個存在し、ＦＩＦＯバッフｙ （２１ｂ） 〜（２
２ｂ）もｎ個存在する。通信回線（２）の時分割多重信
号は、まず、多重分離回路（２０ａ）で受信され、そこ
で通信回線側でのチャネル番号とＦＩＦＯ番号との対応
情報に基づき、チャネル番号別のチャネル信号に分離さ
れ、そのチャネル番号別のチャネル信号がチャネル数と
同数のＦＩＦＯバッファ（２１ａ）〜（２２ａ）の中か
らチャネル番号に対応する各々のＦＩＦＯバッファへ記
憶される。
および（２１ｂ）〜（２２ｂ）は任意のチャネル数と同
数存在する。すなわち、チャネル数がｎチャネル存在す
るとき、ＦＩＦＯバッフｙ （２１ａ） 〜（２２ａ）
はｎ個存在し、ＦＩＦＯバッフｙ （２１ｂ） 〜（２
２ｂ）もｎ個存在する。通信回線（２）の時分割多重信
号は、まず、多重分離回路（２０ａ）で受信され、そこ
で通信回線側でのチャネル番号とＦＩＦＯ番号との対応
情報に基づき、チャネル番号別のチャネル信号に分離さ
れ、そのチャネル番号別のチャネル信号がチャネル数と
同数のＦＩＦＯバッファ（２１ａ）〜（２２ａ）の中か
らチャネル番号に対応する各々のＦＩＦＯバッファへ記
憶される。
次に、チャネル番号に対応するＦＩＦＯバッファへ記憶
されたチャネル信号は、保持メモリ（２５）内の内部バ
ス側でのチャネル番号とＦＩＦＯ番号との対応情報に基
づき、送信タイミングにより定まるチャネル番号から対
応するＦＩＦＯバッファをチャネル数と同数のＦＩＦＯ
バッファ（２１ａ）〜（２２ａ）の中から選び出し、当
該ＦＩＦＯバッファから１ビット取り出され、バス接続
回路（２３ａ）を経由し内部バス（１１）へ送信される
。
されたチャネル信号は、保持メモリ（２５）内の内部バ
ス側でのチャネル番号とＦＩＦＯ番号との対応情報に基
づき、送信タイミングにより定まるチャネル番号から対
応するＦＩＦＯバッファをチャネル数と同数のＦＩＦＯ
バッファ（２１ａ）〜（２２ａ）の中から選び出し、当
該ＦＩＦＯバッファから１ビット取り出され、バス接続
回路（２３ａ）を経由し内部バス（１１）へ送信される
。
一方、内部バス（１１）から送信されてきたデータは、
まず、バス接続回路（２３ｂ）で受信され、そこで内部
バス側でのチャネル番号とＦＩＦＯ番号との対応情報に
基づき、チャネル数と同数のＦＩＦＯバッファ（２１ｂ
）〜（２２ｂ）の中からチャネル番号に対応する各々の
ＦｉＦＯバッファへ記憶される。次にチャネル番号に対
応するＦＩＦＯバッファへ記憶されたチャネル信号は通
信回線側でのチャネル番号と、ＦＩＦＯ番号との対応情
報に基づき、送信タイミングにより定まるチャネル番号
から対応するＦＩＦＯバッファをチャネル数と同数のＦ
ＩＦＯバッファ（２１ｂ）〜（２２ｂ）の中から選び出
し、当該ＦＩＦＯバッファから１ビット取り出され、多
重分離回路（２０ｂ）を経由し、時分割多重信号になり
、これが通信回線（２）へ送信される。
まず、バス接続回路（２３ｂ）で受信され、そこで内部
バス側でのチャネル番号とＦＩＦＯ番号との対応情報に
基づき、チャネル数と同数のＦＩＦＯバッファ（２１ｂ
）〜（２２ｂ）の中からチャネル番号に対応する各々の
ＦｉＦＯバッファへ記憶される。次にチャネル番号に対
応するＦＩＦＯバッファへ記憶されたチャネル信号は通
信回線側でのチャネル番号と、ＦＩＦＯ番号との対応情
報に基づき、送信タイミングにより定まるチャネル番号
から対応するＦＩＦＯバッファをチャネル数と同数のＦ
ＩＦＯバッファ（２１ｂ）〜（２２ｂ）の中から選び出
し、当該ＦＩＦＯバッファから１ビット取り出され、多
重分離回路（２０ｂ）を経由し、時分割多重信号になり
、これが通信回線（２）へ送信される。
なお、以上の説明において多重分離回路（２０ａ）。
（２０ｂ） 、およびバス接続回路（２３ａ） 、 （
２３ｂ）を上りと下りで別々に用いる場合について説明
したが、この発明はこれに限らず、上りと下りで多重分
離回路（２０ａ） 、 （２０ｂ）とバス接続回路（２
３ａ） 、 （２３ｂ）を共用しても良い。
２３ｂ）を上りと下りで別々に用いる場合について説明
したが、この発明はこれに限らず、上りと下りで多重分
離回路（２０ａ） 、 （２０ｂ）とバス接続回路（２
３ａ） 、 （２３ｂ）を共用しても良い。
またこの発明にかかる時分割多重信号変換回路（１７）
はＬＳＩで実現することも可能である。
はＬＳＩで実現することも可能である。
以上の様にこの発明においては時分割多重信号変換回路
を用いることにより、異なる２種類の形式を持つ時分割
多重システムを端末インタフェースを介することなく相
互接続することができ、システムを経済的に構成できる
利点がある。
を用いることにより、異なる２種類の形式を持つ時分割
多重システムを端末インタフェースを介することなく相
互接続することができ、システムを経済的に構成できる
利点がある。
第１図はこの発明の実施例を示すシステム構成図、第２
図は時分割多重信号変換回路の内部構成図、第３図は従
来の時分割多重化装置の構成図、第４図はマルチフレー
ムによる伝送例を示す説明図、第５図は時分割多重化装
置の内部構成図、第６図は従来の装置による多重化形式
の異なるシステム間の相互接続例を示す構成図、第７図
は多重化形式の異なる二つのシステムの接続部分を示す
構成図。 図において、（１）は時分割多重化装置、（２）は通信
回線、（４ａ） 、 （４ｂ） 、 （４ｃ） 、 （
４ｄ） 、 （５ａ） 、 （５ｂ） 。 （５ｃ） 、 （５ｄ）は端末、（１３） 、 （１４
）は時分割多重通信システム、（１７）は時分割多重変
換回路、（２０ａ）。 （２０ｂ）は多重分離回路、（２１ａ） 、 （２１ｂ
） 、 （２２ａ） 。 （２２ｂ）はＦＩＦＯバッファ、（２３ａ） （２３ｂ
）はバス接続回路、（２４） 、 （２５）は保持メモ
リ、（２６）は制御回路。 なお、各図中同一符号は同一または相当部分を示す。
図は時分割多重信号変換回路の内部構成図、第３図は従
来の時分割多重化装置の構成図、第４図はマルチフレー
ムによる伝送例を示す説明図、第５図は時分割多重化装
置の内部構成図、第６図は従来の装置による多重化形式
の異なるシステム間の相互接続例を示す構成図、第７図
は多重化形式の異なる二つのシステムの接続部分を示す
構成図。 図において、（１）は時分割多重化装置、（２）は通信
回線、（４ａ） 、 （４ｂ） 、 （４ｃ） 、 （
４ｄ） 、 （５ａ） 、 （５ｂ） 。 （５ｃ） 、 （５ｄ）は端末、（１３） 、 （１４
）は時分割多重通信システム、（１７）は時分割多重変
換回路、（２０ａ）。 （２０ｂ）は多重分離回路、（２１ａ） 、 （２１ｂ
） 、 （２２ａ） 。 （２２ｂ）はＦＩＦＯバッファ、（２３ａ） （２３ｂ
）はバス接続回路、（２４） 、 （２５）は保持メモ
リ、（２６）は制御回路。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 複数チャネルの情報を時分割により多重伝送する通信回
線を複数収容する通信装置において、各通信回線に複数
存在するチャネルごとに割当てられ、チャネルごとにデ
ータを入力した順に保持しこの順序で出力するＦＩＦＯ
バッファ、通信回線上で多重化されたチャネルの番号と
ＦＩＦＯバッファ番号との対応関係を保持する保持メモ
リ、通信回線で情報を受信してその情報の属するチャネ
ル番号から上記対応関係を保持する保持メモリ、対応す
るＦＩＦＯバッファ番号を割出し受信情報をＦＩＦＯバ
ッファに記憶させる多重分離回路、通信回線に情報を出
力するときにチャネル番号からＦＩＦＯバッファ番号を
割出し、当該ＦＩＦＯバッファからデータを読み出して
当該通信回線のチャネル情報として送信するバス接続回
路を備えると共に、任意の通信回線のチャネル情報を上
記当該ＦＩＦＯバッファに記憶させ、別の通信回線でチ
ャネル情報の送信時に上記当該ＦＩＦＯバッファからデ
ータを読出し制御する制御回路を備えてなる時分割多重
保持変換回路を具備したことを特徴とする時分割多重化
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25271987A JPH0194731A (ja) | 1987-10-07 | 1987-10-07 | 時分割多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25271987A JPH0194731A (ja) | 1987-10-07 | 1987-10-07 | 時分割多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194731A true JPH0194731A (ja) | 1989-04-13 |
Family
ID=17241305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25271987A Pending JPH0194731A (ja) | 1987-10-07 | 1987-10-07 | 時分割多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1091289A1 (en) * | 1999-10-08 | 2001-04-11 | Hewlett-Packard Company | Device for processing sonet or SDH frames-DS0 to channel mapping |
-
1987
- 1987-10-07 JP JP25271987A patent/JPH0194731A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1091289A1 (en) * | 1999-10-08 | 2001-04-11 | Hewlett-Packard Company | Device for processing sonet or SDH frames-DS0 to channel mapping |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5892770A (en) | Process for converting digital data streams having an ATM cell structure | |
| CA1270575A (en) | I/o handler | |
| US6532239B1 (en) | Transmission/reception concurrent matching apparatus for TDM channels and method thereof | |
| JP3008880B2 (ja) | 送受信システム | |
| JPH07297803A (ja) | データ速度変換装置 | |
| JPH0194731A (ja) | 時分割多重化装置 | |
| JPS61239736A (ja) | ビツトスチ−ル方式 | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| JP3036856B2 (ja) | 回線アダプタ装置 | |
| JPH0834461B2 (ja) | フレ−ムアライナ回路 | |
| JPS6318900A (ja) | バ−スト多重端局装置 | |
| JP3202691B2 (ja) | Ｉｓｄｎインタフェース制御用ｌｓｉ | |
| JPH0530069A (ja) | 制御信号伝送方式 | |
| JPH09149063A (ja) | リング型ネットワーク | |
| JPH1174856A (ja) | データ転送システム | |
| JPH057188A (ja) | デイジタル伝送システムの多重化装置 | |
| JPS58171151A (ja) | デ−タ分岐，插入装置 | |
| JPH042297A (ja) | 回線設定回路 | |
| JPH0258940A (ja) | 時分割多重化装置 | |
| JPH01146441A (ja) | 時分割多重信号変換回路 | |
| JPH11205364A (ja) | データ伝送装置 | |
| JPS63214033A (ja) | 回線接続方式 | |
| JPH1065643A (ja) | データ伝送装置 | |
| JPH0224422B2 (ja) | ||
| JPS63209337A (ja) | 中継装置 |