JPH0195366A - 論理回路接続情報生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は論理回路接続情報生成装置に関し、特に各々が
ディジタル回路素子により構成された複数の論理回路ブ
ロックを互いに結合する際の接続情報を生成するための
論理回路接続情報生成装置に関する。

慢】Ｕえ虫 複数の論理回路ブロックを互いに結合する場合、設計者
自身がこれ等論理回路ブロック相互間の入出力端子同士
を調べて手作業により接続する作業を行っているのが現
状である。従って、多くの工数を要すると共に、設計ミ
スを発生するという欠点がある。

また、複数の論理回路ブロック相互間において、同一信
号名の入出力端子は共通に接続されるが、その際に同一
信号の入出力端子が３個以上存在していわゆるワイヤー
ド接続構成となることがある。

このとき、シミュレータによる論理回路の論理検証〈シ
ミュレーション）を行う場合、ワイヤード接続構成部に
おいてシミュレータ処理が複雑となる欠点がある。また
、３個以上接続されるワイヤード接続構成では、設計者
の手作業によればミスが生じ易いことにもなる。

及ｍｏｅ灼 そこで、本発明はこの様な従来のものの欠点を解決すべ
くなされたものであって、その目的とするところは、自
動的に論理回路ブロック相互の接続を行うようにして、
正確な接続情報を生成し得ると共に、シミュレータの処
理が簡単化可能な論理回路接続情報生成装置を提供する
ことにある。

１艶立旦羞　　　− 本発明によれば、各々がディジタル回路素子により構成
された複数の論理回路ブロックを互いに結合する際の接
続情報を生成する論理回路接続情報生成装置であって、
前記論理回路ブロックの各々における全ての外部端子の
入出力属性及び信号名を予め格納した格納手段と、前記
外部端子について各々の信号名をキーとして同一信号名
の端子を抽出し、抽出された外部端子が３個以上存在す
る場合には、これ等抽出された外部端子うち出力専用の
端子に対応した数の入力及び１個の出力を有する架空素
子を発生する架空素子発生手段と、前記抽出された端子
が２個の場合には両端子を直接接続する接続情報を発生
し、３個以上の場合には前記架空素子を介してこれ等３
個以上の抽出端子を入出力対応に接続する接続情報を発
生する手段とを有することを特徴とする論理回路接続情
報生成装置が得られる。

実施例 以下、図面を用いて本発明の実施例について説明する。

第１図は本発明の実施例のブロック図である。

図において、１は入出力装置、２は演惇処理装置、３は
データ記憶装置、４はディジタル論理回路結合時の自動
接続機構であり、ハードウェア若しくはソフトウェアに
て実現可能である。このディジタル論理回路結合時の自
動接続機構４は、マクロ回路ブロック生成部５と、架空
素子発生部６と、接続情報生成部７とにより構成されて
いる。

先ず、結合対象たる論理回路ブロックの各々において、
全その外部端子の入出力属性（入力端子か出力端子かを
示す属性）及び信号名が予め回路情報ファイル（データ
記憶装置３と考えることができる）に格納されている。

例えば、いま第３図（Ａ）に示す如き回路を考えると、
ディジタル論理素子からなるディジタル論理回路１０．
２０．３０等の一群の回路部があったとする。個々のデ
ィジタル論理回路１０，２０．３０の各々は論理回路部
１５と、入力端子１１．１２と、出力端子１３．１４と
を含んで構成されており、これ等出力端子１１〜１４に
はその入出力属性（入力端子か出力端子かを示す属性）
と、信号名８１〜Ｓ４が夫々付されて、予め回路情報フ
ァイルに格納されているのである。

また、これ等ディジタル論理回路群１０〜３０を結合し
て１個のマクロ論理回路ブロックＡが構成されるものと
すると（第３図（Ｂ）参照）、当該ブロック八を構成す
るディジタル論理回路群１０〜３０の各名称をも予め当
該回路情報ファイルに格納しておくものとする。

第２図は第１図のブロックにおけるディジタル論理回路
結合時の自動接続８１４Ｍ４の動作を示すフローチャー
トであり、第３図乃至第６図を参照して本発明の実施例
の動作を説明する。

先ず、ステップ２１において、対象となる一群の論理回
路（第３図のＡ群）が選択される。ステップ２２におい
て、その選択された論理回路群について１個の対応する
マクロ論理回路ブロックＡに置き換える。この例が第３
図（Ａ＞、（Ｂ）に示されている。

次のステップ２３にて他の論理回路群が存在するかどう
かがチエツクされ、あればステップ２１へ戻り次の論理
回路群を選択して同様な作業が行われ、なければステッ
プ２４へ進む。

このステップ２４では、外部端子上の信号名をキーにし
てこの信号名の外部端子を抽出し、次のステップ２５に
おいて、これ等抽出された同一信号名の外部端子が３個
以上存在する場合、すなわらワイヤードロジック接続と
なる場合があるかどうかが判定される。このワイヤード
ロジック接続がある場合の例が第４図（Ａ）に示されて
おり、信号名Ｓ１を有する各外部端子同士が各マクロ論
理回路ブロックＡ〜Ｃ相互間においてワイヤード接続さ
れる例である。

この場合には、ステップ２６において架空素子２０（第
４図（Ｂ）参照）が発生されるが、第４図の例では、同
一信号名＄１を有する３個以上の出力端子数に等しい入
力３個を有し、出力数が１個の架空素子２０が発生され
る。そして、次のステップ２７において、この架空素子
２０と同一信号名Ｓ１を有する全ての入出力端子が第４
図（Ｂ）の如く入出力対応に架空素子２０を介して接続
される様な接続情報が生成されることになる。

ここに、架空素子２０は実際には存在しない素子である
が、論理検証をシミュレータにより行うために設けられ
た便宜上の素子である。ワイヤードロジック接続部分に
おいて、この架空素子を各端子の入出力属性に合致する
様に発生させ、各出力端子を架空素子の対応入力に接続
し、各入力端子を架空素子の１個の出力に接続するよう
な接続情報を発生することにより、同−信号内では出力
源（出力端子）が一つしかない様に擬制することができ
、よってシミュレータにおけるシミュレーション処理が
極めて簡単化されることになるのである。

ステップ２５において、ワイヤードロジック接続がなけ
れば、同一信号名の外部端子は２個存在するのみである
から。これ等両外部端子同士が直接接続される様な接続
情報がステップ２７にて生成される。外部端子の信号名
か残っていれば、ステップ２４へ戻りステップ２５〜′
２７が再び繰返される。

以上の処理動作を更に具体的に例示したものが第５図及
び第６図に示すブロック図であり、マクロ論理回路ブロ
ックＡ、Ｂ及びＣについて、信号名Ｓ４に対応する外部
端子が３個存在する例であり、この外部端子について夫
々に８４．Ｓ　し。

Ｓ４“とじて、これ等が架空素子２０により相互接続さ
れている。

１１亘皇１ 以上の如く、本発明によれば、複数のマクロ論理回路ブ
ロック相互の結合時において入出力端子の接続が自動的
に可能となり、工数の削減及びミスの削減が計れるとい
う効果がある。また、ワイヤードロジック接続部におい
て架空素子を用いることにより、論理検証処理が容易と
なるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を示すフローチャー、ト、第３図〜第
６図は第１図のブロックの動作時における対象論理回路
の接続態様を夫々示°す図である。 主要部分の符号の説明 ５・・・・・・マクロ回路ブロック生成部６・・・・・
・架空素子発生部 ７・・・・・・接続情報生成部 １０．２０．３０・・・・・・ディジタル論理回路群１
１〜１４・・・・・・外部端子 ２０−−−−・・架空素子

Claims (1)

【特許請求の範囲】
1. 各々がディジタル回路素子により構成された複数の論理
   回路ブロックを互いに結合する際の接続情報を生成する
   論理回路接続情報生成装置であって、前記論理回路ブロ
   ックの各々における全ての外部端子の入出力属性及び信
   号名を予め格納した格納手段と、前記外部端子について
   各々の信号名をキーとして同一信号名の端子を抽出し、
   抽出された外部端子が３個以上存在する場合には、これ
   等抽出された外部端子うち出力専用の端子に対応した数
   の入力及び１個の出力を有する架空素子を発生する架空
   素子発生手段と、前記抽出された端子が２個の場合には
   両端子を直接接続する接続情報を発生し、３個以上の場
   合には前記架空素子を介してこれ等３個以上の抽出端子
   を入出力対応に接続する接続情報を発生する手段とを有
   することを特徴とする論理回路接続情報生成装置。