JPH0195376A - absolute value circuit - Google Patents
absolute value circuitInfo
- Publication number
- JPH0195376A JPH0195376A JP62252872A JP25287287A JPH0195376A JP H0195376 A JPH0195376 A JP H0195376A JP 62252872 A JP62252872 A JP 62252872A JP 25287287 A JP25287287 A JP 25287287A JP H0195376 A JPH0195376 A JP H0195376A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- absolute value
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路において、入力信号の絶対値を
合成し取り出す回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a circuit for synthesizing and extracting absolute values of input signals in a semiconductor integrated circuit.
従来の技術
従来、この種の絶対値回路は第２図に示す様な構成であ
った。第２図において、反転増幅器として用いた演算増
幅器ＯｐＨの出力と基準電圧源ｖ ｒｅｆとの電位差に
よりＮＰＮ及びＰＮＰのトランジスタＱｕ及びＱ１０を
切換えて絶対値出力を取り出す構成であった。2. Description of the Related Art Conventionally, this type of absolute value circuit has had a configuration as shown in FIG. In FIG. 2, the NPN and PNP transistors Qu and Q10 are switched according to the potential difference between the output of the operational amplifier OpH used as an inverting amplifier and the reference voltage source v ref to obtain an absolute value output.
発明が解決しようとする問題点
このような従来の構成では、演算増幅器の出力電圧が、
ＮＰＮ及びＰＮＰ トランジスタのベース・エミッタ間
電圧より小さいときには、絶対値出力が得られない、い
わゆる、「不感帯」と呼ばれる領域を持つため、出力信
号が歪んでしまうことがある。Problems to be Solved by the Invention In such a conventional configuration, the output voltage of the operational amplifier is
When the voltage is lower than the base-emitter voltage of NPN and PNP transistors, there is a region called a "dead zone" where no absolute value output can be obtained, and the output signal may be distorted.
また、出力端のバイアス電圧は、基準電圧源よりもトラ
ンジスタのコレクタ・エミッタ間飽和電圧（約０．２Ｖ
）以上低くないと、絶対値出力が得られないといった制
限があった。In addition, the bias voltage at the output terminal is set at a transistor collector-emitter saturation voltage (approximately 0.2 V) than the reference voltage source.
) or higher, there was a restriction that absolute value output could not be obtained.
本発明は、このような問題点を解決するもので、前記問
題点を克服すると共に、部品点数の削減をはかり小型化
をもたらす絶対値回路を提供することを目的とするもの
である。The present invention has been made to solve these problems, and aims to provide an absolute value circuit that overcomes the above problems, reduces the number of parts, and achieves miniaturization.
問題点を解決するための手段
この問題点を解決するために、本発明は、演算増幅器の
出力回路を利用し、同演算増幅器の出力より２倍のベー
ス・エミッタ間電圧弁高い電位と、演算増幅器の出力よ
りベース・エミッタ間電圧弁低い電位を取り出し、それ
ぞれの出力をトランジスタのオン、オフにより切換える
ことにより、絶対値を取り出すものである。Means for Solving the Problem In order to solve this problem, the present invention utilizes the output circuit of an operational amplifier, and has a base-emitter voltage that is twice as high as the output of the operational amplifier. The absolute value is obtained by extracting a base-emitter voltage valve lower potential than the output of the amplifier and switching each output by turning on and off the transistors.
作用
この構成により、「不感帯」と呼ばれる入力が小さい範
囲における出力が得られない領域を取り除くことができ
、出力信号の歪みを無（すことができる。Effect: With this configuration, it is possible to eliminate a region where no output is obtained in a range where the input is small, which is called a "dead zone", and distortion of the output signal can be eliminated.
また、出力端のバイアス電圧も、基準電圧源と同じにで
きる為、別の電圧源を作る必要がなくなる。Furthermore, since the bias voltage at the output end can be the same as the reference voltage source, there is no need to create a separate voltage source.
実施例
第１図は本発明の一実施例による絶対値回路であり、第
１図において、演算増幅器ＯＰ１の出力トランジスタＱ
イのベースに、ダイオードＱ０を接続し、演算増幅器Ｏ
ＰＩの出力Ｖｏより、２倍のベース・エミッタ間電圧高
い電位Ｖ、を作る。この電圧は、トランジスタＱＩを介
して、抵抗Ｒ１とトランジスタＱ２により、演算増幅器
の出力信号のうち、基準電圧源Ｖｒｅｆの電圧以上の出
力信号を電流に変換する。その電流を１．とするとＩａ
＝（Ｖ＋−ＶＢＥＩ−Ｖａｐ２）；Ｒ＋ ・・・・・
（１）但し、Ｒ１：抵抗Ｒ＋の抵抗値
ＶＢＥＩ ： トランジスタＱＩのベース・エミッタ間
電圧
ＶｏＥ２：トランジスタＱ２のベース・エミッタ間電圧
また、Ｖ、は次式で表わされる。Embodiment FIG. 1 shows an absolute value circuit according to an embodiment of the present invention. In FIG. 1, the output transistor Q of the operational amplifier OP1
A diode Q0 is connected to the base of A, and an operational amplifier O
Create a potential V that is twice the base-emitter voltage as the PI output Vo. This voltage is converted into a current by the resistor R1 and the transistor Q2 through the transistor QI, which output signal of the operational amplifier that is higher than the voltage of the reference voltage source Vref is converted into a current. The current is 1. Then Ia
=(V+-VBEI-Vap2);R+...
(1) However, R1: resistance value of resistor R+ VBEI: voltage between the base and emitter of transistor QI VoE2: voltage between base and emitter of transistor Q2 Also, V is expressed by the following equation.
Ｖ＋＝Ｖｏ−Ｖｒｅｒ＋ＶＢＥｎ＋Ｖｓｅｃ −−
（２）但し、ｖｏ：演算増幅器ＯＰＩの出力電圧Ｖｒｅ
４：基準電圧
Ｖｅｇａ：）ランジスタＱ３のベース・エミッタ間電圧
ＶｅＥｃ：）ランジスタＱｃのベース・エミッタ間電圧
変換された電流は、トランジスタＱ４１ ＱＳ、抵抗Ｒ
３，Ｒ４からなる電流ミラー回路により、電流ミラーさ
れて、出力端Ｖａｂより出力される。V+=Vo-Vrer+VBEn+Vsec --
(2) However, vo: Output voltage Vre of operational amplifier OPI
4: Reference voltage Vega:) Voltage between base and emitter of transistor Q3 VeEc:) Voltage between base and emitter of transistor Qc The converted current is applied to transistor Q41 QS, resistor R
3 and R4, the current is mirrored and output from the output terminal Vab.
次に、基準電圧以下に演算増幅器入力が下がった時には
前述したトランジスタＱｌ、Ｑ２はオンからオフになり
、反対に、トランジスタＱ３がオフからオンになり、演
算増幅器ＯＰＩの出力トランジスタＱｂのベース電位ｖ
２が、トランジスタＱ３と抵抗Ｒ２により、電流Ｉｂに
変換される。Next, when the operational amplifier input drops below the reference voltage, the aforementioned transistors Ql and Q2 turn from on to off, and conversely, transistor Q3 turns from off to on, and the base potential v of the output transistor Qb of the operational amplifier OPI
2 is converted into current Ib by transistor Q3 and resistor R2.
出力端Ｖ２ｂの電圧を、基準電圧源Ｖｒｅｆの電圧と同
電位にすることにより、出力電流１ｂは次式％式％
但し、Ｖｓｂ：出力端Ｖａｂの電圧で、特に基準電圧源
電圧ｖ ｒｅｆと同電位にする。By setting the voltage of the output terminal V2b to the same potential as the voltage of the reference voltage source Vref, the output current 1b is calculated using the following formula. to potential.
ｖＢＥ３：トランジスタＱ３のベース・エミッタ間電圧 Ｒ２：抵抗Ｒ２の抵抗値 また、ｖ２は次式で表わされる。vBE3: Base-emitter voltage of transistor Q3 R2: resistance value of resistor R2 Moreover, v2 is expressed by the following formula.
Ｖ２＝ ＶＯＶｒｅｆ ｖＢＥｂ ・・
・・・・（４）但し、ＶＢＥｂ：トランジスタＱｂのベ
ース・エミッタ間電圧
以上、２つの電流Ｌ＋ Ｉｂが、演算増幅器の出力に
より、自動的に切換わり、出力端Ｖａｂより電流吸込の
型で得られる。V2= VOVref vBEb...
...(4) However, when VBEb is higher than the base-emitter voltage of transistor Qb, the two currents L+Ib are automatically switched by the output of the operational amplifier, and are obtained from the output terminal Vab in a current sink type. It will be done.
一般には、出力端Ｖ ’ａ ｂを別の演算増幅器の仮想
接地端に接続することにより、電圧変換し使用する。Generally, the voltage is converted and used by connecting the output terminal V'a b to the virtual ground terminal of another operational amplifier.
発明の効果
以上のように、本発明によれば少ない素子数で、出力信
号波形に歪みのない高精度の絶対値回路が得られ制御回
路の高精度化が可能となる。Effects of the Invention As described above, according to the present invention, a highly accurate absolute value circuit without distortion in the output signal waveform can be obtained with a small number of elements, and the control circuit can be made highly accurate.
第１図は本発明の一実施例による絶対値回路を示す回路
図、第２図は従来の絶対値回路を示す回路図である。
Ｑ１〜Ｑ５・・・・・・トランジスタ、Ｑａ、 Ｑｂ・
・・・・・トランジスタ、Ｑｏ・・・・・・ダイオード
、Ｒ１−Ｒ４・・・・・・抵抗、ＣＣ１’＝ＣＣ２・・
・・・・電流源、ＯＰ ＋・・・・・・演算増幅器。
代理人の氏名 弁理士 中尾敏男 ほか１名第１図
第 ２ｒＩＪFIG. 1 is a circuit diagram showing an absolute value circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional absolute value circuit. Q1 to Q5...Transistor, Qa, Qb・
...Transistor, Qo...Diode, R1-R4...Resistor, CC1'=CC2...
...Current source, OP+...Operation amplifier. Name of agent: Patent attorney Toshio Nakao and one other person Figure 1, Figure 2rIJ
Claims (1)
圧の２倍分高い電位点に、第１のトランジスタのベース
を接続し、その第１のトランジスタのエミッタを、第１
の抵抗を介して第２のトランジスタのエミッタに接続し
、そのコレクタよりの出力を第１、第２の電流ミラー対
を介し第１の出力とし、さらに、前記演算増幅器の出力
より単位のベース・エミッタ間電圧分低い電位点に、第
３のトランジスタのベースを接続し、その第３のトラン
ジスタのエミッタを第２の抵抗を介して、第２の出力と
して取り出し、前記第１、第２の出力を切換えることに
より、入力の絶対値を取り出す絶対値回路。The base of the first transistor is connected to a potential point higher than the output voltage of the operational amplifier by twice the unit base-emitter voltage, and the emitter of the first transistor is connected to the
The output from the collector is connected to the emitter of the second transistor through the resistor, and the output from the collector is used as the first output through the first and second current mirror pair. The base of the third transistor is connected to a potential point that is lower by the voltage between emitters, and the emitter of the third transistor is taken out as a second output through a second resistor, and the first and second outputs are An absolute value circuit that extracts the absolute value of the input by switching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252872A JPH0195376A (en) | 1987-10-07 | 1987-10-07 | absolute value circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252872A JPH0195376A (en) | 1987-10-07 | 1987-10-07 | absolute value circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0195376A true JPH0195376A (en) | 1989-04-13 |
Family
ID=17243340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252872A Pending JPH0195376A (en) | 1987-10-07 | 1987-10-07 | absolute value circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0195376A (en) |
-
1987
- 1987-10-07 JP JP62252872A patent/JPH0195376A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS605085B2 (en) | current mirror circuit | |
| JP3110502B2 (en) | Current mirror circuit | |
| JPS6091425A (en) | Constant voltage power supply circuit | |
| JPH0195376A (en) | absolute value circuit | |
| JPS5866129A (en) | Constant current source circuit | |
| JPH04127703A (en) | Operational amplifier | |
| JPH04113275A (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
| JPS59108411A (en) | Current source circuit | |
| JPH04127602A (en) | Output circuit for operational amplifier | |
| JP2609749B2 (en) | Current supply circuit | |
| JPS61144907A (en) | Semiconductor circuit device | |
| JPH0151207B2 (en) | ||
| JPH0364205A (en) | Clipping circuit | |
| JPS63236403A (en) | Current source circuit | |
| JP2789926B2 (en) | Full-wave rectifier circuit | |
| JP3018486B2 (en) | Bias circuit | |
| JPS6143014A (en) | Comparator with hysteresis | |
| JPH01115205A (en) | Maximum value output circuit | |
| JPH02199516A (en) | Constant voltage circuit | |
| JPS6112108A (en) | Input circuit | |
| JPH01278107A (en) | Current mirror circuit | |
| JPH02122708A (en) | Amplifier | |
| JPS5950605A (en) | Current mirror circuit | |
| JPS6342510A (en) | amplifier | |
| JPS63202108A (en) | Current mirror circuit |