JPH0196096A - 半導体結晶のエピタキシャル成長法 - Google Patents
半導体結晶のエピタキシャル成長法Info
- Publication number
- JPH0196096A JPH0196096A JP25384087A JP25384087A JPH0196096A JP H0196096 A JPH0196096 A JP H0196096A JP 25384087 A JP25384087 A JP 25384087A JP 25384087 A JP25384087 A JP 25384087A JP H0196096 A JPH0196096 A JP H0196096A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- substrate
- layer
- shrimp
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上にＧａＡｌＡｓ半導体結晶を形成させ
るエピタキシャル成長法に関するものである。
るエピタキシャル成長法に関するものである。
（従来の技術及び問題点〕
従来、例えばＧａＡ ＩＡｓ赤色ＬＥＤを作製する場合
、通常ＧａＡｓ基板上に液相エピタキシャル成長法又は
気相エピタキシャル成長法によりＧａＡｌＡｓ−半導体
結晶をエピタキシャル成長させることによ−り構成され
た、第４図に示す構造の所謂エビウェハーを使用してい
る。
、通常ＧａＡｓ基板上に液相エピタキシャル成長法又は
気相エピタキシャル成長法によりＧａＡｌＡｓ−半導体
結晶をエピタキシャル成長させることによ−り構成され
た、第４図に示す構造の所謂エビウェハーを使用してい
る。
例えば、シングルへテロ構造の場合には、エビウェハー
ｌは、第４図（Ａ）に示すように、ＧａＡｓ基板２の上
に、発光層としてのＰ Ｇａｏ、１ｓＡＩｏ、ｓｓ＾
Ｓから成る活性層３と、ｎ Ｇａａ、ｚＡＩｏ、ｓ＾
Ｓから成るクラッド層４とを、順次液相エピタキシャル
成長法又は気相エピタキシャル成長法により結晶成長さ
せることにより形成されており、またダブルへテロ構造
の場合には、エビウェハー１゛は、第４図（Ｂ）に示す
ように、ＧａＡｓ基板２の上に、ｎ−Ｇａ５． ｚ＾１
゜１＾Ｓから成るクラッド層３°と、発光層としてのＰ
Ｇａｏ、１ｓＡｌｓ、５ｓＡｓから成る活性層４゛
と、さらにｎ Ｇａｏ、ｚＡＩｏ、。Ａｓから成るク
ラッド層５とを、順次液相エピタキシャル成長法又は気
相エピタキシャル成長法により結晶成長させることによ
り形成されている。
ｌは、第４図（Ａ）に示すように、ＧａＡｓ基板２の上
に、発光層としてのＰ Ｇａｏ、１ｓＡＩｏ、ｓｓ＾
Ｓから成る活性層３と、ｎ Ｇａａ、ｚＡＩｏ、ｓ＾
Ｓから成るクラッド層４とを、順次液相エピタキシャル
成長法又は気相エピタキシャル成長法により結晶成長さ
せることにより形成されており、またダブルへテロ構造
の場合には、エビウェハー１゛は、第４図（Ｂ）に示す
ように、ＧａＡｓ基板２の上に、ｎ−Ｇａ５． ｚ＾１
゜１＾Ｓから成るクラッド層３°と、発光層としてのＰ
Ｇａｏ、１ｓＡｌｓ、５ｓＡｓから成る活性層４゛
と、さらにｎ Ｇａｏ、ｚＡＩｏ、。Ａｓから成るク
ラッド層５とを、順次液相エピタキシャル成長法又は気
相エピタキシャル成長法により結晶成長させることによ
り形成されている。
しかしながら、このように構成されたエビウェハー１又
は１′は、基板２よりも該基板２の上に形成された結晶
成長層である活性Ｎ３，４’及びクラッド層３’、４．
５の方が格子定数が大きいことから、基板２を構成する
ＧａＡｓと、該基板２上に形成された第１層である活性
層３又はクラッド層３“を構成するＧａＡｌＡｓとの間
の界面に０．３％程度のミスマツチが発生するため、該
ＧａＡｌＡｓから成る第１層に転移や欠陥等が生ずるこ
ととなり、これによって非発光センターが形成されてし
まうので、上記エビウェハー１又は１°を使用してＬＥ
Ｄを作製した場合に、該ＬＥＤの発光効率が低下するこ
とになる。
は１′は、基板２よりも該基板２の上に形成された結晶
成長層である活性Ｎ３，４’及びクラッド層３’、４．
５の方が格子定数が大きいことから、基板２を構成する
ＧａＡｓと、該基板２上に形成された第１層である活性
層３又はクラッド層３“を構成するＧａＡｌＡｓとの間
の界面に０．３％程度のミスマツチが発生するため、該
ＧａＡｌＡｓから成る第１層に転移や欠陥等が生ずるこ
ととなり、これによって非発光センターが形成されてし
まうので、上記エビウェハー１又は１°を使用してＬＥ
Ｄを作製した場合に、該ＬＥＤの発光効率が低下するこ
とになる。
また、上記エビウェハー１又は１°は、上述のように基
板２よりも該基板２の上に形成された結晶成長層の方が
格子定数が大きいことから、結晶成長後に上方に向かっ
て凸状に反りを生ずることになる。そのため、該エビウ
ェハー１又は１゛が平坦でないことにより、ＬＥＤ等の
チップ製造工程でエビウェハーの割れが発生してチップ
製造の歩留まりが低下したり、またチップ製造工程の機
械化が困難である等の問題があった。
板２よりも該基板２の上に形成された結晶成長層の方が
格子定数が大きいことから、結晶成長後に上方に向かっ
て凸状に反りを生ずることになる。そのため、該エビウ
ェハー１又は１゛が平坦でないことにより、ＬＥＤ等の
チップ製造工程でエビウェハーの割れが発生してチップ
製造の歩留まりが低下したり、またチップ製造工程の機
械化が困難である等の問題があった。
（発明の目的〕
本発明は、以上の点に濫み、基板と結晶成長層との間に
ミスマツチが発生せず、また結晶成長後に基板が反りを
生ずることのない、半導体結晶のエピタキシャル成長法
を提供することを目的としている。
ミスマツチが発生せず、また結晶成長後に基板が反りを
生ずることのない、半導体結晶のエピタキシャル成長法
を提供することを目的としている。
〔問題点を解決するための手段及び作用〕上記目的は、
本発明によれば、ＧａＡｓ基板上に、液相エピタキシャ
ル成長法又は気相エピタキシャル成長法によりＧａＡｌ
Ａｓ半導体結晶を結晶成長させるようにした、半導体結
晶のエピタキシャル成長法において、ＧａＡｓ基板を構
成するＧａＡｓに、Ｉｎを、好ましくは濃度３．５〜８
．５ ＸＩＯ”／ｃ４でドーピングすることにより達成
される。
本発明によれば、ＧａＡｓ基板上に、液相エピタキシャ
ル成長法又は気相エピタキシャル成長法によりＧａＡｌ
Ａｓ半導体結晶を結晶成長させるようにした、半導体結
晶のエピタキシャル成長法において、ＧａＡｓ基板を構
成するＧａＡｓに、Ｉｎを、好ましくは濃度３．５〜８
．５ ＸＩＯ”／ｃ４でドーピングすることにより達成
される。
この発明によれば、基板を構成するＧａＡｓにＩｎをド
ーピングすることにより、該基板の格子定数を、該基板
上に形成される結晶成長層の格子定数とほぼ一致させる
ようにし、それによって該基板と結晶成長層との間にミ
スマツチを発生させないようにしたから、結晶成長層に
ミスフィツト転位や欠陥が生ずることが低減され、しか
もＩｎをドーピングさせたＧａＡｓはドーピングしない
ＧａＡｓに比較して低ＥＰＤ基板を構成し得るので、結
晶成長層に引き継がれる転位が減少せしめられ、従って
非発光センターの形成が抑制されることとなり、例えば
ＬＥＤを作製する場合には、高輝度化が可能となる。
ーピングすることにより、該基板の格子定数を、該基板
上に形成される結晶成長層の格子定数とほぼ一致させる
ようにし、それによって該基板と結晶成長層との間にミ
スマツチを発生させないようにしたから、結晶成長層に
ミスフィツト転位や欠陥が生ずることが低減され、しか
もＩｎをドーピングさせたＧａＡｓはドーピングしない
ＧａＡｓに比較して低ＥＰＤ基板を構成し得るので、結
晶成長層に引き継がれる転位が減少せしめられ、従って
非発光センターの形成が抑制されることとなり、例えば
ＬＥＤを作製する場合には、高輝度化が可能となる。
また、基板と結晶成長層との間にミスマツチが発生し得
ないことから、結晶成長後に上方に向かって凸状の反り
を生ずることがない。そのため、エビウェハー１又はｌ
゛が平坦であることから、チップ製造工程で割れが発生
しないので歩留まりが向上し、しかも機械化が可能とな
ることにより、コストダウンを図ることができる。
ないことから、結晶成長後に上方に向かって凸状の反り
を生ずることがない。そのため、エビウェハー１又はｌ
゛が平坦であることから、チップ製造工程で割れが発生
しないので歩留まりが向上し、しかも機械化が可能とな
ることにより、コストダウンを図ることができる。
以下、図面に示した実施例に基づいて本発明をさらに詳
細に説明する。
細に説明する。
第１図は本発明による半導体結晶のエピタキシャル成長
法によって形成したエピウエノ＼−を示している。
法によって形成したエピウエノ＼−を示している。
第１図（Ａ）において、エビウェハー１１はシングルへ
テロ構造のエビウェハーであり、ＧａＡｓから成る基板
１２にはＩｎ （インジウム）がドーピングされており
、この基＋ｆｆ１ｌＺ上に、発光層としてのｐ −Ｇａ
ｏｌｓＡｌｏ、ａｓＡｓから成る活性層１３と、ｎ
Ｇａｏ、ｚＡｌ。、 、Ａｓから成る多ラッド層１４と
を、順次液相エピタキシャル成長法又は気相エピタキシ
ャル成長法により結晶成長させることにより形成されて
いる。また第１図（Ｂ）において、エビウェハー１１″
はダブルへテロ構造のエビウェハーであり、シングルへ
テロ構造のエビウェハー１１と同様にＧａＡｓ ５板１
２にはＩｎがドーピングされており、この基板１２の上
に、Ｐ Ｇａｏ、ｔＡＩ＊、ｉＡｓから成るクラッド
Ｎ１３゛と、発光層としてのＰ Ｇａｏ、＊５Ａｌｏ
、５ｓＡＳから成る活性層１４゛ と、さらにｎ
Ｇａ０． 、Ａ＋、、 ｓＡ３から成るクラッドｌ１１
５とを、順次液相エピタキシャル成長法又は気相エピタ
キシャル成長法により結晶成長させることにより形成さ
れている。
テロ構造のエビウェハーであり、ＧａＡｓから成る基板
１２にはＩｎ （インジウム）がドーピングされており
、この基＋ｆｆ１ｌＺ上に、発光層としてのｐ −Ｇａ
ｏｌｓＡｌｏ、ａｓＡｓから成る活性層１３と、ｎ
Ｇａｏ、ｚＡｌ。、 、Ａｓから成る多ラッド層１４と
を、順次液相エピタキシャル成長法又は気相エピタキシ
ャル成長法により結晶成長させることにより形成されて
いる。また第１図（Ｂ）において、エビウェハー１１″
はダブルへテロ構造のエビウェハーであり、シングルへ
テロ構造のエビウェハー１１と同様にＧａＡｓ ５板１
２にはＩｎがドーピングされており、この基板１２の上
に、Ｐ Ｇａｏ、ｔＡＩ＊、ｉＡｓから成るクラッド
Ｎ１３゛と、発光層としてのＰ Ｇａｏ、＊５Ａｌｏ
、５ｓＡＳから成る活性層１４゛ と、さらにｎ
Ｇａ０． 、Ａ＋、、 ｓＡ３から成るクラッドｌ１１
５とを、順次液相エピタキシャル成長法又は気相エピタ
キシャル成長法により結晶成長させることにより形成さ
れている。
即ち、エビウェハ−１１又は１１゛ は、Ｉｎをドー
ピングさせたＧａＡｓ基板１２の上に、第４図に示した
従来のエビウェハー１又は１゛の場合と同様に結晶成長
層を形成したものである。
ピングさせたＧａＡｓ基板１２の上に、第４図に示した
従来のエビウェハー１又は１゛の場合と同様に結晶成長
層を形成したものである。
ここで、基板１２は、ＧａＡｓにＩｎをドーピングさせ
たことにより、第２図のグラフに示すように、ドーピン
グしないＧａＡｓに比較して大きい、ＧａＡｓとＩｎＡ
ｓの格子定数との間の大きさの格子定数を有するように
なる。通常、結晶成長層の第１層であるＧａＡｌＡｓは
、そのＡ１組成ｘ （Ｇａ＋−ｘ ＡＩ＋Ｉ Ａｓ）が
０．３５〜０．８であるから、その格子定数は第３図に
点線で示すように表され、この格子定数に合わせるため
には第３図に実線で示すように、ＧａＡｓへのＩｎのド
ーピング濃度を３．５〜８．５ ＸＩＯ”＠／ｃｄとす
ればよい。
たことにより、第２図のグラフに示すように、ドーピン
グしないＧａＡｓに比較して大きい、ＧａＡｓとＩｎＡ
ｓの格子定数との間の大きさの格子定数を有するように
なる。通常、結晶成長層の第１層であるＧａＡｌＡｓは
、そのＡ１組成ｘ （Ｇａ＋−ｘ ＡＩ＋Ｉ Ａｓ）が
０．３５〜０．８であるから、その格子定数は第３図に
点線で示すように表され、この格子定数に合わせるため
には第３図に実線で示すように、ＧａＡｓへのＩｎのド
ーピング濃度を３．５〜８．５ ＸＩＯ”＠／ｃｄとす
ればよい。
以上のように本発明においては、基板１２を構成するＧ
ａＡｓにＩｎをドーピングすることにより、該基板１２
の格子定数を、その上に形成される結晶成長層の第１層
であるｐ Ｇａｏ、ａｓＡｌｏ、５ｓＡＳから成る活
性層１３又はｎ −Ｇａ６４八ｌｏ、 １１Ａｓから成
るクラッド層１３゛ の格子定数に一致させであるので
、この基板１２の上に結晶成長させる場合、該基板１２
とその上に形成される第１層１３又は１３゛ との間
にミスマツチが生じない。
ａＡｓにＩｎをドーピングすることにより、該基板１２
の格子定数を、その上に形成される結晶成長層の第１層
であるｐ Ｇａｏ、ａｓＡｌｏ、５ｓＡＳから成る活
性層１３又はｎ −Ｇａ６４八ｌｏ、 １１Ａｓから成
るクラッド層１３゛ の格子定数に一致させであるので
、この基板１２の上に結晶成長させる場合、該基板１２
とその上に形成される第１層１３又は１３゛ との間
にミスマツチが生じない。
以上述べたように本発明によれば、ＧａＡｓ基板上に、
液相エピタキシャル成長法又は気相エピタキシャル成長
法によりＧａＡｌＡｓ半導体結晶を結晶成長させるよう
にした半導体結晶のエピタキシャル成長法において、Ｇ
ａＡｓ基板を構成するＧａＡｓに、Ｉｎを好ましくは濃
度３．５〜８．５ ｘｔＯ”／ｃｆｆｌでドーピングす
ることにより、上記基板の格子定数が、該基板上に形成
される結晶成長層の格子定数とほぼ一致しているので、
該基板と結晶成長層との間にミスマツチが発生し得ない
ことから、結晶成長層にミスフィツト転位や欠陥が生ず
ることが低減されることになる。
液相エピタキシャル成長法又は気相エピタキシャル成長
法によりＧａＡｌＡｓ半導体結晶を結晶成長させるよう
にした半導体結晶のエピタキシャル成長法において、Ｇ
ａＡｓ基板を構成するＧａＡｓに、Ｉｎを好ましくは濃
度３．５〜８．５ ｘｔＯ”／ｃｆｆｌでドーピングす
ることにより、上記基板の格子定数が、該基板上に形成
される結晶成長層の格子定数とほぼ一致しているので、
該基板と結晶成長層との間にミスマツチが発生し得ない
ことから、結晶成長層にミスフィツト転位や欠陥が生ず
ることが低減されることになる。
しかもＩｎをドーピングさせたＧａＡｓは、ドーピング
しないＧａＡｓに比較して低ＥＰＤ基板を構成し得るの
で、結晶成長層に引き継がれる転位が減少せしめられ、
従って非発光センターの形成が抑制されることとなり、
例えばＬＥＤを作製する場合には、高輝度化が可能とな
る。
しないＧａＡｓに比較して低ＥＰＤ基板を構成し得るの
で、結晶成長層に引き継がれる転位が減少せしめられ、
従って非発光センターの形成が抑制されることとなり、
例えばＬＥＤを作製する場合には、高輝度化が可能とな
る。
さらに、基板と結晶成長層との間にミスマツチが発生し
得ないことから、結晶成長後に上方に向かって凸状の反
りを生ずることがなく、エビウェハー１又は１゛が平坦
であることから、チップ製造工程で割れが発生しないた
め歩留まりが向上し、しかも機械化が可能となることに
より、コストダウンを図ることができる。
得ないことから、結晶成長後に上方に向かって凸状の反
りを生ずることがなく、エビウェハー１又は１゛が平坦
であることから、チップ製造工程で割れが発生しないた
め歩留まりが向上し、しかも機械化が可能となることに
より、コストダウンを図ることができる。
かくして、本発明によれば、基板とその上に形成される
結晶成長層との間にミスマツチが発生することがなく、
従って転位や欠陥が大幅に減少するので、本方法による
エビウェハーを使用してＬＥＤを作製する場合に、非発
光センターの発生が抑制されることにより、発光効率が
高く高輝度化が可能であるＬＥＤが得られ、また結晶成
長後に反りが生じないので、チップ製造工程で割れが発
生せず、且つチップ製造工程の機械化が可能である等、
極めて優れた半導体結晶のエピタキシャル成長法が提供
され得る。
結晶成長層との間にミスマツチが発生することがなく、
従って転位や欠陥が大幅に減少するので、本方法による
エビウェハーを使用してＬＥＤを作製する場合に、非発
光センターの発生が抑制されることにより、発光効率が
高く高輝度化が可能であるＬＥＤが得られ、また結晶成
長後に反りが生じないので、チップ製造工程で割れが発
生せず、且つチップ製造工程の機械化が可能である等、
極めて優れた半導体結晶のエピタキシャル成長法が提供
され得る。
第１図は本発明により形成されたエビウェハーの概略断
面図であり、（Ａ）はシングルへテロ構造の、また（Ｂ
）はダブルへテロ構造のエビウェハーを示す、第２図は
各種組成の格子定数を示すグラフ、第３図はＧａＡｓへ
のＩｎのドーピング濃度及び結晶成長ＪｉＧａＡＩＡｓ
のＡ１組成に対する格子定数を示すグラフである。 第４図は従来のエビウェハーの概略断面図であり、（Ａ
）はシングルへテロ構造の、（Ｂ）はダブルへテロ構造
のエビウェハーを示す。 １１、１１“−・−・・エビウェハー；１２・−・−Ｉ
ｎをドーピングさせたＧａＡｓ基板ｉ １３．１４’−
活性層１３°、 １４．１５−・・−クラッド層。 特許出願人：スタンレー電気株式会社 代 理 人：弁理士 平 山 −室 間 ： 弁理士 海 津 保 三第１図
第１図 第２図 １喜子２ＲＱ＊（Ａ） 第３閃
面図であり、（Ａ）はシングルへテロ構造の、また（Ｂ
）はダブルへテロ構造のエビウェハーを示す、第２図は
各種組成の格子定数を示すグラフ、第３図はＧａＡｓへ
のＩｎのドーピング濃度及び結晶成長ＪｉＧａＡＩＡｓ
のＡ１組成に対する格子定数を示すグラフである。 第４図は従来のエビウェハーの概略断面図であり、（Ａ
）はシングルへテロ構造の、（Ｂ）はダブルへテロ構造
のエビウェハーを示す。 １１、１１“−・−・・エビウェハー；１２・−・−Ｉ
ｎをドーピングさせたＧａＡｓ基板ｉ １３．１４’−
活性層１３°、 １４．１５−・・−クラッド層。 特許出願人：スタンレー電気株式会社 代 理 人：弁理士 平 山 −室 間 ： 弁理士 海 津 保 三第１図
第１図 第２図 １喜子２ＲＱ＊（Ａ） 第３閃
Claims (2)
- （１）ＧａＡｓ基板上に、液相エピタキシャル成長法又
は気相エピタキシャル成長法によりＧａＡｌＡｓ半導体
結晶を結晶成長させるようにした、半導体結晶のエピタ
キシャル成長法において、ＧａＡｓ基板を構成するＧａ
Ａｓに、Ｉｎをドーピングすることを特徴とする、半導
体結晶のエピタキシャル成長法。 - （２）前記ＧａＡｓへのＩｎのドーピング濃度が、３．
５〜８．５×１０＾２＾０／ｃｍ＾３であることを特徴
とする、特許請求の範囲第１項に記載の半導体結晶のエ
ピタキシャル成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25384087A JPH0196096A (ja) | 1987-10-09 | 1987-10-09 | 半導体結晶のエピタキシャル成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25384087A JPH0196096A (ja) | 1987-10-09 | 1987-10-09 | 半導体結晶のエピタキシャル成長法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0196096A true JPH0196096A (ja) | 1989-04-14 |
| JPH0361639B2 JPH0361639B2 (ja) | 1991-09-20 |
Family
ID=17256865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25384087A Granted JPH0196096A (ja) | 1987-10-09 | 1987-10-09 | 半導体結晶のエピタキシャル成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196096A (ja) |
-
1987
- 1987-10-09 JP JP25384087A patent/JPH0196096A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0361639B2 (ja) | 1991-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101179106B (zh) | 使用氮化物半导体的发光器件和其制造方法 | |
| JP3812368B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JPH03203388A (ja) | 半導体発光素子およびその製造方法 | |
| CN105336821A (zh) | GaN基LED外延结构及其制备方法 | |
| JPH03133182A (ja) | 半導体基板及びその製造方法 | |
| JPH05283744A (ja) | 半導体素子 | |
| CN108987538A (zh) | Led外延结构及其制备方法和半导体器件 | |
| CN103515495A (zh) | 一种GaN基发光二极管芯片的生长方法 | |
| CN109411579B (zh) | 具有石墨烯结构的半导体器件及其制备方法 | |
| JPH0281483A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| CN117832342A (zh) | 一种led外延片及其制备方法 | |
| JP3718329B2 (ja) | ＧａＮ系化合物半導体発光素子 | |
| CN116190511A (zh) | 一种高光效led外延片、制备方法及led芯片 | |
| JP2000058912A (ja) | 半導体発光素子 | |
| CN118676277B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| KR100604617B1 (ko) | Ⅲ-ⅴ족화합물반도체의제조방법 | |
| CN110416374B (zh) | 发光二极管外延片及其生长方法、发光二极管、显示装置 | |
| JPH0196096A (ja) | 半導体結晶のエピタキシャル成長法 | |
| CN113707771B (zh) | 一种基于碳硅氧共掺杂氮化铝的led芯片制作方法 | |
| JP2001077480A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| CN115411161A (zh) | 一种用于可见光通信的led外延薄膜及其制备方法 | |
| CN102064255A (zh) | 发光二极管及其制造方法 | |
| JPH0897469A (ja) | 半導体発光素子 | |
| KR100586959B1 (ko) | 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법 | |
| CN116995166B (zh) | 发光二极管外延片及其制备方法、led |