JPH0196732U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例示す回路図、第２図
は静止形トリツプ回路図である。 １，２，３……パワーＦＥＴ、５……トリツプ
コイル、１１，１２，１３，１７，１８……抵抗
、１４，１５，１６，１９……フオトカプラ。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) トリツプコイル及び投入コイルへの通電制
   御に複数のパワーＦＥＴの直列回路を設けた静止
   形トリツプ・投入回路において、前記パワーＦＥ
   Ｔに夫々並列に設けられて前記トリツプコイル及
   び投入コイルに断線監視のための微小電流路を形
   成する抵抗回路と、前記パワーＦＥＴからトリツ
   プコイル・投入コイルへの通電路に並列に設けら
   れ、該通電路の微小電流しや断で断線検出出力を
   得るフオトカプラ回路とを備えたことを特徴とす
   る静止形トリツプ・投入回路の断線監視回路。 (2) 実用新案登録請求の範囲第１項において、
   前記抵抗回路は抵抗とフオトカプラの入力回路の
   直列接続に構成し、並列接続のパワーＦＥＴのオ
   ン・オフ状態を該フオトカプラの出力で監視する
   静止形トリツプ・投入回路の断線監視回路。 (3) 実用新案登録請求の範囲第１項において、
   トリツプコイル又は投入コイルに直列のテスト端
   子の閉路の可否を該端子電圧レベルから決定する
   静止形トリツプ・投入回路の断線監視回路。