JPH0197192A - 電動機の制御装置 - Google Patents
電動機の制御装置Info
- Publication number
- JPH0197192A JPH0197192A JP62250601A JP25060187A JPH0197192A JP H0197192 A JPH0197192 A JP H0197192A JP 62250601 A JP62250601 A JP 62250601A JP 25060187 A JP25060187 A JP 25060187A JP H0197192 A JPH0197192 A JP H0197192A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- synchronization
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、電動機の制御装置に係り、特にディジタル制
御方式のサイリスタレオナード制御装置に関する。
御方式のサイリスタレオナード制御装置に関する。
(従来の技術)
従来、広く用いられている直流電動機の制御方式として
、無循環電流方式によるサイリスタレオナード制御があ
る。この制御方式は電動機の必要とするトルク方向に応
じて、電機子回路に接続された正・逆のサイリスタ変換
器を切換えて制御を行なうものであり、優れた方式とし
て知られている。また近年ではマイクロコンピュータの
著しい発達により、制御装置のディジタル化が望まれる
ようになってきている。そこで、サイリスタレオナード
方式のサイリスタの位相制御にも1チツプマイコン等が
広く利用される様になってきた。
、無循環電流方式によるサイリスタレオナード制御があ
る。この制御方式は電動機の必要とするトルク方向に応
じて、電機子回路に接続された正・逆のサイリスタ変換
器を切換えて制御を行なうものであり、優れた方式とし
て知られている。また近年ではマイクロコンピュータの
著しい発達により、制御装置のディジタル化が望まれる
ようになってきている。そこで、サイリスタレオナード
方式のサイリスタの位相制御にも1チツプマイコン等が
広く利用される様になってきた。
第4図は、従来の無循環電流方式のサイリスタレオナー
ド装置の一例を示すブロック図である。
ド装置の一例を示すブロック図である。
図中1は、速度指令発生回路、2は速度指令発生回路1
からの速度指令信号1aと電動機9に結合された速度検
出器11からの速度信号11aとの偏差に応じて電動機
発生トルク指令に相当する電流基準信号2aを出力する
速度制御回路、4は電流制御回路で、電流基準信号2a
と、交流母、1il12に設けられた電流検出器3から
得られる電流信号3aの偏差に応じて、位相制御基準信
号4aを出力する。また6は電源同期回路で、交流母線
12に接続された交流電圧検出器5からの電圧信号5a
より電源同期信号6aを出力する。7は位相制御回路で
あり、位相制御基準信号4aと電源同期信号6aにより
、サイリスタ変換器8の各サイリスタに点弧指令7aを
出力する。なお前述の如く近年ではこの位相制御回路7
には1チツプマイコンが広く用いられるようになってき
ている。
からの速度指令信号1aと電動機9に結合された速度検
出器11からの速度信号11aとの偏差に応じて電動機
発生トルク指令に相当する電流基準信号2aを出力する
速度制御回路、4は電流制御回路で、電流基準信号2a
と、交流母、1il12に設けられた電流検出器3から
得られる電流信号3aの偏差に応じて、位相制御基準信
号4aを出力する。また6は電源同期回路で、交流母線
12に接続された交流電圧検出器5からの電圧信号5a
より電源同期信号6aを出力する。7は位相制御回路で
あり、位相制御基準信号4aと電源同期信号6aにより
、サイリスタ変換器8の各サイリスタに点弧指令7aを
出力する。なお前述の如く近年ではこの位相制御回路7
には1チツプマイコンが広く用いられるようになってき
ている。
この様な構成により、電動機9はサイリスタ変換器8の
整流出力により速度制御される。なお図中10は電動機
界磁巻線であり、一定励磁あるいは用途に応じて弱め界
磁制御される。また13は直流の電磁接触器である。
整流出力により速度制御される。なお図中10は電動機
界磁巻線であり、一定励磁あるいは用途に応じて弱め界
磁制御される。また13は直流の電磁接触器である。
(発明が解決しようとする問題点)
第4図の様な制御装置により電動機を制御しようとする
と、電源同期回路6等の異常により、電源同期信号6a
が交流母線に対して同期ずれを行すと、位相制御回路7
はサイリスタ変換器8の各サイリスタを正規点弧位相で
点弧できなくなり、その結果、サイリスタ素子や電動機
に過電流が流れたり、過電圧が発生したりする制御異常
が発生する。
と、電源同期回路6等の異常により、電源同期信号6a
が交流母線に対して同期ずれを行すと、位相制御回路7
はサイリスタ変換器8の各サイリスタを正規点弧位相で
点弧できなくなり、その結果、サイリスタ素子や電動機
に過電流が流れたり、過電圧が発生したりする制御異常
が発生する。
本発明は、電源と同期ずれが生じた場合、制御システム
全体を安全に保護できる電動機の制御装置を提供するこ
とを目的とする。
全体を安全に保護できる電動機の制御装置を提供するこ
とを目的とする。
(問題点を解決するための手段)
本発明では、交流電源からの交流電力を直流電力に変換
して電動機を駆動するサイリスタ変換器と、このサイリ
スタ変換器を構成するサイリスタに点弧指令を与える位
相制御手段と、この位相制御手段に交流電源の位相と同
期した出力信号を与える同期信号出力手段と、この同期
信号出力手段の出力信号と交流電源の位相とが同期して
いるか否かを検出する同期検出手段と、この同期検出手
段により同期ずれが検出された場合にサイリスタをゲー
トブロックし、かつ電動機をサイリスタ変換器の出力側
から切離す保護手段とを有することを特徴とする。
して電動機を駆動するサイリスタ変換器と、このサイリ
スタ変換器を構成するサイリスタに点弧指令を与える位
相制御手段と、この位相制御手段に交流電源の位相と同
期した出力信号を与える同期信号出力手段と、この同期
信号出力手段の出力信号と交流電源の位相とが同期して
いるか否かを検出する同期検出手段と、この同期検出手
段により同期ずれが検出された場合にサイリスタをゲー
トブロックし、かつ電動機をサイリスタ変換器の出力側
から切離す保護手段とを有することを特徴とする。
(作 用)
このように構成されたものにおいて、通常時は同期信号
出力手段の出力信号が交流電源の位相と同期しているの
で、この出力信号に基づいて位相制御手段は点弧指令を
サイリスタに与える。
出力手段の出力信号が交流電源の位相と同期しているの
で、この出力信号に基づいて位相制御手段は点弧指令を
サイリスタに与える。
同期信号出力手段の出力信号が交流電源の位相と同期ず
れを生じると、同期検出手段がこれを検出して、保護手
段がサイリスタをゲートブロックし、かつ電動機をサイ
リスタ変換器の出力側から切離す。
れを生じると、同期検出手段がこれを検出して、保護手
段がサイリスタをゲートブロックし、かつ電動機をサイ
リスタ変換器の出力側から切離す。
(実施例)
以下、本発明の一実施例を図面を参照して説明する。第
1図は本発明の一実施例を示すブロック図である。第1
図において、第4図と同一部分には同一符号を付してそ
の説明を省略し、異なる部分について説明する。
1図は本発明の一実施例を示すブロック図である。第1
図において、第4図と同一部分には同一符号を付してそ
の説明を省略し、異なる部分について説明する。
第1図に示すように、本装置は第4図の構成に対し、電
源同期検出回路17と、電磁接触器13を解放する電磁
接触器励磁回路18を付加したものである。電源同期検
出回路17は交流電圧検出器5の出力である電圧信号5
0をもとに交流電源母線12の相電圧の位相に対する同
期ずれを検出し、同期ずれ検出時には直流電磁接触器1
3の励磁回路18に接触器のオフ指令信号を与え、位相
制御回路7にゲートブロック信号17aを与える。
源同期検出回路17と、電磁接触器13を解放する電磁
接触器励磁回路18を付加したものである。電源同期検
出回路17は交流電圧検出器5の出力である電圧信号5
0をもとに交流電源母線12の相電圧の位相に対する同
期ずれを検出し、同期ずれ検出時には直流電磁接触器1
3の励磁回路18に接触器のオフ指令信号を与え、位相
制御回路7にゲートブロック信号17aを与える。
第2図は上記電源同期検出回路17の構成の詳細を示し
た回路構成図である。図中19A〜19Gは電圧検出器
5からの各相電圧信号を60°遅らせて出力する60°
位相遅れ回路(尚、ここで交流器ma源が3相の場合を
想定している) 、20A〜20Gは各60゜位相遅れ
回路19A〜IOCに対応して設けられ、その対応する
回路の出力する60°位相遅れ電圧信号をそのレベルに
より論理“Hnまたは“L”に変換してロジック信号2
0a〜20cとして出力するロジック検出回路、21は
ヒユーズROM (読出し専用メモリ)であり、上記ロ
ジック信号20a〜20cがその下位アドレス(AO〜
A2)に、また後述する分周回路25からの分周信号2
5a〜25dが上位アドレス(A3〜A6)に接続され
ており、そのアドレス信号に対応するアドレスに記憶し
である電圧情報及び同期ずれ情報をそれぞれ電圧信号2
1a〜21c及び、同期ずれ検出信号17aとして出力
する(なおここでAO〜八6へAOが最下位アドレスを
八6が最上位アドレスを示す)、また信号21dは電圧
角1800を12分周にとどめる為の分周期クリア出力
であり、ROM21のデータ出力端子D4の出力信号で
ある。22は電圧信号21a〜21cを加算する加算器
、23はその加算信号22aを平滑する電圧平滑回路、
24はこの平滑電圧信号23aを受けて、 そ九を電圧
に見合うパルス周波数の信号24aに変換する電圧発振
回路(V、C。
た回路構成図である。図中19A〜19Gは電圧検出器
5からの各相電圧信号を60°遅らせて出力する60°
位相遅れ回路(尚、ここで交流器ma源が3相の場合を
想定している) 、20A〜20Gは各60゜位相遅れ
回路19A〜IOCに対応して設けられ、その対応する
回路の出力する60°位相遅れ電圧信号をそのレベルに
より論理“Hnまたは“L”に変換してロジック信号2
0a〜20cとして出力するロジック検出回路、21は
ヒユーズROM (読出し専用メモリ)であり、上記ロ
ジック信号20a〜20cがその下位アドレス(AO〜
A2)に、また後述する分周回路25からの分周信号2
5a〜25dが上位アドレス(A3〜A6)に接続され
ており、そのアドレス信号に対応するアドレスに記憶し
である電圧情報及び同期ずれ情報をそれぞれ電圧信号2
1a〜21c及び、同期ずれ検出信号17aとして出力
する(なおここでAO〜八6へAOが最下位アドレスを
八6が最上位アドレスを示す)、また信号21dは電圧
角1800を12分周にとどめる為の分周期クリア出力
であり、ROM21のデータ出力端子D4の出力信号で
ある。22は電圧信号21a〜21cを加算する加算器
、23はその加算信号22aを平滑する電圧平滑回路、
24はこの平滑電圧信号23aを受けて、 そ九を電圧
に見合うパルス周波数の信号24aに変換する電圧発振
回路(V、C。
8’ 4’ 2の分周信号25a〜25dを発生する分
周回路である。
周回路である。
また、第3図は電圧検出信号が電源母線電圧の位相に同
期している場合の、第2図の各要素の出力状態を示すタ
イミング図である。
期している場合の、第2図の各要素の出力状態を示すタ
イミング図である。
上記のROM21には電源母線の位相に対して電圧異常
や同期ずれのない場合におけるしかも電気角180°を
12等分した場合でのU、V、W各相の電圧レベルを2
値化したデータとしてこのときとり得るty、 v、
wの各相の2値化データをアドレスの下位3ビツトに対
応させ、且つ、上記の電圧異常や同期ずれのない場合に
おける一定電圧の入力下において発生させたV、C,O
回路24のパルス信号24aを分周回路25で分周した
出力で上位の4ビット分A3〜A6のアドレスを指定し
た場合での各指定可能アドレスに対し、上記U、V、W
各相の電圧レベルの2値化データの上記12等分した各
区間毎に対応するものを格納しである。このときU。
や同期ずれのない場合におけるしかも電気角180°を
12等分した場合でのU、V、W各相の電圧レベルを2
値化したデータとしてこのときとり得るty、 v、
wの各相の2値化データをアドレスの下位3ビツトに対
応させ、且つ、上記の電圧異常や同期ずれのない場合に
おける一定電圧の入力下において発生させたV、C,O
回路24のパルス信号24aを分周回路25で分周した
出力で上位の4ビット分A3〜A6のアドレスを指定し
た場合での各指定可能アドレスに対し、上記U、V、W
各相の電圧レベルの2値化データの上記12等分した各
区間毎に対応するものを格納しである。このときU。
■、W各相は下位の3ビット分のデータビット位置のそ
れぞれ一つに対応させて格納する。また下位から5番目
のデータビット(D4)には上記12等分の最後の区間
対応アドレスにおいて分周回路25にリセット信号を与
えるためのリセットデータ“H′yが格納され、これに
よって分周回路25は電源母線の異常や同期ずれのない
限り(正常な限り)12分周でリセット操作されてそれ
以上の分局が進まないようにしである。
れぞれ一つに対応させて格納する。また下位から5番目
のデータビット(D4)には上記12等分の最後の区間
対応アドレスにおいて分周回路25にリセット信号を与
えるためのリセットデータ“H′yが格納され、これに
よって分周回路25は電源母線の異常や同期ずれのない
限り(正常な限り)12分周でリセット操作されてそれ
以上の分局が進まないようにしである。
また、異常時に対処するために上記の正常時に指定可能
なアドレス以外のアドレスにおいては下位より4ビツト
目のデータビット(D3)に異常報知データ″H”を格
納して、正常なアドレス領域以外のアドレスの指定とな
ったときに異常報知データ“H”がD3より出力される
ようにしである。
なアドレス以外のアドレスにおいては下位より4ビツト
目のデータビット(D3)に異常報知データ″H”を格
納して、正常なアドレス領域以外のアドレスの指定とな
ったときに異常報知データ“H”がD3より出力される
ようにしである。
次に上記構成の本装置の作用について説明する。
第1図に示す本装置において、特に本実施例に係る電源
同期検出装置17の作用を第2図、第3図を用いて説明
する。なお第1図において、他の要素についての作用の
説明はすでに詳しく述べているので、ここでは省略する
。
同期検出装置17の作用を第2図、第3図を用いて説明
する。なお第1図において、他の要素についての作用の
説明はすでに詳しく述べているので、ここでは省略する
。
さて第2図において、交流電圧検出器5により検出され
たU、V、W各相の電圧信号U、V、Wが60°位相遅
れ回路19A〜19Cに入力されると、ここで60°1
位相が遅らされ、その信号はロジック検出回路20A〜
20Gに与えられてレベルにより論理“H”信号か1g
L ##倍信号変換されて出力信号20a〜20cと
なる。 この状態を示すのが第3図(0〜■の図である
。ロジック検出回路20A〜20Gの出力信号20a〜
20cはROM 21の下位アドレスの指定に用いられ
、またROM21の上位アドレスは分周回路25の出力
により指定されていてこの指定アドレスの記憶データが
読出されると、加算器22はROM21からのデータの
うち、データ出力端子DO〜D2の出力データ(電圧信
号)218〜21cを加算しその信号22aを電圧平滑
回路23に与える。電圧平滑回路23は上記信号22a
を平滑し、電圧発振回路(以下、v。
たU、V、W各相の電圧信号U、V、Wが60°位相遅
れ回路19A〜19Cに入力されると、ここで60°1
位相が遅らされ、その信号はロジック検出回路20A〜
20Gに与えられてレベルにより論理“H”信号か1g
L ##倍信号変換されて出力信号20a〜20cと
なる。 この状態を示すのが第3図(0〜■の図である
。ロジック検出回路20A〜20Gの出力信号20a〜
20cはROM 21の下位アドレスの指定に用いられ
、またROM21の上位アドレスは分周回路25の出力
により指定されていてこの指定アドレスの記憶データが
読出されると、加算器22はROM21からのデータの
うち、データ出力端子DO〜D2の出力データ(電圧信
号)218〜21cを加算しその信号22aを電圧平滑
回路23に与える。電圧平滑回路23は上記信号22a
を平滑し、電圧発振回路(以下、v。
C,Oと称する)24に信号23aを与える。V、C。
024は、 その電圧23aに見合った周波数の方形波
パルスを出力する。ここで、V、C,024はその入力
電圧に対応した周波数のパルス(第3図の)を発生する
もので入力電圧が一定ならば一定の周波数のパルスを出
力する。すなわち電圧平滑回路23からの出力が一定に
落ち付くと、V、C,024からの出力パルス信号24
aは一定の周波数のパルスになる0分周回路25はこの
パルス信号24aを受けてこれを分周し、分周信号25
a〜25dを発生する。
パルスを出力する。ここで、V、C,024はその入力
電圧に対応した周波数のパルス(第3図の)を発生する
もので入力電圧が一定ならば一定の周波数のパルスを出
力する。すなわち電圧平滑回路23からの出力が一定に
落ち付くと、V、C,024からの出力パルス信号24
aは一定の周波数のパルスになる0分周回路25はこの
パルス信号24aを受けてこれを分周し、分周信号25
a〜25dを発生する。
すなわち、パルス信号24aが一定の周波数に落ち着く
とパルス信号24aに付し、第3図■〜0のような11
11−の分周した分周信号を発生ず2’4’8’16 る、ところで、前記ロジック信号20a〜20c及び分
周信号25a〜25dはROM21のアドレスラインに
接続されており、このアドレス信号により電圧信号21
a〜21cを出力する。すなわち、 ROMは前記分周
信号25a〜25d及び分周器クリア出力25dで決定
されるアドレスモード“0”〜“11″に対して、RO
M21の下位アドレスにセットされた20aのデータが
rLJかrHJによって、DOのデータライン、すなわ
ち。
とパルス信号24aに付し、第3図■〜0のような11
11−の分周した分周信号を発生ず2’4’8’16 る、ところで、前記ロジック信号20a〜20c及び分
周信号25a〜25dはROM21のアドレスラインに
接続されており、このアドレス信号により電圧信号21
a〜21cを出力する。すなわち、 ROMは前記分周
信号25a〜25d及び分周器クリア出力25dで決定
されるアドレスモード“0”〜“11″に対して、RO
M21の下位アドレスにセットされた20aのデータが
rLJかrHJによって、DOのデータライン、すなわ
ち。
信号21aには第3図(10)のような信号を出力する
様にROMはセットされている。第3図(10)の図に
おいて実線は上記各モードにおいて、信号20aがrL
Jの時1点線は信号20aが「H」の時の出力状態を示
すものである。また同様に、前記各アドレスモードによ
り20b、 20cのデータがrLJかr HJによっ
て信号21b、 21cには第3図(11)及び(12
)のような信号を出力する様ROMはセットされている
。さて、上記アドレスモードIt OFl〜“11”に
おいて、電圧信号U、V、Wが第3図■の様な状態にあ
るとすると(すなわち、ロジック信号20a〜20cが
第3図■〜0のような状態にあるとすると)、前述の如
< ROM21はセットされているので、出力信号21
a〜21cは第3図(14) 〜(16)のような出力
波形となる。また加算器22で加算された信号22aは
第3図(17)のようになる、そして、その信号22a
は電圧平滑回路23を通して、一定の電圧23aとして
V、C,024に与えられ、V、C,024より一定の
周波数の出力信号24aが出力されて分周回路25に与
えられる結果、前述の如き分周信号25a〜25dが出
力されることになり、アドレスモードは“O”11”ま
で進むと“0″に戻る。この状態は、電圧検出信号が交
流電源母線の相電圧の位相差に同期していることを意味
している。従って、異常時のアドレス領域の指定は成さ
れないのでROM21のD3のデータは“L”であり、
このデータを信号17aとして受ける電磁接触器励磁回
路18はオフのままで電磁接触器3は開かない。
様にROMはセットされている。第3図(10)の図に
おいて実線は上記各モードにおいて、信号20aがrL
Jの時1点線は信号20aが「H」の時の出力状態を示
すものである。また同様に、前記各アドレスモードによ
り20b、 20cのデータがrLJかr HJによっ
て信号21b、 21cには第3図(11)及び(12
)のような信号を出力する様ROMはセットされている
。さて、上記アドレスモードIt OFl〜“11”に
おいて、電圧信号U、V、Wが第3図■の様な状態にあ
るとすると(すなわち、ロジック信号20a〜20cが
第3図■〜0のような状態にあるとすると)、前述の如
< ROM21はセットされているので、出力信号21
a〜21cは第3図(14) 〜(16)のような出力
波形となる。また加算器22で加算された信号22aは
第3図(17)のようになる、そして、その信号22a
は電圧平滑回路23を通して、一定の電圧23aとして
V、C,024に与えられ、V、C,024より一定の
周波数の出力信号24aが出力されて分周回路25に与
えられる結果、前述の如き分周信号25a〜25dが出
力されることになり、アドレスモードは“O”11”ま
で進むと“0″に戻る。この状態は、電圧検出信号が交
流電源母線の相電圧の位相差に同期していることを意味
している。従って、異常時のアドレス領域の指定は成さ
れないのでROM21のD3のデータは“L”であり、
このデータを信号17aとして受ける電磁接触器励磁回
路18はオフのままで電磁接触器3は開かない。
またこの信号17aを受ける位相制御回路7は、サイリ
スタ変換器8の各サイリスタにはゲートブロック信号を
発生しない。
スタ変換器8の各サイリスタにはゲートブロック信号を
発生しない。
さて、たとえば第1図の装置において、サイリスタ変換
器8の運転中に電圧検出器等の異常により第2図の電圧
信号U、V、Wが異常となったり。
器8の運転中に電圧検出器等の異常により第2図の電圧
信号U、V、Wが異常となったり。
その信号が交流電源母線の相電圧の位相に対して同期状
態がずれて各相の電圧値のロジック回路20A〜20G
の通過後の出力が正常な場合のデータパターンとならな
くなった際、例えば、20a〜20cがすべて“H”と
かすべて“L”となるとROM21の指定可能アドレス
が正常時緯外の領域に対応することになり、この領域に
はD3のデータが“H”としであるのでROMのD3の
出力である信号17aは“H”となる。すなわち、前述
の如(ROM21は各アドレスモードに対して、電圧信
号U、V、W (これは、ロジック検出回路20A〜2
0Cを通してROM21の下位側アドレスAO〜A2の
指定に用いられる。)がどのような状態にあるかにより
、その信号が母線電源に同期しているか認識できるかた
ちとなるので、この場合すなわち、信号20a〜20c
が第3図■〜■よりずれた時は、 ROM21のD3
のデータ出力ラインよりの出力信号17aがrHJとな
る。そして、この信号17aが第1図の位相制御回路7
及び電磁接触器励磁回路18に与えられ、その結果サイ
リスタ変換装置8にゲートブロックをかけるとともに、
電磁接触器3をオフさせ、電動機を直流母線より切り離
す。
態がずれて各相の電圧値のロジック回路20A〜20G
の通過後の出力が正常な場合のデータパターンとならな
くなった際、例えば、20a〜20cがすべて“H”と
かすべて“L”となるとROM21の指定可能アドレス
が正常時緯外の領域に対応することになり、この領域に
はD3のデータが“H”としであるのでROMのD3の
出力である信号17aは“H”となる。すなわち、前述
の如(ROM21は各アドレスモードに対して、電圧信
号U、V、W (これは、ロジック検出回路20A〜2
0Cを通してROM21の下位側アドレスAO〜A2の
指定に用いられる。)がどのような状態にあるかにより
、その信号が母線電源に同期しているか認識できるかた
ちとなるので、この場合すなわち、信号20a〜20c
が第3図■〜■よりずれた時は、 ROM21のD3
のデータ出力ラインよりの出力信号17aがrHJとな
る。そして、この信号17aが第1図の位相制御回路7
及び電磁接触器励磁回路18に与えられ、その結果サイ
リスタ変換装置8にゲートブロックをかけるとともに、
電磁接触器3をオフさせ、電動機を直流母線より切り離
す。
以上の結果、交流母線の各相電圧の位相に対して同期状
態がずれたり、電圧異常等が生じたときサイリスタ変換
器8にはゲートブロックがかけられ、電動機は直流母線
より切離されるので、変換器の保護、ひいてはシステム
全体の保護を図ることができる。
態がずれたり、電圧異常等が生じたときサイリスタ変換
器8にはゲートブロックがかけられ、電動機は直流母線
より切離されるので、変換器の保護、ひいてはシステム
全体の保護を図ることができる。
以上述べたように本実施例によれば、a源装置に電動機
の必要とするトルク方向に応じて、切換可能な電機子回
路に接続された正・逆のサイリスタ変換器8を配置し、
交流電源母線の相電圧に同期した信号を得て変換器のサ
イリスタを位相制御するサイリスタレオナード装置にお
いて、制御中、電源同期信号6aが電源の位相に対して
同期ずれを起した場合でも、また電源に異常が生じた場
合でも制御異常とみなし、サイリスタ変換器8にゲート
ブロックをかけるとともに、直流母線の電磁接触器13
をオフさせ電動機9を切離すことができ。
の必要とするトルク方向に応じて、切換可能な電機子回
路に接続された正・逆のサイリスタ変換器8を配置し、
交流電源母線の相電圧に同期した信号を得て変換器のサ
イリスタを位相制御するサイリスタレオナード装置にお
いて、制御中、電源同期信号6aが電源の位相に対して
同期ずれを起した場合でも、また電源に異常が生じた場
合でも制御異常とみなし、サイリスタ変換器8にゲート
ブロックをかけるとともに、直流母線の電磁接触器13
をオフさせ電動機9を切離すことができ。
変換器およびシステム全体の制御装置を適切に保護する
ことができる。
ことができる。
本発明によれば、電源と同期ずれが生じた場合、制御シ
ステム全体を安全に保護することが可能な電動機の制御
装置を提供することができる。
ステム全体を安全に保護することが可能な電動機の制御
装置を提供することができる。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図中の電源同期検出回路の一例を示す構成図
、第3図は第2図の電源同期検出回路の動作を示すタイ
ミング図、第4図は従来のサイリスタレオナード装置の
構成図である。 6・・・電源同期回路、 7・・・位相制御回路、
8・・・サイリスタ変換器、 9・・・電動機。 12・・・ 交流電源母線、 13・・・電磁接触器
、17・・・電源同期検出回路、 18・・・電磁接
触器励磁回路。 代理人 弁理士 則 近 憲 倍 量 第子丸 健
2図は第1図中の電源同期検出回路の一例を示す構成図
、第3図は第2図の電源同期検出回路の動作を示すタイ
ミング図、第4図は従来のサイリスタレオナード装置の
構成図である。 6・・・電源同期回路、 7・・・位相制御回路、
8・・・サイリスタ変換器、 9・・・電動機。 12・・・ 交流電源母線、 13・・・電磁接触器
、17・・・電源同期検出回路、 18・・・電磁接
触器励磁回路。 代理人 弁理士 則 近 憲 倍 量 第子丸 健
Claims (1)
- 【特許請求の範囲】 交流電源からの交流電力を直流電力に変換して電動機を
駆動するサイリスタ変換器と、 このサイリスタ変換器を構成するサイリスタに点弧指令
を与える位相制御手段と、 この位相制御手段に前記交流電源の位相と同期した出力
信号を与える同期信号出力手段と、この同期信号出力手
段の出力信号と前記交流電源の位相とが同期しているか
否かを検出する同期検出手段と、 この同期検出手段により同期ずれが検出された場合に前
記サイリスタをゲートブロックし、かつ前記電動機を前
記サイリスタ変換器の出力側から切離す保護手段とを 有する電動機の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250601A JPH0197192A (ja) | 1987-10-06 | 1987-10-06 | 電動機の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250601A JPH0197192A (ja) | 1987-10-06 | 1987-10-06 | 電動機の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0197192A true JPH0197192A (ja) | 1989-04-14 |
Family
ID=17210299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62250601A Pending JPH0197192A (ja) | 1987-10-06 | 1987-10-06 | 電動機の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0197192A (ja) |
-
1987
- 1987-10-06 JP JP62250601A patent/JPH0197192A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0152595B1 (en) | Control apparatus for d.c. power transmission system | |
| US4641042A (en) | Power supply system and a control method thereof | |
| US4028607A (en) | Inverter control system | |
| US5680040A (en) | System for detecting incorrect phase rotation | |
| JPH0197192A (ja) | 電動機の制御装置 | |
| US4314189A (en) | Device for controlling the commutating angle of an inverter device | |
| JPS5943914B2 (ja) | 制御整流装置の保護方式 | |
| EP0760177B1 (en) | Recovery of transmitted power in an installation for transmission of high-voltage direct current | |
| US4608626A (en) | Electrical inverter with minority pole current limiting | |
| JPS6318967A (ja) | サイクロコンバ−タの制御装置 | |
| JP2714099B2 (ja) | 交流機の電流制御装置 | |
| JP2801758B2 (ja) | 監視装置 | |
| JPS60134726A (ja) | 電源制御方式 | |
| RU2119706C1 (ru) | Способ защиты линий высокого напряжения | |
| JP3162586B2 (ja) | 交直変換装置の制御装置 | |
| SU1746459A1 (ru) | Устройство дл защиты трехфазной нагрузки от несимметричного режима работы | |
| JPS58148673A (ja) | 三相ブリッジインバ−タのpwm制御方法 | |
| SU1229896A2 (ru) | Устройство дл выбора поврежденной фазы дл защиты воздушной линии электропередачи от короткого замыкани | |
| JPS5936154Y2 (ja) | サイリスタ変換器の位相制御装置 | |
| JPH0216658B2 (ja) | ||
| JPH0785622B2 (ja) | インバ−タの保護装置 | |
| JP3162546B2 (ja) | 交直変換装置の制御装置 | |
| JPS6130922A (ja) | インバ−タ制御方法 | |
| JPS62230363A (ja) | 制御整流装置 | |
| JPS6277895A (ja) | パルス幅変調形インバ−タ装置 |