JPH0198013A - 超伝導計算機 - Google Patents
超伝導計算機Info
- Publication number
- JPH0198013A JPH0198013A JP62255849A JP25584987A JPH0198013A JP H0198013 A JPH0198013 A JP H0198013A JP 62255849 A JP62255849 A JP 62255849A JP 25584987 A JP25584987 A JP 25584987A JP H0198013 A JPH0198013 A JP H0198013A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- chip
- liquid
- temperature
- superconductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液体ヘリウム温度近辺で動作する超伝導素子
と液体窒素温度で動作する素子を用いて構成された超伝
導計算機の構成に関する。
と液体窒素温度で動作する素子を用いて構成された超伝
導計算機の構成に関する。
（従来の技術）
従来、液体ヘリウム温度近辺で動作する超伝導素子であ
るジョセフソン接合素子を用いた計算機の構成概念は、
アナツカ−（Ｗ、 Ａｎａｃｋｅｒ）により１９７９年
５月発行のアイ・イ町イ町イー・スペクトラム（ＩＥＥ
Ｅ Ｓｐｅｃｔｒｕｍ）の第２６頁がら第３７頁にジョ
セフソン計算機として記載されている。従来のジョセフ
ソン計算機の構成概念は、ジョセフソン接合素子を用い
たキャッシュメモリを内蔵する中央処理装置（Ｃｅｎｔ
ｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ ａｎｄ ｃ
ａｃｈｅ ｍｅｍｏｒｙ）と、主記憶装置（ｍａｉｎ
ｍｅｍｏｒｙ）とが、約１４ｃｍ立方中に実装され、全
体が液体ヘリウム中に浸されて、冷却されている。外部
の室温で動作する装置との信号の送受は、３６０メガビ
ット１秒のデータ転送速度を有する入出力線によって行
なわれている。装置の発熱量は４．２にで７ワツトであ
り、装置性能は７０００万命令を１秒間に実行できるも
のである。
るジョセフソン接合素子を用いた計算機の構成概念は、
アナツカ−（Ｗ、 Ａｎａｃｋｅｒ）により１９７９年
５月発行のアイ・イ町イ町イー・スペクトラム（ＩＥＥ
Ｅ Ｓｐｅｃｔｒｕｍ）の第２６頁がら第３７頁にジョ
セフソン計算機として記載されている。従来のジョセフ
ソン計算機の構成概念は、ジョセフソン接合素子を用い
たキャッシュメモリを内蔵する中央処理装置（Ｃｅｎｔ
ｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ ａｎｄ ｃ
ａｃｈｅ ｍｅｍｏｒｙ）と、主記憶装置（ｍａｉｎ
ｍｅｍｏｒｙ）とが、約１４ｃｍ立方中に実装され、全
体が液体ヘリウム中に浸されて、冷却されている。外部
の室温で動作する装置との信号の送受は、３６０メガビ
ット１秒のデータ転送速度を有する入出力線によって行
なわれている。装置の発熱量は４．２にで７ワツトであ
り、装置性能は７０００万命令を１秒間に実行できるも
のである。
（発明が解決しようとする問題点）
従来のジョセフソン計算機では、主記憶装置も液体ヘリ
ウム温度近辺で動作するジョセフソン接合素子を用いて
構成されていた。しかしながら、主記憶装置を構成する
主記憶チップの性能及び信頼性が未だ不十分であるため
、１６メガバイト程度以上の主記憶装置を造ることがで
きなかった。たとえば、主記憶チップの性能としては、
ギュレッ） （Ｐ、 ＧｕＡｒｅｔ）により１９８０年
３月に発行されたアイ−・ビー・エム・ジャーナル・オ
ブ・リサーチ・アンド・ディベロップメント（ＩＢＭ
Ｊｏｕｒｎａｌ ｏｆ Ｒｅ５ｅａｒｃｈａｎｄ Ｄｅ
ｖｅｌｏｐｍｅｎｔ）第１５５頁に記載されている記憶
素子がある。１６にビット記憶素子において、アクセス
時間１５ナノ秒、消費電力４０マイクロワツトが設計値
として示されている。しかし、実際に動作する１６にビ
ット規模の主記憶チップは未だに開発されていない。
ウム温度近辺で動作するジョセフソン接合素子を用いて
構成されていた。しかしながら、主記憶装置を構成する
主記憶チップの性能及び信頼性が未だ不十分であるため
、１６メガバイト程度以上の主記憶装置を造ることがで
きなかった。たとえば、主記憶チップの性能としては、
ギュレッ） （Ｐ、 ＧｕＡｒｅｔ）により１９８０年
３月に発行されたアイ−・ビー・エム・ジャーナル・オ
ブ・リサーチ・アンド・ディベロップメント（ＩＢＭ
Ｊｏｕｒｎａｌ ｏｆ Ｒｅ５ｅａｒｃｈａｎｄ Ｄｅ
ｖｅｌｏｐｍｅｎｔ）第１５５頁に記載されている記憶
素子がある。１６にビット記憶素子において、アクセス
時間１５ナノ秒、消費電力４０マイクロワツトが設計値
として示されている。しかし、実際に動作する１６にビ
ット規模の主記憶チップは未だに開発されていない。
一方、最近の相補性ＭＯ８（０ＭＯ８）技術の進歩によ
り、液体窒素温度で動作する１６にビット記憶チップの
性能として１、ハナムラにより１９８６年６月発行のア
イ・イー・イー・イー・ジャーナル・オブ・ソリッド・
ステイト・サーキッツ（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏ
ｆ ５ｏｌｉｄ−８ｔａｔｅＣｉｒｃｕｅｔｓ）第４８
４頁から第４８９頁に記載されているような、アクセス
時間１５ナノ秒、消費電力８０ミリワツトが得られてい
る。本記憶チップは、今日のシリコン素子製造技術によ
り容易に得られる。なお、０ＭＯ８主記憶チップの消費
電力の増大は、冷却媒体が液体ヘリウムから液体窒素に
代ることにより、冷凍機の冷凍効率が１００倍以上改善
されることと、冷媒の比熱が１０倍程度異なることから
、従来のジョセフソン主記憶チップと同程度の効率で冷
却できる。
り、液体窒素温度で動作する１６にビット記憶チップの
性能として１、ハナムラにより１９８６年６月発行のア
イ・イー・イー・イー・ジャーナル・オブ・ソリッド・
ステイト・サーキッツ（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏ
ｆ ５ｏｌｉｄ−８ｔａｔｅＣｉｒｃｕｅｔｓ）第４８
４頁から第４８９頁に記載されているような、アクセス
時間１５ナノ秒、消費電力８０ミリワツトが得られてい
る。本記憶チップは、今日のシリコン素子製造技術によ
り容易に得られる。なお、０ＭＯ８主記憶チップの消費
電力の増大は、冷却媒体が液体ヘリウムから液体窒素に
代ることにより、冷凍機の冷凍効率が１００倍以上改善
されることと、冷媒の比熱が１０倍程度異なることから
、従来のジョセフソン主記憶チップと同程度の効率で冷
却できる。
本発明の目的は、高速で動作する超伝導計算機の主記憶
装置の性能の向上と信頼性の向上を計り、超伝導計算機
の実現を図ることにある。
装置の性能の向上と信頼性の向上を計り、超伝導計算機
の実現を図ることにある。
（問題点を解決するための手段）
本発明の超伝導計算機は、液体ヘリウム温度近辺で動作
する超伝導素子を用いて構成された中央処理装置と、液
体窒素温度で動作する素子を用いて構成された記憶装置
と、前記中央処理装置と記憶装置間でデータの送受を行
う内部データ転送手段と、液体ヘリウム温度近辺もしく
は液体窒素温度で動作し、外部装置に対してデータの送
受を行う外部データ転送手段とを少くとも有する構成を
とる。
する超伝導素子を用いて構成された中央処理装置と、液
体窒素温度で動作する素子を用いて構成された記憶装置
と、前記中央処理装置と記憶装置間でデータの送受を行
う内部データ転送手段と、液体ヘリウム温度近辺もしく
は液体窒素温度で動作し、外部装置に対してデータの送
受を行う外部データ転送手段とを少くとも有する構成を
とる。
（作用）
本発明の超伝導計算機は、信頼性が高く低消費電力で高
速動作するシリコン、ガリウムヒ素等の半導体記憶チッ
プと、装置の主記憶装置に使用した点に特徴を有する。
速動作するシリコン、ガリウムヒ素等の半導体記憶チッ
プと、装置の主記憶装置に使用した点に特徴を有する。
一ハナムラによれば、０ＭＯ８技術を用いたアクセス時
間１５ナノ秒、消費電力８０ｍＷの１６にビット記憶チ
ップが開発されている。本チップを計算機の主記憶装置
に使用することにより、計算機の主記憶装置の容量の増
加と高い信頼性を実現できる。−方アクセス時間におい
ても、チップ当り１５ナノ秒と従来のジョセフソン主記
憶チップと同等の性能が実現される。さらにシリコン技
術の高度化により０ＭＯ８素子の性能の一般の向上を図
ることもできる。
間１５ナノ秒、消費電力８０ｍＷの１６にビット記憶チ
ップが開発されている。本チップを計算機の主記憶装置
に使用することにより、計算機の主記憶装置の容量の増
加と高い信頼性を実現できる。−方アクセス時間におい
ても、チップ当り１５ナノ秒と従来のジョセフソン主記
憶チップと同等の性能が実現される。さらにシリコン技
術の高度化により０ＭＯ８素子の性能の一般の向上を図
ることもできる。
主記憶装置と高速記憶装置間は、同装置を互いに隣接さ
せることにより、配線遅延５ナノ秒程度以下で接続され
る。配線の短縮は、主記憶装置を液体窒素中に浸漬させ
ることにより達成できる。
せることにより、配線遅延５ナノ秒程度以下で接続され
る。配線の短縮は、主記憶装置を液体窒素中に浸漬させ
ることにより達成できる。
（実施例）
本発明による超伝導計算機の実施例の装置の概念的構成
を第１図に示す。
を第１図に示す。
本実施例の装置は、液体ヘリウム１２１中に浸漬された
中央処理装置１０１と、液体窒素１２２中に浸漬された
記憶装置１０２と、室温中で動作する外部装置１０３と
から構成される。信号線１１１は中央処理装置１０１と
記憶装置１０２間を接続し、信号線１１２は、記憶装置
１０２と外部装置１０３を接続する。冷凍機１０４は、
液体ヘリウム容器１２３中のヘリウムの冷却を冷却管１
２５によって行い、かつ液体窒素容器１２４中の窒素の
冷却を冷却管１２６によって行う。各装置１０１〜１０
３間のデータ信号の転送は、入出力制御装置によって行
なわれる。人出力制御装置は、要求されるデータ量と処
理速度に依存して、液体ヘリウム１２１中もしくは液体
窒素１２２中、もしくは両方へ好ましく配置される。外
部装置１０３は、超伝導計算機へのデータの入力と計算
結果の出力、および計算に必要なデータの貯蔵を行う。
中央処理装置１０１と、液体窒素１２２中に浸漬された
記憶装置１０２と、室温中で動作する外部装置１０３と
から構成される。信号線１１１は中央処理装置１０１と
記憶装置１０２間を接続し、信号線１１２は、記憶装置
１０２と外部装置１０３を接続する。冷凍機１０４は、
液体ヘリウム容器１２３中のヘリウムの冷却を冷却管１
２５によって行い、かつ液体窒素容器１２４中の窒素の
冷却を冷却管１２６によって行う。各装置１０１〜１０
３間のデータ信号の転送は、入出力制御装置によって行
なわれる。人出力制御装置は、要求されるデータ量と処
理速度に依存して、液体ヘリウム１２１中もしくは液体
窒素１２２中、もしくは両方へ好ましく配置される。外
部装置１０３は、超伝導計算機へのデータの入力と計算
結果の出力、および計算に必要なデータの貯蔵を行う。
信号線１１１による信号の遅延を短かくするためには、
中央処理装置１０１と記憶装置１０２間の間隔が狭めら
れるよう、液体ヘリウム容器１２３と各装置の配置が行
なわれ、計算機システムで要求される速度を満足させる
。
中央処理装置１０１と記憶装置１０２間の間隔が狭めら
れるよう、液体ヘリウム容器１２３と各装置の配置が行
なわれ、計算機システムで要求される速度を満足させる
。
第２図は、中央処理地層１０１の内部構造の実施例を示
したものである。中央処理装置を構成する超伝導論理演
算チップと超伝導高速記憶チップは、多数枚の基板群２
０１．２０２の各基板に実装されている。好ましい具体
例として基板群２０１，２０２上の１枚の基板に８個の
超伝導論理演算チップと１６個の超伝導高速記憶チップ
が実装される。左右２０枚ずつ合計４０枚の基板はマザ
ーボード２０３に接続され、マザーボード２０３から入
出力用の信号線１１１が取出されている。
したものである。中央処理装置を構成する超伝導論理演
算チップと超伝導高速記憶チップは、多数枚の基板群２
０１．２０２の各基板に実装されている。好ましい具体
例として基板群２０１，２０２上の１枚の基板に８個の
超伝導論理演算チップと１６個の超伝導高速記憶チップ
が実装される。左右２０枚ずつ合計４０枚の基板はマザ
ーボード２０３に接続され、マザーボード２０３から入
出力用の信号線１１１が取出されている。
第２図の中央処理装置は、上記の基板群２０１゜２０２
と、マザーボード２０３とで構成され液体ヘリウム中へ
浸けられている。中央処理装置は、高速動作を必要とす
るため、好ましくは１辺が約１０ｃｍ程度第３図は記憶
装置１０２の内部構造の実施例を示したものである。本
記憶装置は、たとえば１００枚程度の基板からなる基板
群３０１．３０２と、各基板間の信号を継ぐマザーボー
ド３０２から成る。１枚の基板上には、たとえば百〜数
百個の１６にビットの０ＭＯ３記憶チップが実装される
。さらに必要に応じて基板群３０１．３０２中に入出力
処理装置を配置しても良い。本記憶装置と中央処理装置
の間を接続する信号線１１１と、外部装置に接続される
信号線１１２は、マザーボード３０３を介して各基板に
接続される。ここで１６にビット０ＭＯ８記憶チップは
従来のシリコン技術により、信頼性の高いチップが得ら
れている。
と、マザーボード２０３とで構成され液体ヘリウム中へ
浸けられている。中央処理装置は、高速動作を必要とす
るため、好ましくは１辺が約１０ｃｍ程度第３図は記憶
装置１０２の内部構造の実施例を示したものである。本
記憶装置は、たとえば１００枚程度の基板からなる基板
群３０１．３０２と、各基板間の信号を継ぐマザーボー
ド３０２から成る。１枚の基板上には、たとえば百〜数
百個の１６にビットの０ＭＯ３記憶チップが実装される
。さらに必要に応じて基板群３０１．３０２中に入出力
処理装置を配置しても良い。本記憶装置と中央処理装置
の間を接続する信号線１１１と、外部装置に接続される
信号線１１２は、マザーボード３０３を介して各基板に
接続される。ここで１６にビット０ＭＯ８記憶チップは
従来のシリコン技術により、信頼性の高いチップが得ら
れている。
第３図の記憶装置は液体窒素中へ浸けられ、記憶チップ
の冷却が行なわれる。
の冷却が行なわれる。
中央処理装置１０１と、記憶装置１０２の各チップで発
生する熱は、冷却管１２３．１２４によりそれぞれ熱交
換され、冷凍機により取り出される。
生する熱は、冷却管１２３．１２４によりそれぞれ熱交
換され、冷凍機により取り出される。
ここで、中央処理装置と記憶装置との構造として、第２
図、第３図に示した実施例以外に、チップ数、形状、マ
ザーボードの複数化等による種々の変更を行ったものも
本発明に含まれることは明らかである。さらに信号線の
配置、冷却系の構造においても種々の変更が行なわれる
。
図、第３図に示した実施例以外に、チップ数、形状、マ
ザーボードの複数化等による種々の変更を行ったものも
本発明に含まれることは明らかである。さらに信号線の
配置、冷却系の構造においても種々の変更が行なわれる
。
（発明の効果）
以上説明したように、本発明の超伝導計算機は、記憶装
置が液体窒素中に配置されている。
置が液体窒素中に配置されている。
従って、記憶チップとして、信頼性が高く安定に動作す
る０ＭＯ８，ＨＥＭＴ等の記憶チップを使用できる。よ
って、本発明の効果は、従来のジョセフソン記憶チップ
を用いては十分な性能で動作できなかった超伝導計算機
を、高信頼に動作させることにある。
る０ＭＯ８，ＨＥＭＴ等の記憶チップを使用できる。よ
って、本発明の効果は、従来のジョセフソン記憶チップ
を用いては十分な性能で動作できなかった超伝導計算機
を、高信頼に動作させることにある。
第１図は本発明の実施例の装置の概念的構成舎示した図
、第２図は中央処理装置の内部構造の実施例を示した図
、第３図は記憶装置の内部構造の実施例を示した図であ
る。 １０１・・・中央処理装置 １０２・・・記憶装置１
０３・・・外部装置 １０４・・・冷凍機１１
１、１１２・・・信号線 １２１０４．液体ヘリウ
ム１２２・・・液体窒素 １２３・・・液体ヘ
リウム容器１２４・・・液体窒素容器 １２５．１２
６・・・冷却管２０１、２０２．３０１．３０２・・・
基板群２０３、３０３・・・マザーボード
、第２図は中央処理装置の内部構造の実施例を示した図
、第３図は記憶装置の内部構造の実施例を示した図であ
る。 １０１・・・中央処理装置 １０２・・・記憶装置１
０３・・・外部装置 １０４・・・冷凍機１１
１、１１２・・・信号線 １２１０４．液体ヘリウ
ム１２２・・・液体窒素 １２３・・・液体ヘ
リウム容器１２４・・・液体窒素容器 １２５．１２
６・・・冷却管２０１、２０２．３０１．３０２・・・
基板群２０３、３０３・・・マザーボード
Claims (1)
- 液体ヘリウム温度近辺で動作する超伝導素子を用いて構
成された中央処理装置と、液体窒素温度で動作する素子
を用いて構成された記憶装置と、前記中央処理装置と記
憶装置間でデータの送受を行う内部データ転送手段と、
液体ヘリウム温度近辺もしくは液体窒素温度で動作し、
外部装置に対してデータの送受を行う外部データ転送手
段とを少くとも有することを特徴とする超伝導計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255849A JPH0198013A (ja) | 1987-10-09 | 1987-10-09 | 超伝導計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255849A JPH0198013A (ja) | 1987-10-09 | 1987-10-09 | 超伝導計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0198013A true JPH0198013A (ja) | 1989-04-17 |
Family
ID=17284445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62255849A Pending JPH0198013A (ja) | 1987-10-09 | 1987-10-09 | 超伝導計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0198013A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107450630A (zh) * | 2017-09-29 | 2017-12-08 | 常州市武进区半导体照明应用技术研究院 | 一种用于led驱动器可靠性加速测试的温度控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857349A (ja) * | 1981-10-02 | 1983-04-05 | Sankyo Co Ltd | ジペプチド誘導体 |
| JPS59216223A (ja) * | 1983-05-23 | 1984-12-06 | Toshiba Corp | 高速計算機システム |
-
1987
- 1987-10-09 JP JP62255849A patent/JPH0198013A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857349A (ja) * | 1981-10-02 | 1983-04-05 | Sankyo Co Ltd | ジペプチド誘導体 |
| JPS59216223A (ja) * | 1983-05-23 | 1984-12-06 | Toshiba Corp | 高速計算機システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107450630A (zh) * | 2017-09-29 | 2017-12-08 | 常州市武进区半导体照明应用技术研究院 | 一种用于led驱动器可靠性加速测试的温度控制方法 |
| CN107450630B (zh) * | 2017-09-29 | 2019-10-11 | 常州市武进区半导体照明应用技术研究院 | 一种用于led驱动器可靠性加速测试的温度控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Anacker | Josephson computer technology: An IBM research project | |
| Bernstein et al. | Interconnects in the third dimension: Design challenges for 3D ICs | |
| Keyes | The evolution of digital electronics towards VLSI | |
| US6467004B1 (en) | Pipelined semiconductor devices suitable for ultra large scale integration | |
| US5495394A (en) | Three dimensional die packaging in multi-chip modules | |
| JPH04344910A (ja) | 高性能コンピュータ・システム | |
| US20070070673A1 (en) | Power delivery and power management of many-core processors | |
| TW201225249A (en) | Stacked structure and stacked method for three-dimensional integrated circuit | |
| Warnock et al. | 4.1 22nm next-generation ibm system z microprocessor | |
| TW201205301A (en) | Computer system and method for sharing computer memory | |
| US20230281136A1 (en) | Memory and Routing Module for Use in a Computer System | |
| US20030212853A1 (en) | Adaptive processor architecture incorporating a field programmable gate array control element having at least one embedded microprocessor core | |
| US20220142003A1 (en) | Separating temperature domains in cooled systems | |
| JPH0198013A (ja) | 超伝導計算機 | |
| Ayukawa et al. | An access-sequence control scheme to enhance random-access performance of embedded DRAM's | |
| CN117667835A (zh) | 处理器 | |
| Udkar | Emerging Advanced Packaging Technologies and Their Impact on Modern Computer Architecture | |
| Touati et al. | Reliable weighted globally congestion aware routing for network on chip | |
| JP3260584B2 (ja) | マルチチップモジュールの冷却機構 | |
| Kumar et al. | System performance: from enterprise to AI | |
| Dayo et al. | The Future of Memory: Limits and Opportunities | |
| JPH01171011A (ja) | 超伝導計算機 | |
| CN220400229U (zh) | 一种dram芯片ddr5大容量内存条 | |
| Hatano et al. | A 1-GIPS Josephson data processor | |
| US20210219459A1 (en) | Two-phase manifold cold plate for liquid cooling |