JPH04344910A - 高性能コンピュータ・システム - Google Patents
高性能コンピュータ・システムInfo
- Publication number
- JPH04344910A JPH04344910A JP4050580A JP5058092A JPH04344910A JP H04344910 A JPH04344910 A JP H04344910A JP 4050580 A JP4050580 A JP 4050580A JP 5058092 A JP5058092 A JP 5058092A JP H04344910 A JPH04344910 A JP H04344910A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- switch
- processor
- platters
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for supporting printed circuit boards
- G06F1/185—Mounting of expansion boards
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for supporting printed circuit boards
- G06F1/184—Mounting of motherboards
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for supporting printed circuit boards
- G06F1/185—Mounting of expansion boards
- G06F1/186—Securing of expansion boards in correspondence to slots provided at the computer enclosure
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
- H05K7/1439—Back panel mother boards
- H05K7/1442—Back panel mother boards with a radial structure
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にはコンピュー
タ・パッケージングに関し、より具体的にはケーブルの
ない高密度パッケージング媒体内の回路構成要素及び相
互接続への多次元アクセスを提供する、論理的構造要件
に適合する物理的構造によって特徴づけられる高性能コ
ンピュータ・パッケージに関する。
タ・パッケージングに関し、より具体的にはケーブルの
ない高密度パッケージング媒体内の回路構成要素及び相
互接続への多次元アクセスを提供する、論理的構造要件
に適合する物理的構造によって特徴づけられる高性能コ
ンピュータ・パッケージに関する。
【０００２】
【従来の技術】コンピュータ・パワーに対する増大する
需要は、単一のプロセッサ（ユニプロセッサ）が実行で
きる能力を上回っている。現在では高性能コンピュータ
は、並列に稼動し同じ主記憶装置を共用する多数のプロ
セッサ、すなわちいわば密結合並列プロセッサを必要と
する。さらに、数値計算に重点を置く計算適用業務が増
大しており、超高速のデータ処理能力を要求している。
需要は、単一のプロセッサ（ユニプロセッサ）が実行で
きる能力を上回っている。現在では高性能コンピュータ
は、並列に稼動し同じ主記憶装置を共用する多数のプロ
セッサ、すなわちいわば密結合並列プロセッサを必要と
する。さらに、数値計算に重点を置く計算適用業務が増
大しており、超高速のデータ処理能力を要求している。
【０００３】密結合マルチプロセッサ（ＭＰ）システム
の基本編成は、基本記憶モジュール（ＢＳＭ）として知
られる複数の独立にアドレス可能なメモリ・モジュール
に選択的に接続される複数のプロセッサを含む。通常の
ＭＰシステムでは、Ｎ個のプロセッサとＭ個のＢＳＭが
ある。ここで、Ｍは通常Ｎより大きい。すべてのプロセ
ッサはこれらのＢＳＭへの均等なアクセスを必要とする
ので、クロスバー交換機などのある種のＮ×Ｍスイッチ
がある。このスイッチは、データの記憶及び検索のため
にプロセッサをアドレスされたＢＳＭに選択的に接続す
る。Ｎ個のプロセッサとＭ個のメモリ要素またはＢＳＭ
とを接続する従来の方法は、中央スイッチによるもので
ある。これは、より幅の広いデータ・バスが必要とされ
、スイッチ・パッケージ上で（Ｎ×バス幅（ビット））
＋（Ｍ×バス幅（ビット））が必要であることを意味す
る。
の基本編成は、基本記憶モジュール（ＢＳＭ）として知
られる複数の独立にアドレス可能なメモリ・モジュール
に選択的に接続される複数のプロセッサを含む。通常の
ＭＰシステムでは、Ｎ個のプロセッサとＭ個のＢＳＭが
ある。ここで、Ｍは通常Ｎより大きい。すべてのプロセ
ッサはこれらのＢＳＭへの均等なアクセスを必要とする
ので、クロスバー交換機などのある種のＮ×Ｍスイッチ
がある。このスイッチは、データの記憶及び検索のため
にプロセッサをアドレスされたＢＳＭに選択的に接続す
る。Ｎ個のプロセッサとＭ個のメモリ要素またはＢＳＭ
とを接続する従来の方法は、中央スイッチによるもので
ある。これは、より幅の広いデータ・バスが必要とされ
、スイッチ・パッケージ上で（Ｎ×バス幅（ビット））
＋（Ｍ×バス幅（ビット））が必要であることを意味す
る。
【０００４】ＭＰシステムの性能にとって重要なパラメ
ータは、プロセッサ・サイクル・タイム、帯域幅、電気
経路の長さ、往復遅延、及びスキューである。プロセッ
サ・サイクル・タイムは、サイクルを決定する経路要素
を互いにできるだけ接近して配置することによって最小
になる。プロセッサとＢＳＭの間の帯域幅は、プロセッ
サとスイッチの間、及びスイッチとＢＳＭの間の多数の
並列接続上でできるだけ速いデータ速度を使用すること
によって最大になる。電気経路の長さは、相互接続され
た異なる機能単位上のデータ・ラッチ点間の長さ（ナノ
秒）である。プロセッサからアドレスされたＢＳＭまで
、及び返りの合計往復遅延は、メモリ待ち時間と呼ばれ
ている。これはいくつかの電気経路長さを含む。スキュ
ーは、ある点から別の点までの経路指定の変動による電
気経路の長さの差である。メモリの面積は、記憶チップ
及び論理サポート・チップを収容するのに必要な表面積
によって決定される。
ータは、プロセッサ・サイクル・タイム、帯域幅、電気
経路の長さ、往復遅延、及びスキューである。プロセッ
サ・サイクル・タイムは、サイクルを決定する経路要素
を互いにできるだけ接近して配置することによって最小
になる。プロセッサとＢＳＭの間の帯域幅は、プロセッ
サとスイッチの間、及びスイッチとＢＳＭの間の多数の
並列接続上でできるだけ速いデータ速度を使用すること
によって最大になる。電気経路の長さは、相互接続され
た異なる機能単位上のデータ・ラッチ点間の長さ（ナノ
秒）である。プロセッサからアドレスされたＢＳＭまで
、及び返りの合計往復遅延は、メモリ待ち時間と呼ばれ
ている。これはいくつかの電気経路長さを含む。スキュ
ーは、ある点から別の点までの経路指定の変動による電
気経路の長さの差である。メモリの面積は、記憶チップ
及び論理サポート・チップを収容するのに必要な表面積
によって決定される。
【０００５】「カード・オン・ボード」（ＣＯＢ）メモ
リと呼ばれる既知の構造では、すべての外部相互接続が
カードの１つのエッジに配置される。データを得るため
に、このメモリにアクセスするとき、信号はカードの入
力エッジから遠いエッジへ行ってからまた元のエッジに
戻らなければならない。その際、信号はカードの幅の２
倍の距離を横断するので付随の遅延を伴い、必要なデー
タはそれを要求したのと同じエッジに現れる。この従来
のシステムでは、メモリの異なる部分、もしくはメモリ
の異なるセクション内の異なるメモリ・チップにアクセ
スすることによって、または異なるプロセッサからアク
セスすることによって、かなりのスキューすなわち電気
経路の差が生じることは明らかである。
リと呼ばれる既知の構造では、すべての外部相互接続が
カードの１つのエッジに配置される。データを得るため
に、このメモリにアクセスするとき、信号はカードの入
力エッジから遠いエッジへ行ってからまた元のエッジに
戻らなければならない。その際、信号はカードの幅の２
倍の距離を横断するので付随の遅延を伴い、必要なデー
タはそれを要求したのと同じエッジに現れる。この従来
のシステムでは、メモリの異なる部分、もしくはメモリ
の異なるセクション内の異なるメモリ・チップにアクセ
スすることによって、または異なるプロセッサからアク
セスすることによって、かなりのスキューすなわち電気
経路の差が生じることは明らかである。
【０００６】高性能コンピュータ・パッケージは、必要
な諸機能を提供し、サイクル・タイムをサポートし、機
能間の待ち時間を最小にできる能力をもたなければなら
ない。サイクル・タイムが１０ナノ秒未満に減少するに
つれて、パッケージされた機能単位間での通信のために
ケーブルを使用する古典的な方法では、記憶待ち時間が
飛躍的に増大した。さらに、機能単位間の距離は、その
長さがサイクル・タイムを超える遅延を生ずるので、通
信伝送線が信号を記憶することが必要になるような距離
であった。これは性能を低下させるだけでなく、反射が
信号情報内容と一致するのを防止するために配線に制約
を課す。より高速のサイクル・タイムと同時に、より大
きな帯域幅をサポートする必要がある。この帯域幅の一
部分は、より高速のサイクル・タイムから引き出すこと
ができ、残りはより広いデータ・バスから引き出すこと
ができる。その効果として、より多くの論理回路及びケ
ーブルが必要となり、したがって機能単位同士が離れる
ことになるが、同時に性能上から機能単位同士を密接さ
せることが必要になる。さらに、ケーブルはコネクタの
密度間隔にも影響を与える。スーパーコンピュータなど
の高性能コンピュータでは、並列動作をサポートし、デ
ータに対する飽くなき要求とともにより高速の計算能力
に対する要求を満たすために、これらすべての効果が顕
著になる。したがって、同時に動作する多数のプロセッ
サをサポートするために、サイクル・タイムは急速にナ
ノ秒に近づき、データ帯域幅は毎秒１００ギガバイト（
ＧＢ）を超えることになる。
な諸機能を提供し、サイクル・タイムをサポートし、機
能間の待ち時間を最小にできる能力をもたなければなら
ない。サイクル・タイムが１０ナノ秒未満に減少するに
つれて、パッケージされた機能単位間での通信のために
ケーブルを使用する古典的な方法では、記憶待ち時間が
飛躍的に増大した。さらに、機能単位間の距離は、その
長さがサイクル・タイムを超える遅延を生ずるので、通
信伝送線が信号を記憶することが必要になるような距離
であった。これは性能を低下させるだけでなく、反射が
信号情報内容と一致するのを防止するために配線に制約
を課す。より高速のサイクル・タイムと同時に、より大
きな帯域幅をサポートする必要がある。この帯域幅の一
部分は、より高速のサイクル・タイムから引き出すこと
ができ、残りはより広いデータ・バスから引き出すこと
ができる。その効果として、より多くの論理回路及びケ
ーブルが必要となり、したがって機能単位同士が離れる
ことになるが、同時に性能上から機能単位同士を密接さ
せることが必要になる。さらに、ケーブルはコネクタの
密度間隔にも影響を与える。スーパーコンピュータなど
の高性能コンピュータでは、並列動作をサポートし、デ
ータに対する飽くなき要求とともにより高速の計算能力
に対する要求を満たすために、これらすべての効果が顕
著になる。したがって、同時に動作する多数のプロセッ
サをサポートするために、サイクル・タイムは急速にナ
ノ秒に近づき、データ帯域幅は毎秒１００ギガバイト（
ＧＢ）を超えることになる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、機能
単位間の距離を最小にし、論理回路及びメモリを含む基
板内でのすべての信号通信を維持し、必要な諸機能をサ
ポートするだけでなく超高速のサイクル・タイムをサポ
ートする小さなプロファイルを維持するサイズをもつ、
コンピュータ・パッケージを提供することである。
単位間の距離を最小にし、論理回路及びメモリを含む基
板内でのすべての信号通信を維持し、必要な諸機能をサ
ポートするだけでなく超高速のサイクル・タイムをサポ
ートする小さなプロファイルを維持するサイズをもつ、
コンピュータ・パッケージを提供することである。
【０００８】
【課題を解決するための手段】本発明は以下の原理に基
づく。第１に、スイッチ及びメモリ内での自然の情報の
流れは、構造を「貫通する」、すなわち一辺から入り他
辺から出る。第２に、プロセッサ内での自然の情報の流
れは、同じ機能単位（バス制御要素、レジスタ、キャッ
シュなど）に入ってそこから出、データは、操作が開始
され完了するときこの機能単位から流れ出てこの機能単
位に戻る。したがって、機能接続性の点から見て「単端
」プロファイルが提供される。第３に、記憶帯域幅が大
きいため、メモリへの多数の経路が必要となるだけでな
く、各マシン・サイクル・データが各データ・バス上で
各プロセッサに戻れるように大きな相互接続スイッチ及
び高度にインターリーブされたメモリも必要となる。 第４に、何の計算機能をも提供せずに待ち時間だけを増
大させるケーブルまたはパッケージ経路が、除去または
短縮される。第５に、小型の密結合パッケージであるた
め、できるだけ高速のサイクル・タイムが実現しやすく
なり、相互接続配線上に信号を記憶する可能性が最小に
なる。
づく。第１に、スイッチ及びメモリ内での自然の情報の
流れは、構造を「貫通する」、すなわち一辺から入り他
辺から出る。第２に、プロセッサ内での自然の情報の流
れは、同じ機能単位（バス制御要素、レジスタ、キャッ
シュなど）に入ってそこから出、データは、操作が開始
され完了するときこの機能単位から流れ出てこの機能単
位に戻る。したがって、機能接続性の点から見て「単端
」プロファイルが提供される。第３に、記憶帯域幅が大
きいため、メモリへの多数の経路が必要となるだけでな
く、各マシン・サイクル・データが各データ・バス上で
各プロセッサに戻れるように大きな相互接続スイッチ及
び高度にインターリーブされたメモリも必要となる。 第４に、何の計算機能をも提供せずに待ち時間だけを増
大させるケーブルまたはパッケージ経路が、除去または
短縮される。第５に、小型の密結合パッケージであるた
め、できるだけ高速のサイクル・タイムが実現しやすく
なり、相互接続配線上に信号を記憶する可能性が最小に
なる。
【０００９】上記の原理を仮定した上で、本発明は、メ
モリがパッケージの中央にあり、データ・スイッチ及び
アドレス・スイッチがメモリ構造と物理的にインターリ
ーブされ、プロセッサ及びコントローラがケーブルなし
で直接接続によってメモリ／スイッチ構造の周囲エッジ
に接続された構造を提供する。冷却は、空気または液体
の流れによって提供される。
モリがパッケージの中央にあり、データ・スイッチ及び
アドレス・スイッチがメモリ構造と物理的にインターリ
ーブされ、プロセッサ及びコントローラがケーブルなし
で直接接続によってメモリ／スイッチ構造の周囲エッジ
に接続された構造を提供する。冷却は、空気または液体
の流れによって提供される。
【００１０】
【実施例】次に図面、特に図１を参照すると、本発明が
そこで実施されるタイプの高性能コンピュータ・システ
ム１０（たとえば、スーパーコンピュータ、ミニスーパ
ーコンピュータ、商用メインフレーム、サーバなど）の
ブロック図が示されている。このコンピュータ・システ
ムは、スイッチ５によって相互接続された複数のプロセ
ッサ１２及び複数のＢＳＭ１４を含む。スイッチ５は、
これらのプロセッサ１２とＢＳＭ１４の間の要求経路及
び応答経路を提供する。スイッチ５は、たとえば米国特
許第４６３００４５号に記載されているタイプのクロス
バー交換機で構成することができる。このタイプのコン
ピュータ・システムは、しばしば密結合並列マルチプロ
セッサ・システムと呼ばれ、商用または学術適用業務に
使用される。
そこで実施されるタイプの高性能コンピュータ・システ
ム１０（たとえば、スーパーコンピュータ、ミニスーパ
ーコンピュータ、商用メインフレーム、サーバなど）の
ブロック図が示されている。このコンピュータ・システ
ムは、スイッチ５によって相互接続された複数のプロセ
ッサ１２及び複数のＢＳＭ１４を含む。スイッチ５は、
これらのプロセッサ１２とＢＳＭ１４の間の要求経路及
び応答経路を提供する。スイッチ５は、たとえば米国特
許第４６３００４５号に記載されているタイプのクロス
バー交換機で構成することができる。このタイプのコン
ピュータ・システムは、しばしば密結合並列マルチプロ
セッサ・システムと呼ばれ、商用または学術適用業務に
使用される。
【００１１】スイッチ５は、しばしば単一の物理的パッ
ケージ内部に含まれる。しかしながら、図２に示すよう
に、好ましい実施例では、スイッチ５を要求スイッチ１
６と応答スイッチ１８に分離して、物理的フローがシス
テム・フローに従うパッケージを提供すると好都合であ
る。図２で、スイッチ１６及び１８とＢＳＭ１４はサン
ドイッチを形成する。論理的フロー及び物理的フローは
、プロセッサ１２が要求スイッチ１６を介して特定のＢ
ＳＭ１４をアドレスし、アドレスされたＢＳＭ１４が応
答スイッチ１８によってデータをプロセッサ１２に返送
するというものである。
ケージ内部に含まれる。しかしながら、図２に示すよう
に、好ましい実施例では、スイッチ５を要求スイッチ１
６と応答スイッチ１８に分離して、物理的フローがシス
テム・フローに従うパッケージを提供すると好都合であ
る。図２で、スイッチ１６及び１８とＢＳＭ１４はサン
ドイッチを形成する。論理的フロー及び物理的フローは
、プロセッサ１２が要求スイッチ１６を介して特定のＢ
ＳＭ１４をアドレスし、アドレスされたＢＳＭ１４が応
答スイッチ１８によってデータをプロセッサ１２に返送
するというものである。
【００１２】任意の数のプロセッサ１２が、コンピュー
タ・システムのメイン・メモリを含む複数のＢＳＭ１４
への均等なアクセス権をもつ。ＢＳＭの数は、メモリの
同じアドレス空間を求めるプロセッサ要素間の争奪の確
率が、容認できる性能水準にまで低くなるような形で、
プロセッサの数及び編成と関係付けられる。各プロセッ
サ１２が各ＢＳＭ１４へのアクセスを必要とするので、
スイッチ・パッケージ内では広範な相互接続能力ととも
に、これらのプロセッサとこれらのＢＳＭの間のスイッ
チ１６及び１８が必要となる。要求スイッチ１６は、情
報を要求しプロセッサ１２からのデータを記憶するため
にＢＳＭ１４への経路を確立し、応答スイッチ１８は要
求されたデータをプロセッサ１２に取り出すためにＢＳ
Ｍ１４からの経路を確立する。
タ・システムのメイン・メモリを含む複数のＢＳＭ１４
への均等なアクセス権をもつ。ＢＳＭの数は、メモリの
同じアドレス空間を求めるプロセッサ要素間の争奪の確
率が、容認できる性能水準にまで低くなるような形で、
プロセッサの数及び編成と関係付けられる。各プロセッ
サ１２が各ＢＳＭ１４へのアクセスを必要とするので、
スイッチ・パッケージ内では広範な相互接続能力ととも
に、これらのプロセッサとこれらのＢＳＭの間のスイッ
チ１６及び１８が必要となる。要求スイッチ１６は、情
報を要求しプロセッサ１２からのデータを記憶するため
にＢＳＭ１４への経路を確立し、応答スイッチ１８は要
求されたデータをプロセッサ１２に取り出すためにＢＳ
Ｍ１４からの経路を確立する。
【００１３】高性能コンピュータ・パッケージで望まれ
るのは、すべてのプロセッサがその活動メモリ・アドレ
ス空間への最短経路をもつようにするためのメモリへの
一様なアクセスである。密結合システムは、高性能の潜
在能力をサポートすることに加えて、データの共用を可
能にしなければならず、スイッチ／メモリ・パッケージ
はすべてのメモリ単位へのアクセスを可能にしなければ
ならない。これは、中央に位置する主記憶機構によって
提供できる。マシン・フロー、すなわち物理的フローは
、システム性能上必要とされる論理的フローに従わなけ
ればならず、必要とされるサイクル・タイム及び小さな
待ち時間に対応するために、形状因子ができるだけ密で
なければならない。中心すなわちコアにメモリをもつ球
体が、そのような形状因子を提供するはずである。この
ようなシステムでは、すべての通信がコアとの間で放射
状になる。その半径は当該技術の物理的限界に依存する
。しかし、球体は、修理、サービス及び試験上多くの問
題を生ずる。本発明は、これらの問題を避けながら、こ
の理想的な形状を近似するものである。
るのは、すべてのプロセッサがその活動メモリ・アドレ
ス空間への最短経路をもつようにするためのメモリへの
一様なアクセスである。密結合システムは、高性能の潜
在能力をサポートすることに加えて、データの共用を可
能にしなければならず、スイッチ／メモリ・パッケージ
はすべてのメモリ単位へのアクセスを可能にしなければ
ならない。これは、中央に位置する主記憶機構によって
提供できる。マシン・フロー、すなわち物理的フローは
、システム性能上必要とされる論理的フローに従わなけ
ればならず、必要とされるサイクル・タイム及び小さな
待ち時間に対応するために、形状因子ができるだけ密で
なければならない。中心すなわちコアにメモリをもつ球
体が、そのような形状因子を提供するはずである。この
ようなシステムでは、すべての通信がコアとの間で放射
状になる。その半径は当該技術の物理的限界に依存する
。しかし、球体は、修理、サービス及び試験上多くの問
題を生ずる。本発明は、これらの問題を避けながら、こ
の理想的な形状を近似するものである。
【００１４】図３は、プロセッサ、スイッチ制御要素、
及び周辺メモリ・サポート部分をメモリの周りに配置す
る円筒形状を近似した、パッケージの中心コアを示す。 これによって、中心コアを介してデータをプロセッサか
らメモリに送り、またプロセッサに戻す構造が可能にな
る。理想的な高度に並列なスーパーコンピュータでは、
すべてのプロセッサはすべてのメモリ位置に対して争奪
のないアクセス権をもつ必要がある。それに伴う待ち時
間は、プロセッサの性能維持に重大な影響を与える。図
３に示すパッケージのコア２０は、メモリ及びＮ×Ｍ個
の要求データ・スイッチ及び応答データ・スイッチから
なり、どのプロセッサによるどのメモリ要素へのアクセ
スも可能である。このメモリ／スイッチコア構造は、本
質的には、要求スイッチ、応答スイッチ及びデータ方向
制御論理回路を含む「プラッタ」２２によって定義され
るＭ個のセグメント２１に分割されたメモリ・スタック
である。各プラッタ対の間には、複数のＢＳＭボード２
３があり、ゼロ挿入力（ｚｅｒｏｉｎｓｅｒｔｉｏｎ
ｆｏｒｃｅ； ＺＩＦ）コネクタを介して上端及び下端
のプラッタに直接接続されている。
及び周辺メモリ・サポート部分をメモリの周りに配置す
る円筒形状を近似した、パッケージの中心コアを示す。 これによって、中心コアを介してデータをプロセッサか
らメモリに送り、またプロセッサに戻す構造が可能にな
る。理想的な高度に並列なスーパーコンピュータでは、
すべてのプロセッサはすべてのメモリ位置に対して争奪
のないアクセス権をもつ必要がある。それに伴う待ち時
間は、プロセッサの性能維持に重大な影響を与える。図
３に示すパッケージのコア２０は、メモリ及びＮ×Ｍ個
の要求データ・スイッチ及び応答データ・スイッチから
なり、どのプロセッサによるどのメモリ要素へのアクセ
スも可能である。このメモリ／スイッチコア構造は、本
質的には、要求スイッチ、応答スイッチ及びデータ方向
制御論理回路を含む「プラッタ」２２によって定義され
るＭ個のセグメント２１に分割されたメモリ・スタック
である。各プラッタ対の間には、複数のＢＳＭボード２
３があり、ゼロ挿入力（ｚｅｒｏｉｎｓｅｒｔｉｏｎ
ｆｏｒｃｅ； ＺＩＦ）コネクタを介して上端及び下端
のプラッタに直接接続されている。
【００１５】図４は、スタックから取り外した、ＢＳＭ
ボード２３を有する１対のプラッタ２２を示す。上端プ
ラッタはたとえば要求スイッチ（図２の１６）を支持し
、それに対応して下端プラッタは応答スイッチ（図２の
１８）を支持する。データ・アクセス（読出しまたは書
込み）は、上端プラッタを介し、メモリを介して下端プ
ラッタに流れ、それからプロセッサに戻る。この２つの
プラッタとメモリ要素の組合せが「サンドイッチ」を構
成する。したがって、メモリ・フローは、要求がメモリ
・パッケージの上端を流れ下端を通って戻ることによっ
て、信号遅延を短縮するように設計される。逆向きの流
れも実施可能である。
ボード２３を有する１対のプラッタ２２を示す。上端プ
ラッタはたとえば要求スイッチ（図２の１６）を支持し
、それに対応して下端プラッタは応答スイッチ（図２の
１８）を支持する。データ・アクセス（読出しまたは書
込み）は、上端プラッタを介し、メモリを介して下端プ
ラッタに流れ、それからプロセッサに戻る。この２つの
プラッタとメモリ要素の組合せが「サンドイッチ」を構
成する。したがって、メモリ・フローは、要求がメモリ
・パッケージの上端を流れ下端を通って戻ることによっ
て、信号遅延を短縮するように設計される。逆向きの流
れも実施可能である。
【００１６】メモリ・ボード２３は、図５により詳細に
示すが、メモリ・チップ２４、減結合コンデンサ２５、
メモリ制御／データ分配論理回路チップ２６、及びメモ
リ・ボード２３の上下端にある入出力コネクタ２９を含
む。メモリ・ボード２３の上端の論理回路は、ＢＳＭへ
の要求の待ち行列登録及び処理を行い、下端の論理回路
は、応答の待ち行列登録及び応答スイッチを介する伝送
を行う。メモリ・チップの密度と編成及び必要なメモリ
・サイズに応じて、メモリ・ボード２３は、必要な数の
メモリ・チップを含むチップ・ストリップ２７をボード
基板２８に取り付け、サポート論理回路チップは主基板
上に残すことによって、形成することができる。ＺＩＦ
コネクタ２９は、ボード基板２８の上下のエッジに沿っ
て配置し、図４に示された上下端のプラッタ２２への無
ケーブル接続を行う。メモリ・ボード２３のボード・レ
イアウトを、図６及び図７に平面図及び断面図としてよ
り詳細に示す。図５ないし図７は、本発明によって可能
な超高密度のメモリ・パッキングを示す。図５ないし図
７に示すＢＳＭ２３は、小さなフットプリントを提供す
るが、カード２８のサイズは変えることができ、例えば
それを長くして「サンドイッチ」またはプラッタ対の数
を減らすことができる。図５ないし図７に示すＢＳＭは
、３２ＭＢ（４ＭＢ ＳＲＡＭ）装置の例である。
示すが、メモリ・チップ２４、減結合コンデンサ２５、
メモリ制御／データ分配論理回路チップ２６、及びメモ
リ・ボード２３の上下端にある入出力コネクタ２９を含
む。メモリ・ボード２３の上端の論理回路は、ＢＳＭへ
の要求の待ち行列登録及び処理を行い、下端の論理回路
は、応答の待ち行列登録及び応答スイッチを介する伝送
を行う。メモリ・チップの密度と編成及び必要なメモリ
・サイズに応じて、メモリ・ボード２３は、必要な数の
メモリ・チップを含むチップ・ストリップ２７をボード
基板２８に取り付け、サポート論理回路チップは主基板
上に残すことによって、形成することができる。ＺＩＦ
コネクタ２９は、ボード基板２８の上下のエッジに沿っ
て配置し、図４に示された上下端のプラッタ２２への無
ケーブル接続を行う。メモリ・ボード２３のボード・レ
イアウトを、図６及び図７に平面図及び断面図としてよ
り詳細に示す。図５ないし図７は、本発明によって可能
な超高密度のメモリ・パッキングを示す。図５ないし図
７に示すＢＳＭ２３は、小さなフットプリントを提供す
るが、カード２８のサイズは変えることができ、例えば
それを長くして「サンドイッチ」またはプラッタ対の数
を減らすことができる。図５ないし図７に示すＢＳＭは
、３２ＭＢ（４ＭＢ ＳＲＡＭ）装置の例である。
【００１７】すべてのメモリ・ボード２３は、それぞれ
図８及び図９に示すスタックを通る「スライス」からな
るＢＳＭまたはＢＳＭの要素とすることができる。この
パッケージは、各種の可能なシステム・インタフェース
構造によってメモリに対するほぼ３次元のアクセスをシ
ステム設計者に提供する。図８及び図９はインタフェー
ス構造の２つの可能な例を示すものにすぎない。図８及
び図９では、１２８（８×１６）個のサーバ（ＢＳＭ）
があり、サーバと要求側の比は８：１となる。図８は、
サイクル毎に半行のデータ（８ＤＷ（ダブル・ワード）
）を要求側に供給できる能力を提供するシステム構成を
示す。したがって、図８に示す構造は、プロセッサ毎に
使用可能な最大８ＤＷインタフェースまでの読取りと書
込みの任意の組み合わせを可能にする（８ＤＷは８個の
「サンドイッチ」の限度であり、「サンドイッチ」が多
くなればより多くのＤＷが可能になる）。図９は、８個
のサンドイッチを使って１つの要求側に２ＤＷのデータ
を提供し、各ＢＳＭがスタック中のメモリ・カードのス
ライス１個から構成される、別のシステム構造を示す。 図９に示す構造は、２ＤＷ読取り１ＤＷ書込み構造を示
す。ワード幅及びデータ・ワード数は、図９に示した例
に限定されるものではない。というのは、プラッタ接続
毎の入出力を増やすと、ワード幅が接続技術の限界にま
で容易に拡大できるからである。
図８及び図９に示すスタックを通る「スライス」からな
るＢＳＭまたはＢＳＭの要素とすることができる。この
パッケージは、各種の可能なシステム・インタフェース
構造によってメモリに対するほぼ３次元のアクセスをシ
ステム設計者に提供する。図８及び図９はインタフェー
ス構造の２つの可能な例を示すものにすぎない。図８及
び図９では、１２８（８×１６）個のサーバ（ＢＳＭ）
があり、サーバと要求側の比は８：１となる。図８は、
サイクル毎に半行のデータ（８ＤＷ（ダブル・ワード）
）を要求側に供給できる能力を提供するシステム構成を
示す。したがって、図８に示す構造は、プロセッサ毎に
使用可能な最大８ＤＷインタフェースまでの読取りと書
込みの任意の組み合わせを可能にする（８ＤＷは８個の
「サンドイッチ」の限度であり、「サンドイッチ」が多
くなればより多くのＤＷが可能になる）。図９は、８個
のサンドイッチを使って１つの要求側に２ＤＷのデータ
を提供し、各ＢＳＭがスタック中のメモリ・カードのス
ライス１個から構成される、別のシステム構造を示す。 図９に示す構造は、２ＤＷ読取り１ＤＷ書込み構造を示
す。ワード幅及びデータ・ワード数は、図９に示した例
に限定されるものではない。というのは、プラッタ接続
毎の入出力を増やすと、ワード幅が接続技術の限界にま
で容易に拡大できるからである。
【００１８】本発明の重要な一態様は、プラッタのエッ
ジをプロセッサ・ボードと対合させるＺＩＦコネクタな
どによる無ケーブル接続の使用である。図１０は、プロ
セッサ・ボード３３に装着されたプロセッサ論理回路を
含む熱伝導モジュール（ＴＣＭ）３２を示す。図１０で
は、これらのＴＣＭはプロセッサ・ボード３３の外面に
装着され、各種の論理サポート・チップ（図示せず）及
びＺＩＦコネクタ３１は内面上に装着される。電力タブ
３４が外面から延びており、パッケージへの電力の結合
を容易にする。電源を電力タブ３４に直接接続して個々
のモジュールに電力を提供できることは明らかである。 中心メモリ・コアに電力を供給するのとは別に各プロセ
ッサ・ボード３３に電力を供給できると、プロセッサの
高度の可用性及び同時保守を提供するので、有利である
。
ジをプロセッサ・ボードと対合させるＺＩＦコネクタな
どによる無ケーブル接続の使用である。図１０は、プロ
セッサ・ボード３３に装着されたプロセッサ論理回路を
含む熱伝導モジュール（ＴＣＭ）３２を示す。図１０で
は、これらのＴＣＭはプロセッサ・ボード３３の外面に
装着され、各種の論理サポート・チップ（図示せず）及
びＺＩＦコネクタ３１は内面上に装着される。電力タブ
３４が外面から延びており、パッケージへの電力の結合
を容易にする。電源を電力タブ３４に直接接続して個々
のモジュールに電力を提供できることは明らかである。 中心メモリ・コアに電力を供給するのとは別に各プロセ
ッサ・ボード３３に電力を供給できると、プロセッサの
高度の可用性及び同時保守を提供するので、有利である
。
【００１９】図１１ないし図１５は、図１０に示したプ
ロセッサ・ボード構成に対する追加のプロセッサ・ボー
ド構成を示す。図１１ないし図１３は、内面上にプラッ
タへの接続用のＺＩＦコネクタ１０２、外面上に各種の
プロセッサ・カード（図示せず）への接続用のエッジ・
コネクタ１０４を含む信号分配ボード１００を示す。図
１４及び図１５は、論理ボード１０６が内面上のＺＩＦ
コネクタ１０８によってプラッタのエッジに直接接続で
き、論理ボード１０６の外面がＴＣＭ（図１０の３２）
または表面装着技法（ＳＭＴ）構成要素１１０を含み得
ることを示す。したがって、このパッケージ形状因子は
、性能要求に基づいて多数のパッケージ技術を１つのシ
ステムに統合することができる。たとえば、プロセッサ
・ボード３３に含まれる機能、信号分配ボード１００、
及び論理ボード１０６は、入出力プロセッサ、システム
間データ・マネージャ、オフロード・プロセッサ、適用
業務専用プロセッサ、システム・メモリ・マネージャ、
または拡張記憶インタフェースとして機能することがで
きる。
ロセッサ・ボード構成に対する追加のプロセッサ・ボー
ド構成を示す。図１１ないし図１３は、内面上にプラッ
タへの接続用のＺＩＦコネクタ１０２、外面上に各種の
プロセッサ・カード（図示せず）への接続用のエッジ・
コネクタ１０４を含む信号分配ボード１００を示す。図
１４及び図１５は、論理ボード１０６が内面上のＺＩＦ
コネクタ１０８によってプラッタのエッジに直接接続で
き、論理ボード１０６の外面がＴＣＭ（図１０の３２）
または表面装着技法（ＳＭＴ）構成要素１１０を含み得
ることを示す。したがって、このパッケージ形状因子は
、性能要求に基づいて多数のパッケージ技術を１つのシ
ステムに統合することができる。たとえば、プロセッサ
・ボード３３に含まれる機能、信号分配ボード１００、
及び論理ボード１０６は、入出力プロセッサ、システム
間データ・マネージャ、オフロード・プロセッサ、適用
業務専用プロセッサ、システム・メモリ・マネージャ、
または拡張記憶インタフェースとして機能することがで
きる。
【００２０】図１６は、本構造の中心コア２０を構成す
るメモリ／スイッチ・スタックに接続されたいくつかの
プロセッサ・ボード３０を示す。以下では、プロセッサ
・ボード３０は、図１０に関して考察したプロセッサ・
ボード３３、図１１ないし図１３に関して考察した信号
分配ボード１００、及び図１４及び図１５に関して考察
した論理ボード１０６の総称として使用し、性能要求に
基づいて幅広い各種の機能を提供することができる。図
１６では、接続の仕方を分かりやすく図示するために、
コア２０に接続されているプロセッサ・ボード３０の総
数の半分だけを示してある。図１７は、プラッタ２２の
周囲エッジへの２つの隣接するプロセッサ・ボード３０
の接続を示すコンピュータ・パッケージの一部分の拡大
図である。図１７に示したプロセッサ・ボード３０は、
図１４及び図１５に関して例示し考察した論理ボード１
０６に類似しており、シングル・チップまたはマルチチ
ップＳＭＴキャリヤ１１２、及びシングル・チップ・キ
ャリヤのアレイ１１４を含むことができる。図１８は、
プラッタ２２の周囲エッジへのプロセッサ・ボード３０
の接続を示すコンピュータ・パッケージの一部分の拡大
図である。図１８に示したプロセッサ・ボード３０は、
図１０に関して例示し考察したプロセッサ・ボード３３
に類似しており、熱伝導モジュール３２を含むことがで
きる。図１８は、メモリ・ボード２３が見えるようにプ
ロセッサ・ボード３０の１つが除去してある点を除き、
図１７に類似している。
るメモリ／スイッチ・スタックに接続されたいくつかの
プロセッサ・ボード３０を示す。以下では、プロセッサ
・ボード３０は、図１０に関して考察したプロセッサ・
ボード３３、図１１ないし図１３に関して考察した信号
分配ボード１００、及び図１４及び図１５に関して考察
した論理ボード１０６の総称として使用し、性能要求に
基づいて幅広い各種の機能を提供することができる。図
１６では、接続の仕方を分かりやすく図示するために、
コア２０に接続されているプロセッサ・ボード３０の総
数の半分だけを示してある。図１７は、プラッタ２２の
周囲エッジへの２つの隣接するプロセッサ・ボード３０
の接続を示すコンピュータ・パッケージの一部分の拡大
図である。図１７に示したプロセッサ・ボード３０は、
図１４及び図１５に関して例示し考察した論理ボード１
０６に類似しており、シングル・チップまたはマルチチ
ップＳＭＴキャリヤ１１２、及びシングル・チップ・キ
ャリヤのアレイ１１４を含むことができる。図１８は、
プラッタ２２の周囲エッジへのプロセッサ・ボード３０
の接続を示すコンピュータ・パッケージの一部分の拡大
図である。図１８に示したプロセッサ・ボード３０は、
図１０に関して例示し考察したプロセッサ・ボード３３
に類似しており、熱伝導モジュール３２を含むことがで
きる。図１８は、メモリ・ボード２３が見えるようにプ
ロセッサ・ボード３０の１つが除去してある点を除き、
図１７に類似している。
【００２１】図１９は本発明の基本的概念を示す。プロ
セッサ・ボード２００は、１対のスイッチ／メモリ制御
ボード２０２及び２０４に接続され、一方のスイッチ／
メモリ制御ボード２０２はメモリ２０６の要求を行い、
他方のスイッチ／メモリ制御ボード２０４は情報をプロ
セッサ２００に戻す。一般的にメモリ２０６として示し
た複数のメモリ・ボードが、スイッチ／メモリ制御ボー
ド２０２及び２０４の対の間に挟まれている。これらの
メモリ・ボードは図３に示した放射状構成で配置するこ
とが好ましい。線及び矢印は、プロセッサとの間でのデ
ータの流れを示す。この構成は３次元の直交構造なので
、それぞれのボードの表面及びエッジを電気コネクタで
結合して、プロセッサとの間の情報の流れをできる限り
短時間にすることができる。図１９は８個のプロセッサ
・ボードへの接続が行える８側面のスイッチ／メモリ制
御ボード２０２及び２０４を示すが、さらにプロセッサ
・ボードをこの配置に追加できること、及び各プロセッ
サ・ボード２００は単純なローカル・バス・スイッチを
介して主記憶装置を共用する複数のプロセッサを収容で
きることを理解されたい。ローカル・バス・スイッチは
、十分なデータ帯域幅がこの構造によって提供される場
合には、不要である。プロセッサ・ボード２００は、使
用する技術構成要素に応じて、キャッシュ・メモリやバ
ッファ・メモリなどのローカル・メモリを装着できるこ
とが好ましい。
セッサ・ボード２００は、１対のスイッチ／メモリ制御
ボード２０２及び２０４に接続され、一方のスイッチ／
メモリ制御ボード２０２はメモリ２０６の要求を行い、
他方のスイッチ／メモリ制御ボード２０４は情報をプロ
セッサ２００に戻す。一般的にメモリ２０６として示し
た複数のメモリ・ボードが、スイッチ／メモリ制御ボー
ド２０２及び２０４の対の間に挟まれている。これらの
メモリ・ボードは図３に示した放射状構成で配置するこ
とが好ましい。線及び矢印は、プロセッサとの間でのデ
ータの流れを示す。この構成は３次元の直交構造なので
、それぞれのボードの表面及びエッジを電気コネクタで
結合して、プロセッサとの間の情報の流れをできる限り
短時間にすることができる。図１９は８個のプロセッサ
・ボードへの接続が行える８側面のスイッチ／メモリ制
御ボード２０２及び２０４を示すが、さらにプロセッサ
・ボードをこの配置に追加できること、及び各プロセッ
サ・ボード２００は単純なローカル・バス・スイッチを
介して主記憶装置を共用する複数のプロセッサを収容で
きることを理解されたい。ローカル・バス・スイッチは
、十分なデータ帯域幅がこの構造によって提供される場
合には、不要である。プロセッサ・ボード２００は、使
用する技術構成要素に応じて、キャッシュ・メモリやバ
ッファ・メモリなどのローカル・メモリを装着できるこ
とが好ましい。
【００２２】好ましい構成では、図３及び図１６に示す
構成に類似の複数のサンドイッチを使用する。これは、
プロセッサ・ボード２００とスイッチ／メモリ制御ボー
ド２０２及び２０４の間の各物理的インタフェースで必
要な接点の数を減らし、帯域幅を大きくする働きがある
。さらに、スイッチ／メモリ制御ボード２０２及び２０
４は、プラッタの上端または下端または両方にスイッチ
論理回路を含むことができる。さらに、要求スイッチと
応答スイッチを分離して、任意のプラッタ上またはプロ
セッサ表面上に置くことができる。
構成に類似の複数のサンドイッチを使用する。これは、
プロセッサ・ボード２００とスイッチ／メモリ制御ボー
ド２０２及び２０４の間の各物理的インタフェースで必
要な接点の数を減らし、帯域幅を大きくする働きがある
。さらに、スイッチ／メモリ制御ボード２０２及び２０
４は、プラッタの上端または下端または両方にスイッチ
論理回路を含むことができる。さらに、要求スイッチと
応答スイッチを分離して、任意のプラッタ上またはプロ
セッサ表面上に置くことができる。
【００２３】図２０は、付属の電源４１とともに多層セ
ラミック・モジュール内に装着された２つのプロセッサ
（一括して１４１として図示）を含む高性能コンピュー
タ構造を示す。これらはすべて、１つのボード１４２に
装着されており、ボード１４２は各プロセッサ・ボード
３０に取り付けられる。図２１は、マイクロプロセッサ
・チップ・セット用に使用されたプリント回路カードと
類似のプリント回路カード２４２にコンポーネント２４
１が装着された高性能コンピュータ構造を示す。図２０
及び図２１は、本発明の範囲に含まれる高性能コンピュ
ータ構造の２つの例にすぎない。システム性能及びコス
ト要件を満たすために、論理回路パッケージング技術の
ほとんどすべての組合せを使用することができる。
ラミック・モジュール内に装着された２つのプロセッサ
（一括して１４１として図示）を含む高性能コンピュー
タ構造を示す。これらはすべて、１つのボード１４２に
装着されており、ボード１４２は各プロセッサ・ボード
３０に取り付けられる。図２１は、マイクロプロセッサ
・チップ・セット用に使用されたプリント回路カードと
類似のプリント回路カード２４２にコンポーネント２４
１が装着された高性能コンピュータ構造を示す。図２０
及び図２１は、本発明の範囲に含まれる高性能コンピュ
ータ構造の２つの例にすぎない。システム性能及びコス
ト要件を満たすために、論理回路パッケージング技術の
ほとんどすべての組合せを使用することができる。
【００２４】メモリ／スイッチ・スタックの冷却は、中
心を通りスタックの外部を経て戻る循環する空気または
フルオロカーボンなどの液体を使って行うことができる
。各プロセッサは、論理回路技術要件及び使用する論理
回路パッケージに応じて、冷却板、液浸、または空気に
よって個別的に冷却できる。図２２は、図３に示したコ
ア２０の中心の中空部分にはまる冷却マニフォールド４
２を示す。メモリ／スイッチ・コア構造に対するマニフ
ォールド４２の関係を図示するために、メモリ・ボード
２３を図２３に示す。このように、マニフォールド４２
がメモリ／スイッチ構造の中心の中空部分の軸の長さに
沿って延び、出口は各プラッタまたはメモリ「サンドイ
ッチ」の高さにあることが明らかである。冷媒の返送は
、コンピュータ構造を格納する冷却タンクの内面を通っ
て行われる。図２２に戻って、好ましい実施例の中空の
円筒形構造はまた、電力バスを配線する好都合な方法を
も提供する。電力バス４３は、コアの中心を上向きに上
り、冷媒の戻り管路に沿って走る。電力バス４３は、ス
イッチ／メモリ・サンドイッチを装着し電力を供給する
ために、システム構造の一部分として利用される。
心を通りスタックの外部を経て戻る循環する空気または
フルオロカーボンなどの液体を使って行うことができる
。各プロセッサは、論理回路技術要件及び使用する論理
回路パッケージに応じて、冷却板、液浸、または空気に
よって個別的に冷却できる。図２２は、図３に示したコ
ア２０の中心の中空部分にはまる冷却マニフォールド４
２を示す。メモリ／スイッチ・コア構造に対するマニフ
ォールド４２の関係を図示するために、メモリ・ボード
２３を図２３に示す。このように、マニフォールド４２
がメモリ／スイッチ構造の中心の中空部分の軸の長さに
沿って延び、出口は各プラッタまたはメモリ「サンドイ
ッチ」の高さにあることが明らかである。冷媒の返送は
、コンピュータ構造を格納する冷却タンクの内面を通っ
て行われる。図２２に戻って、好ましい実施例の中空の
円筒形構造はまた、電力バスを配線する好都合な方法を
も提供する。電力バス４３は、コアの中心を上向きに上
り、冷媒の戻り管路に沿って走る。電力バス４３は、ス
イッチ／メモリ・サンドイッチを装着し電力を供給する
ために、システム構造の一部分として利用される。
【００２５】完全に組み立てられたとき、メモリ／スイ
ッチ・アセンブリは、記憶媒体として取外し可能なディ
スク・パックを使用するタイプの直接アクセス記憶装置
（ＤＡＳＤ）に似ている。メモリ／スイッチ・スタック
を含む各プラッタ「サンドイッチ」は、ディスク・パッ
クに似ており、システム構造のハウジングの上端を介し
てアセンブリとして取り外すことができる。このプラッ
タ「サンドイッチ構造」によって、メモリ／スイッチ論
理回路用の電源、冷媒溜め及びサーキュレータを含むベ
ースにアセンブリ一式を迅速に取り付けることが可能に
なる。図２４の一般化したブロック図に示すように、プ
ロセッサ及びメモリ（参照番号４５で一般的に表す）は
全体構造の上端に配置することができる。この下には電
源、論理回路モジュール用の１つの電源バンク４６、及
びスイッチ論理回路モジュール用の別のバンク４７があ
る。最後に、この構造の下端には、ポンプ及び制御装置
を含む熱交換機及び配管４８がある。
ッチ・アセンブリは、記憶媒体として取外し可能なディ
スク・パックを使用するタイプの直接アクセス記憶装置
（ＤＡＳＤ）に似ている。メモリ／スイッチ・スタック
を含む各プラッタ「サンドイッチ」は、ディスク・パッ
クに似ており、システム構造のハウジングの上端を介し
てアセンブリとして取り外すことができる。このプラッ
タ「サンドイッチ構造」によって、メモリ／スイッチ論
理回路用の電源、冷媒溜め及びサーキュレータを含むベ
ースにアセンブリ一式を迅速に取り付けることが可能に
なる。図２４の一般化したブロック図に示すように、プ
ロセッサ及びメモリ（参照番号４５で一般的に表す）は
全体構造の上端に配置することができる。この下には電
源、論理回路モジュール用の１つの電源バンク４６、及
びスイッチ論理回路モジュール用の別のバンク４７があ
る。最後に、この構造の下端には、ポンプ及び制御装置
を含む熱交換機及び配管４８がある。
【００２６】パッケージ全体はきわめて小さな空間（小
さなフットプリント）を占める。たとえば、それぞれス
カラー・プロセッサとベクトル・プロセッサ、入出力コ
ントローラ、拡張記憶コントローラ、スイッチ制御要素
、１６ＧＢの主記憶装置、及びＣＰＵ当たり３ないし６
個のメモリへのダブル・ワード・ポートを有する１６個
のＣＰＵを収容するパッケージのサイズは、直径ほぼ１
１７ｃｍ、電子回路用の高さ６１ｃｍであり、電源及び
冷媒ハードウェア用にさらに９１ｃｍの高さが必要であ
る。このように本発明の本質は、物理的構造が論理構造
の諸要件に適合できるパッケージを提供できることであ
る。その結果、このパッケージは、最小限の技術開発に
よって性能を満たす多次元のアクセスが可能であり、相
互接続をケーブルなしで高密度パッケージング媒体内に
保持することができる。
さなフットプリント）を占める。たとえば、それぞれス
カラー・プロセッサとベクトル・プロセッサ、入出力コ
ントローラ、拡張記憶コントローラ、スイッチ制御要素
、１６ＧＢの主記憶装置、及びＣＰＵ当たり３ないし６
個のメモリへのダブル・ワード・ポートを有する１６個
のＣＰＵを収容するパッケージのサイズは、直径ほぼ１
１７ｃｍ、電子回路用の高さ６１ｃｍであり、電源及び
冷媒ハードウェア用にさらに９１ｃｍの高さが必要であ
る。このように本発明の本質は、物理的構造が論理構造
の諸要件に適合できるパッケージを提供できることであ
る。その結果、このパッケージは、最小限の技術開発に
よって性能を満たす多次元のアクセスが可能であり、相
互接続をケーブルなしで高密度パッケージング媒体内に
保持することができる。
【図１】高性能コンピュータ・システムの一般化したブ
ロック図である。
ロック図である。
【図２】スイッチの各機能部分が分離され、メモリがそ
れらの間に挟まれている、高性能コンピュータ・システ
ムのブロック図である。
れらの間に挟まれている、高性能コンピュータ・システ
ムのブロック図である。
【図３】本発明の好ましい実施例による高性能コンピュ
ータ・パッケージの多角形構成のメモリ／スイッチ・コ
アの等角投影図である。
ータ・パッケージの多角形構成のメモリ／スイッチ・コ
アの等角投影図である。
【図４】単一のメモリ／スイッチ・プラッタの等角投影
図である。
図である。
【図５】ＢＳＭの等角投影図である。
【図６】論理回路チップ及びメモリ・チップの配置をよ
り詳細に示す図５のＢＳＭの平面図である。
り詳細に示す図５のＢＳＭの平面図である。
【図７】論理回路チップ及びメモリ・チップの配置をさ
らに示す図５のＢＳＭの端面図である。
らに示す図５のＢＳＭの端面図である。
【図８】システム・インタフェース構造の１つの例を示
す図である。
す図である。
【図９】システム・インタフェース構造のもう１つの例
を示す図である。
を示す図である。
【図１０】代表的なプロセッサ・モジュールを示す等角
投影図である。
投影図である。
【図１１】信号分配ボード（要求側ボード）の対向する
側面の側面図である。
側面の側面図である。
【図１２】信号分配ボード（要求側ボード）の対向する
側面の平面図である。
側面の平面図である。
【図１３】信号分配ボード（要求側ボード）の対向する
側面の平面図である。
側面の平面図である。
【図１４】論理回路ボードの側面図である。
【図１５】論理回路ボードの平面図である。
【図１６】メモリ／スイッチ・コアの周囲に取り付けら
れたプロセッサ・モジュールを示す等角投影図である。
れたプロセッサ・モジュールを示す等角投影図である。
【図１７】メモリ／スイッチ・コアの周囲へのプロセッ
サ・モジュールの接続を詳細に示す拡大図である。
サ・モジュールの接続を詳細に示す拡大図である。
【図１８】メモリ／スイッチ・コア内部のＢＳＭが明ら
かになるようにプロセッサ・モジュールの１つを除去し
た、図１７と類似の拡大図である。
かになるようにプロセッサ・モジュールの１つを除去し
た、図１７と類似の拡大図である。
【図１９】パッケージのデータ・フローを示す物理構造
の一般化した論理ブロック図である。
の一般化した論理ブロック図である。
【図２０】プロセッサに接続された多数のプロセッサ・
ボードを有する高性能コンピュータ構造の等角投影図で
ある。
ボードを有する高性能コンピュータ構造の等角投影図で
ある。
【図２１】プロセッサに接続された多数のプロセッサ・
ボードを有する高性能コンピュータ構造の等角投影図で
ある。
ボードを有する高性能コンピュータ構造の等角投影図で
ある。
【図２２】コンピュータ・パッケージ内の電源の配線及
び冷媒の流れを示す一般化したブロック図である。
び冷媒の流れを示す一般化したブロック図である。
【図２３】メモリ／スイッチ・コア内部のＢＳＭに関す
る冷媒の流れの等角投影図である。
る冷媒の流れの等角投影図である。
【図２４】本発明の特定の実施例を示す機能的ブロック
図である。
図である。
５ スイッチ
１０ 高性能コンピュータ・システム１２ プロセ
ッサ １４ 基本記憶モジュール（ＢＳＭ）１６ 要求ス
イッチ １８ 応答スイッチ ２０ パッケージ・コア ２２ プラッタ ２３ ＢＳＭメモリ・ボード ２８ ボード基板 ２９ ゼロ挿入力（ＺＩＦ）コネクタ３２ 熱伝導
モジュール（ＴＣＭ） ３３ プロセッサ・ボード ３４ 電力タブ
ッサ １４ 基本記憶モジュール（ＢＳＭ）１６ 要求ス
イッチ １８ 応答スイッチ ２０ パッケージ・コア ２２ プラッタ ２３ ＢＳＭメモリ・ボード ２８ ボード基板 ２９ ゼロ挿入力（ＺＩＦ）コネクタ３２ 熱伝導
モジュール（ＴＣＭ） ３３ プロセッサ・ボード ３４ 電力タブ
Claims (8)
- 【請求項１】互いに並列に配置され、それぞれ入力線ま
たは出力線、及び前記の線に結合されたメモリ要求スイ
ッチまたはメモリ応答スイッチを含む複数のプラッタと
、隣接するプラッタ間に配置され、前記の隣接するプラ
ッタ上の前記メモリ要求スイッチとメモリ応答スイッチ
の間に電気的に接続され、前記の隣接するプラッタ間で
のメモリ・アクセス及びメモリ応答の流れを定義する記
憶モジュールと、前記プラッタの周囲エッジに接続され
、前記入力線及び出力線に結合されたプロセッサとを含
む高性能コンピュータ・システム。 - 【請求項２】前記記憶モジュールが、前記の隣接するプ
ラッタのうちの第１及び第２のプラッタ上にエッジ・コ
ネクタによってそれぞれ直接装着された第１及び第２の
対向するエッジをもつ、請求項１に記載の高性能コンピ
ュータ・システム。 - 【請求項３】前記プロセッサが、エッジ・コネクタを使
用した直接装着によって前記プラッタの前記周囲エッジ
に接続されている、請求項１に記載の高性能コンピュー
タ・システム。 - 【請求項４】前記記憶モジュール及び前記の複数のプラ
ッタの温度を制御する手段を含む、請求項１に記載の高
性能コンピュータ・システム。 - 【請求項５】前記各プラッタが、同一のサイズであり、
かつ多角形の形状であり、前記各プロセッサがプロセッ
サ・ボードを含み、各プロセッサ・ボードが前記プラッ
タの前記周囲エッジに隣接して配置された内面をもつ、
請求項１に記載の高性能コンピュータ・システム。 - 【請求項６】前記プラッタに電力を提供するための電力
バスを含み、前記プラッタが前記電力バス上に装着可能
である、請求項１に記載の高性能コンピュータ・システ
ム。 - 【請求項７】前記各プラッタ上に装着された集積回路チ
ップを含む、請求項１に記載の高性能コンピュータ・シ
ステム。 - 【請求項８】互いに並列に隔置され、それぞれ入力線ま
たは出力線、及び前記の線に結合されたメモリ要求スイ
ッチまたはメモリ応答スイッチを含む複数のプラッタと
、前記プラッタ間に、対合するコネクタを介して直接装
着され、前記メモリ要求スイッチとメモリ応答スイッチ
の間に結合された、前記プラッタ間でのメモリ・アクセ
ス及びメモリ応答の流れを定義する記憶モジュールと、
前記プラッタの周囲に、対合するコネクタを介して直接
装着され、前記入力線及び出力線に結合されたプロセッ
サとを含む高性能コンピュータ・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/671,057 US5150279A (en) | 1991-03-18 | 1991-03-18 | High performance computer system with platters and unidirectional storage modules therebetween |
| US671057 | 1996-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344910A true JPH04344910A (ja) | 1992-12-01 |
| JPH0752376B2 JPH0752376B2 (ja) | 1995-06-05 |
Family
ID=24692973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4050580A Expired - Lifetime JPH0752376B2 (ja) | 1991-03-18 | 1992-03-09 | 高性能コンピュータ・システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5150279A (ja) |
| EP (1) | EP0505029A3 (ja) |
| JP (1) | JPH0752376B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0506224A3 (en) * | 1991-03-26 | 1994-05-11 | Ibm | Computer system package |
| US5200917A (en) * | 1991-11-27 | 1993-04-06 | Micron Technology, Inc. | Stacked printed circuit board device |
| US5455775A (en) * | 1993-01-25 | 1995-10-03 | International Business Machines Corporation | Computer design system for mapping a logical hierarchy into a physical hierarchy |
| FR2729043A1 (fr) * | 1994-12-30 | 1996-07-05 | Adv Comp Res Inst Sarl | Systeme de distribution d'alimentation de carte electronique |
| US5841638A (en) * | 1996-02-15 | 1998-11-24 | L3 Communications | Stacked memory for flight recorders |
| JPH10150162A (ja) * | 1996-11-18 | 1998-06-02 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6049467A (en) * | 1998-08-31 | 2000-04-11 | Unisys Corporation | Stackable high density RAM modules |
| US6327143B1 (en) * | 1999-11-05 | 2001-12-04 | Cray, Inc. | Radial computer system and method |
| US6469901B1 (en) * | 2000-05-15 | 2002-10-22 | 3C Interactive, Inc. | System and method for cartridge-based, geometry-variant scalable electronic systems |
| US6633948B1 (en) * | 2000-10-20 | 2003-10-14 | Sun Microsystems, Inc. | Stackable dual mode (registered/unbuffered) memory interface cost reduction |
| US6706966B2 (en) | 2001-03-19 | 2004-03-16 | L-3 Communications Corporation | Hardened voyage data recorder |
| US6898664B2 (en) * | 2002-08-28 | 2005-05-24 | Hewlett-Packard Development Company, L.P. | Optimizing performance for a storage device within a computer system |
| US7079386B1 (en) * | 2003-03-17 | 2006-07-18 | Unisys Corporation | Computer system and scalable processor assembly therefor |
| BRPI0412600A (pt) * | 2003-07-28 | 2006-09-19 | Derick Arippol | um conjunto de alojamento para empilhar múltiplos módulos de computador |
| US7133289B2 (en) * | 2003-07-28 | 2006-11-07 | Derick Arippol | Housing assembly for stacking multiple computer modules |
| WO2005031549A2 (de) * | 2003-09-29 | 2005-04-07 | Universität Zürich | Parallele datenverarbeitungseinrichtung |
| TW200741470A (en) * | 2006-04-19 | 2007-11-01 | Tyan Computer Corp | Multi-processor system and tubelike computer architecture thereof |
| WO2009032144A2 (en) * | 2007-08-28 | 2009-03-12 | General Dynamics Advanced Information Systems, Inc. | System and method for interconnecting circuit boards |
| GB2460680B (en) * | 2008-06-05 | 2012-03-07 | Vetco Gray Controls Ltd | Subsea electronics module |
| CN102026482B (zh) * | 2009-09-11 | 2012-07-18 | 鸿富锦精密工业（深圳）有限公司 | 圆形电子装置 |
| US9220180B2 (en) | 2010-12-09 | 2015-12-22 | Richard Anthony Dunn, JR. | System and methods for scalable parallel data processing and process control |
| GB2476501B (en) * | 2009-12-24 | 2012-07-18 | Richard John Edward Aras | Geodesic massively-parallel supercomputer |
| US8279597B2 (en) | 2010-05-27 | 2012-10-02 | International Business Machines Corporation | Heatsink allowing in-situ maintenance in a stackable module |
| US8174826B2 (en) | 2010-05-27 | 2012-05-08 | International Business Machines Corporation | Liquid cooling system for stackable modules in energy-efficient computing systems |
| US8358503B2 (en) * | 2010-05-28 | 2013-01-22 | International Business Machines Corporation | Stackable module for energy-efficient computing systems |
| FR2989861A1 (fr) * | 2012-04-20 | 2013-10-25 | No Rack | Baie de serveurs informatiques |
| US8842432B2 (en) * | 2012-09-22 | 2014-09-23 | Facebook, Inc. | Arrangement of computing assets in a data center |
| US20170075395A1 (en) * | 2015-09-12 | 2017-03-16 | Li Qingyuan | Solid cooling arrangement for electronic device |
| US20180364071A1 (en) * | 2017-06-16 | 2018-12-20 | Daniel Rivera | Photonic computer system comprised of stack disk arrays running on but not limited to quantum software |
| US10499524B2 (en) | 2017-12-20 | 2019-12-03 | Capital One Services, Llc | Apparatus for mounting a processor for cluster computing |
| US10334760B1 (en) * | 2018-01-12 | 2019-06-25 | Jed A. Darland | System and method for helical cooling tower for efficient cooling |
| US20240314930A1 (en) * | 2023-03-14 | 2024-09-19 | Samsung Electronics Co., Ltd. | Computing system with connecting boards |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281359A (ja) * | 1989-04-21 | 1990-11-19 | Gurafuiko:Kk | 放射型・パラレル・システムバス |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3434014A (en) * | 1967-06-13 | 1969-03-18 | Rca Corp | Packaging of electrical equipment |
| US3633371A (en) * | 1968-04-05 | 1972-01-11 | Phillips Petroleum Co | Gas separation |
| US3812402A (en) * | 1972-12-18 | 1974-05-21 | Texas Instruments Inc | High density digital systems and their method of fabrication with liquid cooling for semi-conductor circuit chips |
| US3833840A (en) * | 1973-06-14 | 1974-09-03 | Bell Telephone Labor Inc | Cylindrically arranged modular main distribution frame |
| US4417295A (en) * | 1977-06-30 | 1983-11-22 | International Business Machines Corporation | Air jet powered cooling system for electronic assemblies |
| US4335781A (en) * | 1978-10-02 | 1982-06-22 | Motorola Inc. | High power cooler and method thereof |
| US4502098A (en) * | 1981-02-10 | 1985-02-26 | Brown David F | Circuit assembly |
| US4590538A (en) * | 1982-11-18 | 1986-05-20 | Cray Research, Inc. | Immersion cooled high density electronic assembly |
| US4502100A (en) * | 1982-11-24 | 1985-02-26 | International Business Machines Corporation | Cooling system with counter flow of coolant |
| US4574331A (en) * | 1983-05-31 | 1986-03-04 | Trw Inc. | Multi-element circuit construction |
| US4599680A (en) * | 1983-09-26 | 1986-07-08 | Southwest Research Institute | Packaging arrangement for spacecraft computer |
| JPS62192086A (ja) * | 1986-02-18 | 1987-08-22 | Matsushita Electronics Corp | 半導体記憶装置 |
| US4734825A (en) * | 1986-09-05 | 1988-03-29 | Motorola Inc. | Integrated circuit stackable package |
| US4712388A (en) * | 1987-01-07 | 1987-12-15 | Eta Systems, Inc. | Cryostat cooling system |
| US4868712A (en) * | 1987-02-04 | 1989-09-19 | Woodman John K | Three dimensional integrated circuit package |
| US4733293A (en) * | 1987-02-13 | 1988-03-22 | Unisys Corporation | Heat sink device assembly for encumbered IC package |
| US4833568A (en) * | 1988-01-29 | 1989-05-23 | Berhold G Mark | Three-dimensional circuit component assembly and method corresponding thereto |
| EP0335482A2 (en) * | 1988-03-31 | 1989-10-04 | International Business Machines Corporation | High performance computer system |
| US4872088A (en) * | 1988-08-29 | 1989-10-03 | Motorola, Inc. | Radial mounting for stacked wafer modules with cooling |
| US5063475A (en) * | 1990-03-19 | 1991-11-05 | International Business Machines Corporation | Multileveled electronic assembly with cooling means |
-
1991
- 1991-03-18 US US07/671,057 patent/US5150279A/en not_active Expired - Fee Related
-
1992
- 1992-02-12 EP EP19920301169 patent/EP0505029A3/en not_active Withdrawn
- 1992-03-09 JP JP4050580A patent/JPH0752376B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281359A (ja) * | 1989-04-21 | 1990-11-19 | Gurafuiko:Kk | 放射型・パラレル・システムバス |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0505029A3 (en) | 1992-10-28 |
| EP0505029A2 (en) | 1992-09-23 |
| US5150279A (en) | 1992-09-22 |
| JPH0752376B2 (ja) | 1995-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150279A (en) | High performance computer system with platters and unidirectional storage modules therebetween | |
| US8438329B2 (en) | System and method for optimizing interconnections of components in a multichip memory module | |
| US6202110B1 (en) | Memory cards with symmetrical pinout for back-to-back mounting in computer system | |
| US6988152B2 (en) | Data storage system | |
| US5317477A (en) | High density interconnection assembly | |
| US7406573B2 (en) | Reconfigurable processor element utilizing both coarse and fine grained reconfigurable elements | |
| US20060282593A1 (en) | Backplane system having high-density electrical connectors | |
| WO2005076823A2 (en) | Dynamic command and/or address mirroring system and method for memory modules | |
| WO2008048793A2 (en) | Memory system having baseboard located memory buffer unit | |
| WO2024045752A1 (zh) | 服务器及电子设备 | |
| US20050257029A1 (en) | Adaptive processor architecture incorporating a field programmable gate array control element having at least one embedded microprocessor core | |
| US20250212371A1 (en) | Server with increased space capacity | |
| US7692929B2 (en) | Interface connection device for connecting a mainboard to a memory card having two series of memory modules | |
| US20240080988A1 (en) | High density interposers with modular memory units | |
| US12438095B1 (en) | Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates | |
| US5497471A (en) | High performance computer system which minimizes latency between many high performance processors and a large amount of shared memory | |
| US20230273654A1 (en) | Dual in-line memory module cover | |
| CN117873914A (zh) | 服务器及内存扩展组件 | |
| EP4697137A1 (en) | Airflow distribution to cool memory module shadowed by the processor | |
| CN222028567U (zh) | 计算设备、光信号内存扩展设备和计算系统 | |
| US11791319B2 (en) | Edge-connected semiconductor systems | |
| US20250063659A1 (en) | Edge mount memory connector with staggered footprint pins | |
| Katopis et al. | T-Rex, a blade packaging architecture for mainframe servers | |
| CN121900596A (zh) | 一种服务器系统结构 | |
| JPH01274266A (ja) | コンピュータ・システム |