JPH0198261A - 選択的に成長したエピタキシャル層の横方向範囲を制御した側壁コンタクトバイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 伎携分災 本発明は、集積バイポーラトランジスタ構成の分野に関
するものであって、更に詳細には、ベース面積を減少さ
せると共に寄生容量及び抵抗をも同じに減少させたバイ
ポーラトランジスタの分野に関するものである。

災末五責 集積バイポーラトランジスタ設計の技術における技術者
は、長い間幾つかの理由によりベース面積を減少させる
ことが望ましいことを知っている。

第１に、ベース面積を減少させたトランジスタは、ベー
ス・コレクタ接合に関連する寄生接合容量がより小さく
なっている。何故ならば、該接合の面積が小さくなって
おり且つこの接合の寄生容量は該接合の面積に比例する
からである。第２に、ベース面積が小さいということは
、トランジスタの全体的な寸法が減少されることを意味
しており、従って単一のダイ内により多くのトランジス
タをいれることが可能となる。

ベースと結合されている寄生容量が一層小さくなるとい
うことは、この様なトランジスタに対してのスイッチン
グ速度が一層高速となることを意味している。コンピュ
ータは典型的に数百万個のスイッチングトランジスタを
使用しており且つ毎秒これらのトランジスタによる数百
万個のスイッチング動作を行なうので、−層高速なスイ
ッチングトランジスタであるということは、毎秒光たり
より多くの動作を行なうことが可能であることを意味し
ている。このことは、より高速のデータ処理とし、且つ
単位時間当たりより多くの出力を得ることを可能とする
。トランジスタがより小型であるということは、単一の
集積回路ダイ上により多くの機能を設けることを可能と
することを意味している。このことは、コストの節約に
通づる。

何故ならば、半田付けによて形成する必要の成る接続は
より少なくなり、成る与えられた機能を達成する為に使
用される集積回路の数が一層少なくなるからである。従
って、トランジスタがより小型であるということは、エ
レクトロニクス製品のコストを一層低下することを意味
している。更に、集積回路上に内部的に形成される接続
は外部的に形成される半田接続よりも、集積回路上に内
部的になされる接続は一層信頼性が高いので、この様な
製品の信頼性が向上される。

従来技術のバイポーラトランジスタにおける問題は、ベ
ース面積は最小ライン幅りが許容する程度にベース面積
を小さくすることが可能であるに過ぎないという点であ
る。当業者等にとって明らかな如く、この最小ライン幅
は、与えられたホトリソグラフィシステムに対して集積
回路の表面上に形成することの可能な最小幾何学的特徴
の寸法を画定する。従来技術において、ベース面積はエ
ミッタ領域を取り囲んでいる。ベース面積はその上に少
なくとも１個の電気的コンタクトを形成することが必要
であり、且つエミッタ領域の各側部上の最小寸法はＤで
あるからである。設計基準がベースコンタクトがその上
に侵入してはならないエミッタの周りに成るクリアラン
スを必要としており且つベースコンタクトは少なくとも
Ｄ幅でなければならないので、ベース面積の最小寸法は
上述した基準が許容するよりも一層小さくすることは出
来ない。従って、従来技術のトランジスタの性能レベル
は制限されており、且つ少なくとも部分的に改良は得る
ことの可能な最小ライン幅を減少させることと関連され
ていた。

従って、従来の構成のものにおいて可能なものよりも一
層小さなベース面積を持った改良したバイポーラトラン
ジスタに対しての必要性が長い間存在していた。

且−み 本発明は１以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、従来技術と比較して
ベース面積を減少させ且つそれにより寄生容量及び抵抗
を減少させたバイポーラトランジスタを提供することを
目的とする。

構成 本発明の原理によれば、上述した目的及び以下の説明か
ら明らかな如きその他の目的を達成する為に、側壁ベー
スコンタクトを持ったバイポーラトランジスタが提供さ
れる。ベース面積はエミッタ面積と同一の寸法であり、
且つ該ベースへのコンタクトはベース面積の側壁上にな
される。本トランジスタは、基板内に従来形成される埋
込層上に成長され且つ付着させた二酸化シリコンのフィ
ールド内にエツチング形成した孔内に選択的に成長させ
たエピタキシャルシリコンのコラム（即ち柱体）内に形
成される。該酸化物をエッチバックして該選択的に成長
させたエピタキシャルシリコンの一部を露出させ、従っ
てベースコンタクトを形成することが可能である。該ベ
ースコンタクトは、該選択的に成長させた複数個のエピ
タキシャルシリコンのポスト（即ち支柱）（１個のポス
トはコレクタコンタクトに対してのものである）の露出
した頂部上にポリシリコン層を付着させ且つ該ポリシリ
コンをボロンでドープしてその固有抵抗を低下させるこ
とによって形成する。次いで、レジスト層をエッチバッ
クして該選択的に成長させたエピタキシャルシリコンコ
ラムの頂部を露出させ且つ構成体全体上にＰｖＸガラス
層を付着させることによって、エミッタコンタクト及び
コレクタコンタクトを形成する。次いで、該ガラスをエ
ッチバックして該選択的に成長させたエピタキシャルシ
リコンコラムの頂部を再度露出させ、且つ該ガラスの頂
部上に金属又はその他の導体を形成してエピタキシャル
シリコンコラムの頂部をコンタクトさせる。下側から上
側へ１個のトランジスタの完成した構成体は、基板、埋
込層、該基板上に形成された酸化物層内に形成した一対
のエピタキシャルシリコンコラムから構成されている。

ＰｖＸガラス層が該酸化物の上側に存在しており、ドー
プしたポリシリコンベースコンタクト層が該酸化物とＰ
ｖｘ層との交差点に形成されている。

Ｐｖｘを貫通してコンタクト孔が形成されており、その
中に金属又はその他の導電性物質を付着させてベース領
域側壁とコンタクトさせている。

酸化物エッチバック実施例に対しての側壁バイポーラト
ランジスタを製造する方法のより完全な要約は以下の如
くである。

ＮＰＮの場合にはＰ−基板で開始する。

埋込層を形成する。

活性デバイスを包含する区域の周りにチャンネルストッ
パを形成する（オプション）。

全ウェハ上に二酸化シリコン層を形成する。

基板上の熱酸化物を成長させる。

熱酸化物上にＣＶＤ酸化物を付着させる。

埋込層上の酸化物内に２つの孔をエツチング形成する。

レジスト及びプラズマエッチを使用して孔の中に垂直な
側壁を形成する。

酸化物内の孔内にエピタキシャルシリコンを選択的に成
長させる。

ジクロロシランと水素とＭＣＩの存在下でＬＰＧＶＤを
行なう。

乾燥酸素中において酸化物の薄い層を成長させて側壁の
漏れを取り除く。

選択的に付着したエピタキシャルベースコラムをマスク
し且つ選択的に付着したエピキシャルシリコンコレクタ
コラムを高度にＮ型にイオン注入する。Ｎ型不純物が埋
込層に到達するか又は爾後の熱処理ステップの間の拡散
によってＮ型不純物を埋込層ヘトライブされるのに十分
な程度埋込層に近接して位置させるのに十分なエネルギ
でなければならない。

酸化物の一部をエッチバックして、選択的に成長させた
エピタキシャル単結晶シリコンの側壁を露出させる。

ポリシリコンを付着する。

ポリシリコンをＰ十にドープする。別の実施例としては
、ポリシリコンを付着しながらポリシリコンをドープす
ることによってＰ十型のポリシリコンを付着させる。ポ
リシリコンをドープする為にイオン注入又は拡散を使用
することが可能である。

ホトレジストを下側に存在するポリシリコンがら雛して
おく為に窒化物又は酸化物を付着させる。

酸化物は幾つかの実施例においては熱的に成長させるこ
とが可能である。

平坦化を行なう。

薄い酸化物層を付着させる。

ホトレジスト又はＴＥ０１をスピンオンさせ、且つベー
クして硬化させるか又は溶媒を駆除させる。

ホトレジストの一部をエツチング除去する。

更にホトレジストをスピンオンし且つベークして平坦化
を行なう（別の実施例では、成るステップを省略して表
面がより平坦でないことを許容する）。

ホトレジストをエッチバックして選択的に付着したエピ
タキシャルシリコンの少なくとも頂部を露出させる。

露出したエピタキシャルシリコン及びポリシリコン内に
Ｐ型ドーパントを注入してベースをドープする。このこ
とは、１０１３原子／ＣＣのドーズでのウェハ全体に渡
ってのブランケット（−様）注入とすることが可能であ
る。何故ならば、コレクタコラムはこの注入によってそ
の導電度が殆ど変更されない程度に高度にドープされて
いるからである。

残存するホトレジストを除去する。

ポリシリコン頂部及びエピタキシャルシリコン頂部を酸
化する。

マスクを使用して、ポリシリコンを画定し且つエツチン
グして側壁ベースコンタクトを形成すると共にポリシリ
コンレベル上に任意の導体又は抵抗を形成する。このこ
とは、直前の酸化ステップの前に行なうことも可能であ
る。

絶縁物質で平坦化を行なう。

ＰＶＸ　　ＩＩを付着し且つリフローし、又はＴＥ０１
をスピンオンし且つベークして溶媒を駆除する。

ベースコラムと、コレクタコラムと、側壁ベースコンタ
クトの上にコンタクト孔をエツチング形成する。これら
のコラムは、側部において少なくともＬＤ（リングラフ
ィによって得ることの可能な最小比に又は１ライン幅）
に整合公差Ｄ／４を加えたものであり、且つベースに対
してのコンタクト孔はエピタキシャルシリコンのベース
コラムの周辺部内に位置されねばならない。

エミッタ領域を形成する。

Ｎ型不純物を注入するか、又はＮドープポリシリコンを
付着し且つエミッタ領域及びコレクタコラムに渡って不
純物をドライブインする。

ベースコンタクト用及びポリシリコン抵抗用ｌこ平坦化
した絶縁層内にコンタクト孔をエツチング形成する。

メタルを付着すると共にエツチングしてベースコンタク
ト、エミッタコンタクト、及びコレクタコンタクトを形
成する。

別の実施例においては、酸化物絶縁層の頂部上にエピタ
キシャルシリコンの制御型横方向成長を使用することに
よって側壁コンタクトトランジスタを形成することが可
能である。この実施例においては、下側に存在する基板
における埋込層へ到達して酸化物層内に刻設した孔内に
エピタキシャルシリコンを選択的に成長させる。エピタ
キシャルシリコン成長が酸化物の表面に到達すると、反
応条件が変化され、従って非選択的成長が起こり、従っ
て埋込層を被覆する酸化物層を超えて１又は２ミクロン
だけエピタキシャルシリコンが成長する。エピタキシャ
ルシリコンのこれらの延長部は、ポリシリコンコンタク
トがエピタキシャルシリコンを被覆している様に、シリ
サイドで被覆されており、且つ次いで、ベースコンタク
トとして作用するエピタキシャルシリコンの横方向延長
部上及びエミッタとコレクタのポリシリコンコンタクト
上に刻設されたコンタクト窓内にメタルコンタクトを形
成する。

制御型横方向成長実施例を形成する方法は以下の如くで
ある。

１、酸化物エッチバック実施例における如くに埋込層を
形成する。

２、該埋込層の上側に存在させて酸化物層を形成する。

３、該埋込層の上側に存在する酸化物内に２個の孔を形
成し且つ該孔内にエピタキシャルシリコンを選択的に成
長させる。

Ａ０選択的成長が酸化物層（４，０００乃至８゜０００
人の厚さ）の頂部に到達すると、ＨＣ１蒸気量を変化さ
せることによって反応条件を変化させて該酸化物を超え
て外部へエピタキシャルシリコンの非選択的成長を行な
わせる。） ４、ベースとなるべきエピタキシャルシリコンのコラム
をＰ型（ＰＮＰデバイスを形成すべき場合にはＮ型）不
純物でイオン注入する。

５、　コレクタとなるべきエピタキシャルシリコンのコ
ラムをＮ型不純物でイオン注入する。

６、構成体全体上にポリシリコン層を付着させ。

それをＮ型にドープし、且つエミッタコンタクト及びコ
レクタコンタクトをエツチングする。

７、ポリシリコンコンタクトを画定する為に使用したホ
トレジストマスク及びその様にエツチングされたポリシ
リコンをマスクとして使用して、エピタキシャルシリコ
ンの横方向延長部をＰ型不純物でイオン注入する。

８、　　Ｎ型不純物をエミッタボリシ゛リコンコンタク
トからドライブアウトしてベースエピタキシャルシリコ
ン内に入れてエミッタ領域を形成するのに十分な温度及
び時間で本構成体番熱処理する。

９、　　ＣＶＤによって本構成体全体に渡って酸化物又
は窒化物絶縁物質の層を形成し且つ該酸化物を非等方的
にエッチしてポリシリコンコンタクトの外側端部の周り
に絶縁性肩部を形成する。

１０、ポリシリコンコンタクトの露出表面及びエピタキ
シャルシリコンの横方向延長部の露出表面上にシリサイ
ド層を形成する。

１１、　　本構成体上に絶縁物質の平坦化層を形成し且
つその中でエミッタコンタクトとコレクタコンタクトと
ベースコンタクトの上方にコンタクト孔をエツチング形
成する。

１２、前記コンタクト孔内に導電性コンタクトを形成す
る。

の　　　な看　ロ ヒ　エ・チバック 第１図は、好適実施例の側壁コンタクトトランジスタの
断面図である１図示したトランジスタはＮＰＮデバイス
であるが、本発明の構成及びその製造方法はＰＮＰ型の
デバイスの場合にも同様に適用可能である。本トランジ
スタは、従来のドーピングレベルを持ったＰ−型基板３
０上に形成する。該基板の表面３２に、高度にドープし
たＮ＋型埋設層３４を形成する。この埋設層は、コレク
タコンタクト３６から、単結晶シリコン３８のＮ型の選
択的に成長したコラム及び埋設層３４を介してベース・
コレクタ接合４〇八到達する経路に沿ってコレクタコン
タクト抵抗を減少させる従来の目的を達成するものであ
る。

Ｐ型の選択的に成長させたエピタキシャル単結晶シリコ
ンからベース領域４２を形成する。選択的に成長したエ
ピタキシャル単結晶シリコン３８及び４２の両方のコラ
ムは、付着したＰｖＸガラス４６のフィールドの下側に
存在する成長させ且つ付着した二酸化シリコン４４のフ
ィールド内にエツチング形成した孔内に成長させる。こ
のことがおきる態様は、本装置の製造方法に関しての以
下の説明から一層明白となる。

Ｐｖｘガラス４６と酸化物４４との交差点において、選
択的に成長させたエピタキシャル単結晶シリコンコラム
４２のみの周りに側壁ベースコンタクト４８を形成する
。該ベースコンタクトは、Ｐドープしたポリシリコンか
ら形成されており、且つ高導電度のベースコンタクト５
０へ結合されている。該ベースコンタクトは、メタル、
シリサイド、高度にドープしたポリシリコン、又は当業
者等によって理解される如きその他の高導電性物質とす
ることが可能である。ベースコンタクト５０は、整合公
差距離だけベースコンタクト窓５２の端部をオーバーラ
ツプしている。ベースコンタクトポリシリコン４８は、
Ｘ方向に十分に横方向に延在しており、従って少なくと
も最小ライン幅寸法子ベースコンタクト５０のオーバー
ラツプ用の整合公差子ベースコンタクト５０とエミッタ
コンタクト５４の間の間隔の為に設計基準によって画定
される整合公差を持ったコンタクト孔５２を維持するこ
とが可能である。

Ｎ＋ドープした選択的に成長させたエピタキシ′　ヤル
単結晶シリコンのエミッタ領域５６をコラム４２の頂部
に形成する。エミッタ領域５６の上側にエミッタコンタ
クト５４が存在している。それは、ベースコンタクトと
同一の物質から形成することが可能である。同一のこと
はコレクタコンタクト３６に付いても言える。

第２図は、エミッタコンタクト上方からｙ軸に沿って真
直下側に見た第１図のトランジスタの平面図である。ベ
ースコンタクト５０．エミッタコンタクト５４、コレク
タコンタクト３６、及びこれらのコンタクト間の間隔の
相対的な寸法は単に例示的なものに過ぎない。これらの
ファクターのいずれかを変更して個々のユーザの処理パ
ラメータに適合させることが可能であることは当業者等
にとって明らかである。

ｌ」Ｌ友迭− 第３図は、埋込層を形成した後の本プロセス即ち方法に
おける初期の段階における第１図のトランジスタの断面
図である。第３図の段階は、埋込層３４を形成する従来
の方法によって到達される。

５ＸＩＯ１４不純物原子／ｄにドープされたＰ−基板で
開始し、ホトレジスト層を付着させ且つ現像して埋込層
３４を形成すべき基板３０の部分を露出させる０次いで
、Ｎ型イオン注入を実施して該基板の露出部分をＮ＋導
電性にドープして埋込層３４を形成する。次いで、ウェ
ハ上に酸化物層（０，３ミクロン厚さ）を成長させ且つ
ホトレジスト層（不図示）を付着させ、マスクし、且つ
現像して小さなチャンネルストッパ領域６０及び６２（
実際にはそれらは埋込層３４全体を取り囲むリングの一
部である）を露出させる。ホトレジスト内にチャンネル
ストッパ６０及び６２用の孔を形成した後に、高度のド
ーズのＰ型不純物を基板の位置６０及び６２内に注入す
るか又は拡散させてチャンネルストッパを形成する。チ
ャンネルストッパを注入する場合のドーピングレベル及
び注入エネルギは当該技術において従来公知である。

これらのチャンネルストッパに対して所望される究極的
な導電度は、通常、約５　Ｘ　１０”乃至５×１０１７
の程度である。基板３０のドーピングは、コレクタ対基
板容量を最小とする為に可及的に低く維持すべきである
。

第４図は、成長させ且つ付着した酸化物層を形成し且つ
その中に孔をエツチング形成しその孔内に選択的に成長
させたエピタキシャルシリコンを成長させ且つＮ型注入
の間に該コレクタコラムをＮ型に変換させた後のトラン
ジスタ構成体を示している。埋込層を形成した後に、ホ
トレジスト層６４を除去し、且つ二酸化シリコン層６６
（以後、酸化物とも呼称することがある）を形成する。

この層６６は酸化物の第１層を熱的に成長させ、且つ次
いでＣＶＤ、低圧ＣＶＤ又はその他の技術によって該第
１層の上に酸化物の別の層を付着させることによって形
成される。酸化物を付着させる態様は当業者等に従来公
知である。別の実施例においては、付着した酸化物層を
除去し且つ熱的に成長させる酸化物層を所望の厚さに成
長させることも可能である。この酸化物の複合層の厚さ
は、ベース領域の所望のベース幅（ｙ軸における寸法）
によって決定される。一般的に、該複合酸化物層の所望
の厚さは約０．５乃至２ミクロンであるが、成る適用に
おいてはその他の厚さとすることも可能である。当該技
術における当業者等にとって理解される如く、ベース幅
は本トランジスタの性能にとって臨界的であり、且つ本
トランジスタの利得及び高周波数カットオフ／スイッチ
ング速度を決定する上での重要なパラメータである。従
って。

酸化物層６６の厚さは、所望のベース幅に従って選択さ
れるべきであり、且つ所望のトランジスタ特性を得る為
のエミッタ形成ステップに対しての注入エネルギ等の本
プロセスのその他のパラメータとバランスさせるべきで
ある。

熱的に成長した酸化物は付着させた酸化物よりもピンホ
ール数が少ないので、酸化物の第１層は、絶縁層として
良好な電気的一体性を提供している。

好適実施例において、熱酸化物の第１層は１，０００人
の厚さへ成長される。酸化物の複合層６６は、フィール
ド酸化物として作用し、その中において個々のトランジ
スタは互いに分離されている。

酸化物層６６を形成した後に、２個の孔６８及び７０を
その中にエツチング形成する。これらの孔は、後に選択
的に成長させたエピタキシャル単結晶シリコンで充填し
た場合に、基本的に、ベース・エミッタ接合及びコレク
タコンタクトに対しての分離島状部として作用する。好
適実施例において、これらの孔は、非等方性、反応性イ
オンエツチング即ちＲＩＥ　（ｒプラズマエツチング」
）によって形成され、従って壁は垂直−である。孔６８
及び７０の位置を決定する為に単一層又は複数個の層の
レジストを使用することが可能である。

ウェットエツチングを使用することも可能であるが、ウ
ェットエツチングは一般的に等方性であり且つ垂直エツ
チングが発生している間に横方向にエツチングが行なわ
れるので好適ではない。本トランジスタに悪影響を与え
る寄生接合容量を最小とする為にエミッタ接合を可及的
に最小の面積に維持することが通常所望されるので、孔
６８をＤ＋１側部における整合公差Ｄ／４の二倍とする
ことが望ましい。孔７０に付いても路間−のことが言え
るが、この場合、コレクタコンタクトに対しては、ペー
スコレクタ接合４０が孔６８内に形成した他方のシリコ
ンコラム内に存在するので、鎖孔の寸法を最小とする理
由は空間を節約する為である。従って、壁は垂直ではな
く且つ結果的に得られる孔の寸法はそれほど良くは制御
されないので、ウェットエツチングは好適ではない。

従来の低圧力エピタキシャル成長反応器を使用し公知の
方法を使用して、単結晶シリコンコラム４２及び３８を
成長させる。水素と混合させたジクロロシランを塩酸蒸
気の存在下で該反応器を介して流動させると、エピタキ
シャル単結晶シリコンの選択的付着が発生する。このプ
ロセスは、ＪＯｈｎ　Ｏ，ＢｏｒｌａｎｄとＣ１１ｆｆ
ｏｒｄ　１．　Ｄｒｏｗｌｅｙの「選択的エピタキシャ
ル成長技術を介ルての高度絶縁分離（Ａｄｖａｎｃｅｄ
　Ｄｉｅｌｅｃｔｒｉｃ　ｌ５ｏｌａｔｉｏｎ　Ｔｈｒ
ｏｕｇｈ　５ｅｌｅｃｔｉｖｅ　Ｅｐｉｔａｘｉａｌ　
Ｇｒｏｗｔｈ　Ｔｅｃｈｎｉｑｕｅｓ）Ｊ　、ソリッド
ステートテクノロジ４．１９８５年８月、ｐ−ｐ。

１４１−１４８．の文献に記載されている。このプロセ
スを記載するその他の文献としては、Ｊａｓｔｒｚｅｂ
ｓｋｉのｒｓＯＩ用のシリコンＣＶＤ：、［理及び可能
な適用（Ｓｉｌｉｃｏｎ　ＣＶＤ　ｆｏｒ　ＳＯＩ：Ｐ
ｒ１ｎｃｉｐｌｅｓａｎｄ　Ｐｏ５ｓｉｂｌｅ　Ａｐｐ
ｌｉｃａｔｉｏｎｓ）Ｊ、ソリッドステートテクノロジ
イ、１９８４年９月、ｐｐ、２３９−２４３．及びＪａ
ｓｔｒｚｅｂｓｋｉのｒ、ＥＬｏ（エピタキシャル横方
向過成長）によるＳ　ｉ　Ｏ，上に成長させた単結晶シ
リコンに関するデバイス特性（ＤｅｖｉｃｅＣｈａｒａ
ｃｔｅｒｉｚａｔｉｏｎ　ｏｎ　Ｍｏｎｏｃｒｙｓｔａ
ｌｌｉｎｅ　ＳｉｌｉｃｏｎＧｒｏｗｎ　０ｖｅｒ　５
ｉｎｔｂｙ　ＥＬＯ（Ｅｐｉｔａｘｉａｌ　Ｌａｔｅｒ
ａｌ　Ｏｖｅｒｇｒｏｗｔｈ）Ｊ、　　Ｉ　Ｅ　Ｅ　Ｅ
エレクトロンデバイスレターズ、Ｖｏｌ、ＥＤＬ−４、
Ｎｏ、２．１９８３年２月、及びＪａｓｔｒｚｅｂｓｋ
ｉ　ｅｔ　ａｌ、のｒＣＶＤによるＳｉｏ２上のシリコ
ン成長プロセス：エピタキシャル横方向過成長技術（Ｇ
ｒｏｗｔｈ　Ｐｒｏｃａｓｓ　ｏｆ　５ｉｌｉｃｏｎ　
０ｖｅｒ　Ｓｉｎ、　ｂｙ　ＣＶＤ：　Ｅｐｉｔａｘｉ
ａｌ　Ｌａｔｅｒａｌ　Ｏｖｅｒｇｒｏｗｔ）Ｉ　Ｔｅ
ｃｈｎｉｑｕｅ）Ｊ、ジャーナルオブエレクトロケミカ
ルソサエテイ：ソリッドステートサイエンスアンドテク
ノロジイ、１９８３年７月、Ｖｏｌ、１３０、　Ｎｏ、
　７、ｐｐ、　１５７１　＝１５８０、の文献がある。

これら全ての文献はここに引用によって導入する。１９
８５年８月からソリッドステートテクノロジイの文献に
おいて、著者は、く１００〉の結晶配向を持っており且
っ１５乃至２５Ω・ｃＩＩ＋の固有抵抗を持ったＰ型基
板を使用することを提案している。該基板の上に２ミク
ロンの酸化物層を成長させ、且つ３層レジストマスクプ
ロセスを使用してプラズマ中の非等方性エッチで垂直レ
ジスト側壁を設けて略垂直の側壁を得ている。

欣いで、輻射加熱したバレル反応器内において広範囲の
条件の下で選択的エピタキシャル成長を実施している。

シリコンソースガスとしてＳ　ｉ　Ｈ２Ｃ１，を使用し
ている。大気圧乃至２０トールの範囲の圧力において１
，１００乃至８２６℃の付着温度で動作することが見出
されている。更に、付着温度を減少させると共に、良好
な選択性の為に必要とされるＨＣｌの量が減少すること
が見出されている。好適実施例においては、１，０００
℃の付着温度及び４５トールの圧力を使用してぃる。一
般的に、２５−８０の付着圧力が好適である。

孔６８及び７ｏ内のエピタキシャルシリコンの選択的成
長の後に、乾燥酸素中において３０分の間ウェハを８０
０乃至１，０００℃に加熱して「画壁漏れ」　（即ち、
ホモエピタキシィとフィールド酸化物との間のインター
フェースに沿っての漏れ乃至は導通）を除去す・る。次
いで、該ウェハ上にホトレジスト層６９を設けて孔６８
内のエピタキシャルをマスクで被覆する。次いで、Ｎ型
イオン注入を行なってコレクタコラム内のエピタキシャ
ルシリコンをＮ＋にドープさせる。この注入のエネルギ
は、Ｎ型ドーパントを埋込層３４へ到達させるか又は高
温ステップのプロセス中に後に埋込層にＮ型ドーパント
が到達するのに十分に近接させる様なものとすべきであ
る。

第５図は、該孔内にエピタキシャル単結晶シリコンを選
択的に成長させた後で且つ酸化物層をエッチバックして
各コラムの頂部部分を露出させた後の本トランジスタ構
成体を示している。エピタキシャルシリコン４２及び３
８を成長させた後に。

酸化物層６６をエッチバックしてエピタキシャルシリコ
ンの側壁を露出させる。このエッチは、水で希釈した塩
酸を使用する従来のウェットエッチである。エピタキシ
ャルシリコンをアタックすることのないその他の公知の
非選択性エッチプロセスを使用することも可能である。

このエツチングの目的は、コラムの側部を露出すること
であり、従って側壁ベースコンタクトが形成される。エ
ツチング後の露出したコラムの厚さは、０．２乃至０．
５ミクロンである。

第６図は、側壁ベースコンタクトを形成するポリシリコ
ンを付着した後の本トランジスタ構成体を示している。

該ポリシリコン層は、低圧力ＣｖＤを使用して従来技術
によって付着される。該ポリシリコン層７０の厚さは、
露出したシリコンコラムの高さ（０，１５乃至０．３ミ
クロン）未満である。ポリシリコン層７０の厚さは、コ
ンタクト構成体のベース直列抵抗を不当に増加させるこ
とのない様に十分なものでなれければならない。

第６図は、又、ポリシリコン層７０をＰ導電型へ変換さ
せる為のＰ型イオン注入を示している。該ポリシリコン
層は、約１０１５原子／ａｌの不純物レベル（注入ドー
ズレベル）へドープすべきである。

注入エネルギは約２０乃至６０ＫｅＶとすべきであるが
、エネルギレベルは、注入不純物がポリシリコンを介し
て完全に通過し且つ後にエミッタ領域へ変換すべき領域
へ進入することがない様に、この範囲よりも実質的に高
いものであってはならない。

第７図は、ドープポリシリコン層上に窒化物又は酸化物
の層及びホトレジスト層を付着させた後のトランジスタ
を示している。何等かの物質の保護層７２をポリシリコ
ン層７０上に付着させて、該ホトレジスト内のいずれか
の不純物がポリシリコン層７０内へ進入することを防止
し且つ本トランジスタの特性を変化させることを防止せ
ねばならない。好適実施例において、この保護層７２は
窒化物であるが、別の実施例においては、該保護層７２
は二酸化シリコンとすることが可能である。

″　保護層７２を付着させるか又はその他の方法で形成
した後に、ホトレジスト層７４を保護層７２上にスピン
オンさせて本構成体を平坦化させる。

本プロセスにおけるこの段階において、任意の平坦化技
術を使用することが可能である。幾つかのこの様なプロ
セスが公知である。実質的に平担な表面７６を形成する
ことの可能ないずれの方法も、本発明を実施する目的の
為に十分である。好適実施例において、平坦化は、ホト
レジスト又はＴＥｏＳの第１層７４をスピンオンさせる
ことによって実施される。次いで、この層をベークして
溶媒を駆除させる。次いで、該層７４の一部をエツチン
グ除去し、且つホトレジスト又はＴＥｏＳの別の層をス
ピンオンさせ且つベークして溶媒をドライブオフ即ち駆
除させる。

第８図は、該ホトレジストのエッチバックの後にエピタ
キシャルシリコンコラムの頂部を露出させた本トランジ
スタ構成体を示している。このステップの為に等方性イ
オンエッチを使用しており、従ってホトレジスト、窒化
物、及びポリシリコンの全てを同一の速度でエツチング
することが可能である。この様なエツチングは、従来Ｃ
ＨＦ３を使用しているが、ホトレジストと、窒化物と、
ポリシリコンとを同一の速度でエツチングすることの可
能な任意のエツチング技術を使用することが可能である
。このエツチングは、エピタキシャルコラムの上表面が
露出された時に停止されるべきである。別の実施例にお
いて、このエッチバックステップは２つのエッチステッ
プとすることが可能である。最初のエッチは、窒化物の
頂部が露出される迄、ホトレジストを除去する。次いで
、異なったエッチャントを使用して、窒化物とポリシリ
コンとを除去して、エピタキシャルシリコンの頂部を露
出させることが可能である。この１つ又は複数個のエッ
チステップは、エッチステップがエピタキシャルシリコ
ンコラムの実質的な量を除去すること無しに、エピタキ
シャルシリコンコラムの頂部が露出される場合にエツチ
ングが停止される様に同期がとられるべきである。該エ
ツチングを±１，０００人内に制御することが、本プロ
セスにおけるこの時点において適切である。何故ならば
、エミッタ及びベース構成体は未だ形成されていないか
らである。従って、エツチング速・度及び時間を精密に
制御することはそれほど必要ではない。保護層及びホト
レジストを設は且つエッチバックしてエピタキシャルシ
リコンコラムの頂部を露出させる前述したステップを実
施する理由は、側壁ベースコンタクトを形成した後に、
該ポリシリコンを該コラムの頂部から取り除く為である
。エピタキシャルシリコンの側部からポリシリコンを除
去することなしにエピタキシャルシリコン４２及び３８
のコラムの頂部からポリシリコン層７ｏを除去すること
の可能な任意のプロセスを使用することが可能である。

本プロセスの好適実施例においてホトレジスト層が必要
とされる理由は、平担な部分の上よりも、地形的に突出
する部分の頂部上により薄い物質の層を形成する性質が
ある為である。一方、ポリシリコンは、地形に適合する
様な態様で付着し、従って、概略説明すると、エピタキ
シャルシリコンコラム４２及び３８の突出部分の上に形
成するポリシリコンは上部及び側部上に路間−の厚さに
形成される。従って。

ホトレジスト層７４を使用することなしにコラム４２及
び３８の頂部乃至は上部からポリシリコンをエツチング
除去せんとすると１等方性エツチングによって、コラム
の上部から除去されるのと同一の速度でコラム４２及び
３８の側部からポリシリコンが除去される。その結果は
、ポリシリコンはコラム４２及び３８の上部から全て除
去される時迄に、ポリシリコンは又側部からも除去され
る。

従って、側壁コンタクトを形成するエピタキシャルシリ
コンコラムの側部に接触してポリシリコンが残存するこ
とはない。ホトレジストは、コラムの上部とコンタクト
するポリシリコン上におけるよりも、コラム４２及び３
８の側部とコンタクトするポリシリコン上に一層厚い層
を形成するので、エツチングがコラム４２及び３８の側
部とコンタクトする全てのポリシリコンを除去する前に
、エツチングはコラム４２及び３８の上部に到達する。

この機能を達成するその他の方法は、それが本方法及び
形成される構成体と適合性がある限り、使用することが
可能である。

第９図は、べ一人領域及びベース側壁コンタクトポリシ
リコンを適切な導電度レベルヘドープする為に使用され
るＰ型ベース注入を示している。

このベースドーピング注入の前に、第８図のステップか
ら残存するホトレジスト及び保護層７２を除去する。ペ
ースドーピング注入のドーズレベルはコレクタエピタキ
シャルの高度のＮ＋トド−ングを著しく変化させる程高
度でないので、コレクタエピタキシャル３８上に保護用
ホトレジスト層を形成する必要性はない、Ｐ＋ポリシリ
コンに進入する付加的なＰ型不純物はその導電度を改善
する。別の実施例において、ベースエピタキシャル４２
のＰ型ベース注入は、残存するホトレジスト７４及び残
存する保護層７２を除去する前に、実施することが可能
である。好適実施例においては、約５乃至２０Ｘ１０”
原子／ｄのドーズレベルで１５乃至４０ＫｅＶでこのベ
ース注入を行なう。

この比較的低いエネルギ及び軽度のドーピングを、使用
する理由は、ベース幅に関して良好な制御を維持する為
である。狭いベース幅を維持することは、本トランジス
タの高周波性能に取って重要である。更に、本トランジ
スタのスイッチング速度を低下させるベース・エミッタ
接合容量及びベース・コレクタ接合容量を最小とする為
にこのドーピングが軽度であるべきである。然し乍ら、
逆バイアスブレークダウン電圧に悪影響を与える程度に
このドーピングが軽度であったり又ベース幅が狭かった
すすべきではない。このことは、本トランジスタを破壊
することのあるパンチスルーの蓋然性を増加させる。適
宜の注入エネルギ及びドーズレベルを使用してどのよう
にして精密にベース幅を制御することが可能であるかと
いうことは、当業者等にとって明らかである。ドーピン
グレベル又はエネルギが一層高いほど、ベース幅は一層
大きく且つ高周波カットオフ点は一層低くなる。

該ベースのドーピングレベルは、又１本トランジスタの
電流利得βに影響を与える。

ベースエピタキシャル４２をＰ型にドープした後に、新
たなホトレジスト層（不図示）を付着させ且つ現像して
ポリシリコン層７０内に側壁ベースコンタクトを画定す
る。該ホトレジストパターンは、側壁ベースコンタクト
となるべきポリシリコン層７０の部分がエツチング除去
されることを防止する。このパターンは、ペース側壁コ
ンタクトを包含しており、且つポリシリコン層７０内に
抵抗を又形成中の回路内の種々のトランジスタのベース
と該回路内のその他のノード又は要素との間の相互接続
を包含することが可能である。ポリシリコンのエツチン
グの前又は後のいずれかにおいて、酸化物の薄い層７１
が露出したポリシリコ、ン７ｏ及びエピタキシャルシリ
コン４２及び３８上に成長される。この酸化物の薄い層
の目的は、ベースエミッタ短絡が発生することを防止す
ることである。第８図のエッチバックステップによって
、ポリシリコン層゛７０がエピタキシャルシリコンコラ
ム４２及び３８の上部と同一面となるので、後に形成さ
れた場合のエミッタコンタクトと側壁ベースコンタクト
との間を短絡する可能性がある。

酸化物層７１は、この短絡が発生することを防止してい
る。別の実施例において、この短絡が発生することを防
止する何等かのその他の方法を使用することが可能であ
る。この様な短絡を防止する任意の方法を使用すること
が可能である。ポリシリコン層７０のエッチバックによ
って、第１０図及び第１１図に見られる如く、コレクタ
コンタクト３８の周りにポリシリコン層７０の小さなセ
クション乃至部分が残存される。酸化物７１の層がこれ
らの層の上に形成される。これらのポリシリコン肩部は
、本発明にとっては無関係であり、それらは本装置の機
能にとって必要ではない。

第１０図は、ポリシリコン層の上部上に絶縁層を付加す
る為に平坦化ステップを実施した後で且つ保護酸化物層
を形成し且つエツチングした後の本構成体の断面を示し
ている。好適実施例において、ＰＶＸ　　ＩＩガラス７
８の層を本構成体全体に付着させ且つ８００乃至１，０
００℃の間の温度でリフローさせて本ウェハの地形的構
成を平坦化させる。このリフローステップは、又、ベー
ス注入によって発生される損傷をアニーリングする効果
を持っている。ＰＶＸ　　ＩＩは従来技術において公知
の物質である。典型的に、約４００乃至４５０’Ｃにお
いて低圧力ＣＶＤを使用してＰｖＸＩＩを付着させる。

その他の平坦化方法及び組成も同様に適用可能である。

この様な平坦化方法及び組成は、それに限定するわけで
はないが、Ｂ１１１Ｌｅｈｒｅｒが発明者である１９８
５年６月２１日に出願した米国特許出願筒７４７，４７
０号、発明の名称「珪化ゲルマニウムスピンオンガラス
（Ｇｅｒｍａｎ　５ｉｌｉｃａｔｅ　５ｐｉｎ−Ｏｎ　
Ｇｌａｓｅｓ）Ｊに開示されている。

第１０図に示した平坦化ステップは幾つかの実施例にお
いて省略することが可能であるが、それは後のメタリゼ
ーション層におけるステップカバレッジの問題を減少さ
せるので、それが存在することが望ましい。更に、マス
クの像を投影する為に使用される光学系のレンズから表
面上の各点への距離が地形的に変動する表面の場合より
も、平坦な表面の方が、ホトリソグラフィシステムにお
いてより良好なライン幅制御を与える。

リフローステップの温度は本発明にとって、臨界的では
ない。ベース注入アニールステップ及びリフローステッ
プは、１つの加熱ステップに結合させることが可能であ
る。別の実施例において、これら２つの加熱ステップは
別々に実施することが可能である。平坦化の為にスピン
オンＴＥＯ５を使用する場合、溶媒を駆除する為のＴＥ
０１のベークは注入損傷をアニールするのに十分に高い
温度ではないので、ベース注入からの損傷を修復する為
に別々のアニール加熱ステップを使用せねばならない。

このアニールステップは、典型的には、９００乃至９５
０℃で行なわれる。別法においては、酸化物層をＣＶＤ
によって付着させ且つ適宜の方法によって平坦化させる
ことも可能である。

平坦化させた絶縁層を付着した後に、二酸化シリコン層
７１の上部が露出される迄、プラズマエッチを使用して
それをエッチバックする。該エッチ時間は、該抵抗及び
ポリシリコン層７ｏ内の側壁ベースコンタクトの上及び
エピタキシャルコラム４２及び３８の上に幾らかの絶縁
物質が残存する様に制御されるべきであるが、そのタイ
ミングはそうでなければ臨界的ではない。該層７１内の
幾らかの絶縁性物質は、ベースコンタクトポリシリコン
と第１１図に示した如くにエミッタコンタクトメタル８
４を付着した時のエミッタとの間の短絡を防止する為に
、エッチバックステップの後に維持されねばならない。

又、第１０図は、Ｎ型エミッタ形成用注入ステップを示
している。この注入を実施する前に、エピタキシャルシ
リコンコラム４２及び３８の上部上に存在する保護酸化
物層７１内に窓を刻設せねばならない。これらの窓を形
成する為に、ホトレジストのエッチマスク（不図示）を
付着させ且つ現像して２つの窓をエツチングする為に露
出させる。該ホトレジスト内のこれらの窓はエピタキシ
ャルシリコンコラム４２及び３８の上部の周辺部内に存
在している。高歩留を維持する為に、これらの窓は、保
護酸化物７１は、エピタキシャルシリコン４２及び３８
の端部とコンタクトするポリシリコン層７０の端部上に
常に残存する様に、１１合されればならない。従って、
エピタキシャルシリコン層４２及び３８の寸法は、酸化
物層７１に対するエッチマスクを上述した基準にかなう
様に正確に整合させる能力を確保するのに十分に大きな
ものでなければならない。別の実施例においては、第１
０図に示した注入（又は後述する別のエミッタ領域形成
ステップ）は、第１１図に示したＰＶＸ　　ＩＩ層７８
を形成するステップの後で且つエミッタコンタクト及び
コレクタコンタクトに対してその中にコンタクト窓を刻
設した後に、行なうことも可能である。この別の実施例
において、エミッタ注入不純物は、ＰＶＸ　　ＩＩ層７
８内にベースコンタクト窓及びエミッタコンタクト窓を
エツチング形成する場合に露出されるベースコンタクト
窓を介して進行してはならない。従って。

コンタクト８０を形成するベースコンタクト孔を介して
注入物が通過することを阻止する何等かの方法を使用せ
ねばならない。

ベースエピタキシャルコラム４２内にエミッタ領域５６
を形成する方法は少なくとも２つある。

最初の方法は、Ｎ型不純物の注入による方法である。こ
のエミッタ注入のドーズは約５　Ｘ　１０”であり、且
つ注入エネルギは約６０乃至８０ＫｅＶである。

別の実施例において、エミッタ５６は、エピタキシャル
シリコンのコラム４２上にＮドープポリシリコン（不図
示）層を付着させることによって形成することが可能で
ある。次いで、ドーパントを加熱ステップによってエピ
タキシャルシリコン内へドライブさせる。拡散のタイミ
ングを制御して、エピタキシャルシリコン内へｙ軸に沿
って下方向へコラム４２の上部表面から所望のエミッタ
深さを得ることが可能である。付着ポリシリコンエミッ
タ形成方法の場合、ポリシリコンは約１×１０”ｉ子／
ｄへＮ＋へドープさせるべきである。

次いで、約９゛００乃至９５０℃で１０乃至３０分の間
熱ドライブインステップを行なう。次いで。

エミッタ領域５ｄ上方及びコレクラコラム３８上方の位
置を除いて、該ポリシリコンをエッチング除去し、その
際にエミッタコンタクトとコレクタコンタクトとを形成
する。所望により、平坦化したＰＶＸ　　ＩＩ層７８上
方の回路内のレベルにおいて所望されるいずれかの抵抗
又は導体ラインの位置において、該ポリシリコン層は手
を触られないままに残存させることも可能である。この
別の実施例は、コラム４２及び３８上に何等かの導電性
物質を付着させる為の別のステップを必要とすることな
しに、エミッタコンタクト及びコレクタコンタクトが形
成されるという付加的な利点を持っている。

第１１図は１本方法の好適実施例において使用したメタ
ルコンタクトが形成された後に完成したトランジスタ構
成体を示している。メタルコンタクトを形成する為に、
アルミニウム又はその他の何等かのメタルを本ウェハ上
に付着させる。次いで、ホトレジスト層を付着させ且つ
現像して、該メタル履用のエッチマスクを形成する。そ
の後に、該メタル層をエツチングして、抵抗コンタクト
８０、ベースコンタクト８２、エミッタコンタクト８４
、及びコレクタコンタクト８６を形成する。

別の実施例において、該コンタクトを形成する為に付着
したメタル層は耐火性金属とすることが可能であり、又
熱処理はエピタキシャルシリコン又はポリシリコンとコ
ンタクトするいずれかのメタルを少なくとも部分的にシ
リサイドとさせる為の該メタルのエツチングの前又は後
のいずれかにおいて実施することが可能である。このこ
とは、ベース・エミッタ接合を短絡させることのあるい
ずれかのメタルスパイク発生を防止する利点を持ってい
る。第１２図は、耐火性メタル・シリサイドコンタクト
構成体を示している。

第１３図は、ポリシリコンとシリサイドとを使用する本
発明のトランジスタにおいて使用することの可能な別の
タイプのコンタクト構成体を示している。このタイプの
コンタクトは、ポリシリコン及びドライブイン方法を使
用してエミッタ領域５６を形成する場合に使用すること
が可能である。

第１３図のコンタクト構成体を形成する為に、最初にポ
リシリコンコンタクトを形成し、且つ次いでウェハ全体
上に耐火性金属の層を付着させる。

次いで、熱処理を使用して、ポリシリコンとコンタクト
している耐火性金属をシリサイドへ変換させる。酸化物
又はその他の絶縁体とコンタクトするいずれの耐火性金
属もシリサイドに変換されることはなく、且つ選択的に
エツチング除去されて第１３図に示゛した如き構成とさ
せる。

制御型横　向 本発明の別の実施例は、側壁ベースコンタクトとして酸
化物層の頂部上に選択的に成長させたエピタキシャル層
の制御型横方向分布を使用している。このデバイスを製
造するプロセスは、最初の数ステップに対しては、上述
した酸化物エッチバック実施例を製造するプロセスと同
じステップで開始する。即ち、第３図を参照して説明し
たのと同一の態様でＮ十埋込層及びチャンネルストッパ
を形成する０次いで、酸化物層をウェハの表面上に形成
し、且つ酸化物エッチバック実施例の場合に行なった如
く、埋込層上で該酸化物層内に２個の孔をエツチング形
成する。これらの孔の中に２個のエピタキシャル成長さ
せた単結晶シリコンコラムを成長させて、本トランジス
タのエミッタ領域、ベース領域、及びコレクタ領域とし
て作用させる。該酸化物層及び孔を形成するステップは
、酸化物エッチバックトランジスタを形成する場合に使
用したステップと同一であり、且つ同一の考慮事項が適
用され、即ち酸化物層の厚さは所望のベース幅に従って
設定される。一般的に、複合酸化物層の厚さは約０．５
乃至２ミクロンである。

第１４図は、選択的に成長されたエピタキシャルシリコ
ンが成長され且つ酸化物層の上に横方向に伸長即ち分布
することを許容させた後の１本製造方法の初期の段階に
おける横方向成長実施例の構成体を示している。第１４
図に示した段階に到達する為に、上述した如く酸化物層
６６内に形成した孔６８及び７０内にエピタキシャルシ
リコンコラム４２及び３８を成長させる。エピタキシャ
ルシリコンコラムを成長させた後に１本構成体を乾燥酸
素中において８５０乃至１，０００℃において３０分間
酸化させる。このことは、エピタキシャルシリコンとフ
ィールド酸化物との間の界面に沿っての漏れを防止する
。

この横方向分布実施例の説明を通して、上述した酸化物
エッチバック実施例における対応する構成と同−又は近
似したものには同一の参照番号を付しである。ここでは
、構成又は製造方法における差異に付いて説明する。

上述した酸化物エッチバック実施例との差異は。

エピタキシャル成長の間に存在する塩１２（ＨＣＩ）蒸
気の量が本横方向成長実施例において減少されている点
である。このことは１選択的に成長されるエピタキシャ
ルシリコンコラム４２及び３８が、１００及び１０２で
示した如くに、酸化物層の上部の上に横方向に飛び出て
成長することを許容する。一般的に、ＭＣＩ蒸気に対す
る正しいレベルは、反応が実施される温度及び圧力に依
存する。

該反応は、８００乃至１，１００℃の間の温度及び２５
乃至８０トールの間の圧力において実施すべきである。

１，０００℃の温度及び４５トールの圧力が好適である
。ＨＣＩ蒸気の適切な量と反応の温度及び圧力との間の
関係は、上述したＢｏｒｌａｎｄ及びＤｒｏｗｌｅｙの
文献に与えられている。特に、この文献の１４６頁にお
いて、水素ガスの種々の流量において所要のＨＣＩ流量
と圧力及び温度のグラフが与えられている。

第１５Ａ図は、２５トール及び種々の温度において選択
的なエピタキシャルシリコン成長を得る為に必要なＨＣ
Ｉ流量の関係である。

第１５Ｂ図は、８０トール及び種々の温度において選択
的エピタキシャルシリコン成長を得る為に必要なＭＣＩ
流量の関係を示している。これらのグラフから理解され
る如く、エピタキシャルシリコンの選択的成長は、低い
温度における低いＨＣ１流量において発生する。この方
法を使用するエピタキシャルシリコン成長におけるドナ
ー濃度を最小とする為に低温度反応が好適である。主ツ
チングに対しての成長が発生し且つ操作点、即ち全ての
操作条件を表す点、が第１５Ａ図におけるライン１０４
又は第１５Ｂ図におけるライン１０６よりも下であり従
って孔６８及び７０が充填されるフェーズの期間中に選
択的成長が発生する様に１選択した反応条件に対してＭ
ＣＩ割合を選択すべきである。しかしながら、好適実施
例においては、鎖孔が充填された後に、ＨＣＩ流量を変
化させて、非選択的成長が行なわれ、即ち操作点は第１
５Ａ図におけるライン１０４の上又は第１６Ｂ図におけ
るライン１０６の上の点ヘシフトされる。このことは、
エピタキシャルシリコンが、１００及び１０２で示した
如くに、酸化物層６６上に分散乃至は分布することを許
容する。別の実施例においては、酸化物上のエピタキシ
ャルシリコンの成長は、たとえＨＣＩ割合を変化させな
くとも、いずれかの個所において発生するので、ＨＣ１
割合を変化させる必要はない。成長速度はよりゆっくり
しているが、それほど多くの過成長は必要ではないので
、遅い成長は許容可能である。

エピタキシャル単結晶シリコンではなくポリシリコンが
形成される様な低い温度に反応温度が下降しないことを
確保する為に注意をすべきである。

エピタキシャルシリコンの選択的成長は、最低８００℃
の温度で発生することが可能であるが、この様な低い温
度での付着速度は非常に遅い。然し乍ら、埋込層３４か
ら孔６８及び７ｏ内のエピタキシャルシリコン内へ及び
基板３０内へのドーパントの外拡散を最小とさせる為に
温度は、１，１００℃以下に維持すべきである。上述し
た酸化物エッチバック実施・例の場合、横方向分布を防
止する為に選択的成長のみが発生するべくＨＣＩの流量
を選択すべきである。

ここに説明するプロセス乃至は方法は、ＣＭＯ８，ＰＭ
Ｏ８又はＮＭＯＳトランジスタを製造する為に使用する
ことも可能である。ここに説明する技術は、Ｐウェル分
離を使用することなしに、ＣＭＯＳデバイスを形成する
ことを可能とする。

このことは、Ｐウェルが存在することから発生する寄生
デバイスを除去し、その際にラッチアップ問題を解消す
ると共にデバイスの動作速度を増加させる。更に、横方
向分布を該横方向分布部分上にデバイスを適合させるの
に十分に大きくすることが可能である場合、１００及び
１０２においてエピタキシャルシリコンの横方向分布部
分上にＮＭＯＳデバイスを形成することが可能である。

ここに説明するバイポーラ装置において、１ミクロンリ
ソグラフィ設計基準を仮定して、孔６８及び７０の端部
を超えて横方向に２ミクロンを超えてエピタキシャルシ
リコンを成長させる必要がない。

横方向成長の範囲、即ち第１４図中の寸法Ａは、使用中
のプロセスの最小ライン幅＋適宜の整合公差を超えたも
のとすることが必要である。このことは、各ベース領域
エピタキシャルシリコンコラム、即ちコラム４２、の横
方向に分布した部分の上にコンタクト窓を形成すること
を可能とする為に必要なことである。

第１４図は、又、エピタキシャルシリコンＰ型の２つの
コラム４２及び３８を軽度にドープする為のＰ型ベース
注入を示している。典型的に、この注入は、１５−４０
ＫｅＶのエネルギにおいて５乃至２０Ｘ１０”原子／ｄ
を持っている。

第１６図は、シリコンのコレクタコラムをＮ型にドープ
させる為に使用するＮ型注入の間の本構成体を示してい
る。この注入の間、エピタキシャルシリコンコラム４２
はホトレジスト層１０８によってイオンから保護されて
いるが、イオンはエピタキシャルシリコンコラム３８内
へ自由に進入し、コレクタコンタクトを形成する。この
注入は、コラム高さ、即ち４，０００乃至ｓ、ｏｏｏ人
の第１６図における寸法Ｂに対して、通常、８〇−１５
０Ｋｅｖで且つ５×１０１ｓ原子数／ｃｄ（７）ドーズ
で行なわれる。この注入の後に、ホトレジストを除去す
る。

第１７図は、エミッタコンタクト及びコレクタコンタク
トを形成するポリシリコン層を付着させ、Ｎ＋にドープ
し且つエッチし且つボロン注入の間にエピタキシャルシ
リコンの横方向分布部分の抵抗を減少させた後の構成体
を示している。最初のステップは、横方向に分布したエ
ピタキシャルシリコンの上に１，０００−３．°ＯＯＯ
人の厚さへポリシリコン層を付着する。次いで、このポ
リシリコンを砒素注入物又はその他のＮ型ドーパントで
Ｎ＋にドープする。次いで、ポリシリコン層をホトレジ
スト層でマスクし、それを露光し且つ現像して、エッチ
マスクとして該コラム上のホトレジストの２つの部分１
１０及び１１２を残存させる。次いで、該ポリシリコン
をプラズマ又はその他のエッチでエツチングして、エミ
ッタコンタクト部分１１４及びコレクタコンタクト部分
１１６を残存させるー、最後に、この様にして構成した
構°成体を１５乃至４０ＫｅＶ及びＩ　Ｘ　１０”乃至
ＩＸ　１０”のドーズでボロンをイオン注入して、該エ
ピタキシャルシリコンの横方向分布部分の固有抵抗を減
少させる。

第１８図は、プラズマエッチを使用してポリシリコン電
極上に酸化物側壁スペーサを形成するプロセスステップ
を示している。

このステップの目的は、基板の表面に対して垂直、即ち
ｙ−ｚ面内の、ポリシリコン電極１１４及び１１６の側
壁上に電気的に絶縁性の物質からなる層を形成すること
である。非等方性エッチを使用してこれを行なう為に、
最初のステップは、酸化物層１１８を付着することであ
る。別の実施例において、窒化シリコン層を使用するこ
とが可能である。絶縁物質層１１８は任意の既知の態様
で付着させることが可能であり、且つその付着態様は本
発明にとって臨界的ではない。この絶縁物質層１１８の
厚さは、好適実施例においては、１゜５００乃至４，０
００人である。この厚さは、ベースコンタクトとエミッ
タコンタクトとの間に十分な電気的な一体性を与えるべ
く選択される。然し乍ら、それは、横方向に成長したエ
ピタキシャルシリコン上にベースコンタクト窓を形成す
る為の十分な整合公差を阻止する様に厚いものであって
はならない、ここで言及した整合公差とは、第　。

１８図に示したステップにおいて形成したスペーサ肩部
のＸ軸上の横方向範囲から横方向に成長したエピタキシ
ャルシリコンのＸ軸に沿っての最大の横方向範囲迄の距
離のことである。

層１１８を付着した後に、十分な期間に渡って非等方性
プラズマエッチ（又は反応性イオンエッチ即ちＲＩＥ）
を行ない、ｘ−ｙ面、即ち基板の表面に平行な面に存在
する絶縁層１１８の全ての部分を除去する。

酸化物層１１８の形成前、後、又はその間のいずれかに
おいて、ドライブインステップを実施してベースエピタ
キシャルシリコン４２内にエミッタ領域１１９を形成す
る。このドライブインステップは、拡散炉内における熱
処理であり、それはエミッタポリシリコン１１４からの
Ｎ千年細物をベースエピタキシャルシリコン内へ拡散さ
せ且つ領域１１９をＰ−ドーピングからＮ＋トド−ング
へ変換させる。このドライブインステップの時間及び温
度は、エミッタ・ベース接合からベース・コレクタ接合
への所望のベース幅と、高さ（第１８図中の寸法Ａ）と
、ベースエピタキシャルシリコン４２のドーピングレベ
ルとに依存する。寸法Ａが４，０００乃至８，０００人
テ且ツヘース幅が１，０００乃至２，０００人であり且
つベースドーピングが２乃至２０Ｘ１０”原子／ｄの好
適実施例において、ドライブインステップは１５乃至４
５分の間８００乃至１，０００℃の間において実施すべ
きである。好適実施例においては、８５０乃至９５０℃
の間の温度を使用する。エミッタドライブインの為の正
確な時間及び温度は、所望のベース幅、ペースドーピン
グ及びユーザが使用しているエピタキシャルシリコン高
さに対して与えられたパラメータに対し、実験的に決定
せねばならない。このステップ中に不本意的に形成され
た酸化物は、次のステップの前に除去すべきである。好
適には、エミッタドライブインステップは窒素雰囲気中
において実施して、酸化物が形成されることを防止する
。

第１９図は、絶縁性スペーサを側部上に形成し且つシリ
サイド層をポリシリコンコンタクトの頂部上に形成した
後の状態の構成体を示している。

第１８図に示したステップにおいて形成された絶縁性ス
ペーサは、エミッタコンタクト１１４に対しては１２０
及び１２２において示してあり、且つコレクタコンタク
トに対しては１２４及び１２６において示しである。実
際上、該スペーサはポリシリコンコンタクト１１４及び
１１６の端部の周りに連続している。ポリシリコンコン
タクトの上部上のシリサイド層を１２８及び１３０に示
しである。１３２，１３４，１３６，１３８で示した如
く、シリサイドは、又、エピタキシャルシリコンの横方
向に成長した部分の上部上に形成されている。二九らの
層は１本構成体上に耐火性金属層を付着させ且つ該耐火
性金属がシリコンとコンタクトする個所の全てにおいて
シリサイドを形成する公知の態様でそれを熱処理するこ
とによって、形成される。このシリサイド形成反応は、
窒素雰囲気中において大気圧において迅速な熱アニール
プロセスで約３０秒の間約７００℃で行なわれる。

シリサイドが形成された後、未反応の耐火性金属を除去
して本構成体を第１９図に示した如き構成とさせる。シ
リサイドの存在は、コンタクト構成体のシート抵抗を、
ドープしたポリシリコンに対しての約２００Ω・Ｃｌ１
１から、シリサイド被覆ポリシリコン及びシリサイド被
覆ドープしたエピタキシャルシリコンに対しての２Ω・
０ｆｆＩへ減少させる。

シリサイド層を形成する必要はないが、それを形成しな
いと、エミッタコンタクト及びコレクタコンタクトとの
より高いベース抵抗及び直列抵抗となる。エピタキシャ
ルシリコン内のエミッタ・ベース接合から表面へエピタ
キシャルを介しての長い経路を持たねばならない代わり
に、側壁からベースへのコンタクトとすることによって
、外部的ベース抵抗、即ちベース・エミッタ接合から表
面コンタクトへの経路の抵抗、は著しく減少されている
。

第２０図は、上側に存在する絶縁層内のコンタクト窓内
にメタルコンタクトを形成した後に完成した本構成体の
断面を示している。第２０図に示した段階に到達する為
に、リフローさせることの可能な絶縁物質層１４０を本
構成体上に付着させる。この様な物質は当該技術分野に
おいて公知であり、且つＰＶＸ　　ＩＩを包含する。更
に１層１４ｏは、実際に、物質の２層又はそれ以上の層
から構成する場合がある。層１４０は、ＣＶＤによって
付着させることが可能であり、又物質の選択に従ってス
ピンオンさせることも可能である６下側の構成体と熱的
及び電気的に適合性の成る＠縁物質からなる平坦化層を
形成するいずれかの任意の方法を使用することが可能で
ある。熱膨張係数における差異の為に、温度が変化する
場合に亀裂を発生することのない物質を選択することが
通常得策なプラクティスである。更に、ポリシリコン内
の不純物がシリサイド中に外拡散させることがなく又エ
ピタキシャルシリコン内のドープ区域の過剰な拡散を発
生させることのない温度において平坦化させることの可
能な物質を選択することも得策なプラクティスである。

又、下側の構成体内に拡散し且つその電気的特性を変化
させる様な過剰な不純物を持っていない物質を選択する
ことも得策なプラクティスである。当該技術分野におい
て公知の如く、ＰＶＸ　　ＩＩ又は熱処理して二元ガラ
スへ変換させることの可能な公知の′タイプのスピンオ
ンゲル等を使用することが可能である。

層１４０を形成した後に、コンタクトホールを、エミッ
タコンタクトと、ベースコンタクトと、コレクタコンタ
クトの位置の上に刻設する。エミッタコンタクトとコレ
クタコンタクトの寸法は、コンタクトホールの各側部上
の適宜の整合公差で該コンタクト上に１側部上の最小の
ライン幅のコンタクトホールを形成することが可能であ
る様なものとすべきである。幾つかの実施例において、
エピタキシャルシリコンコラムの断面積は、得ることの
可能な最小の面積、即ち１側部が最小ライン幅、である
。次いで、エミッタコンタクトをこの最小面積よりも多
少大きく形成し、得ることの可能な最小断面積を持った
コンタクトホールがポリシリコンコンタクトの周辺部内
に適合する様にさせる。その他の実施例において、エミ
ッタコンタクト及びベースコンタクトのポリシリコンは
酸化物フィールド上に外部に延在させ且つコンタクトホ
ールに適合すべく十分な寸法のコンタクトパッド内へ拡
大させることが可能である。

エピタキシャルシリコンの横方向範囲は、絶縁性肩部を
通過して延在するエピタキシャルシリコンの部分上にコ
ンタクトホールを少なくとも部分的に形成することを許
容するのに十分にすべきである。

全てのコンタクトホールを形成した後に、アルミニウム
や、チタン又はタングステン等の耐火性金属や、その他
の適宜の金属や、又は金属又はその他の導電性物質の組
合せ等のメタル層（不図示）を層１４０の表面上に付着
させる。このメタル又はその他の導電性物質は、コンタ
クトホール内に入り且つ下側のエミッタコンタクト、コ
レクタコンタクト、ベースコンタクトとコンタクトする
。

次いで、ホトリソグラフィ及びエツチング技術を使用し
て該メタル層をパターン化して、本トランジスタのノー
ドを回路内の他のノードと接続する第１層メタル相互接
続パターンを形成する。第２０図に示した如く、エミッ
タコンタクト１４２、ベースコンタクト１４４、及びベ
ースコンタクト１４６はメタルとして示しである。これ
らのコンタクトは、第１３図を参照して説明した態様で
形成することも可能である。

第２１図は、完成した装置の平面図を示している。

本発明のトランジスタ端成体の利点は、０ＭＯ８及びＮ
ＭＯＳと同等の高密度で結合された著しく改善した速度
のバイポーラトランジスタを提供することを包含してい
る。活性領域の寸法は、分離島状部の寸法と同一である
。ベース・エミッタ接合及びコレクタ・ベース接合の面
積は最小ライン幅と等しいので、これらの接合に関連す
る寄生接合容量は一層小さい。更に、ベースコンタクト
からベース・エミッタ接合へのベース電流経路は一層短
いので、外因的乃至は外部的ベース抵抗は一層小さい。

このこともトランジスタ速度を改善している。

、本発明は、その実施上、以下の構成の１つ又はそれ以
上を取りえるものである。

１、エミッタコンタクトとベースコンタクトとコレクタ
コンタクト、前記エミッタコンタクトとベースコンタク
トとコレクタコンタクトを除いた全てのものから電気的
に分離されており且つその一部がベース領域としてドー
プされており且つその一部がエミッタ領域としてドープ
されているエピタキシャルシリコンの一部、前記エミツ
タコンタクトを前記エミッタ領域へ結合させる手段、前
記ベースコンタクトを前記ベース領域の側壁へ結合させ
る手段、前記ベース領域とＰＮ接合を形成しており且つ
前記ベース領域と電気的に接触している単結晶シリコン
ドープコレクタ領域、を有することを特徴とする集積ト
ランジスタ。

２、基板、ベース領域として作用すべくドープされてお
り前記基板上に成長させたエピタキシャルシリコンコラ
ム、前記コラムの側壁に電気的に接触しているベースコ
ンタクト、反対導電型にドープされており前記コラムの
前記ベース領域とＰＮ接合を形成しており前記ベースコ
ンタクトとはどこも電気的に接触していることのない前
記コラム内のエミッタ領域、前記ベース領域とＰＮ接合
を形成している前記基板のコレクタ領域、を有すること
を特徴とする集積トランジスタ。

３、基板、エミッタコンタクト、トランジスタのベース
領域に対して所望の導電度にドープされており且つ前記
基板及び前記エミッタコンタクトを除いてその他の全て
のものから電気的に分離されているベース領域を内部に
持ったエピタキシャルシリコンコラム、前記エピタキシ
ャルシリコンコラムの側壁の一部に電気的に接触する手
段、前記トランジスタのエミッタの前記所望の導電度ヘ
ドープされており且つ前記エミッタコンタクトに電気的
に接触している前記コラムの領域、前記トランジスタの
コレクタ領域に対して所望の導電度にドープされており
且つ前記ベース領域と電気的に接触している前記基板内
の領域、を有することを特徴とする集積トランジスタ。

４、基板、前記基板の表面上に形成されており且つトラ
ンジスタのコレクタ領域に対して所望の導電度にドープ
されている埋込層、前記埋込層上に形成されている絶縁
物質層、前記絶縁物質層の厚さを介して貫通し前記絶縁
物質層内に形成した少なくとも２つの孔、前記孔の各々
の中に成長され且つ前記埋込層と接触しているエピタキ
シャルシリコンのコラムであってその第１のものは前記
トランジスタのベース領域として所望の導電度にドープ
されており且つその第２のものは前記トランジスタのコ
レクタ領域として所望の導電度にドープされているエピ
タキシャルシリコンコラム、前記絶縁物質の層内に埋め
込まれており且つ前記第１エピタキシャルシリコンコラ
ムの＃ｉ壁の一部と電気的に接触している導電物質層、
前記ベース領域と反対導電型にドープされている前記第
１エピタキシャルシリコンコラム内のエミッタ領域。

前記エミッタ領域と前記Ｍ２エピタキシャルシリコンコ
ラムと前記導電物質層の各々に対する導電性コンタクト
、を有することを特徴とする集積トランジスタ。

５、上記第１項に記載した装置において、前記ベースコ
ンタクトを前記ベース領域へ結合させる手段が、前記ベ
ース領域と同一の導電型にドープされており且つ前記エ
ピタキシャルシリコンのコラムを隣接する構成部から電
気的に分離し且つそれを取り囲む絶縁物質層内に埋め込
まれたポリシリコン層であることを特徴とする装置。

６、上記第５項に記載した装置において、前記単結晶シ
リコンのドープしたコレクタ領域は、前記エピタキシャ
ルシリコンコラムと電気的にコンタクトしており且つ前
記埋込層と同一の導電型にドープされており且つ前記コ
レクタコンタクトと電気的コンタクトしている別の分離
されたエピタキシャルシリコンコラムと電気的にコンタ
クトしているドープ領域を有することを特徴とする装置
。

７、上記第２項に記載した装置において、前記ベースコ
ンタクトは、前記コラムと同一の導電度にドープされて
おり且つ前記コラムの側壁から周辺の絶縁物質層内へ外
方へ延在しており且つ前記周辺の絶縁物質層を介して形
成したコンタクト孔内に形成した導電性構成体と電気的
コンタクトをなすポリシリコン層であることを特徴とす
る装置。

８、上記第７項に記載した装置において、前記コレクタ
領域は前記コレクタ領域の所望の導電型へドープした前
記基板内に埋込層を有しており、且つ更に前記周辺の絶
縁物質層内の孔内に成長し且つ前記コレクタ領域と同一
の導電型にドープされている第２のエピタキシャルシリ
コンコラムを有することを特徴とする装置。

９、上記第３項に記載した装置において、前記コラムの
側壁の一部とコンタクトする手段は、前記コラムと同一
の導電度にドープされており且つ前記コラムの側壁から
周辺の絶縁物質層内へ延在しており且つ前記周辺の絶縁
物質層を介して形成したコンタクト孔内に形成した導電
性構成体と電気的コンタクトをするポリシリコン層であ
ることを特徴とする装置。

１０、　　上記第９項に記載した装置において、前記基
板内の前記コレクタ領域は、前記コレクタ領域の所望の
導電型ヘドープした前記基板内に埋込層を有しており、
且つ更に前記周囲の絶縁物質層内の孔内に成長し且つ前
記コレクタ領域と同一の導電型へドープした第２エピタ
キシャルシリコンコラムを有することを特徴とする装置
。

１１、集積回路の製造方法において、フィールド酸化物
内に分離されたエピタキシャルシリコンコラムを選択的
に成長させ、前記エピタキシャルシリコンをトランジス
タのベース領域としてドープし、前記コラムの側壁に対
して電気的コンタクトを形成し、前記コラム内にエミッ
タ領域を形成すると共に前記エミッタ領域とコンタクト
するエミッタコンタクトを形成し５ベース・コレクタＰ
Ｎ接合を形成すると共に前記接合を横断する全ての電流
キャリアを回収するコンタクトを形成する、上記各ステ
ップを有することを特徴とする方法。

１２、基板上に集積半導体トランジスタを形成する方法
において、前記トランジスタのコレクタの導電型へ埋込
層をドープすることによって前記基板上に埋込層を形成
し、前記埋込層上に絶縁物質層を形成し、前記絶縁物質
層内に前記埋込層へ到達する２つの孔をエツチング形成
し、前記孔内にエピタキシャルシリコンのコラムを選択
的に成長させ、前記トランジスタのコレクタ領域として
所望する導電型へ前記エピタキシャルシリコンのコラム
の１つを選択的にド、−プし、前記コラムの側壁の少な
くとも一部が露出される迄前記第２ステップで形成した
前記絶縁層をエッチバックし、ポリシリコン層を付着し
且つそれを前記トランジスタのベース領域の導電度ヘド
ープし、前記ポリシリコン層上に保護物質層を付着し、
前記保護層上にホトレジストの平坦化した層を形成し、
前記エピタキシャルシリコンのコラムの頂部が露出され
る迄第８ステップ及び第９ステップで形成した前記絶縁
物質層及び保護層をエッチバックし、前記トランジスタ
のベース領域に対して所望される導電型へ前記露出した
シリコンをドープし、残存するホトレジスト及び保護層
を除去し、前記露出したポリシリコン及びエピタキシャ
ルシリコンの上に絶縁物質層を形成し、前記ポリシリコ
ン及びその上側に存在する絶縁物質層をエツチングして
ベース領域としてドープしたエピタキシャルシリコンへ
の側壁ベースコンタクトを形成し、該露出したポリシリ
コン及びエピタキシャルシリコンの全てを完全に被覆す
る平坦化した絶縁層を形成し、前記コラムの周辺部内に
完全に位置し前記エピタキシャルシリコンコラム上にコ
ンタクトホールをエツチング形成し、以前に前記ベース
領域としてドープさせたエピタキシャルシリコンコラム
内にエミッタ領域を形成してエミッタ・ベースＰＮ接合
を形成し、第１５ステップにおいて形成した前記絶縁層
を貫通して前記ポリシリコン側壁ベースコンタクトへ到
達するコンタクト孔をエツチング形成し、前記コンタク
ト孔内にコンタクト構成体を形成することによって前記
トランジスタのエミッタ領域とベース領域とコレクタ領
域とへの電気的コンタクトを形成する、上記各ステップ
を有することを特徴とする方法。

１３、上記第１１項において、前記コラムの側壁へコン
タクトを形成するステップが、前記ベース領域と同一の
導電型で且つそれと電気的にコンタクトしている高度に
ドープしたポリシリコン導体を形成するステップを有す
ることを特徴とする方法。

１４、　　上記第１３項において、前記ポリシリコン導
体は前記酸化物のフィールドをエッチバックした後に形
成して前記コラムの側部を露出させ。

且つ更に該ベース領域へのポリシリコンコンタクトを絶
縁物質で被覆するステップを有しており且つ前記絶縁物
質内に前記ポリシリコンへ到達するコンタクトホールを
形成し且つ前記ホール内に前記ポリシリコンへの電気的
コンタクトを形成するステップを有することを特徴とす
る方法。

１５、上記第１４項において、前記ベース・コレクタＰ
Ｎ接合を形成するステップが、基板内の埋込層上に前記
エピタキシャルシリコンコラムを成長させるステップを
有しており、前記埋込層は前記ベース領域と反対のドー
ピング型を持っており、且つ前記接合を横断する電流キ
ャリアを回収するコンタクトを形成するステップが、前
記埋込層上で全絶縁物質を介して別のエピタキシャルシ
リコンコラムを成長し且つそれを該コラムを介して前記
埋込層と同一の導電型へドーピングして前記埋込層への
電気的コンタクトを形成し且つ前記第２エピタキシャル
シリコンコラムと電気的コンタクトをするコレクタコン
タクトを形成する各ステップを有することを特徴とする
方法。

１６、上記第１２項において、ステップＢが、前記基板
上に熱酸化物層を成長させ且つ次いで前記熱酸化物上に
絶縁物質層を付着させるステップを有することを特徴と
する方法。

１７、上記第１６項において、ステップＤは、所定の条
件下で低圧力エピタキシャル反応器内にシランと、水素
と、ＭＣＩ蒸気とを導入するステップを有することを特
徴とする方法。

１８、上記第１７項において、ステップＥは、爾後の熱
ステップが不純物原子を前記埋込層と電気的コンタクト
をさせるのに十分に遠くに拡散させるべく前記第２エピ
タキシャルシリコンコラムを前記埋込層へ向かって下方
へ十分遠くへドープする為の十分なエネルギ及びドーズ
の注入物を包含することを特徴とする方法。

１９、上記第１８項において、ステップＨが窒化物を付
着するステップを有することを特徴とする方法。

２０、　　上記第１９項において、ステップＭが前記ポ
リシリコン及びエピタキシャルシリコン上に二酸化シリ
コン層を形成するステップを有することを特徴とする方
法。

２１、上記第２０項において、ステップエが、酸化物層
の薄い層を付着し、ホトレジスト又はＴＥ０１をスピン
オンし且つそれをベークして溶媒をセットするか又は駆
除し、該ホトレジストの一部をエツチング除去し、更に
ホトレジストをスピンオンし且つそれをベークして平坦
化させる、上記各ステップを有することを特徴とする方
法。

２２、上記第２０項において、ステップＱが前記コンタ
クトホールを介して不純物の注入物を有することを特徴
とする方法。

２３、上記第２０項において、ステップＱが、前記ベー
ス用のコンタクトホール内にドープしたポリシリコンを
付着し且つそれを加熱して該不純物を該ベース領域とし
てドープしたコラム内へドライブインさせる上記各ステ
ップを有することを特徴とする方法。

２４、上記第２３項において、更に前記コンタクトホー
ル内に付着した前記ポリシリコン上に耐火性金属を付着
させ且つそれを十分に加熱してシリサイドへ変換させ且
つ次いで未反応耐火性金屑をエツチング除去するステッ
プを有することを特徴とする方法。

′２５．上記第２２項において、更に前記コンタクトホ
ール内に耐火性金属を付着させ、且つそれを熱処理して
少なくともその一部をシリサイドとさせ、且つ次いで該
耐火性金属を所望のコンタクトパターン及び導体へエツ
チングするステップを有することを特徴とする方法。

２６、単結晶シリコンの基板、内部に少なくとも１個の
孔を形成してあり前記基板上に形成した絶縁物質層、ベ
ース導電度レベルヘドープされているがエミッタ領域と
して作用すべくドープされ前記基板とコンタクトするこ
とのない前記絶縁物質層の表面に隣接する部分を持った
前記孔内のエピタキシャルシリコンのコラム、前記絶縁
物質層内に埋め込まれており且つ前記エピタキシャルシ
リコンの側壁と電気的にコンタクトするポリシリコン導
体、前記ポリシリコン導体とコンタクトするベースコン
タクト手段、前記エミッタ領域とコンタクトするエミッ
タコンタクト手段、コレクタとしてドープされており且
つ前記ベース領域と電気的にコンタクトしている単結晶
シリコン領域、前記コレクタと電気的にコンタクトする
コレクタコンタクト手段、を有することを特徴とするト
ランジスタ。

２７、基板、その中に孔をエツチング形成してあり前記
基板上に形成した絶縁物質層、前記孔内に形成されてお
り且つ前記基板と電気的にコンタクトしており且つベー
ス領域としてドープされているがその一部はエミッタ領
域としてドープされているエピタキシャルシリコンのコ
ラム、前記エピタキシャルシリコンのコラムの側壁とコ
ンタクトするベースコンタクト手段、前記エミッタ領域
とコンタクトするエミッタコンタクト手段、コレクタ領
域としてドープされており且つ前記ベース領域と電気的
にコンタクトする単結晶シリコン、前記コレクタ領域と
電気的にコンタクトするコレクタコンタクト手段、を有
することを特徴とするトランジスタ。

２８、その中に埋込層を形成した半導体基板。

前記埋込層の上側に存在し内部に２つの孔を形成してお
り前記基板の上側に存在する絶縁物質層、前記孔の第１
のものの中に形成されており且つ前記埋込層と電気的に
コンタクトしており且つエピタキシャルシリコンのこの
部分へ電気的コンタクトをすることを許容するのに十分
な距離前記絶縁層の表面上を横方向に延在しており且つ
ベース領域として作用すべくドープされると共にその一
部はエミッタ領域として作用すべくドープされている第
１エピタキシャルシリコンコラム、前記孔の第２のもの
の中に形成されており且つ前記埋込層と電気的にコンタ
クトしており且つコレクタ領域として機能すべくドープ
されている第２エピタキシャルシリコンコラム、前記エ
ミッタ領域及びコレクタ領域と個別的電気的コンタクト
する手段、前記絶縁層上を横方向に延在する前記エピタ
キシャルシリコンの部分と電気的コンタクトをする手段
、を有することを特徴とするトランジスタ。

２９、側壁コンタクトバイポーラトランジスタを製造す
る方法において、 １）半導体基板内の埋込層をドープし。

２）前記基板上に絶縁層を形成し、 ３）前記埋込層の上側に存在する前記絶縁層内に２つの
孔をエツチング形成し、 ４）前記孔内に前記！／＠縁層の表面迄エピタキシャル
シリコンを選択的に成長させ次いで反応条件を変えて前
記絶縁層の表面上にエピタキシャルシリコンとしてエピ
タキシャルシリコンが成長することを許容し、 ５）１つのエピタキシャルシリコンコラムがベース領域
として作用し且つ１つのエピタキシャルシリコンコラム
がコレクタ領域として作用すべくドープし。

６）１つのエピタキシャルシリコンコラムと電気的コン
タクトをなすドープしたエミッタポリシリコンコンタク
トを形成すると共に他方のエピタキシャルシリコンコラ
ムと電気的コンタクトする第２のドープしたコレクタポ
リシリコンコンタクトを形成し、 ７）本構成体を熱処理して前記ポリシリコンコンタクト
から幾らかの不純物を前記エピタキシャルシリコン内に
ドライブさせてエミッタ領域を形成し、 ８）前記絶縁層の表面に垂直に前記ポリシリコンコンタ
クトの表面上に絶縁性肩部を形成し、９）露出したポリ
シリコン及びエピタキシャルシリコン表面上にシリサイ
ド層を形成し、１０）全構成体上に平坦化した絶縁物質
層を形成し且つその中に前記絶縁層上を前記ベース領域
から横方向へ延在し且つ前記第１及び第２ポリシリコン
コンタクトの各々へコンタクトする前記エピタキシャル
シリコンの部分と電気的コンタクトすることを許容すべ
く位置させて前記絶縁層内にコンタクト窓を形成し、 １１）　　前記コンタクト窓内に導電性コンタクトを形
成する、 上記各ステップを有することを特徴とする方法。

３０、　　上記第２９項において、前記ペースコンタク
ト手段は、前記基板とコンタクトしていない前記絶縁性
物質の表面上に渡って横方向に成長することを許容され
た前記エピタキシャルシリコンコラムの一部であること
を特徴とする装置。

３１、上記第３０項において、前記基板は前記エピタキ
シャルシリコンコラムと電気的コンタクトをしておりそ
の下側に形成されているドープした埋込層を持っている
ことを特徴とするトランジスタ。

３２、上記第３０項において、前記エピタキシャルシリ
コンの横方向へ延在する部分は高度にドープされており
且つシリサイドで被覆されていることを特徴とするトラ
ンジスタ。

３３、　　その中に埋込層を形成した半導体基板、前記
埋込層の上側に存在し内部に２つの孔を形成しており前
記基板の上側に存在する絶縁物質層、前記孔の第１のも
のの中に形成されており且つ前記埋込層と電気的にコン
タクトしており且つエピタキシャルシリコンのこの部分
へ電気的コンタクトをすることを許容するのに十分な距
離前記絶縁層の表面上を横方向に延在しており且つベー
ス領域として作用すべくドープされると共にその異物は
エミッタ領域として作用すべくドープされている第１エ
ピタキシャルシリコンコラム、前記孔の第２のものの中
に形成されており且つ前記埋込層と電気的にコンタクト
しており且つコレクタ領域として機能すべくドープされ
ている第２エピタキシャルシリコンコラム、前記エミッ
タ領域及びコレクタ領域と個別的電気的コンタクトする
手段。

前記絶縁層上を横方向に延在する前記エピタキシャルシ
リコンの部分と電気的コンタクトをする手段、を有する
ことを特徴とするトランジスタ。

３４、上記第３３項において、少なくとも前記第１孔は
、本トランジスタを製造する為に使用（たプロセスに対
してその全ての側部において標準的゛な整合公差で鎖孔
の区域内にはまるべく可及的に最小の寸法を持ったコン
タクト孔とすることを許容するのに丁度十分な程度に大
きな断面積を持っていることを特徴とするトランジスタ
。

３５、上記第３４項において、少なくとも前記第１孔が
本装置を製造する為に使用したプロセスで使用可能な得
ることの可能な最小の断面積を持っていることを特徴と
するトランジスタ。

３６、上記第３３項において、前記エミッタ領域及びコ
レクタ領域と電気的コンタクトを形成する手段が、前記
絶縁層の表面に対して垂直な表面上に形成した絶縁性肩
部を持っており且つ前記エピタキシャルシリコンとコン
タクトしておらず且つ前記絶縁層の表面と平行な表面上
に形成したシリサイドを持っているドープしたポリシリ
コンコンタクトであることを特徴とするトランジスタ。

３７、上記第３３項にお−いて、前記絶縁層の表面上を
横方向に延在する前記エピタキシャルシリコンの部分は
少なくとも部分的にシリサイドで被覆されていることを
特徴とするトランジスタ。

３８、側壁コンタクトバイポーラトランジスタを製造す
る方法において、 １）半導体基板内の埋込層をドープし、２）前記基板上
に絶縁層を形成し、 ３）前記埋込層の上側に存在する前記絶縁層内に２つの
孔をエツチング形成し、 ４）前記孔内に前記絶縁層の表面迄エピタキシャルシリ
コンを選択的に成長させ次いで反応条件を変えて前記絶
縁層の表面上にエピタキシャルシリコンとしてエピタキ
シャルシリコンが成長することを許容し、 ５）１つのエピタキシャルシリコンコラムがベース領域
として作用し且つ１つのエピタキシャルシリコンコラム
がコレクタ領域として作用すべくドープし。

６）１つのエピタキシャルシリコンコラムと電気的コン
タクトをなすドープしたエミッタポリシリコンコンタク
トを形成すると共に他方のエピタキシャルシリコンコラ
ムと電気的コンタクトする第２のドープしたコレクタポ
リシリコンコンタクトを形成し。

７）本構成体を熱処理して前記ポリシリコンコンタクト
から幾らかの不純物を前記エピタキシャルシリコン内に
ドライブさせてエミッタ領域を形成し。

８）前記絶縁層の表面に重直に前記ポリシリコンコンタ
クトの表面上に絶縁性肩部を形成し、９）　露出したポ
リシリコン及びエピタキシャルシリコン表面上にシリサ
イド層を形成し、１０）全構成体上に平坦化した絶縁物
質層を形成し且つその中に前記絶縁層上を前記ベース領
域から横方向へ延在し且つ前記第１及び第２ポリシリコ
ンコンタクトの各々へコンタクトする前記エピタキシャ
ルシリコンの部分と電気的コンタクトすることを許容す
べく位置させて前記絶縁層内にコンタクト窓を形成し、 １１）　　前記コンタクト窓内に導電性コンタクトを形
成する、 上記各ステップを有することを特徴とする方法。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く１本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は本発明の好適実施例の側壁コンタクトトランジ
スタの概略断面図、第２図はエミッタコンタクトからｙ
軸に沿って下方向に見た第１図のトランジスタの概略平
面図、第３図は埋込層を形成した後の本方法における初
期の段階における第１図のトランジスタの概略断面図、
第４図は成長させ且つ付着させた酸化物を形成した後で
且つその中に孔をエツチング形成し且つその孔の中に選
択的に成長させたエピタキシャルシリコンを成長させ且
つコレクタコラムをＮ型へ変換させる為にＮ型注入の最
中のトランジスタ構成体を示した概略図、第５図はエピ
タキシャル単結晶シリコンを該孔内に選択的に成長させ
た後で且つ酸化物層をエッチバックして各コラムの頂部
部分を露出させた後のトランジスタ構成体を示した概略
図、第６図は側壁ベースコンタクトを形成するポリシリ
コン層を付着した後のトランジスタ構成体の概略図、第
７図はドープしたポリシリコン層上に窒化物又は酸化物
の層及びホトレジスト層を付着させた後のトランジスタ
構成体を示した概略図、第８図はホトレジストをエッチ
バックしてエピタキシャルシリコンコラムの上部を露出
した後のトランジスタ構成体を示した概略図、第９図は
ベース領域及びベース側壁コンタクトポリシリコンを適
切な導電度レベルヘドープする為に使用されるＰ型ベー
ス注入を示した概略図、第１０図はポリシリコン層の上
部上に絶縁層を付加する為に平坦化ステップを実施した
後で且つ保護酸化物層を形成し且つエツチングした後の
トランジスタ構成体を断面で示した概略図、第１１図は
本方法の好適実施例において使用するメタルコンタクト
を形成した後の完成したトランジスタ構成体を示した概
略図、第１２図は耐火性メタル−シリサイドコンタクト
構成体を示した概略図、第１３図はポリシリコン及びシ
リサイドを使用する本発明のトランジスタにおいて使用
することの可能なコンタクト構成体の別のタイプを示し
た概略図、第１４図はベース注入ステップの間の制御型
横方向成長実施例の構成体を示した概略図、第１５Ａ図
及び第１５Ｂ図は種々のＨＣＩ流量に対しての選択性及
び非選択性の成長に対しての反応条件との間の関係を示
した各グラフ図、第１６図はコレクタ領域をドープする
為にＮ型シンク注入の間の本装置の構成体を示した概略
図、第１７図はエミッタ及びコレクタのポリシリコンコ
ンタクトをドープし且つエッチした後で且つ横方向エピ
タキシャルシリコンの注入の間の本構成体を示した概略
図、第１８図は絶縁性酸化物スペーサを形成するステッ
プの間の本構成体を示した概略図、第１９図はシリサイ
ド層を形成した後の本装置の本構成体を示した概略図。 第２０図は完成した装置の断面を示した概略図。 第２１図は完成した装置の平面図、である。 （符号の説明） 、３０：基板 ３４：埋込層 ３６：コレクタコンタクト ３８：コラム ４０＝ベース・コレクタ接合 ４４：二酸化シリコン ４６：ＰＶＸガラス ４８：側壁ベースコンタクト ５０：高導電性ベースコンタクト ５２：ベースコンタクト窓 ５４：エミッタコンタクト ５６：エミッタ領域 ６８．７０：コンタクト孔 ７２：保護層 ７４：ホトレジスト 特許出願人　　　　フェアチャイルド　セミコンダクタ
　コーポレーショ ン 図面の浄訳内容に変更な乙Ｊ ＦＩＧ、Ｊ。 １　ｉ　＋　！　！　ｊ　！　Ｊ　ｉ　ｉ　Ｊ　Ｌ−Ｎ
藺・ん′ＦｉＧ、ｊ。 ＦＩＧ、Ｊ。 ＦＩＧＪ。 ＦＩＬ″Ｌ ＦＩＧ、Ｊ。 ＦＩＧ、Ｊ。 ＦＩＧ、ＪＯ。 ＦＩＧ、ＪＩ。 ＦＩＧ、Ｊ２．　　　　　　　　　　　　ＦＩＧ、Ｊ３
゜ＦＩＧ、Ｊ４゜ ニ ー　　　ＦＩＧ、Ｊ５Ａ。 肇 ＦＩＧ、Ｊ５Ｂ。 ＦＩＧ、ＪＯ。 ＦＩＧ、Ｊ７゜ ＦＩＧ、Ｊ８゜ ＦＩＧ、ＪＯ。 ＦＩＧ＝２１゜ 手続補正書防幻 昭和６３年１１月２日 特許庁長官　吉　１）文　毅　殿 １、事件の表示　　　昭和６３年　特許願　第９０４２
５号３、補正をする者 事件との関係　　　特許出願人 ４、代理人 ５、補正命令の日付　　　昭和６３年７月６日（６３年
７月２６日発送）６、補正の対象　　　　　図　面（内
容に変更なし）７、補正の内容　　　　　別紙の通り

Claims (1)

1. 【特許請求の範囲】 １、エミッタコンタクトとベースコンタクトとコレクタ
   コンタクト、前記エミッタコンタクトとベースコンタク
   トとコレクタコンタクトを除いた全てのものから電気的
   に分離されており且つその一部がベース領域としてドー
   プされており且つその一部がエミッタ領域としてドープ
   されているエピタキシャルシリコンの一部、前記エミッ
   タコンタクトを前記エミッタ領域へ結合させる手段、前
   記ベースコンタクトを前記ベース領域の側壁へ結合させ
   る手段、前記ベース領域とＰＮ接合を形成しており且つ
   前記ベース領域と電気的に接触している単結晶シリコン
   ドープコレクタ領域、を有することを特徴とする集積ト
   ランジスタ。 ２、基板、ベース領域として作用すべくドープされてお
   り前記基板上に成長させたエピタキシャルシリコンコラ
   ム、前記コラムの側壁に電気的に接触しているベースコ
   ンタクト、反対導電型にドープされており前記コラムの
   前記ベース領域とＰＮ接合を形成しており前記ベースコ
   ンタクトとはどこも電気的に接触していることのない前
   記コラム内のエミッタ領域、前記ベース領域とＰＮ接合
   を形成している前記基板のコレクタ領域、を有すること
   を特徴とする集積トランジスタ。 ３、基板、エミッタコンタクト、トランジスタのベース
   領域に対して所望の導電度にドープされており且つ前記
   基板及び前記エミッタコンタクトを除いてその他の全て
   のものから電気的に分離されているベース領域を内部に
   持ったエピタキシャルシリコンコラム、前記エピタキシ
   ャルシリコンコラムの側壁の一部に電気的に接触する手
   段、前記トランジスタのエミッタの前記所望の導電度へ
   ドープされており且つ前記エミッタコンタクトに電気的
   に接触している前記コラムの領域、前記トランジスタの
   コレクタ領域に対して所望の導電度にドープされており
   且つ前記ベース領域と電気的に接触している前記基板内
   の領域、を有することを特徴とする集積トランジスタ。 ４、基板、前記基板の表面上に形成されており且つトラ
   ンジスタのコレクタ領域に対して所望の導電度にドープ
   されている埋込層、前記埋込層上に形成されている絶縁
   物質層、前記絶縁物質層の厚さを介して貫通し前記絶縁
   物質層内に形成した少なくとも２つの孔、前記孔の各々
   の中に成長され且つ前記埋込層と接触しているエピタキ
   シャルシリコンのコラムであってその第１のものは前記
   トランジスタのベース領域として所望の導電度にドープ
   されており且つその第２のものは前記トランジスタのコ
   レクタ領域として所望の導電度にドープされているエピ
   タキシャルシリコンコラム、前記絶縁物質の層内に埋め
   込まれており且つ前記第１エピタキシャルシリコンコラ
   ムの側壁の一部と電気的に接触している導電物質層、前
   記ベース領域と反対導電型にドープされている前記第１
   エピタキシャルシリコンコラム内のエミッタ領域。 前記エミッタ領域と前記第２エピタキシャルシリコンコ
   ラムと前記導電物質層の各々に対する導電性コンタクト
   、を有することを特徴とする集積トランジスタ。 ５、集積回路の製造方法において、フィールド酸化物内
   に分離されたエピタキシャルシリコンコラムを選択的に
   成長させ、前記エピタキシャルシリコンをトランジスタ
   のベース領域としてドープし、前記コラムの側壁に対し
   て電気的コンタクトを形成し、前記コラム内にエミッタ
   領域を形成すると共に前記エミッタ領域とコンタクトす
   るエミッタコンタクトを形成し、ベース・コレクタＰＮ
   接合を形成すると共に前記接合を横断する全ての電流キ
   ャリアを回収するコンタクトを形成する、上記各ステッ
   プを有することを特徴とする方法。 ６、基板上に集積半導体トランジスタを形成する方法に
   おいて、前記トランジスタのコレクタの導電型へ埋込層
   をドープすることによって前記基板上に埋込層を形成し
   、前記埋込層上に絶縁物質層を形成し、前記絶縁物質層
   内に前記埋込層へ到達する２つの孔をエッチング形成し
   、前記孔内にエピタキシャルシリコンのコラムを選択的
   に成長させ、前記トランジスタのコレクタ領域として所
   望する導電型へ前記エピタキシャルシリコンのコラムの
   １つを選択的にドープし、前記コラムの側壁の少なくと
   も一部が露出される迄前記第２ステップで形成した前記
   絶縁層をエッチバックし、ポリシリコン層を付着し且つ
   それを前記トランジスタのベース領域の導電度へドープ
   し、前記ポリシリコン層上に保護物質層を付着し、前記
   保護層上にホトレジストの平坦化した層を形成し、前記
   エピタキシャルシリコンのコラムの頂部が露出される迄
   第８ステップ及び第９ステップで形成した前記絶縁物質
   層及び保護層をエッチバックし、前記トランジスタのベ
   ース領域に対して所望される導電型へ前記露出したシリ
   コンをドープし、残存するホトレジスト及び保護層を除
   去し、前記露出したポリシリコン及びエピタキシャルシ
   リコンの上に絶縁物質層を形成し、前記ポリシリコン及
   びその上側に存在する絶縁物質層をエッチングしてベー
   ス領域としてドープしたエピタキシャルシリコンへの側
   壁ベースコンタクトを形成し、該露出したポリシリコン
   及びエピタキシャルシリコンの全てを完全に被覆する平
   坦化した絶縁層を形成し、前記コラムの周辺部内に完全
   に位置し前記エピタキシャルシリコンコラム上にコンタ
   クトホールをエッチング形成し、以前に前記ベース領域
   としてドープさせたエピタキシャルシリコンコラム内に
   エミッタ領域を形成してエミッタ・ベースＰＮ接合を形
   成し、第１５ステップにおいて形成した前記絶縁層を貫
   通して前記ポリシリコン側壁ベースコンタクトへ到達す
   るコンタクト孔をエッチング形成し、前記コンタクト孔
   内にコンタクト構成体を形成することによって前記トラ
   ンジスタのエミッタ領域とベース領域とコレクタ領域と
   への電気的コンタクトを形成する、上記各ステップを有
   することを特徴とする方法。 ７、単結晶シリコンの基板、内部に少なくとも１個の孔
   を形成してあり前記基板上に形成した絶縁物質層、ベー
   ス導電度レベルへドープされているがエミッタ領域とし
   て作用すべくドープされ前記基板とコンタクトすること
   のない前記絶縁物質層の表面に隣接する部分を持った前
   記孔内のエピタキシャルシリコンのコラム、前記絶縁物
   質層内に埋め込まれており且つ前記エピタキシャルシリ
   コンの側壁と電気的にコンタクトするポリシリコン導体
   、前記ポリシリコン導体とコンタクトするベースコンタ
   クト手段、前記エミッタ領域とコンタクトするエミッタ
   コンタクト手段、コレクタとしてドープされており且つ
   前記ベース領域と電気的にコンタクトしている単結晶シ
   リコン領域、前記コレクタと電気的にコンタクトするコ
   レクタコンタクト手段、を有することを特徴とするトラ
   ンジスタ。 ８、基板、その中に孔をエッチング形成してあり前記基
   板上に形成した絶縁物質層、前記孔内に形成されており
   且つ前記基板と電気的にコンタクトしており且つベース
   領域としてドープされているがその一部はエミッタ領域
   としてドープされているエピタキシャルシリコンのコラ
   ム、前記エピタキシャルシリコンのコラムの側壁とコン
   タクトするベースコンタクト手段、前記エミッタ領域と
   コンタクトするエミッタコンタクト手段、コレクタ領域
   としてドープされており且つ前記ベース領域と電気的に
   コンタクトする単結晶シリコン、前記コレクタ領域と電
   気的にコンタクトするコレクタコンタクト手段、を有す
   ることを特徴とするトランジスタ。 ９、その中に埋込層を形成した半導体基板、前記埋込層
   の上側に存在し内部に２つの孔を形成しており前記基板
   の上側に存在する絶縁物質層、前記孔の第１のものの中
   に形成されており且つ前記埋込層と電気的にコンタクト
   しており且つエピタキシャルシリコンのこの部分へ電気
   的コンタクトをすることを許容するのに十分な距離前記
   絶縁層の表面上を横方向に延在しており且つベース領域
   として作用すべくドープされると共にその一部はエミッ
   タ領域として作用すべくドープされている第１エピタキ
   シャルシリコンコラム、前記孔の第２のものの中に形成
   されており且つ前記埋込層と電気的にコンタクトしてお
   り且つコレクタ領域として機能すべくドープされている
   第２エピタキシャルシリコンコラム、前記エミッタ領域
   及びコレクタ領域と個別的電気的コンタクトする手段、
   前記絶縁層上を横方向に延在する前記エピタキシャルシ
   リコンの部分と電気的コンタクトをする手段、を有する
   ことを特徴とするトランジスタ。 １０、側壁コンタクトバイポーラトランジスタを製造す
   る方法において、 （１）半導体基板内の埋込層をドープし、 （２）前記基板上に絶縁層を形成し、 （３）前記埋込層の上側に存在する前記絶縁層内に２つ
   の孔をエッチング形成し、 （４）前記孔内に前記絶縁層の表面迄エピタキシャルシ
   リコンを選択的に成長させ次いで反応条件を変えて前記
   絶縁層の表面上にエピタキシャルシリコンとしてエピタ
   キシャルシリコンが成長することを許容し、 （５）１つのエピタキシャルシリコンコラムがベース領
   域として作用し且つ１つのエピタキシャルシリコンコラ
   ムがコレクタ領域として作用すべくドープし、 （６）１つのエピタキシャルシリコンコラムと電気的コ
   ンタクトをなすドープしたエミッタポリシリコンコンタ
   クトを形成すると共に他方のエピタキシャルシリコンコ
   ラムと電気的コンタクトする第２のドープしたコレクタ
   ポリシリコンコンタクトを形成し、 （７）本構成体を熱処理して前記ポリシリコンコンタク
   トから幾らかの不純物を前記エピタキシャルシリコン内
   にドライブさせてエミッタ領域を形成し、 （８）前記絶縁層の表面に垂直に前記ポリシリコンコン
   タクトの表面上に絶縁性肩部を形成し、 （９）露出したポリシリコン及びエピタキシャルシリコ
   ン表面上にシリサイド層を形成し、 （１０）全構成体上に平坦化した絶縁物質層を形成し且
   つその中に前記絶縁層上を前記ベース領域から横方向へ
   延在し且つ前記第１及び第２ポリシリコンコンタクトの
   各々へコンタクトする前記エピタキシャルシリコンの部
   分と電気的コンタクトすることを許容すべく位置させて
   前記絶縁層内にコンタクト窓を形成し、 （１１）前記コンタクト窓内に導電性コンタクトを形成
   する、 　上記各ステップを有することを特徴とする方法。