JPH0630359B2 - バイポーラトランジスタの製造方法 - Google Patents

バイポーラトランジスタの製造方法

Info

Publication number
JPH0630359B2
JPH0630359B2 JP60149373A JP14937385A JPH0630359B2 JP H0630359 B2 JPH0630359 B2 JP H0630359B2 JP 60149373 A JP60149373 A JP 60149373A JP 14937385 A JP14937385 A JP 14937385A JP H0630359 B2 JPH0630359 B2 JP H0630359B2
Authority
JP
Japan
Prior art keywords
region
layer
oxide
emitter
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60149373A
Other languages
English (en)
Other versions
JPS6164163A (ja
Inventor
ケイ．カプール アシヨク
ケイ．ヒンガー ヘムラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS6164163A publication Critical patent/JPS6164163A/ja
Publication of JPH0630359B2 publication Critical patent/JPH0630359B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/066—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by forming silicides of refractory metals

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は、大略、集積回路及びその中に形成されるバイ
ポーラトランジスタに関するものであって、更に詳細に
は、バイポーラトランジスタ用の自己整合型金属シリサ
イドベースコンタクトを形成する構成体及びその製造方
法に関するものである。
寄生容量及び抵抗はバイポーラトランジスタのスイッチ
ング速度を制限する。トランジスタのスイッチング速度
を制限する２つの関連したファクタは、(1)トランジス
タのベースコンタクトと活性区域との間の寄生ベース抵
抗、及び(2)ベース領域とコレクタ領域との間の寄生容
量である。トランジスタがスイッチする毎に、ベース電
流がこの寄生容量を充電したり放電したりする。このベ
ース電流は寄生ベース抵抗によって抑制される。スイッ
チング速度を増加する為には、寄生ベース抵抗と寄生容
量との積を減少させねばならない。
或る設計パラメータもバイポーラトランジスタのスイッ
チング速度に影響を与える。トランジスタのｐ及びｎ導
電型領域のドーパント濃度は、寄生ベース抵抗及び容量
の大きさに影響を与える。ベース領域のドーパントレベ
ルを増加すると寄生ベース抵抗が減少されるが、それは
又寄生容量を適宜の量だけ増加させる。その正味の結果
としては、スイッチング速度に何等利得が無い。
別の設計パラメータであるトランジスタの物理的寸法
は、寄生ベース抵抗の大きさに影響を与える。寄生ベー
ス抵抗の大きさは、トランジスタの活性領域とベースコ
ンタクトとの間の距離に比例し、ここでベースコンタク
トはベース領域へベース電流を供給する導体である。寄
生ベース抵抗を最小とする為にこの距離を最小とするこ
とが好ましい。垂直装置においては、トランジスタの活
性区域はエミッタの直下であり、最小とされるべき距離
はエミッタとベースコンタクトとの間の距離である。エ
ミッタとベースコンタクトとはトランジスタが機能する
為には電気的に分離されていなければならない。エミッ
タとベースコンタクトとの間の距離に関する下限界はこ
れら２つを電気的に離隔させる絶縁層の厚さである。
従来のバイポーラトランジスタにおいては、エミッタと
ベースコンタクトとの間の絶縁は二酸化シリコンの領域
によって与えられている。この酸化領域は、エミッタ
と、ベース領域の上部にコンタクトしており且つベース
コンタクトを形成する金属接続体との間に配設されてい
る。この様な従来のバイポーラントランジスタを製造す
る上で、エミッタ及びベース領域の上に、先ず、酸化領
域を形成し、次いでホトリソグラフィによってパターン
形成してエミッタ及びベース領域への開口を形成する。
次いで、これらの開口内に金属を付着させて、ベースへ
の開口内に金属によってベースコンタクトを形成する。
ベースコンタクトとエミッタとの間の最小距離は、ホト
リソグラフィプロセスの能力によって制限される。従来
のバイポーラトランジスタにおいて、２乃至３ミクロン
の範囲のエミッタとベースコンタクトとの間の分離距離
が得られている。
バイポーラトランジスタのスイッチング性能を増加させ
るのに有用なその他の設計技術も公知である。１技術
は、バイポーラトランジスタのベースとコレクタとを横
断して接続させたショットキーダイオードを使用してシ
ョットキークランプしたトランジスタを形成する。ショ
ットキーダイオードはベースに蓄積させる電荷を制限し
てスイッチング速度を増加させる。別の技術ではトンネ
ルエミッタを使用してトランジスタを高速化させてい
る。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、バイポーラトランジ
スタ用の自己整合型構成体の製造方法を提供することを
目的とする。
本発明の１側面によれば、バイポーラトランジスタの製
造方法において、 第１導電型の軽度にドープしたシリコン基板を用意し、 前記基板の一部に第２導電型の高度にドープした埋込層
を形成し、 前記埋込層上に第２導電型の軽度にドープしたエピタキ
シャル層を形成し、 前記エピタキシャル層内に延在させてフィールド酸化物
層を形成して前記エピタキシャル層を分割して第１及び
第２領域を形成し、 前記第１領域を第１導電型の不純物でドープして第１導
電型の軽度にドープしたベース領域を形成し、 前記基板の上表面上に多結晶シリコン層を付着形成し、 前記多結晶シリコン層を第２導電型の不純物でドープし
て第２導電型の高度にドープした層を形成し、 前記多結晶シリコン層の所望の部分を選択的に除去し
て、前記ベース領域と接触し且つその上方に位置させて
エミッタコンタクト領域を残存させると共に前記第２領
域と接触し且つその上方に位置させてコレクタタップ領
域を残存させ、尚前記エミッタコンタクト領域及びコレ
クタタップ領域は夫々前記ベース領域及び前記第２領域
から上方へ延在する側壁を有しており、 前記基板上に酸化物層を成長させ、 前記酸化物層上に付加的な酸化物層を付着させて複合構
造の第１酸化物層を形成し、 前記コレクタタップ領域、ベース領域及びエミッタ領域
の上表面から酸化物が除去される迄前記第１酸化物層を
異方性エッチングして前記第１酸化物層の殆どを除去し
てその際に前記側壁上に残留酸化物を残存させ、 前記ベース領域及び前記エミッタ領域上に第１金属層を
形成し、 前記第１金属層を加熱して前記ベース領域及び前記エミ
ッタ領域の上表面に露出されたシリコンと前記第１金属
層との間にシリサイドを形成し、その際に前記シリサイ
ドは前記残留酸化物によって互いに離隔されたベースコ
ンタクト及びエミッタコンタクトを形成し、 前記シリサイドを形成することのない余分の第１金属を
除去する、 上記各ステップを有することを特徴とする方法が提供さ
れる。
更に、本発明の別の側面によれば、バイポーラトランジ
スタ及び抵抗の製造方法において、 第１導電型の軽度にドープしたシリコン基板を用意し、 前記基板の一部に第２導電型の高度にドープした埋込層
を形成し、 前記埋込層上に第２導電型の軽度にドープしたエピタキ
シャル層を形成し、 前記エピタキシャル層内に延在させてフィールド酸化物
層を形成して前記エピタキシャル層を分割して第１及び
第２領域を形成し、 前記第１領域を第１導電型の不純物でドープして第１導
電型の軽度にドープしたベース領域を形成し、 前記基板の上表面上に多結晶シリコン層を付着形成し、 前記多結晶シリコン層の上に酸化物層を形成し、 前記酸化物層の所望部分を除去してドーピングを所望す
る領域を露出させ且つ前記酸化物層を前記多結晶シリコ
ン層の抵抗要素領域上に残存させ、 前記多結晶シリコン層の前記露出領域を第２導電型の不
純物でドープして第２導電型の高度にドープした層を形
成し、 前記多結晶シリコン層の所望の部分を選択的に除去し
て、前記ベース領域と接触し且つその上方に位置させて
エミッタコンタクト領域を残存させると共に前記第２領
域と接触し且つその上方に位置させてコレクタタップ領
域を残存させ、尚前記エミッタコンタクト領域及びコレ
クタタップ領域は夫々前記ベース領域及び前記第２領域
から上方へ延在する側壁を有しており、且つ前記抵抗要
素領域の各端部に接続して第１及び第２抵抗コンタクト
を残存させ、 前記基板上に酸化物層を成長させ、 前記酸化物層上に付加的な酸化物層を付着させて複合構
造の第１酸化物層を形成し、 前記コレクタタップ領域、ベース領域及びエミッタ領域
の上表面から酸化物が除去される迄前記第１酸化物層を
異方性エッチングして前記第１酸化物層の殆どを除去し
てその際に前記側壁上に残留酸化物を残存させ、 前記ベース領域の上表面上に第１金属層を形成し、 前記第１金属層を加熱して前記ベース領域の上表面に露
出されたシリコンと前記第１金属層との間にシリサイド
を形成し、その際に前記シリサイドは前記残留酸化物に
よって前記エミッタ領域から離隔されたベースコンタク
トを形成し、 前記シリサイドを形成することのない余分の第１金属を
除去する、 上記各ステップを有することを特徴とする方法が提供さ
れる。
以下、添付の図面を参考に、本発明の具体的な実施の態
様に付いて詳細に説明する。
本発明の好適実施例は、バイポーラトランジスタ用の自
己整合型金属シリサイドベースコンタクトを形成する構
成体、及びその製造方法である。この構成体は４つの重
要な要素を持っており、それらは、ベース領域と、ポリ
シリコンエミッタコンタクト領域と、二酸化シリコンの
スペーサと、金属シリサイドから形成されるベースコン
タクトである。スペーサ酸化膜は非常に薄い二酸化シリ
コン層であって、それはエミッタコンタクト領域とベー
スコンタクトとの間を絶縁する。ベースコンタクトは、
ベース領域の上表面を被覆する導体を与える。これらの
要素は、本発明の方法に関する以下の説明に関連して更
に詳細に説明する。本発明の構成及び方法はｐ-シリコ
ン基板上に形成したｎ−ｐ−ｎバイポーラトランジスタ
に関して説明するが、本発明の範囲はこの様なデバイス
や材料にのみ限定されるべきものでは無い。
本発明の自己整合型シリサイドベースコンタクトは、第
１図乃至第１１図に図示した如く、ウエハ上にポリシリ
コンエミッタバイポーラトランジスタを製造する過程中
に構成される。１個のトランジスタ、１個のダイオー
ド、１個の抵抗を形成する場合に付いて説明するが、こ
れらのデバイスは同時的に多数ウエハ上に形成すること
が可能である。
第１図に示した如く、 <100>面配向の軽度にドープした
ｐ-シリコン基板１０がウエハの下側に存在する半導体
物質を与える。基板１０の上表面内に高度にドープした
ｎ+領域を拡散乃至はイオン注入させてｎ+埋設層１２を
形成する。埋設層１２の上に、単結晶シリコンの軽度に
ドープしたｎ-領域１４をエピタキシャル成長させる。
次いで、以下の如きアイソプレーナプロセスによってフ
ィールド酸化領域１６，１８，２０，２２を形成する。
(1)エピタキシャル層１４の上表面を酸化し、次いで窒
化シリコン層で被覆する。(2)窒化シリコンの一部をホ
トリソグラフィによってパターン形成し且つ酸化バリア
を所望する区域から除去する。(3)エピタキシャル層を
非等方的にエッチして傾斜側壁を具備するポケットを形
成する。(4)これらのポケットを、側壁上及びポケット
の底部表面上の二酸化シリコンを熱成長させることによ
って充填する。(5)残留する窒化シリコンを全て除去す
る。前述したプロセスステップは従来公知であり、シリ
コン局所酸化、即ちLOCOSとして知られている。勿論、
トレンチエッチングやフィリング等のその他の公知の技
術を使用することも可能である。フィールド酸化領域
は、エピタキシャル層を３つの別々の島状部２４，２
６，２８へ分離する。以後、酸化物及び酸化物質に関し
て言及する場合には全て二酸化シリコンに関してのもの
と解釈すべきである。
上述した如き態様でフィールド酸化領域を形成すると、
凹凸のある上表面が形成される。これは、酸化膜の全て
の露出シリコン表面から等しく成長するからであり、そ
の表面はポケットの側壁と底部表面の両方を包含してい
る。バードビークとして一般的に知られている盛り上が
り３０はポケットの角部に形成される。バードビークを
除去してウエハの上表面を平坦に形成した場合には、爾
後の処理ステップは一層正確に且つ一層高精度で実施す
ることが可能である。除去することが絶対に必要ではな
いが、そうすることが推奨される。平坦な上表面を形成
する１技術は１９８４年２月１５日に出願した発明者Gr
eg Burtonのフェアチャイルド カメラ アンド イン
ストルメント コーポレーションに譲渡されている「半
導体平坦化プロセス及びそれによって形成された構成体
（Semiconductor Planarization Process and Structur
es Made Thereby）」という名称の米国特許出願第576,6
65号に開示されている。
次に、第２図を参照して、ベース領域の形成に付いて説
明する。第１に、島状部２４，２６，２８上に熱酸化層
３２を成長させる。酸化層３２は爾後イオン注入過程に
おけるシールドとしてのみ使用するものであるから、こ
の層の厚さは重要ではない。次に、ウエハの上表面にホ
トマスク層３４を付与する。このホトマスク層３４をホ
トリソグラフィによってパターン形成し、島状部２８上
方の部分を除去する。次に、島状部２８の上方に位置し
ている熱酸化層３２の部分をエッチング除去する。酸化
層３２は、島状部２４及び２６の上方ではそのまま残存
する。次いで、島状部２８を、例えば、ボロン等のｐ型
（アクセプタ）不純物原子でイオン注入する。これらの
不純物原子は島状部２８の残存するｎ-エピタキシャル
領域３８の上に軽度にドープしたｐ-ベース領域３６を
形成する。
次に、第３図及び第４図を参照して、エミッタ領域の形
成に付いて説明する。先ず、ホトマスク層３４と熱酸化
層３２とを除去する。次いで、ポリシリコン層４０を、
例えば、ＣＶＤによって、ウエハ上に約2,500乃至5,000
Åの厚さに付着形成する。層４０の形成の間Ｎ型（ドナ
ー）不純物原子が存在し、その層を軽度にドープしたｎ
-物質とさせる。次いで、ポリシリコン層上に酸化層４
２を成長させる。次いで、酸化層４２をホトリソグラフ
ィによってパターン形成し且つエッチングしてポリシリ
コン層を部分的に露出させる。酸化層４２は部分的に残
存して、後に抵抗体の抵抗要素を形成するポリシリコン
層の他の部分を被覆する。次に、ポリシリコンの露出部
分をｎ型（ドナー）不純物原子でイオン注入して高度に
ドープしたｎ+層を形成する。ｎ型不純物原子は、例え
ば、砒素原子とすると良い。第３図は本プロセスのこの
段階におけるウエハの状態を示している。
次に別のホトリソグラフィ工程を実施して、第４図に示
した如く、エミッタコンタクト領域とコレクタ及び抵抗
タップを画定する。別のホトマスク層４４をウエハ上に
付与する。ホトマスク４４をパターン形成し、それを部
分的に除去してポリシリコン層４０を部分的に露出させ
る。次いで、ポリシリコン層の露出部分をエッチング除
去して、４つのｎ+領域４６，４８，５０，５２を残存
させる。Ｎ+領域４６及び５２は抵抗タップを形成し、
６+領域４８はコレクタタップを形成し、６+領域５０は
エミッタコンタクト領域を形成する。ｎ+領域の全ては
実質的に垂直な側壁を持っている。
この時点で、エミッタコンタクト領域５０はベース領域
３６の上表面から上方向へ延在している。トランジスタ
を形成する為には、次いで単結晶基板内にｎ+エミッタ
領域を形成する。これを実施する為に、ウエハを加熱し
てエミッタコンタクト領域５０のｎ+不純物の幾らかを
ベース領域３６内に下方向へ拡散させる。この下方向拡
散は単結晶基板内にｎ+エミッタ領域５４を形成する。
二重酸化物を形成することが本発明プロセスにおける次
のステップであり、これを第５図に示してある。ウエハ
の露出シリコン表面から約500乃至1,000Åの厚さの酸化
層５６を熱的に成長させる。次いで、約2,500Åの厚さ
の別の酸化層５８を酸化層５６の上に付着形成させる。
第６図は、ベース及びエミッタ領域３６及び５０と酸化
層５６及び５８を更に詳細に示している。酸化層５６
は、平坦表面に沿ってよりも、内側角部５７及び５９で
一層厚く且つ外側角部６１及び６３で一層薄くなってい
る。この様になるのは、全てのシリコン表面からの酸化
膜の成長速度は一様であり、その為に内側角部には酸化
膜が蓄積され、且つ外側角部では引き延ばされるからで
ある。
２層の複合酸化膜を使用することが好適であることが判
明した。これらの酸化層は２つの別々の機能を達成す
る。最初に、内側酸化層５６からスペーサ酸化膜６０及
び６２（後述する）が形成され、従って絶縁性一体性が
重要である。酸化層５６は熱的に成長されるので、それ
は高度の一体性を持っており事実上ピンホールは持って
いない。第２に、後述する如く、非等方性エッチングプ
ロセスを使用してスペーサ酸化膜を形成する。このエッ
チングステップが適切に働く為には、一層厚い酸化膜が
熱的に容易に形成されることが要求される。内側酸化層
５６を充分な厚さに成長させることが可能であるが、所
要の厚さとする為に外側酸化層５８を付着させる方が一
層迅速である。付着形成した酸化層５８の一体性が低く
とも非等方性エッチングプロセスに悪影響を与えたり又
スペーサ酸化膜の特性に悪影響を与えることは無い。本
プロセスの他の実施例においては、層５８は窒化シリコ
ン等の耐火性絶縁性物質を有することが可能である。
本プロセスの次のステップは、第７図及び第８図に示し
た如く、非等方性エッチングによってスペーサ酸化膜を
形成することである。非等方性エッチングは優先的に垂
直方向にエッチするエッチングプロセスである。換言す
ると、その垂直エッチング速度はその水平エッチング速
度よりも一層大きい。本発明の好適実施例においては、
一般的に使用されている非等方性エッチングプロセスで
ある反応性イオンエッチングによって非等方性エッチン
グを行なう。反応性イオンエッチングは、シリコン対二
酸化シリコンエッチ比が高いという付加的な利点を持っ
ており、従って不所望のシリコンの除去よりも著しく早
い速度で所望の二酸化シリコンの除去が行なわれる。シ
リコン上の二酸化シリコンの反応性イオンエッチングは
公知であり、且つ市販されている装置を使用して実施す
ることが可能である。
ウエハの水平上表面から酸化膜を全て除去する迄、非等
方性エッチングを継続する。この酸化膜の垂直厚さは内
側角部上方におけるよりも水平表面上方で一層薄く且つ
エッチング使用は垂直方向に優先的であるから、このエ
ッチングプロセスが垂直側壁に到達する前に水平上表面
を露出させる。酸化層５６及び５８からの酸化物をウエ
ハの水平上表面から除去すると、残留酸化物がｎ+領域
４６，４８，５０，５２の垂直側壁上に残存する。エミ
ッタコンタクト領域５０の側壁上の残存酸化物はスペー
サ酸化物６０及び６２であって、これらはエミッタとベ
ースコンタクトとの間を絶縁する。このスペーサ酸化物
はエミッタコンタクト領域の上表面近傍で薄く、且つベ
ース領域の上表面へ向かって厚さが増加する。
スペーサ酸化物の厚さは、ホトリソグラフィではなく、
非等方性エッチングプロセスによって制御される。従っ
て、スペーサ酸化物の厚さはホトリソグラフィの整合精
度によって制限されることはない。このスペーサ酸化物
層の厚さは３つのパラメータによって制御され、即ち、
垂直−水平エッチング比、エッチングプロセスの期間、
酸化層５６及び５８の厚さ、である。垂直−水平エッチ
ング比が低い非等方性エッチングプロセスは、その比が
高いプロセスの場合よりも一層薄いスペーサ酸化層を形
成する。又、エッチングプロセスの期間を増加すると、
一層薄い酸化層が形成される。ベース領域の上表面に2,
000乃至3,500Åの厚さのスペーサ酸化膜を容易に形成す
ることが可能であることが判明した。
第９図及び第１０図はシリサイドベースコンタクトを形
成する次のステップを示している。第１に、以下の更に
詳細に説明するが、金属の薄い層をウエハ上に付着形成
する。好適実施例においてこの金属層の厚さは500乃至
1,000Åである。次いで、導電性金属シリサイドを形成
するのに充分な時間の間高温に加熱してウエハの熱処理
を行なう。金属シリサイドは、シリコンと金属の二元化
合物であり、金属原子がシリコン原子と接触していれば
高温で形成される。金属シリサイドは、金属層が酸化領
域にコンタクトしている箇所では形成されない。金属シ
リサイドは、ｎ+領域４６，４８，５０，５２のポリシ
リコン上表面上、ｎ-領域２４のエピキシャルシリコン
上表面上、及びｐ−領域３６のシリコン上表面上に形成
される。この様にして形成されたシリサイドを第９図に
６４，６６，６８，７０，７２，７４，７６で示してあ
る。シリサイドは、フィールド酸化領域１６，１８，２
０，２２上やスペーサ酸化膜６０及び６２上には形成さ
れない。シリサイドを形成した後、反応してシリサイド
を形成することのない金属の全てを化学的選択性エッチ
ングによって除去する。金属−シリコの反応温度は600
乃至750℃で１０分間行なう。反応しなかった金属は下
側に存在する酸化膜と化学的に結合していないので、そ
れは容易に除去される。
シリサイドの形成を改良する為に、熱処理の前にイオン
注入の付加的ステップを実施することが可能である。即
ち、通常は金属と下側のシリコンと間の界面にイオンを
埋設させるエネルギレベルを使用して金属層内にシリコ
ン原子をイオン注入させることが可能である。イオン注
入したシリコン原子によってシリサイドが界面に形成さ
れる。爾後の熱処理ステップの間において、このイオン
注入は一層一様なシリサイド形成を行なうことを可能と
する。
シリサイド層を形成する為に使用する金属は広範囲のも
のから選択することが可能である。爾後に高温度処理と
必要としない場合には、ニッケル、パラジウム、プラチ
ナ等を使用することが可能である。例えばリフロー酸化
物の層をフローさせるのに必要とされる場合等、爾後に
高温処理を必要とする場合には、チタン、バナジウム、
クロム、ジルコニウム、ニオブ、モリブデン、ハフニウ
ム、タンタル、タングステン等の耐火性金属が好適であ
る。
第１０図に最も良く示される如く、エミッタコンタクト
領域５０及びスペーサ酸化領域６０及び６２を除いて、
シリサイド層７４及び７６はｐ−ベース領域３６の上表
面を被覆する。シリサイドが全ての露出シリコン表面上
に形成されるので、シリサイドのスペーサ酸化膜に対す
る自己整合が得られる。スペーサ酸化膜６０の厚さのみ
がシリサイド層７４をエミッタコンタクト領域５０から
離隔する。シリサイドは導電性化合物であるから、それ
をベースコンタクトとして使用することが可能である。
シリサイドコンタクト７４をベースコンタクトとして使
用することにより、ベースコンタクトとエミッタコンタ
クト領域との間の距離は極めて小さく、スペーサ酸化膜
６０の基部厚さに等しい。従って、この構成体の寄生ベ
ース抵抗も又極めて小さい。何故ならば、ベース電流
は、トランジスタのベースコンタクトと活性区域の間の
非常に小さい距離を移動することが必要であるに過ぎな
いからである。この距離を第１０図に矢印７８で示して
ある。注意すべきことであるが、ホトリソグラフィでは
なく非等方性エッチングがスペーサ酸化膜の厚さを画定
するので、ホトリソグラフィ上の制限がこの距離に拘束
条件を与えることはない。
完成したトランジスタを第１１図に示してある。ウエハ
の製造は標準の技術に従って完了される。シリサイドが
形成され且つ全ての過剰金属を除去した後に、酸化層８
０をウエハ上に付与する。酸化層８０がリフロー酸化プ
ロセスで形成される（この場合、高温への加熱を使用し
て酸化膜をフローさせて平坦な上表面を形成する。）場
合には、シリサイド金属は、チタン、モリブデン、タン
グステン等の耐火性金属又はその他の耐火性金属でなけ
ればならない。酸化層８０を形成した後、それをホトリ
ソグラフィによってパターン形成し、シリサイド層への
開口をエッチング形成する。メタリゼーション層を付着
し、パターン形成し、エッチして、貫通導体（ビア）８
２，８４，８６，８８，９０，９５を包含するウエハの
電気的相互接続体を形成する。最後に、ウエハの上表面
上にパッシベーション層９４を付着形成する。
第１１図は、上述したプロセスで形成した３つのデバイ
ス、ｎｐｎトランジスタ、ショトキーダイオード、抵抗
を示している。ｎｐｎトランジスタは、ｎ+エミッタコ
ンタクト領域５０、ｎ+エミッタ領域５４、シリサイド
層６８、エミッタとしての貫通導体９０、ｐ-ベース領
域３６、シリサイドベースコンタクト７４、ベースとし
ての貫通導体８８、ｎ+領域１２と４８、ｎ-領域２６と
２８、シリサイド層６６、コレクタとしての貫通導体８
６を有している。本発明の自己整合金属シリサイドベー
スコンタクト構造は、実質的に、その寄生ベース抵抗を
減少させることによってこのトランジスタのスイッチン
グ速度を改良する。
上述したプロセスによってショットキーダイオードも形
成される。このショットキーダイオードは、ｎ-領域２
４、シリサイド層７２、貫通導体８４を有している。こ
のダイオードは、トランジスタの形成過程中に形成さ
れ、何等付加的な処理スラップを必要としない。それ
は、貫通導体８４を使用して所要により相互接続させる
ことが可能である。
上述したプロセスによって抵抗も形成することが可能で
ある。第１１図は、実際に、１つが左側に延在し且つ他
方が右側へ延在する２つの抵抗を部分的に示している。
左側の抵抗は、その抵抗要素としてｎ-ポリシリコン層
４０と、ｎ+領域４６と、シリサイド層６４と、この抵
抗の一端における電気的接続体としての貫通導体８２と
を有している。層４０は、ｎ+領域５２と、シリサイド
層７０と、貫通導体９２とで与えられているものと同様
に見える別の接続体へ延在している。層４０の長さ及び
固有抵抗はこの抵抗の値を決定する。高速バイポーラト
ランジスタと同一のウエハ上に抵抗及びダイオードを製
造することを可能とすることによって、本発明は回路設
計者にとって広範な設計上の自由度を提供している。
第１２図は、トンネルエミッタトランジスタ用の自己整
合型シリサイドベースコンタクト構造の別の実施例を示
している。ｎ+エミッタコンタクト領域１００は付加的
な薄い酸化層１０２を具備している。酸化層１０２は、
熱酸化層３２（第２図参照）を除去した後で且つポリシ
リコン層４０（第３図参照）を付与する前に、形成す
る。酸化層１０２を形成する為に、先ず、約２０Åの厚
さにｐ-ベース領域３６の上表面上に薄い酸化層を成長
させる。この薄い酸化層を次いでパターン化し、エッチ
して層１０２のみを残存させ、その上方に後にエミッタ
コンタクト領域１００を形成する。ポリシリコンエミッ
タを形成した後に、ウエハを高温に加熱してエミッタの
ｎ+不純物原子を酸化層１０２を横断し且つｐ-ベース領
域内に拡散してｎ+エミッタ領域１０４を形成する。爾
後の処理は上述したプロセスに従って実施される。トン
ネルエミッタトランジスタは高電流利得デバイスを提供
するものとして知られている。
上の説明から、ここに開示した発明は、バイポーラトラ
ンジスタ用の自己整合型シリサイドベースコンタクトを
形成する新規で有利な構成体及びその製造プロセスを提
供するものであることは明らかである。当業者等にとっ
て理解される如く、本発明はその基本的な特性及び精神
から逸脱することなくその他の特定の形態に実現するこ
とも可能である。例えば、本発明を使用してｐｎｐトラ
ンジスタを構成することも可能である。又、シリコンを
その他の半導体物質で置換することも可能である。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれらに具体例にのみ限定されるべきも
のでは無く、本発明の技術的範囲を逸脱すること無しに
種々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は自己整合型バイポーラトランジスタの製造過程
における最初の予備的ステップの後の半導体基板の断面
図、第２図は自己整合型バイポーラトランジスタの製造
過程における第２予備ステップ後の半導体基板の断面
図、第３図は自己整合型バイポーラトランジスタの製造
過程における第３予備ステップ後の半導体基板の断面
図、第４図は自己整合型バイポーラトランジスタの製造
過程における第４予備ステップ後の半導体基板の断面
図、第５図は自己整合型バイポーラトランジスタの製造
過程における第５予備ステップ後の半導体基板の断面
図、第６図は第５図に示した半導体基板の一部の拡大断
面図、第７図は自己整合型バイポーラトランジスタの製
造過程における第６予備ステップ後の半導体基板の断面
図、第８図は第７図に示した半導体基板の一部の拡大断
面図、第９図は自己整合型バイポーラトランジスタの製
造過程における第７予備ステップ後の半導体基板の断面
図、第１０図は第９図に示した半導体基板の一部の拡大
断面図、第１１図は自己整合型バイポーラトランジスタ
の製造を完了した後の半導体基板の断面図、第１２図は
本発明の別の実施例を示しており半導体基板の一部の拡
大断面図、である。 （符号の説明） １０：シリコン基板 １２：埋込層 ２４，２６，２８：島状部 ３６：ベース領域 ４０：ポリシリコン層 ５０：エミッタコンタクト領域 ５４：ｎ+エミッタ領域 64，66，68，70，72，74，76：シリサイド ８０：酸化層 82，84，86，88，90，92：貫通導体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−2065（ＪＰ，Ａ) 特開 昭57−134967（ＪＰ，Ａ) 特開 昭58−154270（ＪＰ，Ａ) 特開 昭58−168275（ＪＰ，Ａ) ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃ ｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ 24〔７ Ａ〕Ｄｅｃｅｍｂｅｒ 1981 ｐ．3415〜 3416

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】バイポーラトランジスタの製造方法におい
    て、 第１導電型の軽度にドープしたシリコン基板を用意し、 前記基板の一部に第２導電型の高度にドープした埋込層
    を形成し、 前記埋込層上に第２導電型の軽度にドープしたエピタキ
    シャル層を形成し、 前記エピタキシャル層内に延在させてフィールド酸化物
    層を形成して前記エピタキシャル層を分割して第１及び
    第２領域を形成し、 前記第１領域を第１導電型の不純物でドープして第１導
    電型の軽度にドープしたベース領域を形成し、 前記基板の上表面上に多結晶シリコン層を付着形成し、 前記多結晶シリコン層を第２導電型の不純物でドープし
    て第２導電型の高度にドープした層を形成し、 前記多結晶シリコン層の所望の部分を選択的に除去し
    て、前記ベース領域と接触し且つその上方に位置させて
    エミッタコンタクト領域を残存させると共に前記第２領
    域と接触し且つその上方に位置させてコレクタタップ領
    域を残存させ、尚前記エミッタコンタクト領域及びコレ
    クタタップ領域は夫々前記ベース領域及び前記第２領域
    から上方へ延在する側壁を有しており、 前記基板上に酸化物層を成長させ、 前記酸化物層上に付加的な酸化物層を付着させて複合構
    造の第１酸化物層を形成し、 前記コレクタタップ領域、ベース領域及びエミッタ領域
    の上表面から酸化物が除去される迄前記第１酸化物層を
    異方性エッチングして前記第１酸化物層の殆どを除去し
    てその際に前記側壁上に残留酸化物を残存させ、 前記ベース領域及び前記エミッタ領域上に第１金属層を
    形成し、 前記第１金属層を加熱して前記ベース領域及び前記エミ
    ッタ領域の上表面に露出されたシリコンと前記第１金属
    層との間にシリサイドを形成し、その際に前記シリサイ
    ドは前記残留酸化物によって互いに離隔されたベースコ
    ンタクト及びエミッタコンタクトを形成し、 前記シリサイドを形成することのない余分の第１金属を
    除去する、 上記各ステップを有することを特徴とする方法。
  2. 【請求項２】バイポーラトランジスタ及び抵抗の製造方
    法において、 第１導電型の軽度にドープしたシリコン基板を用意し、 前記基板の一部に第２導電型の高度にドープした埋込層
    を形成し、 前記埋込層上に第２導電型の軽度にドープしたエピタキ
    シャル層を形成し、 前記エピタキシャル層内に延在させてフィールド酸化物
    層を形成して前記エピタキシャル層を分割して第１及び
    第２領域を形成し、 前記第１領域を第１導電型の不純物でドープして第１導
    電型の軽度にドープしたベース領域を形成し、 前記基板の上表面上に多結晶シリコン層を付着形成し、 前記多結晶シリコン層の上に酸化物層を形成し、 前記酸化物層の所望部分を除去してドーピングを所望す
    る領域を露出させ且つ前記酸化物層を前記多結晶シリコ
    ン層の抵抗要素領域上に残存させ、 前記多結晶シリコン層の前記露出領域を第２導電型の不
    純物でドープして第２導電型の高度にドープした層を形
    成し、 前記多結晶シリコン層の所望の部分を選択的に除去し
    て、前記ベース領域と接触し且つその上方に位置させて
    エミッタコンタクト領域を残存させると共に前記第２領
    域と接触し且つその上方に位置させてコレクタタップ領
    域を残存させ、尚前記エミッタコンタクト領域及びコレ
    クタタップ領域は夫々前記ベース領域及び前記第２領域
    から上方へ延在する側壁を有しており、且つ前記抵抗要
    素領域の各端部に接続して第１及び第２抵抗コンタクト
    を残存させ、 前記基板上に酸化物層を成長させ、 前記酸化物層上に付加的な酸化物層を付着させて複合構
    造の第１酸化物層を形成し、 前記コレクタタップ領域、ベース領域及びエミッタ領域
    の上表面から酸化物が除去される迄前記第１酸化物層を
    異方性エッチングして前記第１酸化物層の殆どを除去し
    てその際に前記側壁上に残留酸化物を残存させ、 前記ベース領域の上表面上に第１金属層を形成し、 前記第１金属層を加熱して前記ベース領域の上表面に露
    出されたシリコンと前記第１金属層との間にシリサイド
    を形成し、その際に前記シリサイドは前記残留酸化物に
    よって前記エミッタ領域から離隔されたベースコンタク
    トを形成し、 前記シリサイドを形成することのない余分の第１金属を
    除去する、 上記各ステップを有することを特徴とする方法。
  3. 【請求項３】特許請求の範囲の範囲第２項において、更
    に、 前記余分の第１金属を除去するステップの後に前記基板
    の上表面上に第２酸化物層を形成し、 前記第２酸化物層の所望部分を選択的に除去して前記タ
    ップ領域、前記ベースコンタクト、及び前記エミッタ領
    域へのコンタクト孔を開口し、 前記基板上に第２金属層を付着形成し、 前記第２金属層の所望部分を選択的に除去して前記コレ
    クタタップ領域、前記ベースコンタクト、前記エミッタ
    領域と別々の電気的接続を形成する、上記各ステップを
    有することを特徴とする方法。
  4. 【請求項４】特許請求の範囲第２項において、前記第１
    金属は、チタン、バナジウム、クロム、ジルコニウム、
    ニオブ、モリブデン、ハフニウム、タンタル、タングス
    テンからなるグループから選択した金属であることを特
    徴とする方法。
  5. 【請求項５】特許請求の範囲第２項において、前記第２
    酸化物層がリフロー酸化物層であり、且つ前記第２酸化
    物層を形成するステップに続いて前記リフロー酸化物層
    をフローさせることを可能とする温度に前記基板を加熱
    するステップを実施することを特徴とする方法。
  6. 【請求項６】特許請求の範囲第２項において、前記第１
    金属は、ニッケル、パラジウム、プラチナからなるグル
    ープから選択された金属であることを特徴とする方法。
  7. 【請求項７】特許請求の範囲第２項において、前記第１
    金属層を形成するステップに続いて、前記第１金属層内
    にシリコンを注入するステップを実施することを特徴と
    する方法。
  8. 【請求項８】特許請求の範囲第２項において、前記第１
    金属層を形成するステップが、更に、前記コレクタタッ
    プ領域及びエミッタ領域の上表面上にも前記第１金属を
    形成するステップであり、且つ前記シリサイドを前記コ
    レクタタップ領域及びエミッタ領域の上表面上にも形成
    させることを特徴とする方法。
  9. 【請求項９】特許請求の範囲第２項において、前記トラ
    ンジスタがＮＰＮトランジスタであり、前記第１導電型
    領域がアクセプタ不純物を有するＰ型領域であり、且つ
    前記第２導電型領域がドナー不純物を有するＮ型領域で
    あることを特徴とする方法。
  10. 【請求項１０】特許請求の範囲第２項において、更に、
    ショットキーダイオードを形成するプロセスを有してお
    り、前記エピタキシャル層を第１及び第２領域に分割す
    るためにフィールド酸化物層を形成するステップが前記
    エピタキシャル層を、更に、第３領域にも分割するステ
    ップであって、前記プロセスが前記第３領域の上表面上
    に電気的コンタクトを形成するステップを有しており、
    且つ前記第３領域及び前記電気的コンタクトが前記ショ
    ットキーダイオードを形成することを特徴とする方法。
  11. 【請求項１１】特許請求の範囲第２項において、更に、
    前記多結晶シリコン層を形成するステップの前に前記ベ
    ース領域の上に薄い絶縁層を形成し、 前記多結晶シリコン層のイオン注入ステップの後に前記
    基板を加熱して前記薄い絶縁層を介して第２導電型の前
    記不純物の一部を拡散させ、その際に前記エミッタ領域
    がバイポーラトランジスタのトンネルエミッタを形成す
    ることを特徴とする方法。
JP60149373A 1984-07-09 1985-07-09 バイポーラトランジスタの製造方法 Expired - Lifetime JPH0630359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62903984A 1984-07-09 1984-07-09
US629039 1984-07-09

Publications (2)

Publication Number Publication Date
JPS6164163A JPS6164163A (ja) 1986-04-02
JPH0630359B2 true JPH0630359B2 (ja) 1994-04-20

Family

ID=24521340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60149373A Expired - Lifetime JPH0630359B2 (ja) 1984-07-09 1985-07-09 バイポーラトランジスタの製造方法

Country Status (3)

Country Link
EP (1) EP0168324A3 (ja)
JP (1) JPH0630359B2 (ja)
CA (1) CA1252227A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
US4974046A (en) * 1986-07-02 1990-11-27 National Seimconductor Corporation Bipolar transistor with polysilicon stringer base contact
CA1298921C (en) * 1986-07-02 1992-04-14 Madhukar B. Vora Bipolar transistor with polysilicon stringer base contact
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
US4979010A (en) * 1986-07-16 1990-12-18 Texas Instruments Incorporated VLSI self-aligned bipolar transistor
DE3784974T2 (de) * 1986-07-16 1993-08-26 Texas Instruments Inc Selbstjustierter vlsi bipolarer transistor.
JPS6331167A (ja) * 1986-07-24 1988-02-09 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63114261A (ja) * 1986-09-11 1988-05-19 フェアチャイルド　セミコンダクタ　コーポレーション トランジスタ用の自己整合型ベース分路
US4883772A (en) * 1986-09-11 1989-11-28 National Semiconductor Corporation Process for making a self-aligned silicide shunt
KR890005885A (ko) * 1987-09-26 1989-05-17 강진구 바이폴라 트랜지스터의 제조방법
US4786609A (en) * 1987-10-05 1988-11-22 North American Philips Corporation, Signetics Division Method of fabricating field-effect transistor utilizing improved gate sidewall spacers
DE3817882A1 (de) * 1988-05-26 1989-12-07 Siemens Ag Bipolartransistorstruktur mit reduziertem basiswiderstand und verfahren zur herstellung eines basisanschlussbereiches fuer die bipolartransistorstruktur
JP2538077B2 (ja) * 1988-11-04 1996-09-25 松下電器産業株式会社 半導体装置の製造方法
US5146304A (en) * 1988-12-22 1992-09-08 Honeywell Inc. Self-aligned semiconductor device
US5061644A (en) * 1988-12-22 1991-10-29 Honeywell Inc. Method for fabricating self-aligned semiconductor devices
US4927775A (en) * 1989-03-06 1990-05-22 Motorola Inc. Method of fabricating a high performance bipolar and MOS device
EP0460285B1 (de) * 1990-06-07 1996-08-28 Siemens Aktiengesellschaft Verfahren zur Herstellung von Bipolartransistoren mit extrem reduzierter Basis-Kollektor-Kapazität

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818965A (ja) * 1981-07-28 1983-02-03 Toshiba Corp 半導体装置の製造方法
JPS57134967A (en) * 1981-02-14 1982-08-20 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS57149776A (en) * 1981-03-12 1982-09-16 Sony Corp Formation of high-melting point metal and silicon compound thin film
JPS582065A (ja) * 1981-06-25 1983-01-07 Fujitsu Ltd 半導体装置の製造方法
JPS58154270A (ja) * 1982-03-09 1983-09-13 Toshiba Corp 半導体装置の製造方法
JPS58168275A (ja) * 1982-03-29 1983-10-04 Fujitsu Ltd 半導体装置
US4521952A (en) * 1982-12-02 1985-06-11 International Business Machines Corporation Method of making integrated circuits using metal silicide contacts

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ２４〔７Ａ〕Ｄｅｃｅｍｂｅｒ１９８１ｐ．３４１５〜３４１６

Also Published As

Publication number Publication date
EP0168324A2 (en) 1986-01-15
JPS6164163A (ja) 1986-04-02
EP0168324A3 (en) 1988-01-07
CA1252227A (en) 1989-04-04

Similar Documents

Publication Publication Date Title
US4481706A (en) Process for manufacturing integrated bi-polar transistors of very small dimensions
EP0036082A1 (en) A self-aligned process for providing an improved high performance bipolar transistor
US5187109A (en) Lateral bipolar transistor and method of making the same
JPS62588B2 (ja)
JPH0630359B2 (ja) バイポーラトランジスタの製造方法
US4871684A (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
US5194926A (en) Semiconductor device having an inverse-T bipolar transistor
US4982244A (en) Buried Schottky clamped transistor
US5128272A (en) Self-aligned planar monolithic integrated circuit vertical transistor process
JP3200169B2 (ja) Ｍｏｓデバイスおよびバイポーラ・デバイスを有する半導体構造の製造方法
US5144403A (en) Bipolar transistor with trench-isolated emitter
US6180478B1 (en) Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance
US5098854A (en) Process for forming self-aligned silicide base contact for bipolar transistor
EP0051534B1 (en) A method of fabricating a self-aligned integrated circuit structure using differential oxide growth
US6767797B2 (en) Method of fabricating complementary self-aligned bipolar transistors
JPH0241170B2 (ja)
US5151378A (en) Self-aligned planar monolithic integrated circuit vertical transistor process
US5104816A (en) Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same
US5234845A (en) Method of manufacturing semiconductor IC using selective poly and EPI silicon growth
JP2905216B2 (ja) 高性能バイポーラ構造製造方法
JPH065706B2 (ja) ＢｉＣＭＯＳ素子の製造方法
US6004855A (en) Process for producing a high performance bipolar structure
US4799099A (en) Bipolar transistor in isolation well with angled corners
US6184098B1 (en) Field effect transistor device and method of manufacturing the same
US5227316A (en) Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term