JPH02100513A - 電圧比較装置 - Google Patents
電圧比較装置Info
- Publication number
- JPH02100513A JPH02100513A JP63254132A JP25413288A JPH02100513A JP H02100513 A JPH02100513 A JP H02100513A JP 63254132 A JP63254132 A JP 63254132A JP 25413288 A JP25413288 A JP 25413288A JP H02100513 A JPH02100513 A JP H02100513A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- voltage
- clock
- mode
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチョッパ型の電圧比較装置に関する。
第３図は一例として、特開昭６１−３３０１１号に開示
されている従来のチョッパ型電圧比較装置の構成を示す
回路図である。
されている従来のチョッパ型電圧比較装置の構成を示す
回路図である。
この電圧比較装置は、基本的には入力部Ｉと、２段の増
幅回路２及び３を有する増１園部ｌｏｏとにて構成され
ている。
幅回路２及び３を有する増１園部ｌｏｏとにて構成され
ている。
入力部１は、一端が第１の入力端４にまた他端が出力端
６にそれぞれ接続されてクロックφ１によりそのオン／
オフが制御される第１のスイッチＳｌと、一端が第２の
入力端５にまた他端が上述の出力端６にそれぞれ接続さ
れてクロックφ１とは相補的なりロックφ２によりその
オン／オフが制御される第２のスイッチＳ２とにて構成
されている。
６にそれぞれ接続されてクロックφ１によりそのオン／
オフが制御される第１のスイッチＳｌと、一端が第２の
入力端５にまた他端が上述の出力端６にそれぞれ接続さ
れてクロックφ１とは相補的なりロックφ２によりその
オン／オフが制御される第２のスイッチＳ２とにて構成
されている。
なお、第１の入力端４には比較対象の第１の電圧■１が
、また第２の入力端５には比較対象の第２の電圧■２が
それぞれ印加される。
、また第２の入力端５には比較対象の第２の電圧■２が
それぞれ印加される。
増幅回路２は、入力部ｌの出力端６を入力端とし、これ
に一端が接続された結合容量Ｃ１と、ノード７を介して
この結合容量ＣＩの他端に入力が接続され、出力端８に
出力が接続された反転増幅器１１と、一端がノード７に
、他端が出力端８に接続され、クロックφ、にてそのオ
ン／オフが制御される帰還路スイッチＳ３とにて構成さ
れている。
に一端が接続された結合容量Ｃ１と、ノード７を介して
この結合容量ＣＩの他端に入力が接続され、出力端８に
出力が接続された反転増幅器１１と、一端がノード７に
、他端が出力端８に接続され、クロックφ、にてそのオ
ン／オフが制御される帰還路スイッチＳ３とにて構成さ
れている。
増幅回路３は、増幅回路２の出力端８を入力端とし、こ
れに一端が接続された結合容量Ｃ２と、ノード９を介し
てこの結合容Ｉｔ Ｃ２の他端に入力が接続され、出力
端１０に出力が接続された反転増幅器１２と、一端がノ
ード９に、他端が出力端１０に接続され、クロックφ２
にてそのオン／オフが制御される帰還路スイッチＳ４と
にて構成されている。
れに一端が接続された結合容量Ｃ２と、ノード９を介し
てこの結合容Ｉｔ Ｃ２の他端に入力が接続され、出力
端１０に出力が接続された反転増幅器１２と、一端がノ
ード９に、他端が出力端１０に接続され、クロックφ２
にてそのオン／オフが制御される帰還路スイッチＳ４と
にて構成されている。
このような従来の電圧比較装置の動作について、第４図
のタイミングチャートを参照して説明する。
のタイミングチャートを参照して説明する。
なお第４図において（ａｌはクロックφｌ 、 （ｂ）
はクロックφ２ 、 ｆｃｌは入力部ｌの出力端６の電
位Ｖ５（ｄ）は増幅回路２のノード７の電位ＶＶ、［ｅ
）は増幅回路２の出力端８の電位■θ、（ｆ）は増幅回
路３のノード９の電位Ｖ９．（ｇｌは増幅回路３の出力
端１０の電位■、。をそれぞれ示している。
はクロックφ２ 、 ｆｃｌは入力部ｌの出力端６の電
位Ｖ５（ｄ）は増幅回路２のノード７の電位ＶＶ、［ｅ
）は増幅回路２の出力端８の電位■θ、（ｆ）は増幅回
路３のノード９の電位Ｖ９．（ｇｌは増幅回路３の出力
端１０の電位■、。をそれぞれ示している。
まず、第４図（ａｌに示す如く、クロックφ１が“１″
（ハイレベル）である場合、第１のスイッチＳＬ及び帰
還路スイッチＳ３はオンし、第２のスイッチＳ２はオフ
する。このため、増幅回路２のノード７と出力端８とは
短絡される。増幅回路のこのような動作状態を以下にお
いてオート・ゼロモードと称する。
（ハイレベル）である場合、第１のスイッチＳＬ及び帰
還路スイッチＳ３はオンし、第２のスイッチＳ２はオフ
する。このため、増幅回路２のノード７と出力端８とは
短絡される。増幅回路のこのような動作状態を以下にお
いてオート・ゼロモードと称する。
このオート・ゼロモードにおいては、増幅回路２のノー
ド７と出力端８との間の電位は等しくなる。従って、こ
の際の増幅回路２のノード７と出力端８との間の電位は
、第５図に示す反転増幅器ＩＨ１２）の伝達特性曲線ｍ
と、“出力電圧”−“入力電圧”を満たす直線ｌとの交
点Ｍで決定される電位Ｖｂａｌ（以下、バランス電位と
称す）になる。
ド７と出力端８との間の電位は等しくなる。従って、こ
の際の増幅回路２のノード７と出力端８との間の電位は
、第５図に示す反転増幅器ＩＨ１２）の伝達特性曲線ｍ
と、“出力電圧”−“入力電圧”を満たす直線ｌとの交
点Ｍで決定される電位Ｖｂａｌ（以下、バランス電位と
称す）になる。
従って、この期間において結合容量Ｃ１は第１のスイッ
チＳ１を介して印加される入力電圧■１と反転増幅″ａ
１１のバランス電圧Ｖｂａｌｌとで充電される。
チＳ１を介して印加される入力電圧■１と反転増幅″ａ
１１のバランス電圧Ｖｂａｌｌとで充電される。
−４、クロックφ１が“０責ローレヘル）の場合、第１
のスイッチＳｌ及び帰還路スイッチＳ３はオフし、第２
のスイッチＳ２はオンする。増幅回路のこのような動作
状態を以下において、比較モードと称する。
のスイッチＳｌ及び帰還路スイッチＳ３はオフし、第２
のスイッチＳ２はオンする。増幅回路のこのような動作
状態を以下において、比較モードと称する。
この比較モードにおいては、帰還路スイッチＳ３がオフ
することにより反転増幅器１１の入力側のインピーダン
スが無限大になる。従って、結合容量Ｃ１の入力側で発
生した電圧変化“Ｖ２−Ｖ。
することにより反転増幅器１１の入力側のインピーダン
スが無限大になる。従って、結合容量Ｃ１の入力側で発
生した電圧変化“Ｖ２−Ｖ。
（以下、入力差電圧と称す）が結合容量Ｃ２の出力側の
ノード７に伝達され、これが反転増幅器１１で反転増幅
される。比較モードの期間における最終的な出力端８の
電位を、第４図（ｅ）に示す如く、Ｖｏとすると、この
出力端８における電圧変化は“ｖ８− Ｖｂａｌｌ ”
ニなる。
ノード７に伝達され、これが反転増幅器１１で反転増幅
される。比較モードの期間における最終的な出力端８の
電位を、第４図（ｅ）に示す如く、Ｖｏとすると、この
出力端８における電圧変化は“ｖ８− Ｖｂａｌｌ ”
ニなる。
次に増幅回路３の動作は以下の如くである。
クロックφ１が“０″、即ち第４図（ｂｌに示すクロッ
クφ２が“１”である場合、帰還路スイッチＳ４はオン
し、増幅回路３はオート・ゼロモードとなる。
クφ２が“１”である場合、帰還路スイッチＳ４はオン
し、増幅回路３はオート・ゼロモードとなる。
この際、増幅回路２は比較モードであるから、この期間
において結合容量Ｃ２は比較モードにおける増幅回路２
の出力電圧ＶＢと反転増幅器１２のバランス電圧Ｖｂａ
１２とで充電される。
において結合容量Ｃ２は比較モードにおける増幅回路２
の出力電圧ＶＢと反転増幅器１２のバランス電圧Ｖｂａ
１２とで充電される。
クロックφ１が再度“１”、即ちクロックφ２が“０”
に転じると、帰還路スイッチＳ４はオフし、増幅回路３
は比較モードになる。この際、増幅回路２はオート・ゼ
ロモードになるので、出力端８の電位はＶｏからバラン
ス電圧Ｖｂａｌｌに転じる。
に転じると、帰還路スイッチＳ４はオフし、増幅回路３
は比較モードになる。この際、増幅回路２はオート・ゼ
ロモードになるので、出力端８の電位はＶｏからバラン
ス電圧Ｖｂａｌｌに転じる。
一方、比較モードである増幅回路３はその入力端９で発
生した電圧変化“ΔＶ ａ ＝ Ｖ ｂａｌｌ −Ｖ
ｅを検知して反転増幅する。この期間における出力端１
０の最終的な電圧を、第４図（ｇ）に示す如く、ＶＩＯ
とすると、出力端１０における出力電圧変化は“ＶＩＯ
−Ｖｂａ１２″になる。
生した電圧変化“ΔＶ ａ ＝ Ｖ ｂａｌｌ −Ｖ
ｅを検知して反転増幅する。この期間における出力端１
０の最終的な電圧を、第４図（ｇ）に示す如く、ＶＩＯ
とすると、出力端１０における出力電圧変化は“ＶＩＯ
−Ｖｂａ１２″になる。
このような従来の増幅回路を２段で構成した電圧比較装
置では充分な電圧利得が得られない可能性が高いため、
現実には更に増幅回路あるいは反転増幅器を接続して所
望の電圧利得が得られるように構成する。そして、この
ように構成された従来の電圧比較装置は、第１の入力端
子４と第２の入力端子５に印加されている■、とｖ２と
の電圧差、即ちその大小を比較し、最終的には“１”（
ハイレベル）または０”（ローレベル）のディジタル信
号を出力する。
置では充分な電圧利得が得られない可能性が高いため、
現実には更に増幅回路あるいは反転増幅器を接続して所
望の電圧利得が得られるように構成する。そして、この
ように構成された従来の電圧比較装置は、第１の入力端
子４と第２の入力端子５に印加されている■、とｖ２と
の電圧差、即ちその大小を比較し、最終的には“１”（
ハイレベル）または０”（ローレベル）のディジタル信
号を出力する。
ところで上述の如き従来の、増幅回路２及び３を相補的
なりロックにて動作させるチョッパ型電圧比較装置では
、ｌクロック毎に変化する入力差電圧の影響あるいはク
ロックの微妙なタイミングのずれに対する動作余裕度が
小さく、これに起因する誤動作の可能性あるいは充分な
利得電圧が得られな（なる危険性が生じる等の問題があ
る。以下、具体的に説明する。
なりロックにて動作させるチョッパ型電圧比較装置では
、ｌクロック毎に変化する入力差電圧の影響あるいはク
ロックの微妙なタイミングのずれに対する動作余裕度が
小さく、これに起因する誤動作の可能性あるいは充分な
利得電圧が得られな（なる危険性が生じる等の問題があ
る。以下、具体的に説明する。
まず、入力差電圧に起因する誤動作あるいは電圧利得の
低下について説明する。
低下について説明する。
第６図はクロックの立上がり時間及び立下がり時間を考
慮した場合の従来のチョッパ型電圧比較装置の動作状態
を示すタイミングチャートであり、特に増幅回路２がオ
ート・ゼロモードから比較モードに、また増幅回路３が
比較モードからオート・ゼロモードにそれぞれ転じる場
合の各入出力端における電圧変化を示している。
慮した場合の従来のチョッパ型電圧比較装置の動作状態
を示すタイミングチャートであり、特に増幅回路２がオ
ート・ゼロモードから比較モードに、また増幅回路３が
比較モードからオート・ゼロモードにそれぞれ転じる場
合の各入出力端における電圧変化を示している。
第６図において、（ａｌ及び（ｂｌはそれぞれクロック
φ１及びクロックφ２のクロックタイミングを示し、（
ｅ］、 （ｆｌ、 （ｇｌはそれぞれ出力端８．ノード
９．出力端１０における電圧波形を示している。また、
帰還路スイッチＳ３及びＳ４は共にトランスミッション
ゲートにて構成されているものとし、ＶａＬ Ｖｂｌ
はＮチャネル型ＭＯ３ｌ−ランジスタの、またＶａ２
Ｖｂ２はＰチャネル型ＭＯ５）ランジスタのゲートに
印加される電圧波形である。
φ１及びクロックφ２のクロックタイミングを示し、（
ｅ］、 （ｆｌ、 （ｇｌはそれぞれ出力端８．ノード
９．出力端１０における電圧波形を示している。また、
帰還路スイッチＳ３及びＳ４は共にトランスミッション
ゲートにて構成されているものとし、ＶａＬ Ｖｂｌ
はＮチャネル型ＭＯ３ｌ−ランジスタの、またＶａ２
Ｖｂ２はＰチャネル型ＭＯ５）ランジスタのゲートに
印加される電圧波形である。
従って、Ｖａｌ及びＶｂ２はクロックφ１に、またＶａ
２及びＶｂｌはクロックφ２に相当する。
２及びＶｂｌはクロックφ２に相当する。
なお、第６図において、Ｖｄｄ及びＶｓｓはそれぞれ高
電圧源及び低電圧源を示している。
電圧源及び低電圧源を示している。
上述の如く、増幅回路２はクロックφ１が“１“の期間
においてオート・ゼロモードとなり、クロックφ、が“
０”の期間において比較モードとなる。
においてオート・ゼロモードとなり、クロックφ、が“
０”の期間において比較モードとなる。
オート・ゼロモードにおける反転増幅器１１の入出力電
圧はバランス電圧Ｖｂａｌｌ （通常はＶｄｄとＶｓｓ
との中間の値に設定される）であるので、両モードの遷
移点はゲート・ソース間電圧が闇値電圧よりも小さくな
る電位、即ち （Ｖａｌ−Ｖｂａｌｌ） −νｔｎｌ あるいは （Ｖｂａｌｌ −Ｖａ２） ＝ Ｉνｔｐｌが満たされ
る電位となる。
圧はバランス電圧Ｖｂａｌｌ （通常はＶｄｄとＶｓｓ
との中間の値に設定される）であるので、両モードの遷
移点はゲート・ソース間電圧が闇値電圧よりも小さくな
る電位、即ち （Ｖａｌ−Ｖｂａｌｌ） −νｔｎｌ あるいは （Ｖｂａｌｌ −Ｖａ２） ＝ Ｉνｔｐｌが満たされ
る電位となる。
なお、ここでＶｔｎ１及びＩ Ｖｔｐｌ Ｉはそれぞれ
Ｎチャネル型？ＩＯ３）ランジスタ及びＰチャネル型Ｍ
ＯＳトランジスタの闇値電圧を示す。従って、両者が等
しいと仮定すると、両モード間の遷移点は第６図に示す
ｔ＝ｔｌのタイミングになる。
Ｎチャネル型？ＩＯ３）ランジスタ及びＰチャネル型Ｍ
ＯＳトランジスタの闇値電圧を示す。従って、両者が等
しいと仮定すると、両モード間の遷移点は第６図に示す
ｔ＝ｔｌのタイミングになる。
−力増幅回路３においては、クロックφ１が“１”（ハ
イレベル）、換言すればクロックφ２が“０”（ローレ
ベル）の期間に比較モードとなり、クロックφ１が“０
”、換言すればクロックφ２が“１″の期間に比較モー
ドとなる。従って、比較モードにおける増幅回路３の出
力振幅が比較的小さく、その電圧レベルがほぼバランス
電圧Ｖｂａ１２に等しい（たとえば、入力差電圧力用ｍ
Ｖ、増幅回路１段当たりの電圧利得が１０であると仮定
すると、増幅回路３の出力振幅は０．１νである）とし
て、増幅回路２の場合と同様の検討を増幅回路３につい
ても行うと、比較モードからオート・ゼロモードへの遷
移点は第６図に示すｔ＝ｔ２のタイミングとなる。
イレベル）、換言すればクロックφ２が“０”（ローレ
ベル）の期間に比較モードとなり、クロックφ１が“０
”、換言すればクロックφ２が“１″の期間に比較モー
ドとなる。従って、比較モードにおける増幅回路３の出
力振幅が比較的小さく、その電圧レベルがほぼバランス
電圧Ｖｂａ１２に等しい（たとえば、入力差電圧力用ｍ
Ｖ、増幅回路１段当たりの電圧利得が１０であると仮定
すると、増幅回路３の出力振幅は０．１νである）とし
て、増幅回路２の場合と同様の検討を増幅回路３につい
ても行うと、比較モードからオート・ゼロモードへの遷
移点は第６図に示すｔ＝ｔ２のタイミングとなる。
従ってこのような場合、増幅回路２と増幅回路３とは動
作上は完全な相補関係にはならず、両者が共に比較モー
ドになる期間、即ちＬ１≦ｔ≦ｔ２を満たす期間が生し
、これが誤動作の原因となる。
作上は完全な相補関係にはならず、両者が共に比較モー
ドになる期間、即ちＬ１≦ｔ≦ｔ２を満たす期間が生し
、これが誤動作の原因となる。
このような誤動作は、たとえば１クロック周期前の入力
差電圧が微小で、次の入力差電圧が大きい場合に発生す
ると考えられる。その状況が第６図＋ｉ１１． （［１
及びｆｇｌに示されている。
差電圧が微小で、次の入力差電圧が大きい場合に発生す
ると考えられる。その状況が第６図＋ｉ１１． （［１
及びｆｇｌに示されている。
大きな入力差電圧が入力された場合、第６図（ｅ）に示
す如く、増幅回路２の出力電圧はｔ≧Ｌ１の領域におい
て大きな振幅で急激に変化する。これに対して、増幅回
路３の入力は（≦ｔｌの期間は全入力によって振幅の小
さいある電圧に安定しているが、Ｌ１≦ｔ≦ｔ２の期間
においても比較モードであるため、第６図（「）に示す
如く、増幅回路２の出力端８で生じた電圧変化が増幅回
路３に伝達され、これに起因する電圧変化が発生する。
す如く、増幅回路２の出力電圧はｔ≧Ｌ１の領域におい
て大きな振幅で急激に変化する。これに対して、増幅回
路３の入力は（≦ｔｌの期間は全入力によって振幅の小
さいある電圧に安定しているが、Ｌ１≦ｔ≦ｔ２の期間
においても比較モードであるため、第６図（「）に示す
如く、増幅回路２の出力端８で生じた電圧変化が増幅回
路３に伝達され、これに起因する電圧変化が発生する。
この電圧変化がｔ＝ＬＬ以前において発生した電圧変化
と同極性の変化である場合には問題はないが、異なる極
性である場合には問題が生じる。即ち、この電圧変化が
異なる極性である場合には、増幅回路３のバランス電圧
Ｖｂａ１２からの振幅が小さくなる、換言すれば電圧利
得が小さくなる、あるいは誤動作する可能性がある。
と同極性の変化である場合には問題はないが、異なる極
性である場合には問題が生じる。即ち、この電圧変化が
異なる極性である場合には、増幅回路３のバランス電圧
Ｖｂａ１２からの振幅が小さくなる、換言すれば電圧利
得が小さくなる、あるいは誤動作する可能性がある。
以上の説明は、微小な入力差電圧の１クロック周期後に
大きな入力差電圧が生じる場合についてであるが、入力
差電圧の変動が小さい場合も誤動作あるいは電圧利得の
低下が生しる可能性がある。
大きな入力差電圧が生じる場合についてであるが、入力
差電圧の変動が小さい場合も誤動作あるいは電圧利得の
低下が生しる可能性がある。
入力差電圧がある程度大きい場合、増幅回路３の出力端
子１０における出力振幅は比較的大きくなる。従ってそ
の場合、Ｎチャネル型ＭＯ５トランジスタあるいはＰチ
ャネル型ＭＯＳトランジスタのいずれか一方のゲート・
ソース間電圧が大きくなるため、トランスミッションゲ
ートがオンするタイミングも早くなり、これに伴ってｔ
ｌとｔ２との間の時間差も小さくなる。即ち、上述の誤
動作の生じる可能性の大きさ及び電圧利得の低下度合は
１クロツク毎に変化する入力差電圧の変化の度合に依存
するものであり、それらの複合的な影響によって誤動作
及び電圧利得の低下が発生する。
子１０における出力振幅は比較的大きくなる。従ってそ
の場合、Ｎチャネル型ＭＯ５トランジスタあるいはＰチ
ャネル型ＭＯＳトランジスタのいずれか一方のゲート・
ソース間電圧が大きくなるため、トランスミッションゲ
ートがオンするタイミングも早くなり、これに伴ってｔ
ｌとｔ２との間の時間差も小さくなる。即ち、上述の誤
動作の生じる可能性の大きさ及び電圧利得の低下度合は
１クロツク毎に変化する入力差電圧の変化の度合に依存
するものであり、それらの複合的な影響によって誤動作
及び電圧利得の低下が発生する。
またこの例では帰還路スイッチＳ３． Ｓ４がトランス
ミッションゲートにて構成されているという前提である
が、Ｎチャネル型あるいはＰチャネル型のＭＯＳ ）ラ
ンジスタにて構成した場合には、出力振幅の極性により
ｔｌとｔ２との間の時間差がより大きくなる可能性があ
り、更に大きな問題を生じる。
ミッションゲートにて構成されているという前提である
が、Ｎチャネル型あるいはＰチャネル型のＭＯＳ ）ラ
ンジスタにて構成した場合には、出力振幅の極性により
ｔｌとｔ２との間の時間差がより大きくなる可能性があ
り、更に大きな問題を生じる。
以上は入力差電圧と立上がり時間、立下がり時間に着目
した場合の問題点であるが、クロックφｌとφ２との間
にタイミングのずれが生じた場合にも同様の問題が発生
する。以下、第７図及び第８図を参照して説明する。
した場合の問題点であるが、クロックφｌとφ２との間
にタイミングのずれが生じた場合にも同様の問題が発生
する。以下、第７図及び第８図を参照して説明する。
第７図はクロックφ、が“１”から“ＯＲに遷移するタ
イミングとクロックφ２が“０”から′１“に遷移する
タイミングとがｔｄだけずれた場合の状態を示すタイミ
ングチャートである。
イミングとクロックφ２が“０”から′１“に遷移する
タイミングとがｔｄだけずれた場合の状態を示すタイミ
ングチャートである。
この第７図において、（ａ＋及びｆｂｌはそれぞれクロ
ックφ１及びクロックφ２のクロックタイミングを示し
、（ｅｌ、 （ｆｌ及び（ｇ＋はそれぞれ出力端８．ノ
ード９及び出力端１０における電圧波形を示す。
ックφ１及びクロックφ２のクロックタイミングを示し
、（ｅｌ、 （ｆｌ及び（ｇ＋はそれぞれ出力端８．ノ
ード９及び出力端１０における電圧波形を示す。
増幅回路２はＬ≦１１において比較モードに、ｔ≧ｔ１
においてオート・ゼロモードになる。また増幅回路３は
（≦ｔ２においてオート・ゼロモードに、ｔ≧ｔ２にお
いて比較モードになる。従って、両増幅回路２及び３が
同時にオート・ゼロモードとなる期間、即ちｔ１≦ｔ≦
ｔ２である期間が存在し、これが電圧利得低下の原因と
なる。具体的には以下の如くである。
においてオート・ゼロモードになる。また増幅回路３は
（≦ｔ２においてオート・ゼロモードに、ｔ≧ｔ２にお
いて比較モードになる。従って、両増幅回路２及び３が
同時にオート・ゼロモードとなる期間、即ちｔ１≦ｔ≦
ｔ２である期間が存在し、これが電圧利得低下の原因と
なる。具体的には以下の如くである。
第４図において、増幅回路２の出力、卯ち出力端８にお
ける比較モードからオート・ゼロモードへの遷移時の電
圧変化Δｖ８が増幅回路３の入力側ノード９に伝達され
、反転増幅器１２により更に増幅されることは前述の１
ｊｌｌりであるが、増幅回路２及び３が共にオート・ゼ
ロモードとなる期間が存在すると、増幅回路２の出力端
８における電圧変化が後段へ伝達される際に振幅が大き
く低下する。
ける比較モードからオート・ゼロモードへの遷移時の電
圧変化Δｖ８が増幅回路３の入力側ノード９に伝達され
、反転増幅器１２により更に増幅されることは前述の１
ｊｌｌりであるが、増幅回路２及び３が共にオート・ゼ
ロモードとなる期間が存在すると、増幅回路２の出力端
８における電圧変化が後段へ伝達される際に振幅が大き
く低下する。
第８図に示す如（、ｔ＝ｔｉにおける出力端８の電圧を
Ｖ８． ｔ＝ｔ２におけるそれをＶ３’とする。この
際、ｔ＝ｔｌ−ｔ２の期間に生じる電圧変化“ｖ８ｖ８
″は増幅回路３がオート・ゼロモードであるため増幅回
路３へは伝達されず、実際に検知される電圧変化はｔ＝
ｔ２以降に発生した電圧変化である“Ｖ８ ” −Ｖｂ
ａ１２”となる。この電圧変化をΔｖ８゜とすると、増
幅回路３の出力振幅はこれを増幅率倍した値となり、そ
の増幅率が同じであればΔｖ８が入力された場合よりも
かなり小さい振幅になる。
Ｖ８． ｔ＝ｔ２におけるそれをＶ３’とする。この
際、ｔ＝ｔｌ−ｔ２の期間に生じる電圧変化“ｖ８ｖ８
″は増幅回路３がオート・ゼロモードであるため増幅回
路３へは伝達されず、実際に検知される電圧変化はｔ＝
ｔ２以降に発生した電圧変化である“Ｖ８ ” −Ｖｂ
ａ１２”となる。この電圧変化をΔｖ８゜とすると、増
幅回路３の出力振幅はこれを増幅率倍した値となり、そ
の増幅率が同じであればΔｖ８が入力された場合よりも
かなり小さい振幅になる。
このような原理により、クロックφ１とφ２とのタイミ
ングのずれに起因して電圧利得が低下する。
ングのずれに起因して電圧利得が低下する。
本発明は以上のような事情に鑑みてなされたものであり
、入力差電圧の大きさあるいはクロックタイミングのず
れに起因して発生する誤動作あるいは電圧利得の低下等
の解消を可能としたチョッパ型の電圧比較装置の提供を
目的とする。
、入力差電圧の大きさあるいはクロックタイミングのず
れに起因して発生する誤動作あるいは電圧利得の低下等
の解消を可能としたチョッパ型の電圧比較装置の提供を
目的とする。
本発明に係る電圧比較装置は、前増幅回路がオート・ゼ
ロモードから比較モードになる前に次増幅回路が比較モ
ードからオート・ゼロモードになるように、あるいは前
増幅回路が比較モードからオート・ゼロモードになる前
の次増幅回路がオート・ゼロモードから比較モードにな
るように、各スイッチをオン／オフ制御しているクロッ
クのタイミングを制御する。
ロモードから比較モードになる前に次増幅回路が比較モ
ードからオート・ゼロモードになるように、あるいは前
増幅回路が比較モードからオート・ゼロモードになる前
の次増幅回路がオート・ゼロモードから比較モードにな
るように、各スイッチをオン／オフ制御しているクロッ
クのタイミングを制御する。
本発明の電圧比較装置では、前増幅回路がオート・ゼロ
モートから比較モードに遷移する以前に次増幅回路を比
較モードからオート・ゼロモードになるように、また前
増幅回路が比較モードからオート・ゼロモードに遷移し
、入力差電圧が１クロック周期毎に大きく変化した場合
にも、またクロックタイミングのずれが生じている場合
にも安定に動作する。
モートから比較モードに遷移する以前に次増幅回路を比
較モードからオート・ゼロモードになるように、また前
増幅回路が比較モードからオート・ゼロモードに遷移し
、入力差電圧が１クロック周期毎に大きく変化した場合
にも、またクロックタイミングのずれが生じている場合
にも安定に動作する。
以下、本発明をその実施例を示す図面に基づいて詳述す
る。
る。
第１図は本発明に係る電圧比較装置の構成を示す回路図
である。なお、従来の電圧比較装置の構成を示す第３図
と同一または相当部分には同一の参照符号を付与しであ
る。
である。なお、従来の電圧比較装置の構成を示す第３図
と同一または相当部分には同一の参照符号を付与しであ
る。
本発明の電圧比較装置は、基本的には入力部１と、２段
の増幅回路２及び３を有する増幅部１００とにて構成さ
れている。
の増幅回路２及び３を有する増幅部１００とにて構成さ
れている。
入力部１は、一端が第１の入力端４にまた他端が出力端
６にそれぞれ接続されてクロックφ１によりそのオン／
オフが制御される。第１のスイッチＳ１と、一端が第２
の入力端５にまた他端が上述の出力端６にそれぞれ接続
されてクロックφ１とは相補的なりロックφ２によりそ
のオン／オフが制御される第２のスイッチＳ２とにて構
成されている。
６にそれぞれ接続されてクロックφ１によりそのオン／
オフが制御される。第１のスイッチＳ１と、一端が第２
の入力端５にまた他端が上述の出力端６にそれぞれ接続
されてクロックφ１とは相補的なりロックφ２によりそ
のオン／オフが制御される第２のスイッチＳ２とにて構
成されている。
なお、第１の入力端４には比較対象の第１の電圧ｖ１が
、また第２の入力端５には比較対象の第２の電圧ｖ２が
それぞれ印加される。
、また第２の入力端５には比較対象の第２の電圧ｖ２が
それぞれ印加される。
増幅回路２は、入力部１の出力端６を入力端とし、これ
に一端が接続された結合容＠Ｃ２と、ノード７を介して
この結合容量Ｃ１の他端に入力が接続され、出力端８に
出力が接続された反転増幅器１１と、一端がノード７に
、他端が出力端８に接続され、クロックφ１にてそのオ
ン／オフが制御される帰還路スイッチＳ３とにて構成さ
れている。
に一端が接続された結合容＠Ｃ２と、ノード７を介して
この結合容量Ｃ１の他端に入力が接続され、出力端８に
出力が接続された反転増幅器１１と、一端がノード７に
、他端が出力端８に接続され、クロックφ１にてそのオ
ン／オフが制御される帰還路スイッチＳ３とにて構成さ
れている。
増幅回路３は、増幅回路２の出力端８を入力端とし、こ
れに一端が接続された結合容量Ｃ２と、ノード９を介し
てこの結合容量Ｃ２の他端に入力が接続され、出力端１
０に出力が接続された反転増幅器１２と、−ｉがノード
９に、他端が出力端１０に接続され、クロックφ３にて
そのオン／オフが制御される帰還路スイッチＳ５とにて
構成されている。
れに一端が接続された結合容量Ｃ２と、ノード９を介し
てこの結合容量Ｃ２の他端に入力が接続され、出力端１
０に出力が接続された反転増幅器１２と、−ｉがノード
９に、他端が出力端１０に接続され、クロックφ３にて
そのオン／オフが制御される帰還路スイッチＳ５とにて
構成されている。
上述の帰還路スイッチＳ５を制御するクロックφ３は、
第２図（ｂｏ）に示す如く、クロックφ２に比して立上
がり及び立下がりのいずれにおいても若干時間ｔｄだけ
早くなっている。換言すれば、位相をずらせである。
第２図（ｂｏ）に示す如く、クロックφ２に比して立上
がり及び立下がりのいずれにおいても若干時間ｔｄだけ
早くなっている。換言すれば、位相をずらせである。
次に第２図のタイミングチャートを参照して上述の本発
明の電圧比較装置の動作について説明する。
明の電圧比較装置の動作について説明する。
なお第４図において（ａ）はクロックφ、 、 （ｂｌ
はクロックφ２ 、 （ｂ’）はクロックφ３．（Ｃ１
は入力部ｌの出力端６の電位Ｖ６．（ｄ）は増幅回路２
のノード７の電位ｖ７．（ｅ）は増幅回路２の出力端８
の電位Ｖ６．（ｆｌは増幅回路３のノード９の電位Ｖ９
ｉｇｌは増幅回路３の出力端ｌＯの電位ＶＩＤをそれぞ
れ示している。
はクロックφ２ 、 （ｂ’）はクロックφ３．（Ｃ１
は入力部ｌの出力端６の電位Ｖ６．（ｄ）は増幅回路２
のノード７の電位ｖ７．（ｅ）は増幅回路２の出力端８
の電位Ｖ６．（ｆｌは増幅回路３のノード９の電位Ｖ９
ｉｇｌは増幅回路３の出力端ｌＯの電位ＶＩＤをそれぞ
れ示している。
まず、第２図ｆａｔに示す如く、グロックφ１が“１″
（ハイレベル）である場合、第１のスイッチＳ１及び帰
還路スイッチＳ３はオンし、第２のスイッチＳ２はオフ
する。このため、増幅回路２のノード７と出力端８とは
短絡される。増幅回路のこのような動作状態を以下にお
いてオート・ゼロモードと称する。
（ハイレベル）である場合、第１のスイッチＳ１及び帰
還路スイッチＳ３はオンし、第２のスイッチＳ２はオフ
する。このため、増幅回路２のノード７と出力端８とは
短絡される。増幅回路のこのような動作状態を以下にお
いてオート・ゼロモードと称する。
このオート・ゼロモードにおいては、増幅回路２のノー
ド７と出力端８との間の電位は等しくなる。従って、こ
の際の増幅回路２のノード７と出力端８との間の電位は
、第５図に示す反転増幅器１１（１２）の伝達特性曲線
ｍと、“出力電圧”−“入力電圧”を満たす直線１との
交点Ｍで決定される電位Ｖｂａｌ（以下、バランス電位
と称す）になる。
ド７と出力端８との間の電位は等しくなる。従って、こ
の際の増幅回路２のノード７と出力端８との間の電位は
、第５図に示す反転増幅器１１（１２）の伝達特性曲線
ｍと、“出力電圧”−“入力電圧”を満たす直線１との
交点Ｍで決定される電位Ｖｂａｌ（以下、バランス電位
と称す）になる。
従って、この期間において結合容Ｂ ｃ ＋は第１のス
イッチＳ１を介して印加される入力電圧■、と反転増幅
器１１のバランス電圧Ｖｂａｌｌとで充電される。
イッチＳ１を介して印加される入力電圧■、と反転増幅
器１１のバランス電圧Ｖｂａｌｌとで充電される。
一方、クロックφｌが“０″（ローレベル）の場合、第
１のスイッチＳｌ及び帰還路スイッチＳ３はオフし、第
２のスイッチＳ２はオンする。増幅回路のこのような動
作状態を以下において、比較モードと称する。
１のスイッチＳｌ及び帰還路スイッチＳ３はオフし、第
２のスイッチＳ２はオンする。増幅回路のこのような動
作状態を以下において、比較モードと称する。
この比較モードにおいては、帰還路スイッチＳ３がオフ
することにより反転増幅器１１の入力側のインピーダン
スが無限大になる。従って、結合容量Ｃ１の入力側で発
生した電圧変化“Ｖ２−Ｖ。
することにより反転増幅器１１の入力側のインピーダン
スが無限大になる。従って、結合容量Ｃ１の入力側で発
生した電圧変化“Ｖ２−Ｖ。
（以下、入力差電圧と称す）が結合容１ ｃ ＋の出力
側のノード７に伝達され、これが反転増幅器１１で反転
増幅される。比較モードの期間における最終的な出力端
８の電位を、第２図ｔｅｌに示す如く、Ｖθとすると、
この出力端８における電圧変化はＶ８−Ｖｂａｌｌ″に
なる。
側のノード７に伝達され、これが反転増幅器１１で反転
増幅される。比較モードの期間における最終的な出力端
８の電位を、第２図ｔｅｌに示す如く、Ｖθとすると、
この出力端８における電圧変化はＶ８−Ｖｂａｌｌ″に
なる。
次に増幅回路３の動作は以下の如くである。
クロックφ３が“１ｍである場合、帰還路スイッチＳ５
はオンし、増幅回路３はオート・ゼロモードとなる。こ
の際、増幅回路２は比較モードであるから、この期間に
おいて結合容量Ｃ２は比較モードにおける増幅回路２の
出力電圧ｖ８と反転増幅器１２のバランス電圧Ｖｂａ１
２とで充電される。
はオンし、増幅回路３はオート・ゼロモードとなる。こ
の際、増幅回路２は比較モードであるから、この期間に
おいて結合容量Ｃ２は比較モードにおける増幅回路２の
出力電圧ｖ８と反転増幅器１２のバランス電圧Ｖｂａ１
２とで充電される。
クロックφ３が“０”に転じると、帰還路スイッチＳ５
はオフし、増幅回路３は比較モードになる。
はオフし、増幅回路３は比較モードになる。
この際、増幅回路２はオー１〜・ゼロモードになるので
、出力端８の電位は■８からバランス電圧■ｂａｌｌに
転じる。
、出力端８の電位は■８からバランス電圧■ｂａｌｌに
転じる。
一方、比較モードである増幅回路３はその入力端９で発
生した電圧変化“ΔＶ Ｂ ＝ Ｖｂａｌｌ Ｖ Ｂ
”を検知して反転増幅する。この期間における出力端ｌ
Ｏの最終的な電圧を、第２図（ｇｌに示す如く、ＶＩＯ
とすると、出力端１０における出力電圧変化は” Ｖ
ＩＱ −Ｖｂａ１２″になる。
生した電圧変化“ΔＶ Ｂ ＝ Ｖｂａｌｌ Ｖ Ｂ
”を検知して反転増幅する。この期間における出力端ｌ
Ｏの最終的な電圧を、第２図（ｇｌに示す如く、ＶＩＯ
とすると、出力端１０における出力電圧変化は” Ｖ
ＩＱ −Ｖｂａ１２″になる。
ところで、クロックφ３はクロックφ２に対してｔｄだ
け位相が進められているので、増幅回路２がオート・ゼ
ロモードから比較モードに遷移する以前において増幅回
路３は比較モードからオートゼロモードに遷移し、増幅
回路２が比較モードからオート・ゼロモートに遷移する
前に増幅回路３がオー１−・ゼロモードから比較モード
に遷移する。従って、ｔｄが前述の立上がり時間及び立
下がり時間よりも大きければ、従来の電圧比較装置の如
きクロックφ２の立上がり時間及び立下がり時間に起因
する誤動作は発生しない。またｔｄが立上がり時間及び
立下がり時間よりも小さい場合も従来に比して誤動作に
危険性及び電圧利得の低下は小さい。これはクロックφ
２及びクロックφ３の間でのタイミングのずれが生じた
場合にも同様であり、ずれの時間がｔｄ以下であれば誤
動作及び電圧利得の低下は発生しない。
け位相が進められているので、増幅回路２がオート・ゼ
ロモードから比較モードに遷移する以前において増幅回
路３は比較モードからオートゼロモードに遷移し、増幅
回路２が比較モードからオート・ゼロモートに遷移する
前に増幅回路３がオー１−・ゼロモードから比較モード
に遷移する。従って、ｔｄが前述の立上がり時間及び立
下がり時間よりも大きければ、従来の電圧比較装置の如
きクロックφ２の立上がり時間及び立下がり時間に起因
する誤動作は発生しない。またｔｄが立上がり時間及び
立下がり時間よりも小さい場合も従来に比して誤動作に
危険性及び電圧利得の低下は小さい。これはクロックφ
２及びクロックφ３の間でのタイミングのずれが生じた
場合にも同様であり、ずれの時間がｔｄ以下であれば誤
動作及び電圧利得の低下は発生しない。
このような従来の増幅回路を２段で構成した電圧比較装
置では充分な電圧利得が得られない可能性が高いため、
現実には更に増幅回路あるいは反転増幅器を接続して所
望の電圧利得が得られるように構成する。そして、この
ように構成された従来の電圧比較装置は、第１の入力端
子４と第２の入力端子５に印加されているｖｌと■２と
の電圧差、即ちその大小を比較し、最終的には“１”（
ハイレベル）または０″′（ローレベル）のディジタル
信号を出力する。
置では充分な電圧利得が得られない可能性が高いため、
現実には更に増幅回路あるいは反転増幅器を接続して所
望の電圧利得が得られるように構成する。そして、この
ように構成された従来の電圧比較装置は、第１の入力端
子４と第２の入力端子５に印加されているｖｌと■２と
の電圧差、即ちその大小を比較し、最終的には“１”（
ハイレベル）または０″′（ローレベル）のディジタル
信号を出力する。
以上のように本発明の電圧比較装置によれば、前増幅回
路がオート・ゼロモードから比較モードに遷移する以前
に次増幅回路を比較モードからオート・ゼロモードにな
るように、また前増幅回路が比較モードからオート・ゼ
ロモードに遷移する前に次増幅回路がオート・ゼロモー
ドから比較モードになるようにスイッチをオン／オフ制
御するクロックのタイミングを制御しているので、入力
差電圧が１クロツク毎に大きく変動しても、あるいはク
ロックタイミングにずれが生じても誤動作なく安定して
動作し、また高い電圧利得が得られる。
路がオート・ゼロモードから比較モードに遷移する以前
に次増幅回路を比較モードからオート・ゼロモードにな
るように、また前増幅回路が比較モードからオート・ゼ
ロモードに遷移する前に次増幅回路がオート・ゼロモー
ドから比較モードになるようにスイッチをオン／オフ制
御するクロックのタイミングを制御しているので、入力
差電圧が１クロツク毎に大きく変動しても、あるいはク
ロックタイミングにずれが生じても誤動作なく安定して
動作し、また高い電圧利得が得られる。
第１図は本発明のチョッパ型電圧比較装置の構成を示す
回路図、第２図はその動作説明のためのタイミングチャ
ート、第３図は従来のチョッパ型電圧比較装置の構成を
示す回路図、第４図はその動作説明のためのタイミング
チャー１−１第５図は反転増幅器のバランス電圧を示す
グラフ、第６図は立上かり時間及び立下がり時間を考慮
した場合の従来の電圧比較装置の動作説明のためのタイ
ミングチャート、第７図及び第８図はクロックのタイミ
ングにずれが生じた場合の従来の電圧比較装置の動作説
明のためのタイミングチャートである。 ｌ・・・入力部 ２．３・・・増幅回路 ４・・・
第１の大力醋１ ５・・・第２の入力端 ６．８．１
０・・・出力端１００・・・増幅部 ＣＩ、 Ｃ２・・・結合容♀ Ｓ１〜Ｓ５・・・スイ
ッチなお、各図中同一符号は同−又は相当部分を示す。 （ａ）φ
回路図、第２図はその動作説明のためのタイミングチャ
ート、第３図は従来のチョッパ型電圧比較装置の構成を
示す回路図、第４図はその動作説明のためのタイミング
チャー１−１第５図は反転増幅器のバランス電圧を示す
グラフ、第６図は立上かり時間及び立下がり時間を考慮
した場合の従来の電圧比較装置の動作説明のためのタイ
ミングチャート、第７図及び第８図はクロックのタイミ
ングにずれが生じた場合の従来の電圧比較装置の動作説
明のためのタイミングチャートである。 ｌ・・・入力部 ２．３・・・増幅回路 ４・・・
第１の大力醋１ ５・・・第２の入力端 ６．８．１
０・・・出力端１００・・・増幅部 ＣＩ、 Ｃ２・・・結合容♀ Ｓ１〜Ｓ５・・・スイ
ッチなお、各図中同一符号は同−又は相当部分を示す。 （ａ）φ
Claims (1)
- 【特許請求の範囲】 １、一端が一括接続され、他端それぞれに比較対象の第
１及び第２の電圧が与えられ、相補的にオン／オフ制御
される第１及び第２のスイッチ手段を有する入力部と、 一端を入力端とし、他端を反転増幅器と帰還路スイッチ
手段との並列回路の一端に接続してあり、該並列回路の
他端を出力端とする複数の増幅回路を有し、第１の増幅
回路の入力端が前記入力部の前記一端と接続され、他の
増幅回路はそれぞれの入力端がそれより前記入力部側に
位置する増幅回路の出力端に縦続接続され、少なくとも
一つの増幅回路の帰還路スイッチ手段が他の増幅回路の
帰還路スイッチ手段と相補的にオン／オフ制御される増
幅部とを備えた電圧比較装置において、 前記少なくとも一つの増幅回路の帰還路スイッチ手段が
オン（又はオフ）するタイミングがその前記入力部側の
増幅回路の帰還路スイッチ手段がオフ（又はオン）する
タイミングよりも早くなるように制御すべくなしたこと
を特徴とする電圧比較装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254132A JPH02100513A (ja) | 1988-10-07 | 1988-10-07 | 電圧比較装置 |
| US07/303,778 US4900952A (en) | 1988-10-07 | 1989-01-27 | Voltage comparison apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254132A JPH02100513A (ja) | 1988-10-07 | 1988-10-07 | 電圧比較装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100513A true JPH02100513A (ja) | 1990-04-12 |
Family
ID=17260662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63254132A Pending JPH02100513A (ja) | 1988-10-07 | 1988-10-07 | 電圧比較装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4900952A (ja) |
| JP (1) | JPH02100513A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04124914A (ja) * | 1990-09-17 | 1992-04-24 | Mitsubishi Electric Corp | チョッパアンプにおける制御信号設定方式 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5287015A (en) * | 1988-12-19 | 1994-02-15 | Advanced Micro Devices, Inc. | Comparator circuit |
| US5085526A (en) * | 1990-07-26 | 1992-02-04 | Astec International, Ltd. | Compact programmable temperature detector apparatus |
| WO1993005377A1 (en) * | 1991-09-05 | 1993-03-18 | Astec International, Ltd. | Compact programmable temperature detector apparatus |
| JPH0595285A (ja) * | 1991-10-03 | 1993-04-16 | Mitsubishi Electric Corp | 電圧比較器 |
| JP3222276B2 (ja) * | 1993-07-30 | 2001-10-22 | セイコーインスツルメンツ株式会社 | コンパレータ回路およびコンパレータ回路の制御方法 |
| US6069500A (en) * | 1998-11-23 | 2000-05-30 | Industrial Technology Research Institute | High speed regeneration comparator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4028558A (en) * | 1976-06-21 | 1977-06-07 | International Business Machines Corporation | High accuracy MOS comparator |
| US4523107A (en) * | 1982-04-23 | 1985-06-11 | Motorola, Inc. | Switched capacitor comparator |
| US4547683A (en) * | 1982-10-18 | 1985-10-15 | Intersil, Inc. | High speed charge balancing comparator |
| US4748418A (en) * | 1986-11-12 | 1988-05-31 | Crystal Semiconductor Corporation | Quasi auto-zero circuit for sampling amplifiers |
| JPH06133011A (ja) * | 1992-10-16 | 1994-05-13 | Hitachi Ltd | トレース機能付き通信装置 |
-
1988
- 1988-10-07 JP JP63254132A patent/JPH02100513A/ja active Pending
-
1989
- 1989-01-27 US US07/303,778 patent/US4900952A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04124914A (ja) * | 1990-09-17 | 1992-04-24 | Mitsubishi Electric Corp | チョッパアンプにおける制御信号設定方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4900952A (en) | 1990-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6946905B2 (en) | Offset cancel circuit of voltage follower equipped with operational amplifier | |
| US8324954B2 (en) | Voltage level shifter and buffer using same | |
| US5973512A (en) | CMOS output buffer having load independent slewing | |
| US7319351B2 (en) | Delay generator with symmetric signal paths | |
| JPS58187015A (ja) | スイツチト・キヤパシタ回路 | |
| EP2341615B1 (en) | OP-AMP sharing with input and output reset | |
| US4430622A (en) | Offset correction circuit | |
| US7518415B2 (en) | Voltage buffer and source driver thereof | |
| JPH02100513A (ja) | 電圧比較装置 | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| US7602249B2 (en) | Amplifier electronic circuit comprising a differential pair and a feedback system | |
| US10848115B2 (en) | Chopper stabilized amplifier | |
| JPH0250619A (ja) | アナログ−ディジタル変換回路 | |
| US6831492B1 (en) | Common-bias and differential structure based DLL | |
| CA2172568A1 (en) | Voltage comparator requiring no compensating offset voltage | |
| US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
| US6975100B2 (en) | Circuit arrangement for regulating the duty cycle of electrical signal | |
| US6144249A (en) | Clock-referenced switching bias current generator | |
| JP2014209670A (ja) | 差動増幅回路およびａ／ｄ変換器 | |
| US7453313B2 (en) | Charge pumping circuit | |
| JPH04219025A (ja) | 電流発生装置およびｄ／ａ変換装置 | |
| JPH04154314A (ja) | 出力回路 | |
| JP2003078367A (ja) | 増幅回路 | |
| JPS58182913A (ja) | 電圧比較回路 | |
| US5675264A (en) | Phase differential circuit having high synchronicity |