JPH04124914A - チョッパアンプにおける制御信号設定方式 - Google Patents
チョッパアンプにおける制御信号設定方式Info
- Publication number
- JPH04124914A JPH04124914A JP24670990A JP24670990A JPH04124914A JP H04124914 A JPH04124914 A JP H04124914A JP 24670990 A JP24670990 A JP 24670990A JP 24670990 A JP24670990 A JP 24670990A JP H04124914 A JPH04124914 A JP H04124914A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- inverter
- potential
- chopper
- chopper control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アナログ・ディジタル変換器（以下Ａ／Ｄ
変換器という）やコンパレータ等に用いられるチッッパ
方式のアンプ（以下チョッパアンプという）における動
作電位設定方式に関するものである。
変換器という）やコンパレータ等に用いられるチッッパ
方式のアンプ（以下チョッパアンプという）における動
作電位設定方式に関するものである。
逐次比較方式のＡ／Ｄ変換器は比較的高速動作を行い、
しかも形状はコンパクトという特徴を持っているためよ
（利用される。この方式のＡ／Ｄ変換器のコンパレータ
部分にはチョッパアンプが使用されており、チョッパア
ンプの性能がＡ／Ｄ変換器の総合的な性能を決定する主
要因である。
しかも形状はコンパクトという特徴を持っているためよ
（利用される。この方式のＡ／Ｄ変換器のコンパレータ
部分にはチョッパアンプが使用されており、チョッパア
ンプの性能がＡ／Ｄ変換器の総合的な性能を決定する主
要因である。
Ａ／Ｄ変換器の性能としては、直線性誤差や微分直線性
誤差、あるいはオフセット誤差、フルスケール誤差、絶
対精度というような精度に関するものが第１にあげられ
るのはもちろんであるが、それ以外に耐環境性すなわち
電源電圧変動やノイズ印加による精度悪化が少ないこと
も非常に重要な特性である。
誤差、あるいはオフセット誤差、フルスケール誤差、絶
対精度というような精度に関するものが第１にあげられ
るのはもちろんであるが、それ以外に耐環境性すなわち
電源電圧変動やノイズ印加による精度悪化が少ないこと
も非常に重要な特性である。
従来のチョッパアンプの構成及び基本動作を第５図及び
第６図と第７図に示す、同図においてｌは入力信号の増
幅用のインバータ、２はインバータ１を増幅器としての
動作点に持っていくためのチョップ用トランジスタ、３
はチョップ用トランジスタ２のゲートに印加されるチョ
ッパ制御信号が流れるチョッパ制御信号線、４はインバ
ータ１とトランジスタ２により構成されるチョッパアン
プの一段分、５，６は入力結合用のコンデンサ、７と８
はそれぞれインバータ１の入力点と出力点である。チョ
ップ用トランジスタ２は、ソースとドレインがインバー
タ１の入力点７と出力点８にそれぞれ接続されゲートに
印加されるチョッパ制御信号に従って一定期間インバー
タｌの入力点７と出力点８を短絡させる。チョッパアン
プ４は要求される性能に従って必要段数分カスケード接
続される。９はチョッパ制御信号を発生する制御信号発
生回路である。
第６図と第７図に示す、同図においてｌは入力信号の増
幅用のインバータ、２はインバータ１を増幅器としての
動作点に持っていくためのチョップ用トランジスタ、３
はチョップ用トランジスタ２のゲートに印加されるチョ
ッパ制御信号が流れるチョッパ制御信号線、４はインバ
ータ１とトランジスタ２により構成されるチョッパアン
プの一段分、５，６は入力結合用のコンデンサ、７と８
はそれぞれインバータ１の入力点と出力点である。チョ
ップ用トランジスタ２は、ソースとドレインがインバー
タ１の入力点７と出力点８にそれぞれ接続されゲートに
印加されるチョッパ制御信号に従って一定期間インバー
タｌの入力点７と出力点８を短絡させる。チョッパアン
プ４は要求される性能に従って必要段数分カスケード接
続される。９はチョッパ制御信号を発生する制御信号発
生回路である。
次に動作について説明する。チョッパ制御信号線３上の
チョッパ制御信号Ｔｃがアクティブ、すなわちこの場合
は電源電位ｙ ｃｃレベルにある時（期間Ｉ）、インバ
ータ１の入力点７と出力点８は短絡される。すなわち第
６図の入出力特性から分かるように入力点７と出力点８
は共にほぼ２ＶＣＣにバイアスされ、インバータ１は増
幅器としての最大ゲイン点に置かれる。その後チョッパ
制御信号ＴＣがオフ、すなわちＶ ａｓレベルになると
入力点７と出力点８は分離された状態となる。この時入
力結合用コンデンサ５の前段に電位変化があった場合、
その電位変化がインバータ１の入力点７に伝わり、それ
を受けてインバータ１の出力点８は“Ｈ” （ハイレベ
ル）あるいは“Ｌ” （ローレベル）を出力する。例え
ば入力点７が“Ｈ”側に変化した場合出力点８は“Ｌ”
側に変化し、また入力点７が“Ｌ”側に変化した場合は
出力点８は“Ｈ″側に変化する（期間■）。
チョッパ制御信号Ｔｃがアクティブ、すなわちこの場合
は電源電位ｙ ｃｃレベルにある時（期間Ｉ）、インバ
ータ１の入力点７と出力点８は短絡される。すなわち第
６図の入出力特性から分かるように入力点７と出力点８
は共にほぼ２ＶＣＣにバイアスされ、インバータ１は増
幅器としての最大ゲイン点に置かれる。その後チョッパ
制御信号ＴＣがオフ、すなわちＶ ａｓレベルになると
入力点７と出力点８は分離された状態となる。この時入
力結合用コンデンサ５の前段に電位変化があった場合、
その電位変化がインバータ１の入力点７に伝わり、それ
を受けてインバータ１の出力点８は“Ｈ” （ハイレベ
ル）あるいは“Ｌ” （ローレベル）を出力する。例え
ば入力点７が“Ｈ”側に変化した場合出力点８は“Ｌ”
側に変化し、また入力点７が“Ｌ”側に変化した場合は
出力点８は“Ｈ″側に変化する（期間■）。
従来のチョッパアンプは以上のような構成となっている
ため、電源電圧変動による精度悪化が発生しやすいとい
う欠点があった。これを第８図を用いて説明する。チョ
ッパ制御信号ＴＣがアクティブとなっている期間のある
時刻１．で電源電圧ＶＣＣに図示するような変動が起こ
った場合、出力点８はインバータ１の出力であるため電
源電圧Ｖ、（の変動に従って電位が変化する。チョッパ
制御信号Ｔｃが“Ｈ”でインバータ１の入力点７と出力
点８が結合されているため、出力点８の電位変化がトラ
ンジスタ２を経由して入力点７に伝えられ、チョッパ制
御信号Ｔｃがオフする直前にはΔＶ７の変動が生じる。
ため、電源電圧変動による精度悪化が発生しやすいとい
う欠点があった。これを第８図を用いて説明する。チョ
ッパ制御信号ＴＣがアクティブとなっている期間のある
時刻１．で電源電圧ＶＣＣに図示するような変動が起こ
った場合、出力点８はインバータ１の出力であるため電
源電圧Ｖ、（の変動に従って電位が変化する。チョッパ
制御信号Ｔｃが“Ｈ”でインバータ１の入力点７と出力
点８が結合されているため、出力点８の電位変化がトラ
ンジスタ２を経由して入力点７に伝えられ、チョッパ制
御信号Ｔｃがオフする直前にはΔＶ７の変動が生じる。
ここでチョッパ制御信号ＴＣがオフになると入力点７と
出力点８間の結合がなくなり、入力点７はハイインピー
ダンスの状態となるためΔＶ、の変動をそのまま維持す
る。
出力点８間の結合がなくなり、入力点７はハイインピー
ダンスの状態となるためΔＶ、の変動をそのまま維持す
る。
出力点８は入力点７の電圧を受けてこれをインバータｌ
で増幅され、電位がＶ。に向かって低下してゆく。以上
のようにチョッパ制御信号Ｔｃが切れた後でもインバー
タ１の入力点７にはオフセント電圧Δ■７が印加された
状態となっているため、その後本来増幅すべき信号が入
力点７に伝えられても正しく増幅できないこととなり、
精度の悪化を生じることになる。
で増幅され、電位がＶ。に向かって低下してゆく。以上
のようにチョッパ制御信号Ｔｃが切れた後でもインバー
タ１の入力点７にはオフセント電圧Δ■７が印加された
状態となっているため、その後本来増幅すべき信号が入
力点７に伝えられても正しく増幅できないこととなり、
精度の悪化を生じることになる。
この発明は上記のような問題点を解消するためになされ
たもので、電源電圧変動やノイズに対して精度の悪化の
少ないチョッパアンプにおける制御信号設定方式を提供
することを目的とする。
たもので、電源電圧変動やノイズに対して精度の悪化の
少ないチョッパアンプにおける制御信号設定方式を提供
することを目的とする。
この発明に係るチョッパアンプにおける制御信号設定方
式は、インバータ１の入力点７と出力点８の短絡期間中
、トランジスタ２のゲートに印加されるチョッパ制御信
号Ｔｃの電位振幅がインバータ１の電源電位Ｖ ｃｃと
接地電位の差よりも小さい期間を持つようにチョッパ制
御信号Ｔｃを電位設定手段１０により設定するものであ
る。
式は、インバータ１の入力点７と出力点８の短絡期間中
、トランジスタ２のゲートに印加されるチョッパ制御信
号Ｔｃの電位振幅がインバータ１の電源電位Ｖ ｃｃと
接地電位の差よりも小さい期間を持つようにチョッパ制
御信号Ｔｃを電位設定手段１０により設定するものであ
る。
インバータ１の入力点７と出力点８の短絡期間中におい
てトランジスタ２のゲートに印加されるチョッパ制御信
号Ｔｃは、電位振幅がインバータ１の電源電位■ｃｃと
接地電位の差よりも小さい期間を持つように電位設定手
段１０により設定される。これにより、インバータ１の
出力点８側の変動が入力点７側へフィードバックされに
くくなる。
てトランジスタ２のゲートに印加されるチョッパ制御信
号Ｔｃは、電位振幅がインバータ１の電源電位■ｃｃと
接地電位の差よりも小さい期間を持つように電位設定手
段１０により設定される。これにより、インバータ１の
出力点８側の変動が入力点７側へフィードバックされに
くくなる。
第１図はこの発明の一実施例に係るチョッパアンプの構
成図、第２図は第１図中のインバータの入出力特性図、
第３図はこの実施例においてチョッパ制御信号と出力点
の信号との関係を示す信号波形図である。第１図〜第３
図において、第５図〜第７図に示す構成要素に対応する
ものには同一の符号を付し、その説明を省略する。第１
図において、１０はインバータ１の入力点７と出力点８
の短絡期間中、トランジスタ２のゲートに印加されるチ
ョッパ制ｉＢ （８号Ｔｃの電位振幅がインノ〈り１の
電源電位Ｖｃｃ＆接地電位の差よりも小さい期間を持つ
ようにチョッパ制御信号Ｔｃを設定するための電位設定
手段１０である。制御信号究理回路９は電位設定手段１
０の出力により第３図に示すようなチョッパ制御信号Ｔ
０を発生する。チョッパ制御信号Ｔｃはアクティブ期間
■のうちのある期間■だけ電源電圧■ｃｃよりも低いレ
ベルの電位Ｖ ｒ （Ｖ ＋ ＜ Ｖｃｃ）に保たれ
る。もちろんこの電位■１はチョッパアンプ４の人出力
（イン７Ｎ／−タｌの入力点７と出力点８）を短絡する
のに必要なレベルを有している必要がある。この実施例
の基本的な動作は従来例と同じく期間■でチヨ・ソバア
ンプ４を最大ゲイン点に持っていき、期間■で増幅器と
して動作させる。
成図、第２図は第１図中のインバータの入出力特性図、
第３図はこの実施例においてチョッパ制御信号と出力点
の信号との関係を示す信号波形図である。第１図〜第３
図において、第５図〜第７図に示す構成要素に対応する
ものには同一の符号を付し、その説明を省略する。第１
図において、１０はインバータ１の入力点７と出力点８
の短絡期間中、トランジスタ２のゲートに印加されるチ
ョッパ制ｉＢ （８号Ｔｃの電位振幅がインノ〈り１の
電源電位Ｖｃｃ＆接地電位の差よりも小さい期間を持つ
ようにチョッパ制御信号Ｔｃを設定するための電位設定
手段１０である。制御信号究理回路９は電位設定手段１
０の出力により第３図に示すようなチョッパ制御信号Ｔ
０を発生する。チョッパ制御信号Ｔｃはアクティブ期間
■のうちのある期間■だけ電源電圧■ｃｃよりも低いレ
ベルの電位Ｖ ｒ （Ｖ ＋ ＜ Ｖｃｃ）に保たれ
る。もちろんこの電位■１はチョッパアンプ４の人出力
（イン７Ｎ／−タｌの入力点７と出力点８）を短絡する
のに必要なレベルを有している必要がある。この実施例
の基本的な動作は従来例と同じく期間■でチヨ・ソバア
ンプ４を最大ゲイン点に持っていき、期間■で増幅器と
して動作させる。
次に電源電圧ｙ ｃｃに変動が起こった場合の動作を第
４図を用いて説明する。時刻１．で電源電圧Ｖｃｃに図
示するような変動が起こった場合、出力点８は従来例と
同じく電源電圧Ｖ ｃｃの変動に従って電位が変化する
。この時チョップ用トランジスタ２のゲート電位が’Ｊ
Ｉ （Ｖ＋＜Ｖ。、）であるためインピーダンスが高く
、出力点８から入力点７への信号帰還量は非常に少なく
なり、時刻ｔ２においての帰還量はΔ■７°（Δｙ、’
＜＜Δｖ、）となる。このようにチョッパ制御信号Ｔｃ
が切れる時のオフセット量が非常に小さいため、その後
増幅すべき信号が入力点７に伝えられた場合、精度よく
増幅することが可能である。
４図を用いて説明する。時刻１．で電源電圧Ｖｃｃに図
示するような変動が起こった場合、出力点８は従来例と
同じく電源電圧Ｖ ｃｃの変動に従って電位が変化する
。この時チョップ用トランジスタ２のゲート電位が’Ｊ
Ｉ （Ｖ＋＜Ｖ。、）であるためインピーダンスが高く
、出力点８から入力点７への信号帰還量は非常に少なく
なり、時刻ｔ２においての帰還量はΔ■７°（Δｙ、’
＜＜Δｖ、）となる。このようにチョッパ制御信号Ｔｃ
が切れる時のオフセット量が非常に小さいため、その後
増幅すべき信号が入力点７に伝えられた場合、精度よく
増幅することが可能である。
このように上記実施例のチョッパアンプは、電源電圧の
変動やノイズの影響を受けやすい期間■においてチョッ
パ制御信号Ｔｃの電位振幅を変化させることにより、出
力点８の変動が入力点７にフ２千バックされにくくなり
、悪い環境でも精度よく入力信号を増幅することができ
る。
変動やノイズの影響を受けやすい期間■においてチョッ
パ制御信号Ｔｃの電位振幅を変化させることにより、出
力点８の変動が入力点７にフ２千バックされにくくなり
、悪い環境でも精度よく入力信号を増幅することができ
る。
なお、上記実施例ではチョッパ制御信号Ｔｃに■、の電
位を与える時間を全アクティブ期間ｌのうちの一部の期
間■としたものを示したが、電位■１となる期間は全ア
クティブ期間Ｉと同一であってもよい。
位を与える時間を全アクティブ期間ｌのうちの一部の期
間■としたものを示したが、電位■１となる期間は全ア
クティブ期間Ｉと同一であってもよい。
また、このチョッパ制御信号は、チョッパアンプ全段に
印加する必要はなく、初段を含めた一部のみに印加して
も効果は同様である。
印加する必要はなく、初段を含めた一部のみに印加して
も効果は同様である。
さらに本実施例ではチョップ用トランジスタがＮチャネ
ルトランジスタの場合を示したが、Ｐチャネルトランジ
スタの場合、あるいはＮチャネル。
ルトランジスタの場合を示したが、Ｐチャネルトランジ
スタの場合、あるいはＮチャネル。
Ｐチャネル両方のトランジスタで構成する場合でも本実
施例と同一の考え方、手法により同様の効果を得ること
が可能である。
施例と同一の考え方、手法により同様の効果を得ること
が可能である。
（発明の効果）
以上のように本発明によれば、インバータの入力点と出
力点の短絡期間中、トランジスタのゲートに印加される
チョッパ制御信号の電位振幅がインバータの電源電位と
接地電位の差よりも小さい期間を持つようにチョッパ制
御信号を設定するようにしたので、電源電圧の変動やノ
イズの影響を受けやすいチョッパ制御信号の期間に対し
てはチョッパ制御信号の電位振幅を必要な期間だけ小さ
くでき、これによりインバータの出力点の変動が入力点
にフィードバックされにくくなり、したがって電源電圧
の変動やノイズに対して精度の悪化の少ないチョッパア
ンプを提供できるという効果が得られる。
力点の短絡期間中、トランジスタのゲートに印加される
チョッパ制御信号の電位振幅がインバータの電源電位と
接地電位の差よりも小さい期間を持つようにチョッパ制
御信号を設定するようにしたので、電源電圧の変動やノ
イズの影響を受けやすいチョッパ制御信号の期間に対し
てはチョッパ制御信号の電位振幅を必要な期間だけ小さ
くでき、これによりインバータの出力点の変動が入力点
にフィードバックされにくくなり、したがって電源電圧
の変動やノイズに対して精度の悪化の少ないチョッパア
ンプを提供できるという効果が得られる。
第１図はこの発明の一実施例に係るチョッパアンプの構
成図、第２図は第１図中のインバータの入出力特性図、
第３図はこの実施例においてチョッパ制御信号と出力点
の信号との関係を示す信号波形図、第４図はこの実施例
の動作を説明するための信号波形図、第５図は従来のチ
ョッパアンプの構成図、第６図は第５図中のインバータ
の入出力特性図、第７図はこの従来例においてチョッパ
制御信号と出力点の信号との関係を示す信号波形図、第
８図は従来例の問題点を説明するための信号波形図であ
る。 １・・・インバータ、２・・・トランジスタ、４・・・
チョッパアンプ、７・・・入力点、８・・・出力点、９
・・・制御信号発生回路、１０・・・電位設定手段、Ｔ
ｃ ・・・チョッパ制御信号。 代理人 弁理士 宮 園 純 第３０ 第４図
成図、第２図は第１図中のインバータの入出力特性図、
第３図はこの実施例においてチョッパ制御信号と出力点
の信号との関係を示す信号波形図、第４図はこの実施例
の動作を説明するための信号波形図、第５図は従来のチ
ョッパアンプの構成図、第６図は第５図中のインバータ
の入出力特性図、第７図はこの従来例においてチョッパ
制御信号と出力点の信号との関係を示す信号波形図、第
８図は従来例の問題点を説明するための信号波形図であ
る。 １・・・インバータ、２・・・トランジスタ、４・・・
チョッパアンプ、７・・・入力点、８・・・出力点、９
・・・制御信号発生回路、１０・・・電位設定手段、Ｔ
ｃ ・・・チョッパ制御信号。 代理人 弁理士 宮 園 純 第３０ 第４図
Claims (1)
- 入力信号を増幅するためのインバータと、ソースとドレ
インが上記インバータの入力点と出力点にそれぞれ接続
されゲートに印加されるチョッパ制御信号に従って一定
期間上記インバータの入力点と出力点を短絡させるため
のトランジスタとを備えたチョッパアンプにおいて、上
記インバータの入力点と出力点の短絡期間中、上記トラ
ンジスタのゲートに印加されるチョッパ制御信号の電位
振幅が上記インバータの電源電位と接地電位の差よりも
小さい期間を持つようにチョッパ制御信号を設定するこ
とを特徴とするチョッパアンプにおける制御信号設定方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24670990A JPH04124914A (ja) | 1990-09-17 | 1990-09-17 | チョッパアンプにおける制御信号設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24670990A JPH04124914A (ja) | 1990-09-17 | 1990-09-17 | チョッパアンプにおける制御信号設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04124914A true JPH04124914A (ja) | 1992-04-24 |
Family
ID=17152476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24670990A Pending JPH04124914A (ja) | 1990-09-17 | 1990-09-17 | チョッパアンプにおける制御信号設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04124914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122076A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | フアクシミリ装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834440B2 (ja) * | 1972-11-28 | 1983-07-26 | 日本電気株式会社 | タンケツシヨウノセイゾウホウホウ |
| JPH01181221A (ja) * | 1988-01-13 | 1989-07-19 | Ricoh Co Ltd | チョッパ型コンパレータ |
| JPH02100513A (ja) * | 1988-10-07 | 1990-04-12 | Mitsubishi Electric Corp | 電圧比較装置 |
-
1990
- 1990-09-17 JP JP24670990A patent/JPH04124914A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834440B2 (ja) * | 1972-11-28 | 1983-07-26 | 日本電気株式会社 | タンケツシヨウノセイゾウホウホウ |
| JPH01181221A (ja) * | 1988-01-13 | 1989-07-19 | Ricoh Co Ltd | チョッパ型コンパレータ |
| JPH02100513A (ja) * | 1988-10-07 | 1990-04-12 | Mitsubishi Electric Corp | 電圧比較装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122076A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | フアクシミリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4320347A (en) | Switched capacitor comparator | |
| US7368983B2 (en) | Operational amplifier and method for canceling offset voltage of operational amplifier | |
| US20050285676A1 (en) | Slew rate enhancement circuitry for folded cascode amplifier | |
| JP3347359B2 (ja) | 出力緩衝増幅器 | |
| US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
| KR20020008515A (ko) | 오프셋 전압을 갖는 비교기 | |
| EP0544338A1 (en) | MOS operational amplifier circuit | |
| JP2001358544A (ja) | 増幅回路 | |
| US20230208369A1 (en) | Slew boost circuit for an operational amplifier | |
| US6937085B1 (en) | Sense amplifier based voltage comparator | |
| US6400225B1 (en) | Differential difference amplifier for amplifying small signals close to zero volts | |
| US4884039A (en) | Differential amplifier with low noise offset compensation | |
| US7323854B2 (en) | Zero cancellation in multiloop regulator control scheme | |
| JP2819992B2 (ja) | ピーク検出回路 | |
| US6087900A (en) | Parallel push-pull amplifier using complementary device | |
| JPH04124914A (ja) | チョッパアンプにおける制御信号設定方式 | |
| JP3673058B2 (ja) | コンパレータ回路 | |
| US6049247A (en) | Low-voltage common source switched-capacitor amplifier | |
| US7126423B1 (en) | Differential difference amplifier for amplifying small signals close to zero volts | |
| EP2779445A1 (en) | Three Stage Amplifier | |
| US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
| US4431973A (en) | Operational amplifier | |
| US6429741B2 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
| US5113091A (en) | Apparatus and method for comparing signals | |
| JPS6152012A (ja) | 差動増幅回路 |