JPH02103936A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02103936A
JPH02103936A JP25771388A JP25771388A JPH02103936A JP H02103936 A JPH02103936 A JP H02103936A JP 25771388 A JP25771388 A JP 25771388A JP 25771388 A JP25771388 A JP 25771388A JP H02103936 A JPH02103936 A JP H02103936A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
plasma silicon
ion concentration
hydrogen ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25771388A
Other languages
English (en)
Inventor
Tetsuo Higuchi
哲夫 樋口
Atsushi Tominaga
淳 富永
Takashi Nakajima
貴志 中島
Masaaki Ikegami
雅明 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25771388A priority Critical patent/JPH02103936A/ja
Publication of JPH02103936A publication Critical patent/JPH02103936A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は保護膜を有する半導体装置に関し、特に、保
護膜としてプラズマシリコン窒化膜を有する半導体装置
に関する。
[従来の技術] 半導体の保護膜として、プラズマ化学気相成長法を用い
て形成したプラズマシリコン窒化膜が広く使用されてい
る。
第6図はプラズマシリコン窒化膜を保護膜として有し、
ツェナーダイオードを内蔵する従来の半導体装置を表わ
す断面図である。第6図を参照して、主表面を有するp
型シリコン基板9上に、拡散法によりn++埋込層10
が形成される。0+型型埋層10の上にさらにn型シリ
コンエピタキシャル層1が形成される。素子領域を他の
素子領域から分離するためのp型素子分#1頭域11が
、素子領域周辺に形成される。n 型エピタキシャル層
1上にp型ベース層2が拡散法または注入法等により形
成される。さらにp型ベース層2の上にn+型エミッタ
層3が形成される。以上の過程において、p型基板9の
主表面上には酸化膜4が形成されている。
酸化膜4の、p型ベース層2の上の部分には電極用の開
口部か形成され、ツェナーダイオードの陰極側アルミ電
極7が設けられる。+1+型工ミツタ層3の上の部分に
も電極用の開口部が形成され、ツェナーダイオードの陽
極側アルミ電極8が設けられる。さらにその上に、プラ
ズマシリコン窒化jI受15が形成される。
次に第6図を参照して、従来の半導体装置の動作が説明
される。陰極側アルミ電極7はvc地され、陽極側アル
ミ電極8に正の電圧が印加される。すると11+型工ミ
ツタ層3とp型ベース層2のpn接合部の空乏層が増大
し、特にp型ベース層2内に広がる。両電極間に印加さ
れる電圧が、成る値(ツェナー電圧値と呼ぶ)を越える
と、ツェナー降伏およびなだれ降伏のために、上記空乏
層中にキャリアが大量に発生する。その結果両電極間に
流れる電流か急増する。このとき、両電極間を流れる電
流の大きさが変化しても、両電極間の電圧はほとんど変
化しない。このため、この型のダイオードは直流電圧を
安定化させる1」的で用いられる。
また、プラズマシリコン窒化膜15は特に耐湿性に優れ
た保:jJl膜として機能し、厚膜化か容易でクラック
も小さいという利点がある。
[発明が解決しようとする課題] しかしながら、従来の半導体装置には以下のような問題
点があった。保護膜として用いられるプラズマシリコン
窒化膜15の水素イオンrH度は比較的高い。ところが
、たとえばMOSJt2電界効果型トランジスタ(以下
MO5FETと略す)においては、保護膜中に@有され
る水素イオンが原因となって、しきい値電圧に異常な経
時変化が引き起こされることが明らかにされている。こ
れはたとえば、”Threshold−Voltage
Instability  in  MO3FET’s
  Due  to  Channel  Hot−H
o1e  Emission  (RichardB、
   Fair、   Robert  C,Sun。
IEEE  Transaction  on  El
ectron  Devices、   vol、CD
−28,no、]、、JAN、1.981)に記載され
ている。
同様の現象はMOSFETのみならず、ツエナーダ・f
オードのツェナー電圧値の経時変化においても起こり、
原因も同様にプラズマシリコン窒化膜中の水素だと考え
られる。特に、ツェナーダイオードのように保護膜近く
て降伏現象か起きる場合、特にその影響が大きいと考え
られる。
そこで、プラズマシリコン窒化膜の水素イオン濃度を低
下させれば、たとえばツェナーダイオードにおけるツェ
ナー電圧値の経時変化か減少すると考えられる。
ところが、プラズマシリコン窒化膜を保護膜として使用
した場合、水素イオンfa度を減少させると膜ストレス
が増し、アルミ電極などへの悪影響を引き起こすことが
知られている。
したがって、この発明のi1的は、プラズマシリコン窒
化膜の持つ利点を生かしながら、電極に悪影響を及ぼす
ことなく、シかもツェナーダイオードのツェナー電圧値
に代表される電気的特性の経時変化が少ない半導体装置
を提13+、することである。
[課題を解決するための手段] この発明に係る半導体装置は、主表面を1゛シ、pめ定
める導7は型の予め定める不純物濃度を有する半導体基
板と、半導体基板の主表面上に形成された半導体腹合物
と、半導体複合物上に形成され、半導体複合物を保護す
るだめの第1の水素イオン濃度をイ1゛する第1のプラ
ズマシリコン窒化膜と、第1のプラズマシリコン窒化膜
上に形成され、第1の水素イオン濃度よりも高い第2の
水素イオン濃度をUする第2のプラズマシリコン窒化膜
とを含む。
[作用] この発明に係る半導体装置は以上のように構成されたた
め、たとえばMOSFETやツェナーダイオード等のよ
うな半導体複合物に近い部分の第1のプラズマシリコン
窒化膜中の水素イオン濃度が低い。したがって、ツェナ
ーダイオードのツェナー電圧値に代表される電気的特性
に悪影響を与える水素数は従来装置と比較して低減され
る。
また、第1のプラズマシリコン窒化膜の上に、比較的高
い第2の水素イオン濃度を有する第2のプラズマシリコ
ン窒化膜が形成されている。このため、プラズマシリコ
ン窒化膜中の膜ストレスが増大することが避けられる。
[実施例] 第1図はこの発明の一実施例を示す、ツェナーダイオー
ドを含む半導体装置の要部の断面図である。第3図はこ
の発明の一実施例のツェナーダイオードを含む半導体装
置の要部の平面図で、第3図の1−1面での断面図が第
1図に相当する。第2図は第1図に示す半導体装置の製
造方法を示す断面図である。
第2図(a)を参照して、p型基板9上に拡散法により
r1+型埋込層10が形成される。その上にn型エピタ
キシャル層1が形成され、酸化膜12をマスクに拡散法
等によりp型素子分離領域11が形成される。
第2図(b)を参照して、表面に熱処理が行なわれ注入
された不純物を拡散すると同時に酸化膜13が形成され
る。酸化膜13のp型ベース層2の上の部分を除去し、
酸化膜13をマスクにp型不純物をドープしてpxベー
ス層2を形成する。
第2図(c)を参照して、さらに熱処理を行なって不純
物を拡散し、酸化膜14を形成する。酸化膜14のn+
型エミッタ層3の1の部分を除去し、酸化膜14をマス
クにn’42不純物をドープしてn+型エミッタ層3を
形成する。
第2図(d)を参照して、熱処理をしてロ+型エミッタ
層3にドープされた不純物を拡散させ、酸化膜4を形成
する。酸化膜4の11+型エミツタ1凶3の上に開口部
が設けられ、ツェナーダイオードの陽極側アルミ電極8
が形成される。また、酸化膜4のp型ベース層2の上に
開口部が設けられ、ツェナーダイオードの隙極側アルミ
電極7が形成される。
第2図(e)を参照して、比較的低い第1の水素イオン
/a疫を有する第1のプラズマシリコン窒化膜5を、少
なくとも2000属性度の厚みまで形成する。
さらに、第1のプラズマシリコン窒化膜5の上に、比較
的高い第2の水素イオン濃度をイfする第2のプラズマ
シリコン窒化膜6を5000A〜6000人程度の厚さ
で形成し、第1図に示す甲導体装置が得られる。
プラズマシリコン窒化膜中の水素イオン濃度は、プラズ
マシリコン窒化膜生成時の反応ガス中のモノシランガス
(SiH4)とアンモニアガス(NHa)との流量比(
S i H4/NH3)や、プラズマシリコン窒化膜生
成温度(以下TGと略す)と関連あることが知られてい
る。たとえば、TGとプラズマシリコン窒化膜中の水素
イオン濃度との間には第4図のような関係がある(実験
値)。
なお、第4図はS i H4/ N H3■0.15と
した場合を示す。
この実施例では、たとえばTG −380℃で水素イオ
ン濃度が1.0XIO22C11l−’程度の第1のプ
ラズマシリコン窒化膜5を形成後、TG−300℃で水
素イオン濃度が2.2XIO22cm−’程度の第2の
プラズマシリコン窒化膜6を形成した。
次に、第1図を参照して、本発明に係る半導体装置の動
作か説明される。陰極側アルミ電極7は接地され、陽極
側アルミ電極8に正の電圧が印加される。すると「1+
型工ミツタ層3とp型ベース層2のp r+接合部の空
乏層が増大し、特にp型ベース層2中に広がる。両76
極間に印加される電圧が成る値、すなわちツェナー電圧
値を越えると、ツェナー降伏およびなだれ降伏のために
空乏層中にキャリアが大量に発生する。その結果両電極
間に流れる電流が急増する。このとき流れる電流の大き
さが変化しても、両電極間の電圧はほとんど変化しない
。このため、この型のダイオードは直流電圧を安定化さ
せる目的で用いることができる。
この際、n+型埋込層10には、半導体装置のコレクタ
抵抗を減少させる機能がある。またプラズマシリコン窒
化膜5および6は特に耐湿性に優れ、電極の腐食防11
−などの機能を持つ保護膜としての働きがある。さらに
、ツェナー電圧値の経時変化に悪影響を与えると考えら
れる、第1のプラズマシリコン窒化膜5の水素イオン濃
度は低い。
また、第1のプラズマシリコン窒化膜5上には、比較的
高い第2の水素イオン濃度を資する第2のプラズマシリ
コン窒化膜6か形成されている。そのため、電極に断線
などの悪影響を与える保護膜中の膜ストレスは小さい。
このように作製された半導体装置に含まれるツェナーダ
イオードは、第5図に示されるように、従来装置と比較
してそのツェナー電圧値の経時変化が著しく改浮された
。なお、第5図は従来の二1′導体装置と、本発明に係
る半導体装置とを数時間作動させたときの、ツェナーダ
イオードのツェナー電圧値の変動を示す。第5図中、縦
線は複数のツェナーダイオードの示すツェナー電圧値の
変動の分子11範囲を示し、O印の点は、分6iの平均
値を示す。
なお、この発明は上述の実施例に限定されない。
たとえば、上記実施例はn”−p接合のツェナーダイオ
ードについて説明されたが、n −p+接合のツェナー
ダイオードでもよい。また、ツェナーダイオードに限ら
ず、たとえばN10sFETを含む゛1ミ導体装置の製
造方法にも応用でき、そのしきい値電圧の経時な化を改
苫することもできる。
[発明の効果] この発明に係る半導体装置は、主表面をHし予め定める
導電型の予め定める不純物濃度を−有する半導体基板と
、半導体基板の主表面上に形成された半導体複合物と、
半導体腹合物上に形成され、半導体複合物を保護するた
めの第1の水素イオン濃度を白゛する第1のプラズマシ
リコン窒化膜と、第1のプラズマシリコン窒化膜上に形
成され、第1の水素イオン濃度よりも高い第2の水素イ
オン濃度を有する第2のプラズマシリコン窒化膜とを含
む。
この発明に係る゛ト導体装置は以上のよう(1η成され
たため、たとえばMOSFETやツェナーダイオード等
のような半導体1勺合物に近い部分の第1のプラズマシ
リコン窒化膜中の水素イオンl震度が低い。したがって
、ツェナーダイオードのツェナ電圧値に代表される電気
的特性に悪影響を′jえる水素数は、従来装置と比較し
てat減される。
また、第1のプラズマシリコン窒化膜の上に、比較的高
い第2の水素イオン濃度を自゛する第2のプラズマシリ
コン窒化膜が形成されている。このため、プラズマシリ
コン窒化膜中の膜ストレスが増大することは避けられる
したがって、この発明によれば、プラズマシリコン窒化
膜の持つ利点を生かしながら、電−に悪影響を及ぼすこ
となく、しかもツェナーダイオードのツェナー電圧値に
代表される電気的特性の経時変化が少ない半導体装置を
提供することができる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の要部を示す断面図で
あり、第2図は第1図に示された半導体装置の製造ステ
ップを示す断面図であり、第3図は第1図に示された半
導体装置の要部の甲面図であり、第4図はプラズマシリ
コン窒化膜生成温度と、膜中水素イオン濃度との関係を
示すグラフであり、第5図は本発明の一実施例として示
された半導体装置の電気的特性の改冴を示すグラフであ
り、第6図は従来の半導体装置の要部を示す断面図であ
る。 図中1はn型シリコンエピタキシャル層、2はp型ベー
ス層、3はr1+型エミッタ層、4は酸化膜、5は比較
的低い第1の水素イオン濃度を白゛する第1のプラズマ
シリコン窒化膜、6は比較的高い第2の水素イオンl震
度を白゛する第2のプラズマシリコン窒化膜、7はツェ
ナーダイオードの陰極側アルミ電極、8は陽極側アルミ
電極、9はp型シリコン基板、10はn+型埋込層、1
1はp型素子分離領域、12〜14は酸化膜、15は従
来装置のプラズマシリコン窒化膜を示す。 なお、図中同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 主表面を有し、予め定める導電型の予め定める不純物濃
    度を有する半導体基板と、 前記主表面上に形成された半導体複合物と、前記半導体
    複合物上に形成され、前記半導体複合物を保護するため
    の第1の水素イオン濃度を有する第1のプラズマシリコ
    ン窒化膜と、 前記第1のプラズマシリコン窒化膜上に形成され、第2
    の水素イオン濃度を有する第2のプラズマシリコン窒化
    膜とを含み、 前記第1の水素イオン濃度は前記第2の水素イオン濃度
    よりも低く選ばれる半導体装置。
JP25771388A 1988-10-13 1988-10-13 半導体装置 Pending JPH02103936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25771388A JPH02103936A (ja) 1988-10-13 1988-10-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25771388A JPH02103936A (ja) 1988-10-13 1988-10-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH02103936A true JPH02103936A (ja) 1990-04-17

Family

ID=17310076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25771388A Pending JPH02103936A (ja) 1988-10-13 1988-10-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH02103936A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714408A (en) * 1995-12-14 1998-02-03 Denso Corporation Method of forming silicon nitride with varied hydrogen concentration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60244057A (ja) * 1984-05-18 1985-12-03 Nec Corp 半導体装置
JPS62204575A (ja) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
JPS63213934A (ja) * 1987-03-03 1988-09-06 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60244057A (ja) * 1984-05-18 1985-12-03 Nec Corp 半導体装置
JPS62204575A (ja) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
JPS63213934A (ja) * 1987-03-03 1988-09-06 Nec Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714408A (en) * 1995-12-14 1998-02-03 Denso Corporation Method of forming silicon nitride with varied hydrogen concentration
US6137156A (en) * 1995-12-14 2000-10-24 Denso Corporation Semiconductor device employing silicon nitride layers with varied hydrogen concentration
KR100271222B1 (ko) * 1995-12-14 2000-12-01 오카베 히로무 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US12376319B2 (en) Support shield structures for trenched semiconductor devices
US6642551B2 (en) Stable high voltage semiconductor device structure
KR100886883B1 (ko) 순방향 및 역방향 차단 장치 및 그 제조 방법
US11183601B2 (en) Semiconductor device with carrier lifetime control
EP0526084A1 (en) Insulated gate bipolar transistor and method of fabricating same
US20030071273A1 (en) Diode having breakdown voltage adjustable to arbitrary value without increase of parasitic capacitance and process for fabrication thereof
US5677562A (en) Planar P-N junction semiconductor structure with multilayer passivation
US20180190643A1 (en) Transient overvoltage protection device
JPH04127480A (ja) 高耐圧低抵抗半導体装置及びその製造方法
KR900000585B1 (ko) 반도체 집적회로 장치 및 그 제조 방법
JPH1140808A (ja) 半導体装置およびその製造方法
US20230299078A1 (en) Semiconductor device
US6417526B2 (en) Semiconductor device having a rectifying junction and method of manufacturing same
JPS6097659A (ja) 半導体集積回路
JPH02103936A (ja) 半導体装置
JP2000269520A (ja) 高耐圧型半導体装置
JPS6115369A (ja) 半導体装置及びその製造方法
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2605392B2 (ja) 半導体装置
KR100289742B1 (ko) 반절연폴리실리콘막을이용한전력반도체장치
US20040061170A1 (en) Reverse blocking IGBT
JPH07115211A (ja) ショットキ半導体装置
JPS621261B2 (ja)
JPH06177404A (ja) 半導体ダイオード
CN117766567A (zh) 一种可控型二极管雪崩整型器及其制备方法