JPH02104007A - 高周波増幅器用入力回路 - Google Patents
高周波増幅器用入力回路Info
- Publication number
- JPH02104007A JPH02104007A JP1186194A JP18619489A JPH02104007A JP H02104007 A JPH02104007 A JP H02104007A JP 1186194 A JP1186194 A JP 1186194A JP 18619489 A JP18619489 A JP 18619489A JP H02104007 A JPH02104007 A JP H02104007A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- input
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、同じ導電形の４つのトランジスタを有する高
周波増幅器用入力回路に関する。
周波増幅器用入力回路に関する。
従来の技術
中間周波増幅器および高周波増幅器に対する入力回路の
一部には非対称な入力側および対称の出力側を有するも
のがある。
一部には非対称な入力側および対称の出力側を有するも
のがある。
入力抵抗として、ケーブルまたはフィルタの終端抵抗と
して使用される場合のように、主として５０Ωおよび３
００Ωの間にある値が必要とされる。出力側に大抵、別
の増幅器段または選択段が接続されている。
して使用される場合のように、主として５０Ωおよび３
００Ωの間にある値が必要とされる。出力側に大抵、別
の増幅器段または選択段が接続されている。
この種の入力回路に対する使用領域は例えば、広帯域伝
送チャネルに対するケーブル出力増幅器、アンテナ増幅
器および前置接続されたフィルタに整合するための低抵
抗の入力抵抗を有する中間周波増幅器である。別の有利
な用途は、ホトダイオードの信号の最初の増幅である。
送チャネルに対するケーブル出力増幅器、アンテナ増幅
器および前置接続されたフィルタに整合するための低抵
抗の入力抵抗を有する中間周波増幅器である。別の有利
な用途は、ホトダイオードの信号の最初の増幅である。
問題点の従来の解決法では、ベース接地接続回路または
ベース接地接続回路とコレクタ接地接続回路との間のア
ンテナからの超短波入力回路（Ｚｗｉｓｃｈｅｎ Ｂａ
ｓｉｓｓｃｈａｌｔｕｎｇ）にあるバイポーラトランジ
スタが使用されかつその場合にしばしば整合トランスも
使用される。
ベース接地接続回路とコレクタ接地接続回路との間のア
ンテナからの超短波入力回路（Ｚｗｉｓｃｈｅｎ Ｂａ
ｓｉｓｓｃｈａｌｔｕｎｇ）にあるバイポーラトランジ
スタが使用されかつその場合にしばしば整合トランスも
使用される。
集積に一層適している解決法は西独国特許第２９４６９
６２号明細書から公知である。この公知の回路では２つ
のバイポーラトランジスタと１つの電流源とから成る差
動段において該２つのトランジスタの相互接続されてい
るエミッタに第３のトランジスタが接続されており、そ
の際第３のトランジスタのエミッタは電流供給部の接続
点またはアースに接続されており、かつベースは２つの
トランジスタのエミッタに接続されておりかつコレクタ
は、電流供給部の正の接続点に導かれている作動抵抗に
接続されている。更に、２つの抵抗Ｒ，Ｒｂが第３のト
ランジスタのコレクタに接続されている。これら抵抗は
、差動段のそれぞれの入力側（Ａ、、Ｂ）それぞれ第１
のトランジスタおよび第２のトランジスタのベースに導
かれている。この種の差動段では入力側の電位はアース
より上はぼ２倍の順方向電圧に固定されている。入力側
Ａに入力信号Ｕｅが加わり、逆の信号−Ｕｅを入力側Ｂ
に生じさせ、差動段は、あたかも２Ｕ によって対称制
御されるように動作する。その際入力抵抗として抵抗Ｒ
ａの１７２の値が働く。
６２号明細書から公知である。この公知の回路では２つ
のバイポーラトランジスタと１つの電流源とから成る差
動段において該２つのトランジスタの相互接続されてい
るエミッタに第３のトランジスタが接続されており、そ
の際第３のトランジスタのエミッタは電流供給部の接続
点またはアースに接続されており、かつベースは２つの
トランジスタのエミッタに接続されておりかつコレクタ
は、電流供給部の正の接続点に導かれている作動抵抗に
接続されている。更に、２つの抵抗Ｒ，Ｒｂが第３のト
ランジスタのコレクタに接続されている。これら抵抗は
、差動段のそれぞれの入力側（Ａ、、Ｂ）それぞれ第１
のトランジスタおよび第２のトランジスタのベースに導
かれている。この種の差動段では入力側の電位はアース
より上はぼ２倍の順方向電圧に固定されている。入力側
Ａに入力信号Ｕｅが加わり、逆の信号−Ｕｅを入力側Ｂ
に生じさせ、差動段は、あたかも２Ｕ によって対称制
御されるように動作する。その際入力抵抗として抵抗Ｒ
ａの１７２の値が働く。
しかしこのことは著しく高くない周波数に対してだけ言
えることである。トランジスタパラメータが周波数に依
存していれば、入力抵抗もそうなる。
えることである。トランジスタパラメータが周波数に依
存していれば、入力抵抗もそうなる。
発明が解決しようとする問題点
ニーの公知の回路には周波数特性に関してその他に、そ
れが差動段の出力側の、コレクターベース容量を介する
入力側への補償されない戻り作用を有するという欠点が
ある。この公知の回路において不都合なことに、第３の
トランジスタの雑音にも影響される。この雑音影響は、
２つの入力側が同形式に接続されているとき消失するが
、通例はこのことは不可能である。しかも第３のトラン
ジスタの雑音は差動段の回避しえない雑音をも惹き起こ
す。
れが差動段の出力側の、コレクターベース容量を介する
入力側への補償されない戻り作用を有するという欠点が
ある。この公知の回路において不都合なことに、第３の
トランジスタの雑音にも影響される。この雑音影響は、
２つの入力側が同形式に接続されているとき消失するが
、通例はこのことは不可能である。しかも第３のトラン
ジスタの雑音は差動段の回避しえない雑音をも惹き起こ
す。
本発明の課題は、トランジスタパラメータが出来るだけ
僅かな周波数依存性しか示さずしかも出力側の入力側へ
の反作用が出来るだけ僅かである、高周波増幅器用入力
回路を提供することである。
僅かな周波数依存性しか示さずしかも出力側の入力側へ
の反作用が出来るだけ僅かである、高周波増幅器用入力
回路を提供することである。
問題点を解決するための手段
この課題は、冒頭に述べた形式の高周波増幅器用入力回
路において本発明により請求項１の特徴部分によって解
決される。
路において本発明により請求項１の特徴部分によって解
決される。
発明の作用
本発明の入力回路では所要電流、雑音および伝達特性曲
線は、単一の差動段の特性にほぼ相応する。入力抵抗は
電流の流れに依存しておりそれ故に制御することができ
るしまたは電子的に設定調整することもできる。入力抵
抗の周波数依存性は僅かでありかつ回路は入力側と出力
側との間の遮蔽効果を有しており、その結果上述の公知
の回路より著しく高い周波数を伝送することができる。
線は、単一の差動段の特性にほぼ相応する。入力抵抗は
電流の流れに依存しておりそれ故に制御することができ
るしまたは電子的に設定調整することもできる。入力抵
抗の周波数依存性は僅かでありかつ回路は入力側と出力
側との間の遮蔽効果を有しており、その結果上述の公知
の回路より著しく高い周波数を伝送することができる。
実施例
次に本発明を図示の実施例につき図面を用いて詳細に説
明する。
明する。
第１図に図示の、西独国特許第２９４６９５２号明細書
にお載の回路は、トランジスタＴＩおよびＴ２を有する
差動段と電流源Ｉ と２つの作動抵抗Ｒ３およびＲ４と
から成っている。
にお載の回路は、トランジスタＴＩおよびＴ２を有する
差動段と電流源Ｉ と２つの作動抵抗Ｒ３およびＲ４と
から成っている。
この回路の実質的な作用は、エミッタがアース接続され
ており、ベースがトランジスタＴＩ。
ており、ベースがトランジスタＴＩ。
Ｔ２のエミッタの接続点に接続されておりかつコレクタ
が作動抵抗Ｒ５を介して給電電圧ＵＢに接続されている
トランジスタＴ３によって発生される。抵抗Ｒ１，Ｒ２
は第３のトランジスタＴ３のコレクタを差動段の入力端
子Ａ、Ｂに接続し、その際Ｒ２は０であってもよい。ト
ランジスタＴ３はこの場合エミッタホロアとして作用す
る、差動段のトランジスタＴ１、Ｔ２を介して負帰還結
合されている。トランジスタＴ３の動作点は抵抗Ｒ５を
流れる電流に応じて調整される。
が作動抵抗Ｒ５を介して給電電圧ＵＢに接続されている
トランジスタＴ３によって発生される。抵抗Ｒ１，Ｒ２
は第３のトランジスタＴ３のコレクタを差動段の入力端
子Ａ、Ｂに接続し、その際Ｒ２は０であってもよい。ト
ランジスタＴ３はこの場合エミッタホロアとして作用す
る、差動段のトランジスタＴ１、Ｔ２を介して負帰還結
合されている。トランジスタＴ３の動作点は抵抗Ｒ５を
流れる電流に応じて調整される。
従って入力端子Ａ、Ｂの電位は固定される。
入力側Ａに電圧変化Ｕｅが供給されると、入力側Ｂにほ
ぼ−Ｕｅの変化が生じる。従ってＲ１を介して２Ｕｅ降
下するので、端子Ａにおける入力抵抗は近似的にＲｌ／
２になる。このことは一方においてこの公知の装置の利
点である。
ぼ−Ｕｅの変化が生じる。従ってＲ１を介して２Ｕｅ降
下するので、端子Ａにおける入力抵抗は近似的にＲｌ／
２になる。このことは一方においてこの公知の装置の利
点である。
というのは高周波技術的に必要な入力抵抗はアースに無
関係に発生されかつ差動段の第２の入力側Ｂに導くため
の別の手段が必要ないからである。他方において、３つ
のトランジスタの共同作用に基づいた、入力側Ａにおけ
る入力抵抗Ｒ１／２の発生を介して比較的制限された周
波数領域が生じる。集積技術で実現する場合、抵抗Ｒ１
の温度依存性およびばらつきを補正することは簡単には
できない。例えばｉｏ、７ＭＨｚである比較的高い周波
数で使用される場合、出力側Ｃ，Ｄから入力側Ａ、Ｂへ
の帰還作用があるのも不都合である。この帰還作用を抑
圧するためには大抵更に付加的な手段が必要である。
関係に発生されかつ差動段の第２の入力側Ｂに導くため
の別の手段が必要ないからである。他方において、３つ
のトランジスタの共同作用に基づいた、入力側Ａにおけ
る入力抵抗Ｒ１／２の発生を介して比較的制限された周
波数領域が生じる。集積技術で実現する場合、抵抗Ｒ１
の温度依存性およびばらつきを補正することは簡単には
できない。例えばｉｏ、７ＭＨｚである比較的高い周波
数で使用される場合、出力側Ｃ，Ｄから入力側Ａ、Ｂへ
の帰還作用があるのも不都合である。この帰還作用を抑
圧するためには大抵更に付加的な手段が必要である。
結局全体の雑音に対して第３のトランジスタが関与する
分は僅かではなく、これにより前置増幅器としての機能
が損なわれる。
分は僅かではなく、これにより前置増幅器としての機能
が損なわれる。
第２図は本発明の回路の実施例を示している。第２図の
回路は同じ導電形の４つのトランジスタＴＩ・・・Ｔ４
を含んでいる。この回路は次の接続リストによって表さ
れる： エミッタＴ１−エミッタＴ２−アース（基準ノード）； 入力側Ａ−ベースＴｌ−抵抗Ｒ１（Ｏでも構わない）； コレクタＴｌ−エミッタＴ３−抵抗Ｒ１−ベースＴ２ｉ コレクタＴ２−エミッタＴ４； ベースＴ３−ベースＴ４−抵抗Ｒ３−抵抗Ｒ４（両抵抗
の１つはＯであって構わない）；コレクタＴ３−抵抗Ｒ
３−電流源Ｉ３−出力側Ｃ； コレクタＴ４−抵抗Ｒ４−電流源■４−出力側Ｄｏ 結合コンデンサＣｋを介して、電圧源Ｕｓと内部抵抗Ｒ
ｓから成る信号源Ｑｓが接続されている。
回路は同じ導電形の４つのトランジスタＴＩ・・・Ｔ４
を含んでいる。この回路は次の接続リストによって表さ
れる： エミッタＴ１−エミッタＴ２−アース（基準ノード）； 入力側Ａ−ベースＴｌ−抵抗Ｒ１（Ｏでも構わない）； コレクタＴｌ−エミッタＴ３−抵抗Ｒ１−ベースＴ２ｉ コレクタＴ２−エミッタＴ４； ベースＴ３−ベースＴ４−抵抗Ｒ３−抵抗Ｒ４（両抵抗
の１つはＯであって構わない）；コレクタＴ３−抵抗Ｒ
３−電流源Ｉ３−出力側Ｃ； コレクタＴ４−抵抗Ｒ４−電流源■４−出力側Ｄｏ 結合コンデンサＣｋを介して、電圧源Ｕｓと内部抵抗Ｒ
ｓから成る信号源Ｑｓが接続されている。
作用を簡単に説明するために、最初ベース電流を無視す
る。更にＩ３−１４およびＲ３−Ｒ４であるとする。そ
こで定常状態においてＲ１を介して電圧降下は生ぜずか
つ２つのトランジスタＴ１、Ｔ２は同じ動作点を有して
いる。すべてのトランジスタの動作電流は相互に同じで
ある。信号流Ｉｓは、同時に第１および第２のトランジ
スタＴ１、Ｔ２の２つのベース電圧の差である、抵抗Ｒ
１を介する電圧降下Ｒ１・Ｉｓを発生する。第１のトラ
ンジスタＴ１、Ｔ２に電流和Ｉ３＋Ｉ４＋Ｉｓが流れる
。この和電流は第１８よび第２のトランジスタの間で分
割されかつトランジスタＴ３．Ｔ４に供給され、その際
第１のトランジスタにおいて信号電流Ｉｓが再び減算さ
れる。この分割は理想的なトランジスタの式を用いて Ｉ ｃ ＝ Ｉ ｃ ｏ （ｅＵＢＥ／ＵＴ −１）
と計算することができ、ここでＵＴ−ｋＴ／Ｑは温度電
圧である。そこで出力端子Ｃ，Ｄ間の出力電圧として ｕｃＤ−（Ｒ３＋Ｒ４） Ｉ ３ ＋ Ｉ Ｓ ａ”
Ｉ ４１＋ａ カ成す立ツ。タタＬ ａ＝ ｅＩｓＲ１／ＵＴ第３図は
、１３−Ｉ４−１００μＡ、Ｒ１−５ｋΩ、 Ｒ３＝
Ｒ４−５にΩ＊ ＵＴ−２６ｍＶ（３００＠Ｋ）の場
合の、出力電圧ＵＣＤのＩｓに対する依存性を示してい
る。式の分子における項Ｉｓによって生じる僅かな非対
称性を除いて、特性曲線は第１図の回路の特性曲線に等
しい。Ｉ ｓ＝０の周囲における直線化によって、Ｉｇ
−Ｉ３＋Ｉ４およびＲｇ−Ｒ３＋Ｒ４を用いて ＵＣＤ ｌ旧 伝送抵抗 １ 、 −４ （２−Ｉｇ ｕ〒）Ｒｇ電圧
増幅度 ±＝土旦足盈 ２ＵＴ−ｒｇＲ１ΔＵＡ ２
ＵＴ ２ＵＴ＋ＩｇＲ１２ＵＴ Ｒ１ および入力抵抗 Ｒｅ ＝ ＋ −１ｇ ２ が得られる。
る。更にＩ３−１４およびＲ３−Ｒ４であるとする。そ
こで定常状態においてＲ１を介して電圧降下は生ぜずか
つ２つのトランジスタＴ１、Ｔ２は同じ動作点を有して
いる。すべてのトランジスタの動作電流は相互に同じで
ある。信号流Ｉｓは、同時に第１および第２のトランジ
スタＴ１、Ｔ２の２つのベース電圧の差である、抵抗Ｒ
１を介する電圧降下Ｒ１・Ｉｓを発生する。第１のトラ
ンジスタＴ１、Ｔ２に電流和Ｉ３＋Ｉ４＋Ｉｓが流れる
。この和電流は第１８よび第２のトランジスタの間で分
割されかつトランジスタＴ３．Ｔ４に供給され、その際
第１のトランジスタにおいて信号電流Ｉｓが再び減算さ
れる。この分割は理想的なトランジスタの式を用いて Ｉ ｃ ＝ Ｉ ｃ ｏ （ｅＵＢＥ／ＵＴ −１）
と計算することができ、ここでＵＴ−ｋＴ／Ｑは温度電
圧である。そこで出力端子Ｃ，Ｄ間の出力電圧として ｕｃＤ−（Ｒ３＋Ｒ４） Ｉ ３ ＋ Ｉ Ｓ ａ”
Ｉ ４１＋ａ カ成す立ツ。タタＬ ａ＝ ｅＩｓＲ１／ＵＴ第３図は
、１３−Ｉ４−１００μＡ、Ｒ１−５ｋΩ、 Ｒ３＝
Ｒ４−５にΩ＊ ＵＴ−２６ｍＶ（３００＠Ｋ）の場
合の、出力電圧ＵＣＤのＩｓに対する依存性を示してい
る。式の分子における項Ｉｓによって生じる僅かな非対
称性を除いて、特性曲線は第１図の回路の特性曲線に等
しい。Ｉ ｓ＝０の周囲における直線化によって、Ｉｇ
−Ｉ３＋Ｉ４およびＲｇ−Ｒ３＋Ｒ４を用いて ＵＣＤ ｌ旧 伝送抵抗 １ 、 −４ （２−Ｉｇ ｕ〒）Ｒｇ電圧
増幅度 ±＝土旦足盈 ２ＵＴ−ｒｇＲ１ΔＵＡ ２
ＵＴ ２ＵＴ＋ＩｇＲ１２ＵＴ Ｒ１ および入力抵抗 Ｒｅ ＝ ＋ −１ｇ ２ が得られる。
特に大切なのは、Ｒ１−０およびＲ１＞２ＵＴ／Ｉｇの
場合である。Ｒ１−０の場合は第４図に図示されている
。その場合入力抵抗はＲｅ−２ＵＴ／Ｉｇでありかつこ
の入力抵抗はＩｇ′の調整または制御を介して容易に生
じさせることができる。この目的のために、電流１ ｇ
／を２つの電流１３．１４に変換する、トランジスタ
Ｔ８．Ｔ９およびＴＩＯを有するカレントミラー回路が
設けられている。例えば７５Ωの入力抵抗を発生するた
めに、室温において電流Ｉ３＋ｌ４＝２ＵＴ／Ｒｅ＝０
．３３ｍＡが必要である。比較的低い入力抵抗も電流節
約して実現可能であることが示されている。それにも拘
わらず電圧増幅度の値は単一の差動段または第１図の回
路の値に相応する。その際最高の遮断周波数も実現され
る。Ｒ１＞２ＵＴ／Ｉｇの場合は第２図および第５図に
図示されている。
場合である。Ｒ１−０の場合は第４図に図示されている
。その場合入力抵抗はＲｅ−２ＵＴ／Ｉｇでありかつこ
の入力抵抗はＩｇ′の調整または制御を介して容易に生
じさせることができる。この目的のために、電流１ ｇ
／を２つの電流１３．１４に変換する、トランジスタ
Ｔ８．Ｔ９およびＴＩＯを有するカレントミラー回路が
設けられている。例えば７５Ωの入力抵抗を発生するた
めに、室温において電流Ｉ３＋ｌ４＝２ＵＴ／Ｒｅ＝０
．３３ｍＡが必要である。比較的低い入力抵抗も電流節
約して実現可能であることが示されている。それにも拘
わらず電圧増幅度の値は単一の差動段または第１図の回
路の値に相応する。その際最高の遮断周波数も実現され
る。Ｒ１＞２ＵＴ／Ｉｇの場合は第２図および第５図に
図示されている。
入力抵抗は第１図の公知の回路の場合同様、Ｒ１／２に
近い。電圧増幅度は従来のものとほぼ同じ値を有するが
、符号は逆である。伝達抵抗はＲ１とともに増大しかつ
同じく逆の符号を有している。実現可能な遮断周波数は
Ｒ１−０の場合に比べて低下するが、常に第１図の装置
の場合よりも著しく高い。
近い。電圧増幅度は従来のものとほぼ同じ値を有するが
、符号は逆である。伝達抵抗はＲ１とともに増大しかつ
同じく逆の符号を有している。実現可能な遮断周波数は
Ｒ１−０の場合に比べて低下するが、常に第１図の装置
の場合よりも著しく高い。
本発明の装置の別の利点は、第３および第４のトランジ
スタＴ３．Ｔ４の２つの相互に接続されているベースの
基準ノードＭに対する電圧は信号に依存しないという点
にある。過制御になって初めてこの電圧の低下が生じる
。従って入力回路は２つのトランジスタＴ３．Ｔ４のベ
ースの容量作用によって障害を受けることがない。殊に
、カスコード段の場合と同様に入力回路は出力側Ｃ，Ｄ
から遮蔽される。
スタＴ３．Ｔ４の２つの相互に接続されているベースの
基準ノードＭに対する電圧は信号に依存しないという点
にある。過制御になって初めてこの電圧の低下が生じる
。従って入力回路は２つのトランジスタＴ３．Ｔ４のベ
ースの容量作用によって障害を受けることがない。殊に
、カスコード段の場合と同様に入力回路は出力側Ｃ，Ｄ
から遮蔽される。
雑音特性に関して注目すべき点は、２つのトランジスタ
Ｔ３．Ｔ４が実質的に雑音発生に関与しないことである
。というのはこれらトランジスタは電流を導くにすぎず
、制御しないからである。しかし第１および第２のトラ
ンジスタＴ１．Ｔ２の雑音は相応の差動段の雑音に等価
である。従って本発明の解決法に対して、第１図の装置
に対するよりも改善された雑音特性が得られる。
Ｔ３．Ｔ４が実質的に雑音発生に関与しないことである
。というのはこれらトランジスタは電流を導くにすぎず
、制御しないからである。しかし第１および第２のトラ
ンジスタＴ１．Ｔ２の雑音は相応の差動段の雑音に等価
である。従って本発明の解決法に対して、第１図の装置
に対するよりも改善された雑音特性が得られる。
第４図の装置において電気的な対称性は、第１および第
２のトランジスタＴ１、Ｔ２のベース電流がトランジス
タＴ３を介して供給され、一方トランジスタＴ４を有す
る別のパスは負荷されないことによって多少損なわれる
。これにより出力端子Ｃ，Ｄの間に誤った直流電圧が生
じることになる。このことが障害になる場合には、カレ
ントミラーの別のトランジスタＴｌｌを介して給電され
るシミュレーショントランジスタＴ５を用いた補償を行
うことができる。
２のトランジスタＴ１、Ｔ２のベース電流がトランジス
タＴ３を介して供給され、一方トランジスタＴ４を有す
る別のパスは負荷されないことによって多少損なわれる
。これにより出力端子Ｃ，Ｄの間に誤った直流電圧が生
じることになる。このことが障害になる場合には、カレ
ントミラーの別のトランジスタＴｌｌを介して給電され
るシミュレーショントランジスタＴ５を用いた補償を行
うことができる。
この目的のｔこめにトランジスタＴ５のコレクタに２つ
の抵抗Ｒ５，Ｒ６が接続されており、その際抵抗Ｒ５は
Ｉ５のベースに接続されておりかつ抵抗Ｒ６は入力端子
に接続されている。
の抵抗Ｒ５，Ｒ６が接続されており、その際抵抗Ｒ５は
Ｉ５のベースに接続されておりかつ抵抗Ｒ６は入力端子
に接続されている。
おおよそＲ６−Ｒ５／２に選択すれば、所望の補償が実
現される。
現される。
ベース電流補償の別の実施例が第６図に示されている。
その際トランジスタＴＩ２はエミッタが、トランジスタ
Ｔ３．Ｔ４の２つのベースの接続点に接続されており、
ベースが２つの抵抗Ｒ３，Ｒ４の接続点Ｅに接続されて
おり、−方トランジスタＴ１２のコレクタはトランジス
タＴ１３およびＴ１４から成るカレントミラーの入力側
に接続されている。トランジスタＴ１４のコレクタによ
って形成される、カレントミラーの出力側は入力端子Ａ
に接続されている。
Ｔ３．Ｔ４の２つのベースの接続点に接続されており、
ベースが２つの抵抗Ｒ３，Ｒ４の接続点Ｅに接続されて
おり、−方トランジスタＴ１２のコレクタはトランジス
タＴ１３およびＴ１４から成るカレントミラーの入力側
に接続されている。トランジスタＴ１４のコレクタによ
って形成される、カレントミラーの出力側は入力端子Ａ
に接続されている。
このようにしてトランジスタＴ１．Ｉ２のベース電流に
非常に類似している、トランジスタＴ３、Ｉ４のベース
電流はトランジスタＴ１２によって引き受けられかつカ
レントミラーＴ１３、Ｔ１４を介して回路入力側に供給
される。その際−第４図の装置の場合のように付加的な
電流を必要としない。更に、出力側Ｃ，Ｄの電位がトラ
ンジスタＴＩ２のベース−エミッタ間電位弁だけトラン
ジスタＴ３．Ｔ４のベースの電位より上にあることも有
利であり、これにより装置の出力側Ｃ，Ｄにおける一層
大きな電圧変位が可能になる。
非常に類似している、トランジスタＴ３、Ｉ４のベース
電流はトランジスタＴ１２によって引き受けられかつカ
レントミラーＴ１３、Ｔ１４を介して回路入力側に供給
される。その際−第４図の装置の場合のように付加的な
電流を必要としない。更に、出力側Ｃ，Ｄの電位がトラ
ンジスタＴＩ２のベース−エミッタ間電位弁だけトラン
ジスタＴ３．Ｔ４のベースの電位より上にあることも有
利であり、これにより装置の出力側Ｃ，Ｄにおける一層
大きな電圧変位が可能になる。
第２図または第５図に図示の抵抗Ｒ１の挿入によって、
トランジスタＴ３．Ｔ４を流れる電流の非対称性が改善
される。というのはＲ１を介する電圧降下がトランジス
タＴＩのベース−エミッタ電圧を低下させかつこれによ
りそのコレクタ電流を低減するからである。しかし抵抗
Ｒ１が比較的大きい場合、過補償を来す。この効果を回
避するために、第５図に図示されているように、第２の
トランジスタＴ２のベースに抵抗Ｒ２を前置接続するこ
とも提案されている第６図の回路は出力側Ｃ，Ｄの一層
大きな出力制御を許容する。その理由はトランジスタＴ
３、Ｉ４のコレクタが相互接続されているベースより高
い電位を導くからである。この特性が必要でありかつベ
ース電流補償を断念できる場合には、トランジスタＴ１
３．Ｔ１４を省略しかつトランジスタＴＩ２のコレクタ
を給電電圧ＵＢに接続することができる。抵抗Ｒ３，Ｒ
４の接続点ＥとトランジスタＴ３．Ｔ４のベースとの間
に１つまたは複数のダイオードまたは／および１つの抵
抗を挿入することもできる。
トランジスタＴ３．Ｔ４を流れる電流の非対称性が改善
される。というのはＲ１を介する電圧降下がトランジス
タＴＩのベース−エミッタ電圧を低下させかつこれによ
りそのコレクタ電流を低減するからである。しかし抵抗
Ｒ１が比較的大きい場合、過補償を来す。この効果を回
避するために、第５図に図示されているように、第２の
トランジスタＴ２のベースに抵抗Ｒ２を前置接続するこ
とも提案されている第６図の回路は出力側Ｃ，Ｄの一層
大きな出力制御を許容する。その理由はトランジスタＴ
３、Ｉ４のコレクタが相互接続されているベースより高
い電位を導くからである。この特性が必要でありかつベ
ース電流補償を断念できる場合には、トランジスタＴ１
３．Ｔ１４を省略しかつトランジスタＴＩ２のコレクタ
を給電電圧ＵＢに接続することができる。抵抗Ｒ３，Ｒ
４の接続点ＥとトランジスタＴ３．Ｔ４のベースとの間
に１つまたは複数のダイオードまたは／および１つの抵
抗を挿入することもできる。
大抵の使用例において、差動段が結合されている第４図
の実施例において示されているような、１３−１４およ
びＲ３−Ｒ４を有する対称形の出力側が望まれるであろ
う。比１３／Ｉ４およびＲ３／Ｒ４に応じて、非対称な
制御および電位状態も調整される。第５図には、全体の
給電電流１ｏのみが供給されかつトランジスタＴ４がダ
イオードとしてのみ動作する、Ｉ４−〇およびＲ４−０
を有する実施例が図示されている。その場合増幅された
信号は出力側Ｃにのみ現れ、−力出力側りは定常電位し
か導かない発明の効果 本発明によれば、トランジスタパラメータが非常に僅か
な周波数依存性しか示さずしかも出力側から入力側への
反作用が極めて僅かである高周波増幅器用入力回路が得
られる。
の実施例において示されているような、１３−１４およ
びＲ３−Ｒ４を有する対称形の出力側が望まれるであろ
う。比１３／Ｉ４およびＲ３／Ｒ４に応じて、非対称な
制御および電位状態も調整される。第５図には、全体の
給電電流１ｏのみが供給されかつトランジスタＴ４がダ
イオードとしてのみ動作する、Ｉ４−〇およびＲ４−０
を有する実施例が図示されている。その場合増幅された
信号は出力側Ｃにのみ現れ、−力出力側りは定常電位し
か導かない発明の効果 本発明によれば、トランジスタパラメータが非常に僅か
な周波数依存性しか示さずしかも出力側から入力側への
反作用が極めて僅かである高周波増幅器用入力回路が得
られる。
第１図は西独国特許第２９４６９５２号明細書に記載の
装置の回路略図であり、第２図は対称形の出力側を有す
る本発明の入力回路の回路略図であり、第３図は本発明
の入力回路の典型的な伝達特性曲線を示す線図であり、
第４図は制御可能な入力抵抗および後置接続された差動
増幅器を有する入力回路の実施例の回路略図であり、第
５図は非対称の出力側を何する入力回路の実施例の回路
略図であり、第６図はベース電流が補償される入力回路
の実施例の回路略図である。 ＴＩ−Ｔ４・・・トランジスタ、１３．Ｉ４・・・電流
供給部、Ａ・・・入力側、Ｍ・・・基準点Ｉ：ｔＧ、ら
装置の回路略図であり、第２図は対称形の出力側を有す
る本発明の入力回路の回路略図であり、第３図は本発明
の入力回路の典型的な伝達特性曲線を示す線図であり、
第４図は制御可能な入力抵抗および後置接続された差動
増幅器を有する入力回路の実施例の回路略図であり、第
５図は非対称の出力側を何する入力回路の実施例の回路
略図であり、第６図はベース電流が補償される入力回路
の実施例の回路略図である。 ＴＩ−Ｔ４・・・トランジスタ、１３．Ｉ４・・・電流
供給部、Ａ・・・入力側、Ｍ・・・基準点Ｉ：ｔＧ、ら
Claims (1)
- 【特許請求の範囲】 １、同じ導電形の４つのトランジスタを有する高周波増
幅器用の入力回路において、 第１および第２のトランジスタ（Ｔ１、Ｔ２）のエミッ
タが基準点（Ｍ）に接続されており、かつ前記第１のト
ランジスタ（Ｔ１）のベースが前記回路の入力側（Ａ）
を形成し、かつ前記第２のトランジスタ（Ｔ２）のベー
スが前記第１のトランジスタ（Ｔ１）のコレクタに接続
されており、かつ前記第１のトランジスタ（Ｔ１）のコ
レクタは第３のトランジスタ（Ｔ３）のエミッタに接続
されておりかつ前記第２のトランジスタ（Ｔ２）のコレ
クタは第４のトランジスタ（Ｔ４）のエミッタに接続さ
れており、かつ前記第３および第４のトランジスタ（Ｔ
３、Ｔ４）のベースは相互に接続されており、かつ前記
第３または第４のトランジスタ（Ｔ３、Ｔ４）のコレク
タの少なくとも１つは電流供給部（１３、１４）に接続
されていることを特徴とする高周波増幅器用入力回路。 ２、第１のトランジスタ（Ｔ１）のベースおよびコレク
タは相互に接続されていることを特徴とする請求項１記
載の高周波増幅器用入力回路。 ３、第１のトランジスタ（Ｔ１）のベースおよびコレク
タの間に抵抗（Ｒ１）が介挿されていることを特徴とす
る請求項１記載の高周波増幅器用入力回路。 ４、第３のトランジスタ（Ｔ３）のコレクタは該第３の
トランジスタのベースに接続されておりかつ第４のトラ
ンジスタ（Ｔ４）のコレクタは該第４のトランジスタ（
Ｔ４）のベースに接続されており、その際抵抗（Ｒ３、
Ｒ４）を介する少なくとも１つの接続が行われているこ
とを特徴とする請求項１から３までのいずれか１項記載
の高周波増幅器用入力回路。 ５、第３のトランジスタおよび第４のトランジスタ（Ｔ
３、Ｔ４）のコレクタはノード（Ｅ）に接続されており
、その際抵抗（Ｒ３、Ｒ４）を介する少なくとも１つの
接続が行われ、かつ前記ノード（Ｅ）は別のインピーダ
ンス、例えばトランジスタ（Ｔ１２）のベース−エミッ
タ間を介して前記第３および第４のトランジスタ（Ｔ３
、Ｔ４）のベースに接続されていることを特徴とする請
求項１から３までのいずれか１項記載の高周波増幅器用
入力回路。 ６、第２のトランジスタ（Ｔ２）のベースには１つの抵
抗（Ｒ２）が前置接続されていることを特徴とする請求
項１から５までのいずれか１項記載の高周波増幅器用入
力回路。 ７、第１および第２のトランジスタ（Ｔ１、Ｔ２）のベ
ースの少なくとも１つに、ベース電流にほぼ相応する電
流が供給されることを特徴とする請求項１から６までの
いずれか１項記載の高周波増幅器用入力回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3824556A DE3824556C2 (de) | 1988-07-20 | 1988-07-20 | Symmetrische Eingangsschaltung für Hochfrequenzverstärker |
| DE3824556.6 | 1988-07-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02104007A true JPH02104007A (ja) | 1990-04-17 |
Family
ID=6359095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1186194A Pending JPH02104007A (ja) | 1988-07-20 | 1989-07-20 | 高周波増幅器用入力回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4956615A (ja) |
| EP (1) | EP0351639B1 (ja) |
| JP (1) | JPH02104007A (ja) |
| KR (1) | KR900002543A (ja) |
| AT (1) | ATE111266T1 (ja) |
| DE (2) | DE3824556C2 (ja) |
| ES (1) | ES2059642T3 (ja) |
| HK (1) | HK35497A (ja) |
| HU (1) | HU207913B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2695272B1 (fr) * | 1992-08-26 | 1994-12-09 | Philips Composants | Circuit mélangeur pour des signaux de radio ou de télévision. |
| US5497123A (en) * | 1994-12-23 | 1996-03-05 | Motorola, Inc. | Amplifier circuit having high linearity for cancelling third order harmonic distortion |
| US5548248A (en) * | 1995-07-30 | 1996-08-20 | Wang; Nan L. L. | RF amplifier circuit |
| US5767662A (en) * | 1996-06-21 | 1998-06-16 | Motorola, Inc. | Amplifier having single-ended input and differential output and method for amplifying a signal |
| GB2321150B (en) * | 1997-01-11 | 2000-12-06 | Plessey Semiconductors Ltd | Low noise amplifier |
| US5929710A (en) * | 1997-03-20 | 1999-07-27 | National Semiconductor Corporation | Cascode single-ended to differential converter |
| US6104249A (en) * | 1998-12-31 | 2000-08-15 | Stmicrolectronics, Inc. | Highly linear transconductance circuit and filter using same |
| US6281751B1 (en) * | 1999-08-16 | 2001-08-28 | Cirrus Logic, Inc. | Frequency compensation for single-ended class AB operational amplifiers with fully-differential input stages |
| JP2002057532A (ja) * | 2000-08-11 | 2002-02-22 | Nec Corp | 線形トランスコンダクタンスアンプ |
| KR100724823B1 (ko) | 2002-07-26 | 2007-06-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 병렬 피드백 구조물의 다이오드를 이용한 개선된 2 단의큰 대역폭 증폭기 |
| US7378911B2 (en) * | 2006-03-16 | 2008-05-27 | Newport Media, Inc. | Wideband ultra low noise amplifier |
| RU2419962C1 (ru) * | 2009-12-30 | 2011-05-27 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Усилитель переменного тока с парафазным выходом |
| RU2419194C1 (ru) * | 2009-12-30 | 2011-05-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Каскодный усилитель с парафазным выходом |
| RU2419195C1 (ru) * | 2010-01-18 | 2011-05-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Каскодный усилитель с парафазным выходом |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3996462A (en) * | 1975-06-23 | 1976-12-07 | Nasa | Solid-state current transformer |
| US4049977A (en) * | 1976-04-08 | 1977-09-20 | Rca Corporation | Phase-splitter |
| US4028631A (en) * | 1976-04-26 | 1977-06-07 | Rca Corporation | Current amplifiers |
| DE2946952A1 (de) * | 1979-11-21 | 1981-06-04 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Differenzverstaerker |
| FR2528259A1 (fr) * | 1982-06-07 | 1983-12-09 | Western Electric Co | Perfectionnements concernant des circuits electroniques |
| US4663599A (en) * | 1985-05-21 | 1987-05-05 | General Electric Company | Integrated circuit amplifier module |
| US4644295A (en) * | 1986-02-04 | 1987-02-17 | Motorola, Inc. | Balanced differential load and method |
| US4859966A (en) * | 1986-09-11 | 1989-08-22 | Seikosha Co., Ltd. | Current amplifier circuit and a current amplifying type differential current converter circuit |
-
1988
- 1988-07-20 DE DE3824556A patent/DE3824556C2/de not_active Expired - Fee Related
-
1989
- 1989-07-05 ES ES89112238T patent/ES2059642T3/es not_active Expired - Lifetime
- 1989-07-05 EP EP89112238A patent/EP0351639B1/de not_active Expired - Lifetime
- 1989-07-05 DE DE58908306T patent/DE58908306D1/de not_active Expired - Lifetime
- 1989-07-05 AT AT89112238T patent/ATE111266T1/de not_active IP Right Cessation
- 1989-07-10 US US07/377,406 patent/US4956615A/en not_active Expired - Lifetime
- 1989-07-19 HU HU893666A patent/HU207913B/hu not_active IP Right Cessation
- 1989-07-20 KR KR1019890010274A patent/KR900002543A/ko not_active Withdrawn
- 1989-07-20 JP JP1186194A patent/JPH02104007A/ja active Pending
-
1997
- 1997-03-20 HK HK35497A patent/HK35497A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002543A (ko) | 1990-02-28 |
| HU207913B (en) | 1993-06-28 |
| ATE111266T1 (de) | 1994-09-15 |
| EP0351639B1 (de) | 1994-09-07 |
| HK35497A (en) | 1997-03-27 |
| EP0351639A3 (en) | 1990-06-27 |
| HUT55927A (en) | 1991-06-28 |
| EP0351639A2 (de) | 1990-01-24 |
| US4956615A (en) | 1990-09-11 |
| ES2059642T3 (es) | 1994-11-16 |
| DE58908306D1 (de) | 1994-10-13 |
| DE3824556C2 (de) | 1994-01-27 |
| DE3824556A1 (de) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4601615B2 (ja) | システム | |
| US4734598A (en) | Controllable integrator | |
| US6483383B2 (en) | Current controlled CMOS transconductive amplifier arrangement | |
| US4956615A (en) | Input circuit for high-frequency amplifiers | |
| JPH0322723B2 (ja) | ||
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPS6333727B2 (ja) | ||
| EP1352466B1 (en) | A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement | |
| JP3273813B2 (ja) | 増幅器 | |
| US6630865B2 (en) | Push-pull amplifiers | |
| JPH02223209A (ja) | 帰還形負荷を用いた増幅回路 | |
| US4935704A (en) | Low distortion linear amplifier with high-level output | |
| CN107017876B (zh) | 高频程控容性阻抗电路及测量装置 | |
| JPS6333726B2 (ja) | ||
| JP2009159250A (ja) | バイアス回路、差動増幅器 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JPH02268507A (ja) | アクティブ・フィルタ回路 | |
| JPS61281710A (ja) | 増幅回路 | |
| JP2022077288A (ja) | 利得可変差動増幅回路および半導体集積回路 | |
| JPS58108810A (ja) | 可変利得増幅器 | |
| JP2551653B2 (ja) | トランスインピーダンス型増幅器 | |
| JPH0578965B2 (ja) |