JPH02223209A - 帰還形負荷を用いた増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、モノリシック集積化に適し、広帯域高速動
作が可能な帰還形負荷を用いた増幅回路に関するもので
ある。

［従来の技術］ 広帯域帰還形差動増幅回路は文献（Ｈ，Ｈｉｌｌｂｒａ
−ａｎｄ、Ｊ、Ｇｒｕｂｅｒ　ａｎｄ　Ｐ、Ｒｕ５ｓｅ
ｒ、ｒｃｏｍｐｕｔｅｒ　ＡｉｄｅｄＤｅｓｉｇｎ　ｏ
ｆ　ａ　１ＧＨｚ　Ｂａｎｄｗｉｄｔｈ　Ｍｏｎｏｌｉ
ｔｈｉｃ　ｒｏｔｅｇｒａｔｅｄ　　Ａｍｐｌｉｆｉｅ
ｒ」、ＥＳＳＣＩＲｅ、１９７７、Ｐｐ、１２２−１２
４）　　に示され、第。１５図にも示すように従来から
知られている。

第１５図において、ｌａ、ｌｂは入力信号ｖｌａ、Ｖ１
ｍが入力される入力端子、２ａ、２ｂは出力信号Ｖｏｍ
ｔ＋Ｖｏ＋ａｔが出力される出力端子、３は電位ｖ０゜
が供給される高電位電源端子、４は電位ＶＥＫが供給さ
れる低電位電源端子、５ａ、５ｂは第１の差動対トラン
ジスタとしての入力差動対トランジスタ、６ａ、６ｂは
第２の差動対トランジスタとしての出力差動対トランジ
スタ、７ａ、７ｂと８ａ　、　８ｂは抵抗値ＲＬ１＋Ｒ
Ｌ□の負荷抵抗９ａ、９ｂは容量値九の負荷容量、１Ｏ
１１１は電流値１．、Ｉ２の第１および第２の電流源回
路である。また、Ａ、、Ａ２はフィードバックロードで
ある。

この回路は負荷抵抗７ａと８ａ、７ｂと８ｂを負荷とす
る入力差動対トランジスタ５ａ　、　５ｂと、負荷抵抗
８ａ。

８ｂを負荷とする出力差動対トランジスタ６ａ　、　６
ｂとから構成され、トランジスタ６ａ、６ｂのコレクタ
がトランジスタ５ａ、５ｂの負荷抵抗７ａ、７ｂを介し
てトランジスタ６ａ　、　６ｂのベースに接続している
ことを特徴とし、トランジスタ６ａ、６ｂのコレクタ信
号をトランジスタ５ａ　、　５ｂの負荷抵抗７ａ、７ｂ
を介して逆相でトランジスタ６ａ、６ｂのベースに帰還
することによってトランジスタ５ａ　、　５ｂに対して
フィードバックロードを用いることによって広帯域動作
を実現している。この従来回路の電圧利得Ａｖはトラン
ジスタ５ａ　、　５ｂと６ａ、６ｂの相互コンダクタン
スをｇ置＋＊ｇｍｚ−ベース抵抗をｒＪ、ｒｂ２　、入
力容量をＣに、、Ｃｘ２　、とし、各周波数をωとする
と次式で与えられる。

ここで、ａはトランジスタ５ａ、５ｂのベースでの時定
数、ｂはトランジスタ６ａ、６ｂのベースでの時定数、
Ｃはトランジスタ６ａ、６ｂのコレクタでの時定数であ
り、次式により表される。

ａ＝ｃｉ１　　・ｒｂｌ　　・・・・・・・・・・（２
ｂ　　＝　　１ｃｒ２・（Ｒｔｔ＋Ｒ１２＋ｒｂ２）／
（１＋ｆｍｚ・Ｒｔ２））Ｘ　ｌ（１＋ｊｍｃｔ、−Ｒ
ｔ２）／（１＋ｊ＊ｃ＞　　・・・・（３１Ｃ＝Ｃｃ、
−ＲＬｚ／（１＋ｇ諺２・Ｒ１２）　　　・　・　・　
・　・　・　（４）第１５図の回路の低周波時の利得は
（１）式よりｇ■１・ＲＬｌで近似される。高周波動作
時の利得はａ。

ｂ、ｃの時定数により周波数の増加とともに減少してい
くが、（３）、（４）式から分かるように、トランジス
タ６ａ、６ｂのベースおよびコレクタの時定数が帰還効
果により１＋ｇｍ２・Ｒ１２分の１に低減できることか
ら、従来の差動形増幅回路に比べて広帯域な動作が可能
である。また、（３１式で表せる時定数すは虚数成分を
持ち、この成分は負荷容量９ａ、　９ｂの容量値ＣＬの
増加と共に大きくなり、周波数特性にビーキングラ生じ
るように作用する。このため、負荷容量９ａ、９ｂの容
量値ＣＬを最適化することにより、−層の広帯域化を図
れる。

第１７図は第１５図の回路における周波数特性のシミュ
レーション結果を示すグラフである。図において、横軸
は周波数、縦軸は利得を示し、複数の特性、２１〜２４
は容量負荷の容量値Ｃｔ、を０．２ＰＦ　。

０、ＩＰＦ　、　０．０５ＰＦ、　０と変化させたとき
の特性である。容量値ＣＬを増加させることによってピ
ーキング特性を持たせることができ、容量値ＣＬの最適
化により、広帯域な特性を実現できることが分かる。

このため、次段回路の出力容量あるいは配線容量を利用
して広帯域な特性を得ることが可能となる。

なお、シミュレーションには高域遮断周波数が６０ＧＨ
ｚのバイポーラトランジスタを想定した。

［発明が解決しようとする課題］ しかし、第１５図の回路では次に示す欠点を有する。

負荷抵抗８ａ　、　８ｂにトランジスタ５ａと６ａ、５
ｂと６ｂの２つのトランジスタからのバイアス電流が流
れ込むため、出力端子２ａ　、　２ｂの直流電位の設計
と利得の設計との間にトレードオフ（一方が成立すれば
他方が成立しない関係）を生じ、回路定数の最適化が容
易でない。

また、回路の利得は先に述べたようにｇｍｔ・ＲＬＩで
決まることから、可変利得増幅回路への応用を考えた場
合に、電流源回路の電流値ｒ□を変化させてｇｍｔを制
御することにより可能となる。しかし、モノリシック回
路では大容量コンデンサの実現が難しいことから、直流
直結回路を用いることになるが、電流値■、の制御に伴
い出力端子２ａ　、　２ｂの直流電位が変化してしまう
。

さらに、出力信号振幅はＲＬ□・１．で決まり、リミッ
タ増幅回路への応用が考えられるが、電流源回路１０の
電流Ｉ□を変えて出力信号の振幅を調整可能なようにし
た場合には、前述の可変利得増幅回路の場合と同様に出
力端子２ａ　、　２ｂの直流電位が変動してしまう。

また、ＲＬＩとＲ１２が直接接続されていることから、
スイッチング動作（論理動作）となるような大きな信号
が端子１ａ、ｌｂに入力すると、トランジスタ６ａ、６
ｂのベース−コレクタ間電圧の変化にともないベース・
コレクタ間容量が大きく変化するため、第１７図（ｂ）
に示すように出力波形ｓｉが歪んでしまう。

更に、製造バラツキが予想されるモノリシック増幅回路
において、ピーキング特性がバラツキ易く、最適な周波
数特性を得難い。

［課題を解決するための手段］ このような課題を解決するため、この発明は増幅器にフ
ィードバックロードを用いるとともに、その増幅器と直
列に定電流源を挿入したものである。

［作用］ フィードバックループの作用によって周波数帯域が広が
り、広帯域増幅器が実現できる。

［実施例］ 先ず、この発明の特徴と従来のものとの差異について説
明する。この発明は帰還回路部に後述する第１図のエミ
ッタフォロワトランジスタ１２ａ。

１２ｂが付加されていることを特徴とし、従来のものと
は帰還回路部のインピーダンス条件、バイアス条件が異
なる。

第１図はこの発明による差動増幅回路の一実施例を示す
回路図である０図において、ｌａ、ｌｂは入力信号ｖｌ
ａ、ｖｌｍが入力される入力端子、２ａ、２ｂは出力信
号Ｖｏｍｔ＋Ｖｏｍ＊が出力される出力端子、３はＶ、
の電位が供給される高電位電源端子、４はＶａｔの電位
が入力される低電位電源端子、５ａ、５ｂは第１の差動
対トランジスタとしての入力差動対トランジスタ、６ａ
、６ｂは第２の差動対トランジスタとしての出力差動対
トランジスタ、７ａ、７ｂおよび８ａ、８ｂは抵抗値Ｒ
Ｌ１．Ｒ１２の付加抵抗、９ａ、９ｂは容量値ＣＬの負
荷容量、１０．１１は電流値ｌ□＋’２の第１および第
２の電流源回路としての定電流源回路、１２ａ、１２ｂ
は帰還用エミッタフォロワトランジスタであり、トラン
ジスタ１２ａ　、　１２ｂと負荷抵抗７ａ、　７ｂは帰
還手段を構成する。

この実施例は第１６図の従来回路において、エミッタフ
ォロワトランジスタ１２ａ、１２ｂを付加し、そのバッ
ファ効果により、従来回路よりも広帯域な動作を可能と
するとともに、直流的にはトランジスタ５ａ、５ｂを流
れる電流が負荷抵抗８ａ、８ｂに流れ込まないように構
成し、回路定数設計を簡易化している。

第１６図の回路の電圧利得Ａνはトランジスタ５ａ。

５ｂと６ａ、６ｂの相互コンダクタンスをｇ園ｘ＋ｇ”
ｚ　、ベース抵抗を’＆ｌ＋’ｂ２　、入力容量をＣｒ
１．Ｃｒ２とし、角周波数をωとすると次式で与えられ
る。

（１＋ｇｊａ・ＲＬｚ）＜１＋ｊｉ＋ａ）（１＋ｊｓｂ
）（１＋ｊｓｃ）ここで、ａはトランジスタ５ａ　、　
５ｂのベースでの時定数、ｂはトランジスタ６ａ　、　
６ｂのベースでの時定数、Ｃはトランジスタ６ａ　、　
６ｂのコレクタでの時定数であり、次式により表される
。

ａ＝Ｃπ１　・ｒｂｔ　・・・・・・・・・・（６）ｂ
　＝　　１ｃｒ２・（ＲＬ１＋ｒｂ２）／（１１ｇｇ＋
２・Ｒｉ、２））Ｘ　ｌ（１＋ｊｍＣｔ−ＲＬｚ）／＜
１＋ｊａｃ）　−・・・（７）Ｃ＝Ｃｔ−Ｒ１２／（１
＋ｇｍ２・Ｒ１２）・・・・・・（へ）この回路の低周
波時の利得は従来回路と同様に（へ）式よりｇｌｌｌ・
ＲＬｌで与えられる。高周波動作時の利得はａ、ｂ、ｃ
の時定数により周波数の増加とともに減少していくが、
（７）、８式から分かるようにトランジスタ６ａ、６ｂ
のベースおよびコレクタの時定数が帰還効果によって１
＋ｇ■２・ＲＬｚ分の１に低減できることから、従来の
差動形増幅回路に比べ、広帯域な動作が可能である。ま
た従来回路の（３）式と本願の（７）式の比較において
、本願の回路では（７）式においてＲ１２が消去される
ため、従来回路よりも原理的により広帯域な特性が実現
できる。これはトランジスタ１２ａ　、　１２ｂのエミ
ッタからのインピーダンスが低いことを利用しているも
のである。

第２図はこの回路のシミュレーション結果を示すグラフ
である。横軸は周波数、縦軸は利得を示し、複数の特性
３１〜３４は負荷容量ＣＬを０．２ＰＦ。

０、ＩＰＦ　、　０．０５ＰＦ、　Ｏと変化させた時の
特性である。

また、このときの抵抗７ａ　、７ｂのＲｔｌ＝５００オ
ーム、８ａ。

８ｂのＲ１２”５００オーム、■□＝３ｍＡ、■２＝３
膳Ａ、使用されるトランジスタは広域遮断周波数ｆｔ＝
６００）ｌｚ、電流増幅率β＝５０のものであった。従
来回路の周波数特性である。第１７図（ａ）との比較か
ら、この回路では約２５％の帯域が改善されていること
が分かる。

また、従来回路と同様に、容量値ＣＬの効果によってピ
ーキングによる一層の広帯域化を図ることができる。こ
のため、次段回路の入力容量あるいは配線容量を利用し
て広帯域な特性を得ることも可能である。

さらにこの回路は従来回路と比べ、帯域特性の他に以下
に示す利点を有する。

■バイポーラトランジスタの電流利得βは通常１００以
上である。このため、トランジスタ１２ａ。

１２ｂのベースに流れ込む電流はコレクタ電流の１７β
と小さく、トランジスタ５ａ　、　５ｂからなる差動対
のバイアス電流とトランジスタ６ａ、６ｂからなる差動
対のバイアス電流はトランジスタ１２ａ　、　１２ｂに
より分離される。このため、各々の差動対のバイアス設
計および利得設計を独立に行うことができ、従来回路に
比べ設計が容易である。

なお、超高速トランジスタにおいては動作速度とのトレ
ードオフからβがＩＯθ以下となる場合があるが、原理
的に１以上のβであれば従来回路に対して改善効果を得
ることができる。

■トランジスタ１２ａ　、　１２ｂはエミッタフォロワ
トランジスタとして動作するため、トランジスタ１２ａ
、１２ｂのエミッタより信号を取り出すことにより、電
圧増幅に有利な低出力インピーダンスが得られる。また
、従来回路と同様にトランジスタ６ａ。

６ｂのコレクタより出力信号を取り出すことも可能であ
る。

第３図はこの発明の第２の実施例を示し、可変利得増幅
回路としての適用を図ったものである。

第３図の回路は第１図の回路に対して、第１の電流源回
路を可変電流源回路１３で構成している。トランジスタ
５ａ　、　５ｂよりなる差動対を流れる電流を制御して
トランジスタ５ａ、５ｂの相互コンダクタンスｇｕｔを
変化させることにより、可変利得機能を実現するもので
ある。この回路ではトランジスタ１２ａ、１２ｂのエミ
ッタフォロワの効果により、電流【ｌを変化させても第
４図に特性Ｐとして示すように、従来回路の特性Ｑのよ
うに出力端子２ａ、２ｂのバイアス電圧が変化するよう
なことがない、このため、直流直結による多段増幅回路
への適用が可能であり、大容量コンデンサの実現が難し
いモノリシックＩＣに適した回路構成である。なお、９
ａ。

９ｂ、９ａ、、９ｂ１は負荷容量ＣＬ、ＣＬａである。

第５図はこの発明の第３の実施例を示す回路図であって
、出力振幅の制御が可能なリミッタ増幅器として・の適
用を図ったものである。この回路は第１図の回路に対し
て、トランジスタ５ａ、５ｂのエミッタに値がＲｔｔの
抵抗１４ａ、１４ｂを付加し、第１の電流源回路を可変
電流源回路１３で構成している。

この回路の利得は抵抗１４ａ、１４ｂの帰還効果によっ
て、ＲＬＩ／Ｒ１！ｌで、出力振幅はＩ　、−ＲＬｌで
与えられる。

このため、利得を一定に保ったまま電流１１を制御する
ことにより出力振幅を調整できる機能を有する。この回
路ではトランジスタ１２ａ、１２ｂのエミッタフォロワ
の効果によって、電流■１を変化させても従来回路のよ
うに出力端子２ａ、２ｂのバイアス電圧が変化すること
がないため、直流直結による多段増幅回路への適用が可
能である。大容量コンデンサの実現が難しいモノリシッ
クＩＣに適した回路構成である。

第６図はこの第５図の回路を用いたときの入出力波形Ｓ
ｌ、Ｓ２を示す、この出力波形からもわかるようにトラ
ンジスタ１２ａ　、　１２ｂの効果によって入出力信号
が大きくなっても波形は歪まないことがわかる。これは
トランジスタ１２ａ、１２ｂのベース・エミッタ間の電
圧が常にトランジスタ６ａ、６ｂのベース・コレクタ接
合の逆バイアス電圧として加わるため、スイッチング動
作となるような大きな信号が入出力端子Ｌａ、ｌｂに供
給されても従来回路に比べ、トランジスタ６ａ　、　６
ｂのベース・コレクタ間容量の変化が小さいためである
。

第７図はこの発明の第４の実施例を示し、ピーキング量
の調整が可能な広帯域増幅回路としての適用を図ったも
のである。この回路は第１図の回路に対して、トランジ
スタ１２＆、１２ｂのコレクタを高電位電源端子３より
分離し、独立にかつ任意に電圧を加えられるように制御
端子１５としたものである。この制御端子１５に加える
電圧ｖｐｃを制御し、付加容量成分として加わっている
トランジスタ１２ａ、１２ｂのベース・コレクタ間の接
合容量を調整することにより、ピーキング量を調整する
ものである。従来回路ではピーキング量の調整が困難で
あり、モノリシック増幅回路においては製造バラツキが
予想され、回路修正が容易でないことから、第７図の回
路は最適な帯域特性を得る上で有効な構成である。

第８図はこの発明の第５の実施例を示し、特に同調増幅
回路に適用した場合はトランジスタ５ａ。

５ｂの負荷抵抗７ａ、７ｂのそれぞれと並列にインダク
タンスＬのコイル１６．と、容量Ｃのコンデンサ１７ａ
、インダクタンスＬのコイル１６ｂと容量Ｃのコンデン
サＬ７ｂとを接続して並列共振回路を構成し、これによ
って同調特性を持たせるようにしたものである。このよ
うにすれば、従来回路に比べて負荷抵抗８ａ、８ｂの影
響をトランジスタ５ａ、５ｂが受けないようにすること
ができ、高いＱ値を得ることができ、る、また、この回
路構成では負荷抵抗８ａと７ａ、８ｂと７ｂがトランジ
スタ１２ａ　、　１２ｂによって・分層されていること
から、同調特性において負荷抵抗８ａ、８ｂによるＱの
劣化をなくすことができる。

第９図から第１４図はこの発明のさらに他の実施例を示
し、特に論理回路に適用した場合を示している。この場
合、第９図はＮ入出力のオア／ノアゲートを示し、トラ
ンジスタ５ａのコレクタ・エミッタと並列に接続された
トランジスタ５．２・・−・・・５ｏのトランジスタを
有し、各ベースにｎ個のデジタル入力が与えられ、端子
１ｂには基準電圧ｖ１が与えられる。その他の構成は第
１図と同じである。

このようにすれば出力端子２ａにはオア出力、２６には
ノア出力が送出されることになる。　第１Ｏ図はエミッ
タフォロワタイプのオア／ノアゲートを示し、トランジ
スタ５ａのベースに接続された入力端子１ａと高電位側
電源３にエミッタ・コレクタが共通に接続されたトラン
ジスタ１８□〜１８．を有し、各トランジスタ１８□〜
１８．のベースにはそれぞれ１からｎのデジタル入力が
与えられる。またこれらのトランジスタのエミッタは電
流源１９を介して電圧ＶＥＲに接続されている。

第１１図はエクスクル−シブオア／ノアゲートを示し、
トランジスタ５ａ　、　５ｂと負荷抵抗７ａ　、　７ｂ
との間に差動形のトランジスタ対１９ａ、１９ｂと１９
ｃ、１９ｄが付加されている。トランジスタ対１９ａ、
１９ｂの共通エミッタはトランジスタ５ａのコレクタに
接続される。同様にトランジスタ対１９ｃ、１９ｄの共
通エミッタはトランジスタ５ｂのコレクタに接続される
。

トランジスタ１９ａのコレクタは抵抗７ａおよびトラン
ジスタ１９ｃのコレクタと接続され、トランジスタ１９
ｃのコレクタは抵抗７ｂおよびトランジスタ１９ｂのコ
レクタと接続されている。そして、トランジスタ１９ａ
　、　１９ｄのベースは共通に接続されてデジタル入力
が与えられる入力端子１ｃに接続されている。またトラ
ンジスタ１９ｂ、１９ｃのベースは端子１ｄを介して基
準電圧Ｖａｔｓ　（これは端子１ｃの逆相入力でも良い
）に接続されている。また、入力端子１ａにはデジタル
入力が与えられ、入力端子ｔｂには基準電圧ＶＲ２ｍ　
（あるいは端子１ａの逆相入力でも良い）に接続されて
いる。その他の構成は第１５図と同じである。そして入
力端子１ａＪｃにデジタル入力が与えられると端子２ａ
にエクスクル−シブノア出力が送出され、端子２ｂにエ
クスクル−シブオア出力が送出される。

第１２図はアンド／ナントゲートを示し、第１１図にお
いてトランジスタ対１９ｃ、１９ｄが除去され、トラン
ジスタ対１９ａ、１９ｂのみが残されている。そしてト
ランジスタ１９ｂのコレクタはトランジスタ５ｂのコレ
クタ側に接続されている。トランジスタ５ａ。

５ｂ、１９ａ、１９ｂのベース入力は第１１図と同じで
ある。

このような構成し、入力端子１ａ、ｌｃにデジタル入力
が与えられると、端子２ａにアンド出力が送出され、端
子２ｂにナンド入力が送出される。

第１３図は２：１マルチプライヤを示し、トランジスタ
１９ａ、１９ｂと１９ｃ、１９ｄを用いる点は第１３図
と同じであるが、それらの入出力接続が次のように異な
る。すなわち、トランジスタ１９ａのコレクタは抵抗７
ａとトランジスタ１９ｃのコレクタに接続されており、
ベースはデジタル入出力が与えられる入力端子１ｃに接
続されている。また、トランジスタ１９ｂのコレクタは
抵抗７ｂに接続され、ベースは基準電圧ｖ１！、あるい
は端子１ｃの逆相入力が与えられる端子１ａｌに接続さ
れている。また、トランジスタ１９ｃのベースはデジタ
ル入力が与えられる端子１２に接続されている。トラン
ジスタ１９ｄのコレクタは抵抗７ｂとトランジスタ１９
ｂのコレクタに接続され、ベースは基準電圧ＶＲ１ｍあ
るいは端子１ｅの逆相入力が与えられる端子１ｄに接続
されている。

また、この場合、トランジスタ５ａのベースに接続され
た端子１ｄｚにはクロックが入力され、トランジスタ５
ｂのベースに接続された端子１ｂには、基準電圧Ｖλ２
．あるいはクロックの逆相入力が与えられる。このよう
な構成にすると、端子１ｃ、ｌｅに与えられたデジタル
入力は端子２ａ　、　２ｂに２＝１の多重化された信号
としてて出力される。

第１４図は第１３図を発展させてＤラッチを構成した場
合である。この場合、トランジスタ対１９ａ。

１９ｂと１９Ｃ，１９ｄのエミッタ・ベースについては
第１３図と同様であるが、コレクタ側は配線が異なる。

すなわちトランジスタ１９ａのコレクタは抵抗７ａとト
ランジスタ１９ｄのコレクタに接続され、トランジスタ
１９ｂのコレクタは抵抗７ｂとトランジスタ１９Ｃのコ
レクタと接続されている。トランジスタ１９ａのベース
に接続された入力端子Ｌｃにはデータが入力され、トラ
ンジスタ１９ｂのベースに接続された入力端子１ｄには
基準電圧ｖＲ１あるいはデータ入力の逆相入力が供給さ
れる。トランジスタ１２１ａ、１２１ｂと１２２ａ、１
２２ｂはエミッタフ１０ワで縦続接続されたトランジス
タであり、各トランジスタのエミッタは電流源１２３〜
１２６を介して低電位側の電圧ｖｔＥに接続されている
。また、トランジスタ１９ｄのベースはトランジスタ１
２２ａのエミッタおよびＱラッチ出力端子１２８ａに接
続され、トランジスタ１９ｃのベースはトランジスタ２
２ｂのエミッタおよびｑラッチ出力端子２８ｂに接続さ
れている。

このように構成することによって端子１ｃ入力されたデ
ータは端子２１１１ａ　、　２８ｂにＱ、Ｑラッチ出力
として送出される。

このように、第９図〜第１４図に示される論理回路にこ
の発明を適用することによって、トランジスタ１２ａ　
、　１２ｂのバッファ効果により第６図に示すような良
好な論理波形を得ることができる。またフィードバック
負荷に含まれる増幅器に電流源回路を流れる電流を変え
ることによって、任意の直流出力レベルおよび出力信号
振幅を得ることができる。

第１５図はこの発明が適用できる識別回路の一例を示し
、図において、３１は第１図の回路が組み込まれるプリ
アンプ、３２はプリアンプ３１の後段に配置され、マス
タースレイブ形のフリップフロップあるいはデータラッ
チ等によって構成されるレベル判定部、３３は出力バッ
ファである。また３４ａはデータ入力端子、３４ｂは基
準電圧入力端子であり、プリアンプの入力側に接続され
る。３５はレベル判定部３２にクロックを供給するクロ
ック入力端子である。また３６は識別出力端子である。

このように識別回路を構成するプリアンプとしてこの発
明の回路を用いることによって高利得広帯域動作が可能
となるので、広い周波数範囲にわたって高い識別感度特
性を得ることができる。

この発明はモノリシック増幅回路は勿論、広帯域な特性
を必要とするハイブリッド増幅回路等において前述の増
幅回路の他に、高周波増幅回路を始めとする様々な機能
を有する増幅回路への適用が考えられる。

なおこの発明による差動増幅回路では、トランジスタと
してＮＰＮ形のバイポーラトランジスタの他、ＰＮＰ形
あるいはＭＩＳ形を含むＦＥＴ系のトランジスタを含む
３端子増幅素子の適用が可能であり、また差動形回路の
みに限定されず、シングルエンド回路等にも適用できる
ことは勿論である。この場合、例えば第１図の回路にお
いて、差動対の左半分だけの要素（ｌａ、２ａ、４．５
ａ、６ａ、７ａ。

８ａ、１０，１２ａ）で構成される。

［発明の効果］ 以上説明したようにこの発明は、帰還手段としてエミッ
タフォロワを付加したことにより、バッファ効果が生じ
、次に示す効果が生じる。

■広帯域な特性が得られる。

■初段増幅器をフィードバック負荷に含まれるトランジ
スタのバイアス電流を分離でき、利得設計およびバイア
ス設計が容易である。

■エミッタフォロワ効果により出力端子のバイアス電圧
が変化せず、初段増幅器の電流源回路を可変電流源回路
とすれば、直流直結形の可変利得増幅回路への適用が可
能である。

■エミッタ７オロワ効果により出力端子のバイアス電圧
が変化せず、直流直結が可能で、初段増幅器のトランジ
スタにエミッタ抵抗を付加して初段増幅器の電流源回路
を可変電流源回路とすれば、出力振幅の調整が可能なリ
ミッタ増幅回路に適用できる。

■エミッタフォロワのコレクタ印加電位を制御可能とす
れば、ベース・コレクタ間の接合容量の制御によりピー
キング量の調整が可能である。

■またフィードバック負荷に含まれるトランジスタのフ
ィードバック系に配置されたトランジスタのバッファ効
果があるため、この発明を論理回路に適用することによ
って、良好な論理波形を得ることができる。

■高利得かつ広帯域な増幅回路を得ることができるため
、この発明を識別回路に適用すれば、高感度高速の識別
回路を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図に示す回路の特性を示すグラフ、第３図は他の実施
例を示す回路図、第４図は第３図に示す回路の特性を示
すグラフ、第５図は他の実施例を示す回路図、第６図は
第５図に示す回路の特性を示す回路図、第７図から第１
５図は他の実施例を示す回路図、第１６図は従来の一例
を示す回路図、第１７図は第１６図に示す回路の特性を
示すグラフである。 ５ａ　、５ｂ、６ａ　、６ｂ、　１２ａ　、　１２ｂ、
　１９ａ〜１９ｄ　、　１２１ａ　、　１２１ｂ　、　
１２２ａ　。 １２２ｂ・・・・トランジスタ、１０，１１，１２３〜
１２６　　・・・・定電流源、７ａ、７ｂ、８ａ；８ｂ
　−−−−抵抗、１６ａ。 １６ｂ　・・・・コイル、１７ａ、１７ｂ　・・・・コ
ンデンサ。 特許出願人　　日本電信電話株式会社 特許出願人　　　山　川　政　樹 第１ 図 ＥＥ 第３図 ＥＥ 第５図 第７図 ＥＥ 第６ 図 埼阿 偽８ 図 ＥＥ ■εＥ 第１３図 ＥＥ 第１５図 第１４図 ＥＥ 第１６図 ＶＥＥ 第１７図（ａ） ７ｓ１７図（ｂ） Ｊ’ｆ−Ｆｌ’

Claims (14)

【特許請求の範囲】
1. （１）入力端子（Ｖ＿ｉ＿ｍ）と２つの出力端子（Ｅ、
   Ｃ）とからなる３端子形の第１の増幅素子（５ａ）を含
   む初段増幅器と、 この増幅器のフィードバック負荷（Ａ＿１、Ａ＿２）と
   を備え、 第１の増幅素子（５ａ）の入力端子（Ｖ＿ｉ＿ｍ）には
   入力が与えられ、 第１の増幅素子（５ａ）における出力端子の一方（Ｅ）
   は第１の電位（Ｖ＿Ｅ＿Ｅ）に接続され、 フィードバック負荷は、 入力端子（Ｂ）と２つの出力端子（Ｅ、Ｃ）からなる３
   端子の第２（６ａ）および第３（１２ａ）の増幅素子と
   、第１（７ａ）および第２（８ａ）のインピーダンス素
   子とによって構成され、 第２の増幅素子（６ａ）の入力端子（Ｂ）と第１のイン
   ピーダンス素子（７ａ）は第１の増幅素子（５ａ）にお
   ける出力端子の他方（Ｃ）に接続され、 第２の増幅素子（６ａ）の出力端子の一方（Ｅ）は第２
   の電位（Ｖ＿Ｅ＿Ｅ）に接続され、 第２の増幅素子（６ａ）の他方（Ｃ）は第２のインピー
   ダンス素子（８ａ）を介して第３の電位（Ｖ＿Ｃ＿Ｃ）
   に接続され、 第３の増幅素子（１２ａ）の入力端子（Ｂ）は第２の増
   幅素子（６ａ）における出力端子の他方（Ｃ）に接続さ
   れ、 第３の増幅素子（１２ａ）の出力端子の一方（Ｃ）は第
   ４の電位（第７図Ｖ＿Ｐ＿Ｃ）に接続され、第３の増幅
   素子（１２ａ）の他方（Ｅ）は第１のインピーダンス素
   子（７ａ）に接続され、 第２のインピーダンス素子（８ａ）と第２の増幅素子（
   ６ａ）の出力端子の他方（Ｃ）の接続点あるいは第１の
   インピーダンス素子（７ａ）と第３の増幅素子（１２ａ
   ）の他方の出力端子（Ｅ）の接続点から出力を取り出さ
   れるようにした回路を２組備え、 各組の第１の増幅素子（５ａ、５ｂ）はそれぞれの出力
   端子の一方（Ｅ）を共通に接続して共通の第１の電位（
   Ｖ＿Ｅ＿Ｅ）に接続された第１の差動対を構成し、各組
   の第２の増幅素子（６ａ、６ｂ）はそれぞれの出力端子
   の一方（Ｅ）を共通に接続して共通の第２の電位（Ｖ＿
   Ｅ＿Ｅ）に接続された第２の差動対を構成していること
   を特徴とする帰還形負荷を用いた増幅回路。
2. （２）請求項１において、第１のインピーダンス素子（
   ７ａ）は抵抗であることを特徴とする帰還形負荷を用い
   た増幅回路。
3. （３）請求項１において、各組の第１のインピーダンス
   素子はコイル（１６ａ）と容量（１７ａ）からなる同調
   回路を含むことを特徴とする帰還形負荷を用いた増幅回
   路。
4. （４）請求項１において、第１の差動対（５ａ、５ｂ）
   と第１の電位（Ｖ＿Ｅ＿Ｅ）との間に第１の電流源（１
   ０）が接続され、第２の差動対（６ａ、６ｂ）と第２の
   電位（Ｖ＿Ｅ＿Ｅ）との間に第２の電流源（１１）が接
   続されたことを特徴とする帰還形負荷を用いた増幅回路
   。
5. （５）請求項１において各組の第３の電位と第４の電位
   は全て同電位であることを特徴とする帰還形負荷を用い
   た増幅回路。
6. （６）請求項１において各組のフィードバック負荷と各
   組の初段増幅器（５ａ、５ｂ）との間に論理回路（（１
   ９ａ〜１９ｄ）を構成する回路が配置されることを特徴
   とする帰還形負荷を用いた増幅回路。
7. （７）請求項１において、取り出された出力を受けるレ
   ベル判定部（３２）と、 この判定部（３２）の出力側に配置された出力バッファ
   （３３）とを備え、識別回路として動作するようにした
   ことを特徴とする帰還形負荷を用いた増幅回路。
8. （８）請求項４において第１の電流源（１３）は可変電
   流源であることを特徴とする帰還形負荷を用いた増幅回
   路。
9. （９）入力端子と２つの出力端子からなる３端子を有す
   る第１の増幅素子を含む初段増幅器（５ａ）と、この増
   幅器（５ａ）のフィードバック負荷（Ａ＿１、Ａ＿２）
   とを備え、 第１の増幅素子（５ａ）の入力端子（Ｖ＿ｉ＿ｍ）には
   入力が供給され、 第１の増幅素子（５ａ）の出力端子の一方（Ｅ）は第１
   の電位（Ｖ＿Ｃ＿Ｃ）に接続され、 フィードバック負荷は、 入力端子（Ｂ）と２つの出力端子（Ｅ、Ｃ）からる３端
   子の第２（６ａ）および第３（１２ａ）の増幅素子と、
   第１（７ａ）および第２（８ａ）のインピーダンス素子
   とによって構成され、 第２の増幅素子（６ａ）の入力端子（Ｂ）と第１のイン
   ピーダンス素子（７ａ）は第１の増幅素子（５ａ）にお
   ける出力端子の他方（Ｃ）に接続され、 第２の増幅素子（６ａ）における出力端子の一方（Ｅ）
   は第２の電位（Ｖ＿Ｅ＿Ｅ）に接続され、 第２の増幅素子（６ａ）の出力端子の他方（Ｃ）は第２
   のインピーダンス素子（８ａ）を介して第３の電位（Ｖ
   ＿Ｃ＿Ｃ）に接続され、 第３の増幅素子（１２ａ）の入力端子（Ｂ）は第２の増
   幅素子（６ａ）における出力端子の他方（Ｃ）に接続さ
   れ、 第３の増幅素子（１２ａ）の出力端子の一方（Ｃ）は第
   ４の電位に（Ｖ＿Ｐ＿Ｃ）接続され、 第３の増幅素子（１２ａ）の出力端子の他方（Ｅ）は第
   １のインピーダンス素子（７ａ）に接続され、第２のイ
   ンピーダンス素子（８ａ）と第２の増幅素子（６ａ）の
   出力端子の他方（Ｃ）の接続点あるいは第１のインピー
   ダンス素子（７ａ）と第３の増幅素子（１２ａ）の出力
   端子（Ｅ）の接続点から出力が取り出されるようにした
   ことを特徴とする帰還形負荷を用いた増幅回路。
10. （１０）請求項９において、第１のインピーダンス素子
    （７ａ）は抵抗であることを特徴とする帰還形負荷を用
    いた増幅回路。
11. （１１）請求項９において、第１のインピーダンス素子
    はコイル（１６ａ）と容量（１７ａ）からなる同調回路
    を含むことを特徴とする帰還形負荷を用いた増幅回路。
12. （１２）請求項９において、第１の増幅素子（５ａ）の
    出力端子の一方（Ｅ）と第１の電位（Ｖ＿Ｅ＿Ｅ）との
    間に第１の電流源（１０）が接続され、 第２の増幅素子（６ａ）における出力端子の一方（Ｅ）
    と第２の電位と（Ｖ＿Ｅ＿Ｅ）の間に第２の電流源（１
    １）が接続されたことを特徴とする帰還形負荷を用いた
    増幅回路。
13. （１３）請求項９において、第３の電位（Ｖ＿Ｅ＿Ｅ）
    と第４の電位（Ｖ＿Ｐ＿Ｃ）は同電位であることを特徴
    とする帰還形負荷を用いた増幅回路。
14. （１４）請求項１２において第１の電流源は可変電流源
    （１３）であることを特徴とする帰還形負荷を用いた増
    幅回路。