JPH0210451B2 - - Google Patents
Info
- Publication number
- JPH0210451B2 JPH0210451B2 JP58172341A JP17234183A JPH0210451B2 JP H0210451 B2 JPH0210451 B2 JP H0210451B2 JP 58172341 A JP58172341 A JP 58172341A JP 17234183 A JP17234183 A JP 17234183A JP H0210451 B2 JPH0210451 B2 JP H0210451B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- input
- reciprocal
- operand
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5354—Using table lookup, e.g. for digit selection in division by digit recurrence
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、２つのオペランドの商を生成する算
術演算装置に関する。本発明は、オペランドの逆
数を生成するためにも使用できる。この装置は信
号処理の応用例えば限られた精度の回路で大きな
ダイナミツク・レンジを扱わなければならない通
信モデムに特に有用である。
術演算装置に関する。本発明は、オペランドの逆
数を生成するためにも使用できる。この装置は信
号処理の応用例えば限られた精度の回路で大きな
ダイナミツク・レンジを扱わなければならない通
信モデムに特に有用である。
ある数値を他の数値で割る方法及びある数値の
逆数を決定する方法がいくつか知られている。そ
れには、下記の方法が含まれる。
逆数を決定する方法がいくつか知られている。そ
れには、下記の方法が含まれる。
ａ） 剰余が除数よりも小さくなるまで、被除数
から除数を繰り返し減算する。
から除数を繰り返し減算する。
ｂ） 商の各桁を決定した後シフトを行なつて減
算する事を繰り返す。
算する事を繰り返す。
ｃ） シフトを伴なつて、被除数から事前に記憶
されていた除数の倍数を減算する。
されていた除数の倍数を減算する。
ｄ） 他の関数例えば巾級数で近似する。
算術演算回路特に除算回路の設計における顕著
な問題は、所定の精度の回路又は技術を用いた
時、限られた範囲の変数しか取り扱う事ができな
い事である。その範囲の外側又は、境界付近の変
数の場合、誤差が大きくなり過ぎる可能性がある
ので有用な結果は得る事ができない。精度を増加
させるには、より高価なハードウエアを用いる
か、算術演算素子を重複させるか、又は反復操作
の回数を増加させる事により所定の回路をより長
時間使用するしかない。
な問題は、所定の精度の回路又は技術を用いた
時、限られた範囲の変数しか取り扱う事ができな
い事である。その範囲の外側又は、境界付近の変
数の場合、誤差が大きくなり過ぎる可能性がある
ので有用な結果は得る事ができない。精度を増加
させるには、より高価なハードウエアを用いる
か、算術演算素子を重複させるか、又は反復操作
の回数を増加させる事により所定の回路をより長
時間使用するしかない。
本発明の目的は、比較的少量の回路を用いて、
比較的高い精度で広い範囲の入力変数の除算を行
なう装置を提供する事である。本発明を用いれ
ば、従来技術と同程度の大きさの回路を用いて、
従来と同じもしくは従来以上の精度でより広い範
囲の入力を扱う事ができる。また従来技術と同程
度の精度で同程度の範囲の入力を扱うための回路
の大きさは小さくて済む。
比較的高い精度で広い範囲の入力変数の除算を行
なう装置を提供する事である。本発明を用いれ
ば、従来技術と同程度の大きさの回路を用いて、
従来と同じもしくは従来以上の精度でより広い範
囲の入力を扱う事ができる。また従来技術と同程
度の精度で同程度の範囲の入力を扱うための回路
の大きさは小さくて済む。
本発明の装置は、被除数ｖ、除数ｗから商を求
める時除数ｗの平方根の逆数ｇ＝１／√を求
め、被除数ｖにｇを２回乗じて所望の結果を得
る。
める時除数ｗの平方根の逆数ｇ＝１／√を求
め、被除数ｖにｇを２回乗じて所望の結果を得
る。
除算技術の原理
最初に逆数１／ｗを求め次にｖを掛ける事によ
つて除算ｕ＝ｖ／ｗを実行する事を考察する。逆
数は、種々の公知の方法で得られる。
つて除算ｕ＝ｖ／ｗを実行する事を考察する。逆
数は、種々の公知の方法で得られる。
例えば１／ｗを巾級数で近似する時、この関数
は比較的「急勾配」なので、良好な近似を行なう
には多くの高次の項が必要である。
は比較的「急勾配」なので、良好な近似を行なう
には多くの高次の項が必要である。
本発明は、除算演算のために逆数１／ｗを直接
計算する事を避けその代りに、補助的数値として
関数ｇ＝１／√を使用し、次式に従つて除算を
行なう事を提案する。
計算する事を避けその代りに、補助的数値として
関数ｇ＝１／√を使用し、次式に従つて除算を
行なう事を提案する。
ｕ＝ｖ／ｗ
＝（ｖ・１／√）・１／√ (1)
これは次のように書く事もできる。
ｕ＝ｖ／ｗ＝（ｖ・ｇ）・ｇ (1a)
第１図に示すように、関数ｇ＝１／√は、直
接の逆数ｆ＝１／ｗよりもずつと急勾配でない。
言い換えると、オペランドｗの入力値が同じ範囲
の時、関数ｇは関数ｆと比べると半分の値域しか
必要としない（例えばｆが４桁の時ｇは２桁）。
接の逆数ｆ＝１／ｗよりもずつと急勾配でない。
言い換えると、オペランドｗの入力値が同じ範囲
の時、関数ｇは関数ｆと比べると半分の値域しか
必要としない（例えばｆが４桁の時ｇは２桁）。
従つて、式(1)及び（1a）によつて定義される
新規な除算技術は、直接の逆数ｆ＝１／ｗの大き
な値域を避け、計算中はより小さな範囲の数値し
か使用しない。この技術は、単に被除数ｖを１に
等しく選ぶ事によつて数値ｗの逆数を求めるため
にも利用できる。
新規な除算技術は、直接の逆数ｆ＝１／ｗの大き
な値域を避け、計算中はより小さな範囲の数値し
か使用しない。この技術は、単に被除数ｖを１に
等しく選ぶ事によつて数値ｗの逆数を求めるため
にも利用できる。
所定の精度が達成されなければならない時、算
術演算装置は、変数の範囲が増加すればハードウ
エア又は計算技術により大きな努力が必要にな
る。従つて、上記の説明から明らかなように、本
発明によればより少量のもしくは単純なハードウ
エアを用いて又は、より少ない動作サイクル（従
つてより高速の動作が達成される）を用いて同じ
品質の最終結果（即ち商）が得られる。
術演算装置は、変数の範囲が増加すればハードウ
エア又は計算技術により大きな努力が必要にな
る。従つて、上記の説明から明らかなように、本
発明によればより少量のもしくは単純なハードウ
エアを用いて又は、より少ない動作サイクル（従
つてより高速の動作が達成される）を用いて同じ
品質の最終結果（即ち商）が得られる。
補助的関数ｇの発生
所定の値のｗに関してｇ＝１／√の値は、多
くの方法で求める事ができる。良好な近似は巾級
数近似を用いる事である。
くの方法で求める事ができる。良好な近似は巾級
数近似を用いる事である。
ｇ＝１／√
＝C0＋C1・ｗ＋C2・w2＋…＋CN・wN (2)
平方根の逆数の値域が小さい事により、数項で
既に良好な結果が得られる。例えば次数Ｎ＝２の
巾級数近似を用いれば充分である。
既に良好な結果が得られる。例えば次数Ｎ＝２の
巾級数近似を用いれば充分である。
ｇ＝１／√
＝C0＋C1・ｗ＋C2・w2 (2a)
逆数ｆ＝１／ｗを用いる場合、同じ精度の結果
を得るためには、より多くの項従つてより多くの
ハードウエア又は、より多くの計算サイクルが必
要となるであろう。
を得るためには、より多くの項従つてより多くの
ハードウエア又は、より多くの計算サイクルが必
要となるであろう。
係数は所定の応用に関して前もつて選択され
る。それらの係数を決定するための手続は周知で
ある。係数の例は、本明細書の末尾に与えた。係
数は、所望の範囲のｗに関して下記の平均２乗誤
差が最小になるように決定する事ができる。
る。それらの係数を決定するための手続は周知で
ある。係数の例は、本明細書の末尾に与えた。係
数は、所望の範囲のｗに関して下記の平均２乗誤
差が最小になるように決定する事ができる。
∫wmax wnio（〔C0＋C1w＋C2w2＋
…＋CNwN〕−１／ｗ）2dw
次に、そのような巾級数近似によつて平方根の
逆数が求められる２つの実施例を説明する。必要
な係数Ciの値は各々の場合に事前に選択されてい
ると仮定する。
逆数が求められる２つの実施例を説明する。必要
な係数Ciの値は各々の場合に事前に選択されてい
ると仮定する。
アナログ回路を用いた第１の実施例
第２図は、アナログ信号を取り扱うためのアナ
ログ回路から成る第１の実施例を示す。この回路
は、３次の近似、即ち下記の４つの項から成る巾
級数を用いている。
ログ回路から成る第１の実施例を示す。この回路
は、３次の近似、即ち下記の４つの項から成る巾
級数を用いている。
ｇ＝１／√＝C0＋C1・ｗ＋C2・w2＋C3・w3
ユニツト１１は、入力線１５で受け取る除数の
値から逆平方根関数ｇを発生し、出力線１３に出
力する。第１の乗算器１７は、信号線１３及び被
除数ｖの値が与えられる他の入力信号線１９に入
力が接続されている。第２の乗算器２１は、ユニ
ツト１１の出力線１３及び乗算器１７の出力線に
入力が接続されている。乗算器２１は出力線２３
に商ｕを供給する。
値から逆平方根関数ｇを発生し、出力線１３に出
力する。第１の乗算器１７は、信号線１３及び被
除数ｖの値が与えられる他の入力信号線１９に入
力が接続されている。第２の乗算器２１は、ユニ
ツト１１の出力線１３及び乗算器１７の出力線に
入力が接続されている。乗算器２１は出力線２３
に商ｕを供給する。
逆平方根を発生するユニツト１１は３つの乗算
器２５，２７及び２９、３つの加算器３１，３３
及び３５、並びに８つの抵抗器３７〜４４から構
成される。それらの抵抗は大地と所定の電圧＋Ｖ
との間に対をなして接続されている。各々の対の
２つの抵抗の間の比は、中間点において第２図に
示すように各々C0，C1，C2及びC3の定数値に対
応する電圧が得られるように選択される。定数値
自体の選択は、上述の方法（与えられた巾級数に
関する平均２乗誤差の最小化）に従つて行なわれ
る。
器２５，２７及び２９、３つの加算器３１，３３
及び３５、並びに８つの抵抗器３７〜４４から構
成される。それらの抵抗は大地と所定の電圧＋Ｖ
との間に対をなして接続されている。各々の対の
２つの抵抗の間の比は、中間点において第２図に
示すように各々C0，C1，C2及びC3の定数値に対
応する電圧が得られるように選択される。定数値
自体の選択は、上述の方法（与えられた巾級数に
関する平均２乗誤差の最小化）に従つて行なわれ
る。
３つの乗算器２５，２７，２９の各々の１入力
は入力１５に接続される。乗算器２５の第２の入
力は、抵抗４３，４４の中間点（定数C3）に接
続される。加算器３１の入力は乗算器２５の出力
及び抵抗４１，４２の中間点（定数C2）に接続
される。その出力は乗算器２７の第２の入力に接
続される。加算器３３の入力は乗算器２７の出力
及び抵抗３９，４０の中間点（定数C1）に接続
され、出力は乗算器２９の第２の入力に接続され
る。さらに、加算器３５の入力は乗算器２９の出
力及び抵抗３７，３８の中間点（定数C0）に接
続される。加算器３５の出力は下記の所望の和を
供給する。
は入力１５に接続される。乗算器２５の第２の入
力は、抵抗４３，４４の中間点（定数C3）に接
続される。加算器３１の入力は乗算器２５の出力
及び抵抗４１，４２の中間点（定数C2）に接続
される。その出力は乗算器２７の第２の入力に接
続される。加算器３３の入力は乗算器２７の出力
及び抵抗３９，４０の中間点（定数C1）に接続
され、出力は乗算器２９の第２の入力に接続され
る。さらに、加算器３５の入力は乗算器２９の出
力及び抵抗３７，３８の中間点（定数C0）に接
続される。加算器３５の出力は下記の所望の和を
供給する。
ｇ＝C0＋C1・ｗ＋C2・w2＋C3・w3
デイジタル回路を用いた第２の実施例
デイジタル機能ユニツトを用いた本発明の第２
の実施例を第３図に示す。この回路も、入力変数
ｗの逆平方根を発生するためのユニツト１１′及
び中間乗算器Ｍ１，１７′及び最終乗算器Ｍ２，
２１′から構成される。
の実施例を第３図に示す。この回路も、入力変数
ｗの逆平方根を発生するためのユニツト１１′及
び中間乗算器Ｍ１，１７′及び最終乗算器Ｍ２，
２１′から構成される。
ユニツト１１′は、式（2a）に与えられた逆平
方根の２次の近似値を発生する。信号線１５′に
供給される入力変数ｗ即ち除数は、レジスタ５１
に保持される。ユニツト１１′は、２つの乗算器
５３，５５（各々Ｍ３，Ｍ４と表示）及び２つの
加算器５７，５９（各々Ａ１，Ａ２と表示）から
構成される。乗算器Ｍ３及びＭ４並びに加算器Ａ
１及びＡ２の入力には、クロツク入力を有するバ
ツフア・レジスタ６１，６３，６５，６７，６
９，７１，７３及び７５が設けられる。それら
は、クロツク・パルスCLが生じる時にその内容
を変化させる。
方根の２次の近似値を発生する。信号線１５′に
供給される入力変数ｗ即ち除数は、レジスタ５１
に保持される。ユニツト１１′は、２つの乗算器
５３，５５（各々Ｍ３，Ｍ４と表示）及び２つの
加算器５７，５９（各々Ａ１，Ａ２と表示）から
構成される。乗算器Ｍ３及びＭ４並びに加算器Ａ
１及びＡ２の入力には、クロツク入力を有するバ
ツフア・レジスタ６１，６３，６５，６７，６
９，７１，７３及び７５が設けられる。それら
は、クロツク・パルスCLが生じる時にその内容
を変化させる。
定数C0，C1及びC2のためには、記憶素子７７，
７９及び８１が設けられる。それらは、入力変数
の範囲が不変の場合は、読取専用装置でもよい。
柔軟性が必要であれば、記憶素子７７，７９及び
８１はロード可能なレジスタとして設計し得る。
７９及び８１が設けられる。それらは、入力変数
の範囲が不変の場合は、読取専用装置でもよい。
柔軟性が必要であれば、記憶素子７７，７９及び
８１はロード可能なレジスタとして設計し得る。
バツフア６１及び６３はレジスタ７７，C2及
び５１（ｗ）に接続され、乗算器５３，Ｍ３の２
つの入力に内容を供給する。乗算器５３は出力を
バツフア６５に供給する。バツフア６７はレジス
タ７９，C1に接続される。バツフア６７及び６
５は、その内容を加算器５７，Ａ１に供給し、加
算器５７は出力をバツフア６９に与える。バツフ
ア７１はレジスタ５１（ｗ）に接続される。バツ
フア６９及び７１はその内容を乗算器５５，Ｍ４
に供給し、乗算器５５は出力をバツフア７３に与
える。バツフア７５はレジスタ８１，C0に接続
される。バツフア７３及び７５は、その内容を加
算器５９，Ａ２に与える。
び５１（ｗ）に接続され、乗算器５３，Ｍ３の２
つの入力に内容を供給する。乗算器５３は出力を
バツフア６５に供給する。バツフア６７はレジス
タ７９，C1に接続される。バツフア６７及び６
５は、その内容を加算器５７，Ａ１に供給し、加
算器５７は出力をバツフア６９に与える。バツフ
ア７１はレジスタ５１（ｗ）に接続される。バツ
フア６９及び７１はその内容を乗算器５５，Ｍ４
に供給し、乗算器５５は出力をバツフア７３に与
える。バツフア７５はレジスタ８１，C0に接続
される。バツフア７３及び７５は、その内容を加
算器５９，Ａ２に与える。
最後に加算器５９，Ａ２は和を、平方根の逆数
１／√即ち関数ｇとして出力線１３′に与える。
１／√即ち関数ｇとして出力線１３′に与える。
第３図の回路は、クロツク制御の入力バツフア
８３及び８５を有する乗算器１７′並びにクロツ
ク制御の入力バツフア８７及び８９を有する乗算
器２１′を備えている。乗算器１７′の入力バツフ
ア８３は、入力線１９′からの被除数ｖを受け取
るために設けられたレジスタ９１の出力に接続さ
れる。入力バツフア８５及び８９は共に加算器Ａ
２の出力即ち出力線１３′に接続される。乗算器
１７′はその入力バツフア８３及び８５の内容の
積をバツフア８７に供給する。乗算器２１′は入
力バツフア８７及び８９に記憶された数値の積を
生成し、その積即ち商ｕを出力レジスタ９３に記
憶させる。この時、商ｕは、回路構成全体の出力
線２３′に利用可能になる。
８３及び８５を有する乗算器１７′並びにクロツ
ク制御の入力バツフア８７及び８９を有する乗算
器２１′を備えている。乗算器１７′の入力バツフ
ア８３は、入力線１９′からの被除数ｖを受け取
るために設けられたレジスタ９１の出力に接続さ
れる。入力バツフア８５及び８９は共に加算器Ａ
２の出力即ち出力線１３′に接続される。乗算器
１７′はその入力バツフア８３及び８５の内容の
積をバツフア８７に供給する。乗算器２１′は入
力バツフア８７及び８９に記憶された数値の積を
生成し、その積即ち商ｕを出力レジスタ９３に記
憶させる。この時、商ｕは、回路構成全体の出力
線２３′に利用可能になる。
その他の方法
上記２つの実施例では、入力変数ｗから逆平方
根関数ｇを作るユニツト１１及び１１′は巾級数
近似に基いていた。しかしｇ＝１／√を生成す
るための他の手段を用いる事も当然可能である。
例えばデイジタル回路の場合ROSから成る表索
引構成を用いてもよい。また、最初に平方根を求
め次に与えられた数値の逆数を求める繰り返し手
続きを実行する回路を用いてもよい。またアナロ
グ回路の場合、公知の設計の関数発生器を用いる
事ができる。
根関数ｇを作るユニツト１１及び１１′は巾級数
近似に基いていた。しかしｇ＝１／√を生成す
るための他の手段を用いる事も当然可能である。
例えばデイジタル回路の場合ROSから成る表索
引構成を用いてもよい。また、最初に平方根を求
め次に与えられた数値の逆数を求める繰り返し手
続きを実行する回路を用いてもよい。またアナロ
グ回路の場合、公知の設計の関数発生器を用いる
事ができる。
通信における応用
上記の除算器は迅速起動の全２重電話回線モデ
ムの一部に使用できる。
ムの一部に使用できる。
伝送が開始する時、送信器はスペクトルＲ（ｆ）
の周期的信号ｒ（ｔ）を送信する。Ｒ（ｆ）は受信
器に知られているので、それは未知のチヤネルの
伝達関数の逆数であるような伝達関数Ｃ（ｆ）を
有する線型フイルタ（等化器）を合成するに使用
する事ができる。受信器は受信した信号ｓ（ｔ）
の１周期分を記憶し、その信号のフーリエ変換Ｓ
（ｆ）を計算し、既知の伝送信号のスペクトル値
Ｒ（ｆ）を受信信号のスペクトル値Ｓ（ｆ）で割
り、そして等化器のインパルス応答ｃ（ｔ）のフ
ーリエ変換Ｃ（ｆ）を得る。最後に、逆フーリエ
変換によりｃ（ｔ）を得、等化器の所望の係数を
得る。
の周期的信号ｒ（ｔ）を送信する。Ｒ（ｆ）は受信
器に知られているので、それは未知のチヤネルの
伝達関数の逆数であるような伝達関数Ｃ（ｆ）を
有する線型フイルタ（等化器）を合成するに使用
する事ができる。受信器は受信した信号ｓ（ｔ）
の１周期分を記憶し、その信号のフーリエ変換Ｓ
（ｆ）を計算し、既知の伝送信号のスペクトル値
Ｒ（ｆ）を受信信号のスペクトル値Ｓ（ｆ）で割
り、そして等化器のインパルス応答ｃ（ｔ）のフ
ーリエ変換Ｃ（ｆ）を得る。最後に、逆フーリエ
変換によりｃ（ｔ）を得、等化器の所望の係数を
得る。
スペクトル値の除算Ｃ（ｆ）＝Ｒ（ｆ）／Ｓ（ｆ）
は、Ｓ（ｆ）の平方根の逆数の決定に基いて上記
の新規な除算技術によつて行なわれる。
は、Ｓ（ｆ）の平方根の逆数の決定に基いて上記
の新規な除算技術によつて行なわれる。
伝送器の振幅歪みにより、Ｓ（ｆ）は大きな範
囲にわたつて変化し得る。上記の除算技術を用い
れば−24dBから6dBまでの振幅歪みを許容する
事が可能になる。一方、他の条件は同じにしてＳ
（ｆ）の直接の逆数を用いれば、遥かに小さな範
囲の振幅しか扱う事ができない。
囲にわたつて変化し得る。上記の除算技術を用い
れば−24dBから6dBまでの振幅歪みを許容する
事が可能になる。一方、他の条件は同じにしてＳ
（ｆ）の直接の逆数を用いれば、遥かに小さな範
囲の振幅しか扱う事ができない。
本発明をこのモデムの応用に用いた時、下記の
実験が行なわれた。即ち所定の幅の信号路（16ビ
ツト）、乗算器（12×12ビツト）及び他の機能ユ
ニツト（20ビツト）を用い、所定の時間的拘束及
び所定の誤り率に関する限界内で、新規な除算技
術は動作に成功したが、直接の逆数を用いた従来
の方式では、本来的な精度の悪さのために許容不
可能な誤差の蓄積により非常に大きな値の振幅歪
みに関して動作は成功しなかつた。
実験が行なわれた。即ち所定の幅の信号路（16ビ
ツト）、乗算器（12×12ビツト）及び他の機能ユ
ニツト（20ビツト）を用い、所定の時間的拘束及
び所定の誤り率に関する限界内で、新規な除算技
術は動作に成功したが、直接の逆数を用いた従来
の方式では、本来的な精度の悪さのために許容不
可能な誤差の蓄積により非常に大きな値の振幅歪
みに関して動作は成功しなかつた。
付録：例
ｇの近似における係数の決定：
式（2a）に与えられているような補助的関数
ｇの２次の巾級数近似の場合、所望の範囲のオペ
ランドｗの中央値w0に基づいて３つの係数が決
定できる。
ｇの２次の巾級数近似の場合、所望の範囲のオペ
ランドｗの中央値w0に基づいて３つの係数が決
定できる。
C0＝15／８・w0 -1/2
C1＝５／４・w0 -3/2
C2＝３／８・w0 -5/2
ROMの節約：
関数ｆ＝１／ｗ及びｇ＝１／√がアドレス可
能ROMによつて実施されていると考える。入力
変数ｗは、ROMアドレスとして用いられ、関数
ｆ又はｇの値はROM出力である。
能ROMによつて実施されていると考える。入力
変数ｗは、ROMアドレスとして用いられ、関数
ｆ又はｇの値はROM出力である。
入力値の範囲が１〜256の場合、256個の記憶さ
れた結果をアドレス指定するのに８ビツトが必要
である。ｆ＝１／ｗの場合、出力値は1/1〜1/256
の範囲にわたり、最大値は、最小値よりも８ビツ
ト多く必要である。もし最小値に４ビツトの精度
が必要ならば、全ての値を区別するために８＋４
＝12ビツトが必要である。即ち記憶装置は256×
12ビツトの容量を持たなければならない。ｇ＝
１／√の場合、出力値は1/1〜1/16の範囲にわ
たり、最大値は最小値よりも４ビツト余分に必要
である。もし最小値が、上記の場合と同じ精度即
ち４ビツト必要であるとすると、全ての値を区別
するのに４＋４＝８ビツトしか必要でない。即ち
記憶装置は256×８ビツトの容量しか持たなくて
良い。従つて、動作中に逆平方根値しか与えては
ならないとすると、ROMの大きな節約が達成さ
れる。
れた結果をアドレス指定するのに８ビツトが必要
である。ｆ＝１／ｗの場合、出力値は1/1〜1/256
の範囲にわたり、最大値は、最小値よりも８ビツ
ト多く必要である。もし最小値に４ビツトの精度
が必要ならば、全ての値を区別するために８＋４
＝12ビツトが必要である。即ち記憶装置は256×
12ビツトの容量を持たなければならない。ｇ＝
１／√の場合、出力値は1/1〜1/16の範囲にわ
たり、最大値は最小値よりも４ビツト余分に必要
である。もし最小値が、上記の場合と同じ精度即
ち４ビツト必要であるとすると、全ての値を区別
するのに４＋４＝８ビツトしか必要でない。即ち
記憶装置は256×８ビツトの容量しか持たなくて
良い。従つて、動作中に逆平方根値しか与えては
ならないとすると、ROMの大きな節約が達成さ
れる。
第１図は、逆数関数と平方根の逆数の関数とを
比較するグラフ、第２図は、アナログ技術を用い
た除算装置の第１の実施例のブロツク図、第３図
は、デイジタル技術を用いた除算装置の第２の実
施例のブロツク図である。 １１，１１′……平方根の逆数を発生させる回
路、１７，１７′，２１，２１′……乗算器。
比較するグラフ、第２図は、アナログ技術を用い
た除算装置の第１の実施例のブロツク図、第３図
は、デイジタル技術を用いた除算装置の第２の実
施例のブロツク図である。 １１，１１′……平方根の逆数を発生させる回
路、１７，１７′，２１，２１′……乗算器。
Claims (1)
- １ 第１のオペランドと第２のオペランドとの商
を与える演算装置であつて、各々上記第１のオペ
ランド及び第２のオペランドを記憶するための第
１の記憶装置及び第２の記憶装置と、上記第２の
記憶装置の出力に接続され上記第２のオペランド
の平方根の逆数を補助的数値として発生する装置
と、上記第１の記憶装置及び上記補助的数値発生
装置に接続され上記第１のオペランドに上記補助
的数値を乗じて中間積を得る第１の乗算装置と、
上記第１の乗算装置及び上記補助的数値発生装置
に接続され、上記中間積に上記補助的数値を乗じ
て、上記第１のオペランドと上記第２のオペラン
ドとの商を出力する第２の乗算装置とを有する除
算装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP82111929.4 | 1982-12-23 | ||
| EP82111929A EP0111587B1 (en) | 1982-12-23 | 1982-12-23 | Method and apparatus for division operations |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121543A JPS59121543A (ja) | 1984-07-13 |
| JPH0210451B2 true JPH0210451B2 (ja) | 1990-03-08 |
Family
ID=8189419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172341A Granted JPS59121543A (ja) | 1982-12-23 | 1983-09-20 | 除算装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4607343A (ja) |
| EP (1) | EP0111587B1 (ja) |
| JP (1) | JPS59121543A (ja) |
| DE (1) | DE3274164D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939686A (en) * | 1987-05-18 | 1990-07-03 | Weitek Corporation | Method and apparatus for shared radix 4 division and radix 4 square root |
| US4999801A (en) * | 1988-07-15 | 1991-03-12 | Fujitsu Limited | Floating point operation unit in division and square root operations |
| EP0394499B1 (en) * | 1988-11-04 | 1997-10-08 | Hitachi, Ltd. | Apparatus for multiplication, division and extraction of square root |
| US5020017A (en) * | 1989-04-10 | 1991-05-28 | Motorola, Inc. | Method and apparatus for obtaining the quotient of two numbers within one clock cycle |
| JPH04504478A (ja) * | 1989-04-10 | 1992-08-06 | モトローラ・インコーポレーテッド | 整数割り算回路 |
| SE464787B (sv) * | 1989-10-04 | 1991-06-10 | Ericsson Telefon Ab L M | Foerfarande och anordning foer att utfoera en approximativ division |
| US5253215A (en) * | 1989-12-29 | 1993-10-12 | Motorola, Inc. | Method and apparatus for high speed determination of jth roots and reciprocals of jth roots |
| CA2047731A1 (en) * | 1989-12-29 | 1991-06-30 | Brett L. Lindsley | Method and apparatus for high speed determination of jth roots and reciprocals of jth roots |
| US5341321A (en) * | 1993-05-05 | 1994-08-23 | Hewlett-Packard Company | Floating point arithmetic unit using modified Newton-Raphson technique for division and square root |
| US6144980A (en) * | 1998-01-28 | 2000-11-07 | Advanced Micro Devices, Inc. | Method and apparatus for performing multiple types of multiplication including signed and unsigned multiplication |
| US6269384B1 (en) | 1998-03-27 | 2001-07-31 | Advanced Micro Devices, Inc. | Method and apparatus for rounding and normalizing results within a multiplier |
| US6134574A (en) * | 1998-05-08 | 2000-10-17 | Advanced Micro Devices, Inc. | Method and apparatus for achieving higher frequencies of exactly rounded results |
| US6115732A (en) * | 1998-05-08 | 2000-09-05 | Advanced Micro Devices, Inc. | Method and apparatus for compressing intermediate products |
| US6115733A (en) * | 1997-10-23 | 2000-09-05 | Advanced Micro Devices, Inc. | Method and apparatus for calculating reciprocals and reciprocal square roots |
| US6223198B1 (en) | 1998-08-14 | 2001-04-24 | Advanced Micro Devices, Inc. | Method and apparatus for multi-function arithmetic |
| US6393554B1 (en) | 1998-01-28 | 2002-05-21 | Advanced Micro Devices, Inc. | Method and apparatus for performing vector and scalar multiplication and calculating rounded products |
| CN102135869B (zh) * | 2010-01-21 | 2015-11-25 | 立锜科技股份有限公司 | 混合式宽范围除法器及其方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE626288A (ja) * | 1961-12-29 | |||
| US3648038A (en) * | 1969-04-25 | 1972-03-07 | Ibm | Apparatus and method for obtaining the reciprocal of a number and the quotient of two numbers |
| US3633018A (en) * | 1969-12-18 | 1972-01-04 | Ibm | Digital division by reciprocal conversion technique |
| US3777132A (en) * | 1972-02-23 | 1973-12-04 | Burroughs Corp | Method and apparatus for obtaining the reciprocal of a number and the quotient of two numbers |
| US4047011A (en) * | 1974-07-19 | 1977-09-06 | Burroughs Corporation | Modular apparatus for binary quotient, binary product, binary sum and binary difference generation |
| US4011439A (en) * | 1974-07-19 | 1977-03-08 | Burroughs Corporation | Modular apparatus for accelerated generation of a quotient of two binary numbers |
-
1982
- 1982-12-23 EP EP82111929A patent/EP0111587B1/en not_active Expired
- 1982-12-23 DE DE8282111929T patent/DE3274164D1/de not_active Expired
-
1983
- 1983-09-20 JP JP58172341A patent/JPS59121543A/ja active Granted
- 1983-11-25 US US06/555,245 patent/US4607343A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0111587A1 (en) | 1984-06-27 |
| DE3274164D1 (en) | 1986-12-11 |
| JPS59121543A (ja) | 1984-07-13 |
| US4607343A (en) | 1986-08-19 |
| EP0111587B1 (en) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0210451B2 (ja) | ||
| US4633386A (en) | Digital signal processor | |
| US5046038A (en) | Method and apparatus for performing division using a rectangular aspect ratio multiplier | |
| US7103108B1 (en) | Digital signal processor transceiver | |
| US5307303A (en) | Method and apparatus for performing division using a rectangular aspect ratio multiplier | |
| JPH0229821A (ja) | Ｃｏｒｄｉｃ複素数乗算器 | |
| JPS616920A (ja) | デイジタルフイルタ | |
| US6279020B1 (en) | Programmable circuit for realizing a digital filter | |
| AU703643B2 (en) | Fast fourier transform processor | |
| US4062060A (en) | Digital filter | |
| Narendiran et al. | An efficient modified distributed arithmetic architecture suitable for FIR filter | |
| Barker et al. | System identification using pseudorandom signals and the discrete Fourier transform | |
| US3980872A (en) | Digital filter for electrical signals | |
| JPS6143893B2 (ja) | ||
| US4020333A (en) | Digital filter for filtering complex signals | |
| JPS63258119A (ja) | Ｌｅｒｏｕｘ−ｇｕｅｇｕｅｎアルゴリズムを使用して線形予測による信号コ−ド化を行なう装置 | |
| US4931973A (en) | Method of generating updated transversal filter coefficients | |
| SE444730B (sv) | Ljudsyntetisator | |
| JPH01258502A (ja) | デジタル計算装置 | |
| JPH08242141A (ja) | ディジタルフィルタ | |
| US6011448A (en) | Method and apparatus for frequency modulation synthesis | |
| JPH0310425A (ja) | トランスバーサルフィルタ制御回路 | |
| JPH11317676A (ja) | 有限フィ―ルドでの任意要素の逆数具現回路 | |
| JPS605087B2 (ja) | フイルタ | |
| JP2943255B2 (ja) | 逆数算出回路 |