JPH01258502A

JPH01258502A - デジタル計算装置

Info

Publication number: JPH01258502A
Application number: JP63189543A
Authority: JP
Inventors: Jean-Christophe Rault; ジャン・クリストフ・ロー
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-07-30
Filing date: 1988-07-28
Publication date: 1989-10-16
Also published as: FR2618925A1; DE3877279D1; EP0304362B1; CA1314997C; US4931980A; EP0304362A1; FR2618925B1; DE3877279T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の背景］（技術分野）この発明は、以下の形式の項の合計をリアルタイムで計
算するためのデジタル計算装置に関する。

Σｈ　（ｉＴ）、ｑｅ　（（ｎ−ｉ）Ｔ）ここにおいて
、Ｔはサンプリング期間を示し、＋１（ｉＴ）は係数であり、／ｑ′ｅは、−３，−１，＋３および＋１の値をとるで
あろう、送信されたデータ■■の推定値である。

（背景技術）このような合計を計算する問題は、コード２Ｂ１Ｑを用
いるデータのデジタル送信のための装置のエコーキャン
セラ（以下通常の省略形であるＥＣＣで示される）に用
いられるリニアフィルタの構造において特に生じる。こ
のコードは、アメリカ合衆国のＵ−インタフェースの規
格化に従う規格として適合させられるようである。それ
は、以下の表に従い、４つのうちの１つのレベルの、「
双ビット」と呼ばれる２つのビットの各セットと提携す
る。

双ビット　　　　送信されたレベル１０　　　　　　　＋３１１　　　　　　　　　　　＋１ライン上を送信されるデータｑｅ　（ｔ）は、したがっ
て、上記の４つの値をとるかもしれない。

そのチャネルがパルス応答ｈ　（ｔ）を有する送信装置
において、時間ｎＴで受信される信号Ｓ「（ｎＴ）は、
以下のようである。

５ｒ（ｎＴ）−Σ　ｈ　（ｉＴ）、ｑｅ（（ｎ−１）Ｔ
）１％０ ■■の推定値■■の追及は、受信装置において、形式（
１）の合計の計算を伴う。たとえば、送信ラインが異質
である場合は常に％　ｑｅ　（ｎＴ）の値に関する決定
は、受信された信号５ｒ（ｎＴ）より、記号間符号干渉
、ＩＳＩ、の推定を減算した後にのみ行なわれ得る。そ
の正確な値は以下のようである。

Σ　ｈ　（ｉ　ｔ）　＊ｑｅ　（（ｎ−１）　Ｔ）ｂｌ推定は、従来、しばしば省略形ＤＦＥで表わされるルー
プ内の決定と、項Ｔｒ（ｎＴ）を計算するＮ個の係数に
適応する再帰的等化器によって行なわれる。

Ｎ　へＴｒ（ｎＴ）　　−Σ　　ｈ　（ＩＴ）　、　　ｑ　ｅ
　（（ｎ−ｉ）Ｔｉ・１ここにおいて、ｈ（ｉＴ）は、ＤＦＥに記憶されるｎ番
目の係数であり、パルス応答ｈ　（ｔ）のｎ番目のサン
プルの推定値である。

Ｔｒ（ｎＴ）のデジタル計算は、式（２）があてはめら
れるなら、以下のことを伴う。

Ｎ個の乗算ｈ　（ｉＴ）＊ｑｅ（（ｎ−ｉ）Ｔ）　、お
よびＮ個の加算推定データｑｅが＋３．＋１．−３および−１の値しか
とらないだろうので、それゆえ、２ビツトにわたりコー
ド化されることを考慮すると、各乗算は、２つの加算と
１つのシフトに分解され、演算３＊ｈ（ｉＴ）はたとえ
ば以下のようになる。

この変換を用いることによって、乗算器を欠いた計算装
置が用いられ得る一方で、計算時間は２倍になる。なぜ
なら、それは、Ｎ個のサイクルというよりは、２Ｎ個の
サイクルを特徴とする特許である。

この発明の目的は、乗算器を必要とせず、実質的に計算
時間も長くしない装置を提供することである。そのため
、それは、等式（２）（またはＦＣＣの場合の対応の等
式）を、不所望の結果を伴わずに、無視され得る項を含
む形式に修正するｈ的をもって、送信チャネルおよびそ
の構成要素の完全な分析から出発する。

第１の段階は、変数ｑｄｅ＝１＋ｑｅを導入することか
らなり、それは、ｑｅは＋３．＋１．−３、−１の値を
とり得るので、２の累乗である＋４、　　＋２．−２．
　０の値のみとり得る。Ｔｒ（ｎＴ）を与える等式（２
）は、ｑｄｅ（（ｎ−１）Ｔ）の値により以下のように
なる。

Ｔｒ（ｎＴ）−Σ　ｈ　　（ｉＴ）　、　　［ｑｄｅ（
（ｎ−１）Ｔ−１１ｉｈ＋これはまた以下のように書けるかもしれない。

Ｔｒ（ｎｔ）−Σ　ｈ　（ｉＴ）、　ｑｄｅ（（ｎ−１
）Ｔ）１・ＩＮへ一Σ　ｈ（ｌＴ）　　　　　　　　　　　（４）等式（
４）の第２の項は、送信チャネルが信号のＤ　ＣＦＭ構
成要素、したがってチャネルの全般的利得を１１−める
ので、以下のように変換されてもよい。

Σ　ｈ（ｉＴ）ＬＯなぜなら、ＤＣ構成要素がＯだからである。その全般的
利得は以下のように書けるであろう。

さらに以下の項は、無視されてもよい。なぜなら、Ｎ個の係数を有するＤＦ
Ｅにおいて、ＮＴを越えて後につながる値は、考慮され
る必要がないことが受入れられているからである。等式
（５）はそこで以下のことを示す。

Ｎへ一Σ　　ｈ（ｉＴ）Ｊは、（４）においてｈ（０）と取替えられてもよい。そ
こで、等式（４）は以下のようになる。

Ｔ　ｒ　（ｎＴ）−Σ　ｈ　（ＩＴ）　、　Ｑｄｅ（（
ｎ−１）Ｔ）　＋ｈ（０）へｑｄｅは常に２の累乗であるので、等式（６）の第１の
項の計算は、ｑｄｅの値によって、Ｎ個の加等と、ひょ
っとしたらシフトを伴うのみである。第２の項を加算す
ることは、１計算サイクルのみ計算を長くする。等式（
２）の場合においては、２Ｎ個のサイクルの代わりに、
Ｎ＋１個のサイクルで十分である。

したがって、値ｑｅを、２の累乗である値■■■に、す
べての値からの同じ数の加算（あるいは減、／＼算）によって変換するための手段、ｑｄｅの値によって
、ｈの可能なシフトによって得られる基本積を計算する
ための手段、基本積を合計するための手段およびそれら
を可変変化によって、結果の差の推定を形成する定数に
ひょっとして加えるための手段を含む計算装置が提供さ
れる。

その装置が、等式（６）に従って動作する適用性ある再
帰的等化器を形成する上記の場合において、定数値は、
転送関数の第１の項の推定値ｈ（０）を構成する。値り
は、公知の型の回路網によって、たとえば、勾配のアル
ゴリズムまたは符号のアルゴリズムを用いて絶えず適合
されてもよい。

その装置がエコーキャンセラとして用いられることにな
っている場合は、合成されたエコーＥｃ（ｎＴ）は、等
式（２）に似た式によって、ｇ（ｉＴ）と指定されるで
あろうＮ個の推定された係数を用いて得られる。

／ｖ−１へＥｃ　（ｎＴ）−Σ　ｇ　（ｉ　Ｔ）　＊　ｑ　ｅ　（
（ｎ−１）Ｔ）Ｉ−Ｑ（２′）この場合、ｑｅ＝＋３．＋１．−１または−３゜ここで
再び、この式を用いてＥｃ（ｎＴ）を計算するために、
もし乗算が避けられるべきであるなら、２Ｎ個の計算サ
イクルが必要となるであろう。

この発明に係る装置は、送信されたデータｑｅ上に可変
の変化をもたらす。

／Ｎ＼ｑｄｅ　（（ｎ−ｉ）Ｔ）−１＋ｑｅ（（ｎ−ｉ）Ｔ）
そのとき、ｑｄｅは＋４．＋２．Ｏおよび−２の値のみ
をとり得る。エコーは以下のように書かれてもよい。

（３′）あるいは、（４′）この等式の第２の項は以下のものと取替えられてもよい
。

なぜなら、以下の、０周波数におけるエコーチャネルの
利得は、１′ＶＯだからである。長さＮＴのエコーキャンセラにおいて
、エコーエネルギはＮＴを越えて０と推定されるかもし
れない。それゆえ、以下のようになる。

エコーＥｃ（ｎＴ）は、それゆえ、等式（４′）の第１
の項に限定される。すなわち、１賢Ｏ（６′　）パラメータｑ’　ｄｅ　（ｉ）が導入されるかもしれな
い。

／　＼〜ｑ’　　ｄｅ　（ｉ）−１／２　　ｑｄｅ　（ｉ）そこ
で、ｑ’　ｄｅ　（ｉ）は、−１，０，１あるいは２の
値のみをとるかもしれない。もし、係数ｇ′（ｉ）−２
ｇ　（ｉ）が用いられるなら、等式（６′）は以下のよ
うに書けるかもしれない。

（６′）したがって、ＥＣＣの係数の２倍の値が記憶されるとい
う条件で、合計に介在する数学上の積は以下のものと取
替えられるかもしれないことが観察され得る。

ｑｄｅ−２または−２で、透過性（可能な符号変化を伴
う出力と入力の均等）、ｑｄｅ−４で、最上位ビットへのビットのシフト。

この発明は、例示として与えられた実施例の以下の説明
から、および公知の装置との比較がらより良く理解され
るであろう。説明は添付の図面に言及する。

第１図を参照すると、先行技術装置は、エコーＥｃ　（
ｎＴ）の連続する評価値をリアルタイムで計算するため
のものとみなされ、上記関数（２′）を用いる。

ここにおいて、ｉ　−０，・、Ｎ−１で、ｇ（ｉＴ）は、エコーフィル
タのＮ個の係数であり、ｉ−Ｏｒ　”’　ｒ　Ｎ　”’−１で、Ｑｅ　（（ｎ−
ｉ）Ｔ）は、コード２Ｂ１Ｑで送信される最後のＮ個の
データである。

表記を簡単にするために、ｑｅ（ｎ−ｉ）の表記がｑｅ
　（（ｎ−ｉ）Ｔ）の代わりに以下では用いられるであ
ろう。

第１図に示される装置は、係数ｇ（ｉＴ）を記憶するた
めのメモリ１０を含む。このメモリは、一般に、公知の
ものであってもよい適応のアルゴリズムによって係数を
計算するための適応性フィルタを伴うＲＡＭである。こ
のようなフィルタの例は、たとえば、アメリカ合衆国特
許第４，５６４．９３４号（マツチ）等の様々な文書に
おいて見い出すことができる。

しばしばシフトレジスタを含む、第２のＲＡＭ１２は、
２Ｂ１Ｑのコードの２ビツトのワードとして、最後のＮ
個の推定データｑｅ（ｎ−ｉ）を受信する。

乗算器１４の入力の一方は、係数記憶メモリ１０のデー
タバス１６に、他方はデータメモリ１２の出力バス１８
に接続されている。乗算器のバス２０は、加算器／減算
器２２の２つの入力の一方に接続されている。加算器／
減算器によって出される結集を累積するためのレジスタ
２４は、この加算器／減算器の出力に接続されている。

いつでも、それは最後の演算の結果を含み、第２のレジ
スタ２６と加算′５／減算器の第２の入力に供給する。

レジスタ２４が演算の最後の結果を含むときに、第２の
レジスタ２６はレジスタ２４の内容を記憶する。ずなイ
つち、次に別のコンピュータか、またはデジタル／アナ
ログ変換器（図示せず）によって読出されてよい、結果
Ｅｃ（口Ｔ）である。

タイムベースを形成し、プログラムメモリを含む回路２
８は、適切なシーケンスによって、回路１０．１２，２
２．２４および２６を活性化することによって計算動作
を制御することを可能にする。

以下の合計が、ＬＱ以下の態様でのＮ個の＝Ｉ算サイクルで、２４および２
６がタイムベースでクリアされた後に、得られる。

ヘサイクル１：メモリ１０および１２からのｇ　（０）お
よびｑｅ（ｎＴ）の読出１２．１４におけるｇ　（０）とｑｅ（ｎ）の乗算、へ結果ｇ　（０）、　　ｑｅ　（ｎ）のレジスタ２４への
書込み。

ヘサイクル２：メモリからのｇ（］、Ｔ）およびｑｅ（ｎ
−１）の読出１１、へｇ（ＩＴ）とｑｅ（ｎ−１）の乗算、乗算器の出力とレジスタ２４の内容、すなわち、”；ｊ
　（０）、ｑｅ（ロ）の加算、結果のレジスタ２４への書込み。

サイクルＮ：メモリからのｇ　（（Ｎ−１）Ｔ）とｑｅ
（ｎ−Ｎ＋１）の読出し、へｇ（Ｎ−１）とｑｅ（ｎ−Ｎ＋１）の乗算、乗算器の出
力とｌノジスタ２４の内容、すなわち以下のものの加算
、以下の結果のレジスタ２４への書込み。

最後に、Ｎ番目のサイクルの後、タイムベースが、レジ
スタ２４から出力レジスタ２６への結果の変換を引き起
こす。

第２図を参照すると、この発明の装置が第１図のそれと
同じ機能を果たし、Ｅｃ　（ｎＴ）を計算するのに必要
なメモリの皿を増すことなく、６値に対する計算サイク
ルの数Ｎは同じで、乗算器はない。

第２図において、タイムベースおよびプログラムメモリ
は単純化のために図示されていない。第１図のそれと対
応する構成要素は、同じ参照番号を（５している。さら
に、エコーキャンセラの端末における配置を図示するた
めに、第２図は、連続的なデータｑｅ（ｎＴ）を送信ラ
イン３２に送る送信器３０を概略的に示す。サンプラ３
４は、ｑ’ｄｅを得るために加算器と２で割る除算器を
有するメモリ１２に記憶される連続的なサンプルを提供
する。そのラインから来る信号は、サンプラ４０によっ
て送られる信号のサンプルを受信する加算人力と、メモ
リ２６の出力を受信する減算人力とを有する加算器を形
成する、計算ユニット３８によって、受信器３６に与え
られる。一般に、この装置は、エコーキャンセラの係数
ｇ（ｉＴ）を適合させるための回路４２を含むであろう
。

二重の送信ラインを伴い、送信／受信ステーションにエ
コーキャンセラをこのように配置すること自体は公知で
ある。もし必要であるなら、より詳しい説明が、ベル争
テクニカル争ジャーナル第５８巻第７号１９７９年９月
、第１５９３頁のファルコナー（ＦＡＬＣＯＮＥＲ）ら
による論文ｒＡｄａｐｔｉｖｅ　　ｅｃｈｏ　　ｃａｎ
ｃｅｌｌａｔｉｏｎ　　ＡＧＣ５ｔｒｕｃｔｕｒｅｓ　
　ｆｏｒ　　ｔｗｏ　　ｗｉｒｅ　　ｆｕｌｌ　　ｄｕ
ｐｌｅｘ　　ｄａｔａ　　ｔｒａｎｓｍｉｓｓｉｏｎＪ
、あるいは既に述べた、アメリカ合衆国特許第４，５６
４．９３４号に見い出されるであろう。

しかしながら、第２図に示される装置は、従来のアプロ
ーチというよりはむしろ、上記の式（６′）を適用する
ことによって、エコーＥ　ｃ　（ｎＴ）を計算する。通
常の乗算器１４は、非常に簡ｔｌｔな回路７７−へ、４４と取替えられる。なぜなら、それはｑ′　ｄｅに対
応する２つのデータビットの値に（これは値／＋′＋５ｑｄｅの１桁右への簡単なシフトによって得られる）応
答して選択される、３つの演算の１つに係へ数ｇ（ｉＴ）を提出するからである。３つの可能な演算
とは以下のようである。

１を乗算するのに等しい、入力から出力への直線的な転
送（透過性機能）、るに等しい、最上位ビット（ＭＳＢｓ）へ１つデータを
シフトすること、る０の発生、すなわち、０の乗算または削除。

えられなければならない。

各演算は１演算サイクルのみ必要とすることがわかるで
あろう。たとえば、サイクル１＋１は以下のようである
。

メモリからのｇ’　　（ｉＴ）およびｑ’ｄｅ（（ｎ−
ｉ）Ｔ）の読出し、ｌ＼ｇ’　　（ｉＴ）の１ビツトのシフト、または０の発生
、または「透過性」、４４の出力とレジスタ２４の内容の加算、レジスタ２４
への結果の書込み。

ｉ−０からＮ−１までに対する、この演算のシーケンス
は、等式（６′）に規定される計算を結果として生じる
。

したがって、乗算器なしに、計算がたったＮ個のサイク
ルで行なわれるであろう。それから、コンピュータは従
来の構造のものと同様の速度で動作し、そのプログラム
を記憶するのに必要なメモリの量は変化しない。

等化器装置は、第２図に概略的に示されたエコーキャン
セラと同じ構造を有するように設計され得る。演算はそ
れから、上記の式（６）に対応し、加算操作のみは、成
る場合は１回限り選択されるが、よりしばしば勾配のア
ルゴリズムまたは符号のアルゴリズムのような従来のア
ルゴリズムを実行することによって、係数Ｈ（ｉＴ）と
同時に永久的に適合されるであろう、推定項ｈ（０）の
加算からなる。

【図面の簡単な説明】

第１図は、ＥＣＣに用いられるのに適切な先行技術計算
装置の概略図である。第２図は、第１図と同様の、この発明に係るＥＣＣの図
面である。図において、１０はメモリ、１２はＲＡＭ、２２は加算
器／減算器、２４および２６はレジスタ、３０は送信器
、３２は送信ライン、３４はサンプラ、３６は受信器、
３８は計算ユニット、４０はサンプラ、４２．４４は回
路である。

Claims

【特許請求の範囲】

（１）Ｔがサンプリング期間を示し、ｈ（ｉＴ）が係数
であり、ｑｅが−３、−１、＋３および＋１のみの値を
とり得る、コード２Ｂ　１Ｑでコード化された送信デー
タｑｅの推定値である、Σｈ（ｉＴ）、■ｅ（（ｎ−１
）Ｔ）の形式の項の合計を、リアルタイムで計算するた
めのデジタル計算装置であって、データ■■の推定値の各々を、２の累乗である変換され
た値■■■に、すべての推定された■■にあるいはこれ
らから同じ数字を加算または減算することにより変換す
るための手段と、 ■■■の各々の値に応答して、転送、０への変化および
ｈのシフトによって得られる連続的な基本積を計算する
ための手段と、その連続する基本積を合計するための手段とを含む、デ
ジタル計算装置。
（２）一定の値を前記合計に加算するための手段をさら
に含み、前記値が■■から■■■への変化による、結果
の差の推定値である、請求項１記載の装置。
（３）推定値■■を■■■に変換するための前記手段が
、推定値を連続して受信するために接続され、前記推定
値の各々に１加えるように配置される合計手段を含み、
そこにおいて、２で割る除算器が、２、１、０および−
１の値の１つを有する値■■■を出力に与えるために前
記合計手段の出力に接続されている、請求項２記載の装
置。
（４）前記変換された値■■■を、２、１、０および−
１のいずれかをとる値■■■に変換するための手段をさ
らに含み、そこにおいて、基本積を計算するための前記
手段が、■■■の連続する値を第１の入力で、ｈの各連
続する値を第２の入力で受信するために接続され、出力
において、１または−１に等しい■■■に応答するｈの各値と、０である■■■に応答する０と、２である■■■に応答する第２の入力に与えられたｈの
値とを与えるように配置されている回路からなる、請求
項１記載の装置。
（５）エミッタから受信した前記送信されたデータｑｅ
をサンプリングし、前記サンプルを推定値の各々を変換
された値に変換するための前記手段に与えるための手段
をさらに含み、そこにおいて、連続する基本積を合計す
るための前記手段が、合計レジスタと、前記合計レジス
タの入力に接続される出力と、基本積を計算するための
前記手段の出力と、合計レジスタの出力とにそれぞれ接
続されている入力とを有する加算器手段とを含む、請求
項３記載の装置。