JPH0210470Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は受波センサーアレイから任意の方向の
ビームフオーミングを行うビームフオーミング装
置に関する。

一般に、受波センサーアレイから任意の方向の
ビームフオーミングを行うビームフオーミング装
置としてソーナー装置がある。この種のビームフ
オーミング装置では各受波センサーの出力に適当
な移相量や時間遅延を与えて加算することによ
り、任意の方向のビームフオーミングを行つてい
る。この様なビームフオーミング装置の動作試験
やビームパターン特性の測定等には、疑似受波信
号として逆整相信号を使用することにより装置機
能の確認を容易にしている。

従来、試験信号発生装置を内蔵するソーナー装
置は、第１図に示すように構成されていた。すな
わち、ｍ個の受波センサーアレイ１１とこれらセ
ンサーアレイの出力を増幅するｍ個の前置増幅器
１３と、これら前置増幅器１３の出力から遅延回
路１４１と加算器１４２とにより所定方向（ｎ方
向）のビームを形成するビーム成形回路１４と、
このビーム成形回路１４のｎ個の出力信号を形成
する信号処理器１５と、これら信号処理器１５の
出力を表示するCRT表示器１６とを備え、各セ
ンサーアレイ１１の信号の代りにスイツチ１２を
介して試験信号発生器１７からの信号を供給する
ものである。

この試験信号発生器１７としては、第２図に示
すように、基準信号（例えば、10KHz）の発振器
２０の出力を遅延時間をd₀〜d₇まで段階的ずらせ
た遅延回路２１に供給し、時間的ずれを生じた所
定数（図では８個）の出力をとり出すものであ
る。この試験信号の動作原理は、第３図により説
明される。すなわち、受波センサーアレイ１１の
配列の垂直方向から角度γ傾斜した方向から到来
する受波信号は、受波センサーアレイ１４１の１
番目に対して２〜８番目が順次遅延時間d₁〜d₇の
遅れを生するような音波となつている。このため
各受波信号に遅延回路（デイレイライン）１４１
で逆に遅延時間d₇〜d₀の遅れを与え加算器１４２
で加算することにより、γ方向の１個の受波ビー
ムを復元できることになる。

すなわち、基準信号に対して所定の段階的遅延
d₇〜d₀を形成したものが、角度γ方向からの受信
ビームということになる。このため第２図に示す
ように基準信号に段階的遅延d₀〜d₇を与えれば、
疑似的に一γ方向からの受波信号を成形すること
が出来る。なお、任意の方向からの受波信号を形
成するには、このような段階的遅延を与える回路
が多数必要となる。

従来、受波センサーアレイに対応した試験信号
（逆整相信号）を発生させるためには外部に専用
装置を準備したり、或はビームフオーミング装置
内部に試験用の専用ハードウエアを組込む等が行
われている。しかし、この場合、任意の方向に対
する逆整相信号を発生させるためにはハードウエ
ア規模が増大し、特に内部に専用のハードウエア
を組込む場合にはハードウエア規模の制約上、１
方向とか数方向のみにとどめることが多く、逆整
相信号としては十分ではなかつた。

本考案の目的は、受波センサー出力に移相や時
間遅延を与えるビームフオーミングが逆整相信号
を発生させる操作と同等であることを利用して、
ハードウエア及び操作をそのまま使用して逆整相
信号を発生させることにより、複雑な回路を特別
設けることなしに必要にして十分な精度の逆整相
信号を形成できるようにしたビームフオーミング
装置を提供することにある。

本考案の構成は、ｍ個（ｍは正の整数）の受波
センサーアレイからの信号にそれぞれ所定遅延を
与えることにより受信ビーム信号を成形するビー
ムフオーミング装置において、前記受波センサー
アレイからの各受波信号をそれぞれ試験信号と切
替えてビームフオーミングの各入力信号とする第
１のスイツチ手段と、前記各試験信号にビームフ
オーミングされるための前記所定遅延を与えたｍ
個の信号を記憶させる記憶回路と、この記憶回路
から読出されたｍ個の信号と前記受波信号に対応
する基準発振信号とを切替えて前記第１のスイツ
チ手段に前記試験信号としてそれぞれ供給する第
２のスイツチ手段とを備え、前記第１のスイツチ
手段を切替えて前記基準発振信号に前記所定遅延
を与えて疑似受波信号を形成して前記記憶回路に
記憶させ、次に前記第２のスイツチ手段を切替え
て前記記憶回路からその疑似受波信号を読出して
装置試験用いられるようにしたことを特徴とす
る。

以下図面により本考案を詳細に説明する。

第４図は本考案の動作原理を説明する構成図で
ある。すなわち、ソーナー装置におけるｍ個の入
力切替スイツチ１２に発振器２０からの基準信号
を供給する。これら基準信号を遅延時間d₀〜d_nの
遅延回路１４１を介して加算器１４２で加算する
ことにより１個の信号としてとり出されるものは
γ方向の受信ビームとなるが、逆に発振器２０か
らの基準信号に遅延時間d₀〜d_nを与えたｍ個の信
号は、一γ方向からの受信信号に疑似できる訳で
ある。したがつて、この疑似信号を記憶回路に入
れて所望のタイミングに読出すことにより、疑似
信号を得ることが出来る。

第５図は本考案の実施例のブロツク図である。
図において、２２はビームフオーミング回路１４
からのとり出されたｍ個の遅延信号を記憶しかつ
読出す記憶回路、２３は基準信号の発振器２０か
らの信号と記憶回路２２からの信号とを切替える
ｍ個のスイツチである。この実施例の動作は、ま
ず疑似受信信号が形成される。すなわち、スイツ
チ１２を試験側とし、スイツチ２３を発振器２０
側にして基準発振信号をビームフオーミング回路
１４に通して遅延時間d₀〜d_nのデイレイライン１
４１を通つたｍ個の疑似受信信号を形成し記憶回
路２２に記憶させる。次に、試験信号の必要な時
にスイツチ２３を記憶回路２２側にしてこの記憶
回路２２の記憶内容を読出すことにより、この疑
似受信信号を一γ方向の受信信号として用いるこ
とができる。

第６図は本考案の他の実施例のブロツク図で、
デジタルビームフオーミング装置を示している。
この場合、ビームフオーミング回路としてマイク
ロコンピユータとメモリとを利用してその構成を
小形化している。図中、センサー１１からの出力
は入力信号調整器３１に供給されサンプルアンド
ホールド回路３２でサンプリングされマルチプレ
クサ回路３３で多重化され、Ａ／Ｄ変換器３４で
デジタル信号に変換され、メモリー部（RAM）
３５で所定遅延が与えられる。メモリー部３５の
出力は必要に応じて加算器３６を介しデマルチプ
レクサ回路３７で分離され、ｎ個のＤ／Ａ変換器
３８を介して出力される。これらはアドレス計算
及びコントロール用コンピユータ３９及び操作盤
４０で操作される。

ここで、第３図に示すような直線配列のセンサ
ーアレイのビームフオーミングを考える。0゜方向
のビーム出力B₀（ｔ）は、各センサー出力信号ei
（ｔ）を加算することで得られる。0゜方向に対し
てθ方向から到来する信号に対する0゜方向のビー
ム出力B₀（ｔ）は次式で表わされる。

B₀（ｔ）＝_o 〓ⁱ⁼¹ ei ｛ｔ−（ｎ−１）dsinθ／ｃ｝ ……(1) ｃ：音波伝播速度，ｄ：センサーの間隔 さらに、0゜方向に対してγだけ向けたビームの
θ方向からの信号に対するビーム出力Br（ｔ）は
次式で表わされる。

Br（ｔ）＝_o 〓ⁱ⁼¹ ei｛ｔ− （ｍ−１）ｄ（sinθ−sinγ）／ｃ｝ ……(2) 第６図のビームフオーミング装置は(2)式のビー
ム出力を得るものである。各受波センサー１１の
出力信号は各チヤンネルごとに同一時刻にサンプ
ルホールド回路３２でサンプルされてＡ／Ｄ変換
器３４でデジタル信号に変換された後、メモリ部
３５内へ連続して蓄積される。このメモリ部３５
は(2)式のsinγ項に相当した時間遅延を補償するた
めの遅延メモリで、ビームフオーミングするため
の各受波センサー信号は時間遅延に相当したメモ
リアドレスが計算されて、メモリから読み出され
る。読み出された各センサー信号は(2)式の各要素
に相当し加算器３６で加算されて所定のビーム出
力端子へ出力される。ここで(2)式において信号到
来方向θが0゜の場合、ビーム出力Br（ｔ）は次式
で表わされる。

Br（ｔ）＝_o 〓ⁱ⁼¹ ei ｛ｔ＋（ｎ−１）dsinγ／ｃ｝ ……(3) (3)式の各要素、すなわち時間遅延された各セン
サー信号は−γ方向から到来する信号の各受波セ
ンサー出力信号と等価である。従つて、ビームフ
オーミング装置の各チヤンネルに同一信号を入力
し、γ方向のビームフオーミング動作における(3)
式の各要素を取り出せば−γ方向の到来信号に相
当した逆整相信号が得られる。

このビームフオーミング装置では、前記逆整相
信号を加算器３６をバイパスしてビーム出力端子
のＤ／Ａ変換３８へ直接出力することもでき、ア
ナログ出力信号としてデーターレコーダ等の外部
記憶装置２２へ蓄積しておいて、必要時に再生デ
ーターを各入力チヤンネルへ供給することができ
る。第５図はこの方式を示している。また、外部
記憶装置へ出力するかわりに、メモリ部３５の余
つた部分へ蓄積しておくことも可能である。この
場合はデイジタル・データとして蓄積されいるか
ら、再生時には、前記のアナログ信号再生系を通
さずとも第６図のメモリ部３５及びコンピユータ
３９のみで実現できる利点がある。アドレス計算
及びコントロール用コンピユータ３９は時間遅延
に相当したメモリアドレスの発生、各部のコント
ロール信号の発生等を行うためのものであり操作
盤４０の指示により動作が決定されるようにプロ
グラムされている。

本考案は以上説明したように、ビームフオーミ
ング装置自身のハードウエア及び操作によつて逆
整相信号を発生することにより逆整相信号を発生
できるために、外部に複雑な専用装置を設けた
り、或は内部に試験用の専用ハードウエアを設け
る必要がない。このことは受波センサーアレイの
ビームフオーミングが複雑なるほどその特性を試
験するための逆整相信号の発生が困難になるの
で、内部ハードウエアを利用する効果はより大き
くなる。

【図面の簡単な説明】

第１図は従来の試験信号発生装置を含むソーナ
ー装置のブロツク図、第２図は第１図の試験信号
発生装置の構成図、第３図は第１図のセンサアレ
イの動作を説明する図、第４図は本考案の動作原
理を説明する構成図、第５図は本考案の実施例の
ブロツク図、第６図は本考案の第２の実施例のデ
ジタルビームフオーミング装置のブロツク図であ
る。図において、 １１……受波センサーアレイ、１２……スイツ
チ、１３……前置増幅器、１４……ビームフオー
ミング回路、１４１……遅延回路（デイレイライ
ン）、１４２，３６……加算器、１５……信号処
理器、１６……表示器（CRT）、１７……試験信
号発生器、２０……発振器、２１……遅延回路、
２２……記憶回路、２３……スイツチ、３１……
入力信号調整器、３２……サンプルアンドホール
ド回路、３３……マルチプレクサ回路、３４……
Ａ／Ｄ変換器、３５……メモリー部（RAM）、
３７……デマルチプレクサ回路、３８……Ｄ／Ａ
変換器、３９……アドレス計算及びコントロール
コンピユータ、４０……操作盤、である。

Claims (1)

【実用新案登録請求の範囲】
1. ｍ個（ｍは正の整数）の受波センサーアレイか
   らの信号のそれぞれ所定遅延を与えることにより
   受信ビーム信号を成形するビームフオーミング装
   置において、前記受波センサーアレイからの各受
   波信号をそれぞれ試験信号と切替えてビームフオ
   ーミングの各入力信号とする第１のスイツチ手段
   と、前記各試験信号にビームフオーミングされる
   ための前記所定遅延を与えたｍ個の信号を記憶さ
   せる記憶回路と、この記憶回路から読出されたｍ
   個の信号と前記受波信号に対応する基準発振信号
   とを切替えて前記第１のスイツチ手段に前記試験
   信号としてそれぞれ供給する第２のスイツチ手段
   とを備え、前記第１のスイツチ手段を切替えて前
   記基準発振信号に前記所定遅延を与えて疑似受波
   信号を形成して前記記憶回路に記憶させ、次に前
   記第２のスイツチ手段を切替えて前記記憶回路か
   らその疑似受波信号を読出して試験に用いられる
   ようにしたことを特徴とするビームフオーミング
   装置。