JPH0870404A

JPH0870404A - 超音波ビーム形成装置における遅延生成装置

Info

Publication number: JPH0870404A
Application number: JP7186896A
Authority: JP
Inventors: Raymond A Beaudin; レイモンド・エイ・ビューディン; Michael P Anthony; マイケル・ピー・アンソニ
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1994-08-09
Filing date: 1995-07-24
Publication date: 1996-03-12
Also published as: EP0696791A3; EP0696791A2; US5522391A

Abstract

(57)【要約】【目的】超音波画像システムにおいて、対象物から反射
される超音波を正確に焦点合わせして画像を作成する。【構成】ビーム形成装置内に配置された遅延生成装置の
各々が、対象物体から反射した受信信号を各トランスデ
ューサ素子から受け取り、受信ビームを動的に焦点合わ
せし画像を形成するため、受信信号を遅延させる。受信
ビームに必要な遅延は、超音波エレルギーの受信の間離
散的な間隔で遅延コントローラによって供給される遅延
変更信号に応答して変えられる。遅延変更信号は、所与
の進路制御角度、トランスデューサ素子および焦点深度
での遅延方程式の解を表す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、整相アレイ(phased ar
ray)ビームの進路制御（ステアリング、steering）およ
び焦点合わせを利用する超音波画像システムに関連し、
特に、受信ビーム形成装置において焦点合わせを動的に
制御する遅延生成装置に関連するものである。

【０００２】

【従来の技術】整相アレイ超音波画像システムにおい
て、超音波トランスデューサには、Ｎ個のトランスデュ
ーサ素子からなるアレイが含まれる。このシステムは、
各々が上記トランスデューサ素子の１つに接続する送信
器および受信器を持つ、Ｎ個の並列チャネルを有する。
各送信器は、トランスデューサ素子を通して、画像作成
の対象となる物体、典型的には人体へ超音波パルスを出
力する。送られる超音波エネルギーは、各アレイ素子か
ら送られたパルスに適切な遅延を適用することによっ
て、所望のポイントに集中して作用するように進路制御
され焦点合わせされる。送出された超音波エネルギー
は、人体の種々の構造および組織で反射し，トランスデ
ューサ・アレイに部分的に戻る。

【０００３】受け取られた超音波エネルギーの進路制御
と焦点合わせは、逆の態様で処理される。対象物または
構造から反射された超音波エネルギーは、異なった時間
に、アレイ素子に到着する。受け取られた信号は、別々
の処理チャネルで増幅され遅延され、次に、受信ビーム
形成装置で結合される。受信ビームが所望の角度で進路
制御され所望の点に焦点合わせされるように、各チャネ
ル毎に、遅延が選択される。遅延は、超音波エネルギー
の受信時間の経過につれて、次第に増加する深度または
範囲でビームを焦点合わせするように動的に変えられ
る。送出されたビームは対象物体の一定の区域にわたっ
て走査され、ビーム形成装置によって生成された信号が
処理されて、その区域の画像が作成される。

【０００４】受信ビームの焦点合わせと進路制御の実効
をあげるために、各処理チャネルで受け取られる信号に
遅延を適用しなければならない。必要とされる遅延は、
受信ビームの進路制御角度、各トランスデューサ素子の
アレイにおける位置、および焦点深度によって変化す
る。次第に増加する深度からの超音波エコーを受信する
時間とともに遅延を変えることによって、動的焦点合わ
せが行われる。典型的な整相アレイ超音波トランスデュ
ーサは、１２８個以上の素子を含むことがある。従っ
て、所望の進路制御角度で動的焦点合わせを実行するた
めに各トランスデューサ素子が必要とする遅延を計算し
制御することは容易でない。

【０００５】１９９０年８月１４日付のHunt氏その他に
よる米国特許第4,949,259号に開示されている従来技術
において、画像作成区域は、トランスデューサからの深
度に従った異なるゾーンに区分され、遅延は各ゾーンに
おける各トランスデューサ素子に関連づけられる。この
アプローチは、連続的に調節される理想的な遅延と比較
して、遅延係数の必要数を少なくする。しかし、各遅延
がゾーンの中の１つの深度でのみ正確であるので、画像
の品質は、多少劣化する。

【０００６】１９７９年１０月３０日付のMcKeighen氏
その他による米国特許第4,173,007号は、別々の読取り
と書込み能力を持つメモリを使用して、動的に変化する
遅延を作成する超音波画像システムを開示している。遅
延は、書込みまたは読取りアドレス・ポインタを修正す
ることによって変えられる。

【０００７】１９９２年５月１２日付のEngeler氏その
他による米国特許第5,111,695号は、可干渉性画像ビー
ム形成のための受信エネルギーの動的位相焦点合わせの
方法を開示している。チャネルの遅延は、初期進路制御
角度に応答して領域クロック信号を数える手段と、位相
制御アルゴリズムに応答して遅延調整信号を発する論理
手段とを備えた装置によって調節される。近似法のた
め、遅延は正確に決定されない。

【０００８】動的焦点合わせに関するその他の従来技術
が、１９９０年１１月２７日付のCorl氏による米国特許
第4,974,211号、１９９２年５月１９日付のPittaro氏に
よる米国特許第5,113,706号、１９８９年１０月３日付
のRussell氏その他による米国特許第4,870,971号、１９
８７年１１月１７日付のMoeller氏その他による米国特
許第4,707,813号、および１９８０年１０月１４日付のG
lenn氏による米国特許第4,227,417号に開示されてい
る。

【０００９】

【発明が解決しようとする課題】複数アレイ素子を備え
た超音波画像システムにおいて、人体などの画像作成対
象物体から反射される超音波ビームを正確にかつ動的に
進路制御し焦点合わせして画像を作成するため、ビーム
を受信する素子毎に必要とされるビームの遅延を動的に
計算し制御する装置の開発が必要とされている。

【００１０】

【課題を解決するための手段】本発明に従って、整相ア
レイ超音波画像システムにおけるビーム形成装置のため
の遅延生成装置が提供される。ビーム形成装置は、トラ
ンスデューサ素子のアレイから受け取った信号を処理し
て受信ビームを形成する。ビーム形成装置は、各トラン
スデューサ素子毎に配置され、受け取った信号を遅延さ
せる遅延生成装置と、遅延された信号（複数）を結合し
て受信ビームを形成する結合器とを備える。遅延生成装
置は、受け取った信号を遅延させる遅延装置と遅延コン
トローラを有する。受信ビームを動的に焦点合わせさせ
るため、遅延は、超音波エネルギーの受信の間離散的な
間隔で遅延コントローラによって供給される遅延変更信
号に応答して変えられる。好ましくは、遅延コントロー
ラは、遅延変更信号をバイナリ形式で生成する手段を持
ち、遅延変更信号を活動状態にセットすることによっ
て、遅延を１遅延量子だけ変えることができる。

【００１１】本発明の一面によれば、遅延変更信号は、
遅延装置の量子化誤差の範囲内で、所与の進路制御角
度、トランスデューサ素子および焦点深度での遅延方程
式の正確な解を表す。遅延コントローラは、選択された
進路制御角度に関する遅延曲線を表す値を記憶する複数
のレジスタ、および超音波エネルギーの受信の間離散的
な時間間隔でレジスタを更新する手段を具備する。レジ
スタの値があらかじめ決められた条件に出会う毎に遅延
変更信号が生成される。

【００１２】本発明の別の面に従えば、遅延変更信号
は、所与のトランスデューサ素子における遅延を定める
遅延方程式に対する解を表すことによって、動的に変化
する進路制御角度で受信ビームを進路制御し、超音波エ
ネルギーの受信の間受信ビームを動的に焦点合わせする
ことを可能にする。遅延コントローラは、動的に変化す
る進路制御角度に対し受信ビームを進路制御し、受信ビ
ームを動的に焦点合わせするための遅延曲線を表す値を
記憶する複数のレジスタ、および超音波エネルギーの受
信の間離散的な時間間隔でレジスタを更新する手段を具
備する。遅延変更信号は、レジスタの値があらかじめ決
められた条件に出会う毎に生成される。好ましい実施例
においては、遅延コントローラが受け取る遅延係数に
は、選択された進路制御角度θと選択された進路制御角
度からの偏差Δθを表す情報が含まれる。偏差Δθは、
画像形成されている区域の中のあらかじめ決められた数
のゾーンに対して指定される。遅延コントローラは、各
ゾーンＺにおける選択された進路制御角度θからの指定
偏差Δθ_Zを受信ビームに持たせる手段を備える。この
プロセスを以下「ワープ」または「そらせ」プロセスと
呼ぶ。

【００１３】本発明の実施例の１つにおいては、遅延生
成装置が、デジタル型ビーム形成装置において使用さ
れ、受け取った信号のデジタル表示を遅延させる手段を
持つ。２番目の実施例では、遅延生成装置が、連続的ア
ナログ・ビーム形成装置において使われ、受け取った信
号の連続的アナログ表示を遅延させる手段を持つ。３番
目の実施例では、遅延生成装置が、離散的アナログ・ビ
ーム形成装置において使われ、受け取った信号のサンプ
ルされたアナログ表示を遅延させる手段を持つ。

【００１４】

【実施例】超音波トランスデューサ・アレイおよび整相
アレイ超音波ビーム形成装置の簡略ブロック図が、図１
に示されている。整相アレイ超音波トランスデューサ１
０には、トランスデューサ素子１０₁、１０₂、．．．１
０_Nが含まれる。典型的トランスデューサ素子は、直線
または曲線のアレイに配列される。超音波トランスデュ
ーサは、典型的には１２８個のトランスデューサ素子を
持つが、数はいくつでもよい。超音波トランスデューサ
１０は、画像形成される対象物に超音波エネルギーを送
出し、反射される超音波エネルギーを受け取る。超音波
走査機構の送信部分は、簡略化のため図１では省略され
ている。各トランスデューサ素子に適用されるパルスを
適切に遅延させることによって、焦点合わせされた超音
波ビームが、対象物体に送られる。送られるビームは、
各トランスデューサ素子に関連する遅延を変えることに
よって、焦点を合わせられ進路制御される。

【００１５】医療用超音波映像システムにおいては、反
射またはエコーは、人体の種々の構造と器官から受け取
られる。患者の身体の範囲内での所与のポイントから反
射された超音波エネルギーは、異なる時間にトランスデ
ューサ素子によって受け取られる。トランスデューサ素
子１０₁、１０₂、．．．１０_Nの各々は、受け取った超
音波エネルギーを電気信号に変換する。電気信号は、信
号調整装置２０₁、２０₂．．．２０_Nによって調整さ
れ、調整された信号がビーム形成装置１２に入力され
る。ビーム形成装置１２は、トランスデューサ素子各々
に対して別々の処理チャネルを有する。ビーム形成装置
１２は、電気信号を処理して、受信感度パターンを制御
し、それによって、受け取った超音波エネルギーの焦点
合わせおよび進路制御を遂行する。トランスデューサ素
子の各々から受け取られる信号を適切に遅延させること
によって、超音波トランスデューサ１０に対し相対的な
焦点の深度と方向が、動的に変化させられる。遅延され
た信号は、結合され、ビーム形成装置への出力信号１４
とされる。

【００１６】超音波トランスデューサ、送信および受信
ビーム形成装置は、複数の走査ラインに沿って超音波エ
ネルギーを送受する整相アレイ超音波走査機構の一部で
ある。当業者に知られているセクタ走査パターン、線形
走査パターンその他の走査パターンを利用することがで
きる。ビーム形成装置の出力信号１４は、各走査ライン
に沿って受け取られた超音波エネルギーを表す。ビーム
形成装置の出力信号１４は、既知の技術によって処理さ
れ、走査されている区域の超音波画像を作成する。

【００１７】トランスデューサ素子１０₁、１０₂．．．
１０_Nからのそれぞれの電気信号は、ビーム形成装置１
２の個々の処理チャネルに適用される。ビーム形成装置
１２は、各処理チャネル毎に遅延装置２２_iと遅延コン
トローラ２４_i（ｉは１からＮ）を具備し、また結合装
置２６を有する。トランスデューサ素子１０_iの出力
は、信号調整装置２０_iの入力に当てられ、信号調整装
置２０_iの出力は、遅延装置２２_iの入力に当てられる。
遅延装置２２₁、２２₂、．．．２２_Nの出力は、結合装
置２６の入力に当てられる。コントローラ２８が、遅延
係数その他の制御情報を各処理チャネルへ供給する。

【００１８】各信号調整装置２０_iは、対応するトラン
スデューサ素子からのアナログ信号を増幅しフィルタす
る。典型的な信号調整装置２０_iは、また、当業者に知
られているように、時間利得制御（ＴＧＣ）を実行す
る。信号調整装置２０_iは、また、アナログ信号のディ
ジタルまたはアナログ・サンプリングを実行する場合も
ある。遅延装置２２_iと遅延コントローラ２４_iは、遅延
生成装置を形成して、以下に詳細に記述するように、各
チャネルにおける遅延を動的に変化させる。結合装置
は、ビーム形成装置の出力１４を提供するため、遅延さ
れた信号（複数）の単純加算、遅延された信号の加重加
算、または一層複雑な結合アルゴリズムを実行する。

【００１９】本発明に従った遅延生成装置３０の簡略ブ
ロック図が、図２に示されている。遅延生成装置３０に
は、遅延を制御するため、受け取った信号と遅延コント
ローラ２４_iに対し必要とされる遅延を適用する遅延装
置２２_iが含まれる。遅延コントローラ２４_iは、Change
Delay(遅延変更）信号を供給する。遅延装置２２_iに印
加される受信信号は、連続的アナログ信号、サンプリン
グされたアナログ信号またはディジタル信号のいずれか
である。各信号のタイプに適する遅延装置が、以下に記
述されるように提供される。遅延コントローラ２４
_iは、離散的時間モードで動作し、クロックと同期しな
がら遅延装置２２_iに２進遅延変更信号（変化または不
変）を供給する。

【００２０】（図１の）コントローラ２８は、遅延装置
２２_iと遅延コントローラ２４_iに遅延係数を供給する。
遅延装置２２_iに供給される遅延係数は、特定のトラン
スデューサ素子が、所望の受信ビームの進路制御角度を
取得するために必要とされる初期的遅延を表す。初期的
遅延は、超音波画像における深度ゼロあるいは関心のあ
る最も浅い深度について指定することができる。遅延コ
ントローラ２４_iに供給される遅延係数は、典型的には
アレイの中心を基準とするアレイにおけるトランスデュ
ーサ素子の位置、受け取られるビームに対する所望の進
路制御角度、および動的焦点合わせが始まるべき時間を
表す。それぞれ異なる進路制御角度に対して異なる遅延
係数が供給される点は理解されるであろう。

【００２１】超音波エネルギーの受信の間、遅延装置２
２ｉは、受け取った信号を初期遅延値だけ初期的に遅延
させる。その後、遅延コントローラ２４_iは、リアルタ
イムに動作して、受信ビームを動的に焦点合わせするた
め遅延を変更しなければならない時間を決定する。遅延
装置２２_iによって適用される遅延を増分させるよう
に、遅延変更信号が、離散的な時間間隔で遅延装置２２
_iに供給される。

【００２２】ディジタル超音波ビーム形成装置のための
遅延装置２２_iと遅延コントローラ２４_iが、図３に示さ
れている。（図１の）信号調整装置２０_iは、受信信号
を一連のディジタル・データ・サンプルへ変換する。信
号調整装置２０_iからのデータ・サンプルは、データの
同時読込み／書込みが可能な２ポート・ランダム・アク
セス・メモリ（ＲＡＭ）４０に入力される。２ポートＲ
ＡＭ４０および関連回路は、サンプリング・クロックに
等しい増分値に量子化された選択された遅延だけそれぞ
れのデータ・サンプルを遅延させる。遅延されたデータ
・サンプルは、２ポートＲＡＭ４０の出力４２から遅延
補間回路４６に供給される。

【００２３】２ポートＲＡＭ４０は、「循環性の」メモ
リとして動作する。ＲＡＭ４０の位置は、書込みアドレ
ス・カウンタ５０によって順次にアドレス指定され、デ
ータ・サンプルが、そのアドレスされた位置に書き込ま
れる。データ・サンプルは、書込みアドレスからオフセ
ットされているアドレスからデータを読み取ることによ
って遅延される。読取りアドレスは、入力データに対し
て遅延される出力データの連続ストリームを提供するよ
うに配列される。サンプリング・クロック期間における
遅延は、読取りアドレスと書込みアドレスの間のメモリ
位置の数に等しい。

【００２４】受取りの間動的に焦点合わせを実行するた
め、データ・サンプルに適用される遅延は、動的に変え
られなければならない。図３の遅延生成装置において、
遅延の変更は、２ポートＲＡＭ４０の書込みアドレスと
読取りアドレスとの差を変えることによって、発生させ
られる。典型的には、必要とされる遅延は、いくつかの
クロック・サイクルの間は一定のままに維持され、次
に、１クロック・サイクル増分される。

【００２５】２ポートＲＡＭ４０の読取りアドレスは、
読取りアドレス・カウンタ５４によって供給される。２
ポートＲＡＭ４０の位置は、読取りアドレス・カウンタ
５４によってアドレス指定され、アドレス指定された位
置に記憶されているデータ・サンプルが、読取りデータ
出力４２から遅延補間回路４６に供給される。必要とさ
れる遅延は、書込みアドレスと読取りアドレスとの間の
差によって確立される。遅延が一定の間、読取りアドレ
ス５４と書込みアドレス５０との間の差は固定のままに
維持され、ＲＡＭ４０の位置は、書込みアドレス・カウ
ンタ５０と同期する読取りアドレス・カウンタ５４によ
って順次アドレスされる。遅延が１クロック・サイクル
分増分されるべき時、読取りアドレス・カウンタ５４
は、１クロック・サイクルの間、一定の（失速させられ
た）状態に保たれる。書込みアドレス・カウンタ５０は
失速させられていないので、読取りアドレス・カウンタ
５４の失速(stall)は、読取りアドレスと書込みアアド
レスとの間の差を変える効果がある。このようにして、
図３のSTALL（失速）信号は、図２の遅延変更（Change
Delay）信号に対応するものである。

【００２６】読取りアドレス・カウンタ５４に対するST
ALL信号は、遅延コントローラ２４_iによって供給され
る。遅延コントローラ２４_iは、上述の通り、コントロ
ーラ２８から遅延係数を受け取る。遅延係数は、また、
所与のトランスデューサ素子と進路制御角度に対して必
要な初期遅延を表すアドレスで読取りアドレス・カウン
タを事前設定するように、読取りアドレス・カウンタ５
４に供給される。次に、遅延コントローラ２４_iは、ト
ランスデューサ・アレイ１０による超音波エネルギーの
受信の間、以下に詳細に記述される遅延方程式に従っ
て、読取りアドレス・カウンタを制御する。超音波エネ
ルギーの受信の間、STALL信号が遅延コントローラ２４_i
によって与えられる場合を除いて、読取りアドレス・カ
ウンタ５４は各クロック・パルスによって増分される。
STALL信号が与えられる場合読取りカウンタ５４は、１
クロック・サイクルの間失速させられる。書込みアドレ
ス・カウンタ５０は各クロック・サイクルで進むので、
STALL信号は、データ・サンプルに適用される遅延を１
クロック・サイクル分効果的に増加させる。

【００２７】超音波パルスの伝送の後の経過時間の関数
として、必要な遅延の例が、図６に示されている。図６
で示される例は、進路制御角度２２.５度を達成するた
めに必要な異なるトランスデューサ素子に関する遅延を
示している。読取りアドレス・カウンタ５４と遅延コン
トローラ２４_iによって、図６で示されるように、時間
の関数として増加する遅延がＲＡＭ４０に適用される。
進路制御角度とアレイにおけるトランスデューサ素子の
位置に基づいて、異なる遅延曲線が利用されることは理
解されるであろう。

【００２８】上述の通り、２ポートＲＡＭ４０は、１サ
ンプリング・クロック周期に等しい増分単位で量子化さ
れた選ばれた遅延によってデータ・サンプルを遅延させ
る。ＲＡＭ４０の出力は、遅延補間回路４６に供給さ
れ、遅延補間回路４６は、サンプリング周期以下の増分
で量子化された選ばれたサブ遅延だけ各データ・サンプ
ルを遅延させる。例えば、τをサンプリング周期とすれ
ば、データ・ストリーム中の各サンプルは０、１／４
τ、１／２τまたは３／４τだけ遅延させることができ
る。遅延補間回路４６は、サンプリング・クロック速度
を増加させずに高品位の像の生成を可能にする。遅延補
間回路４６に対するサブ遅延制御情報は、読取りアドレ
ス・カウンタ５４から受け取られる。遅延補間回路４６
は、好ましくはサンプリング周期より小さい遅延値に量
子化された選択可能な異なる遅延値をとることができる
有限インパルス応答（ＦＩＲ）ディジタル・フィルタと
して実施される。

【００２９】本発明による遅延生成装置を取り入れたア
ナログ・ビーム形成装置のブロック図が、図４で示され
ている。図４のアーキテクチャは、米国特許第4,140,02
2号の原理に基づき、焦点合わせと進路制御のためいわ
ゆる混合と遅延（すなわち粗遅延に追加された微遅延）
メカニズムを採用している。図４のビーム形成装置にお
いて、遅延装置２２_iと遅延コントローラ２４_iによっ
て、各チャネルにおける微遅延が提供され、スイッチ・
マトリックス６０と総和遅延ライン６２によって、粗遅
延が提供されている。スイッチ・マトリックス６０は、
進路制御角度と焦点深度を表す遅延係数を受け取り、各
チャネルにおける受信信号に関して、総和遅延ライン６
２上のタップ（入力口）を選択する。遅延装置２２_iに
おいて、受信信号に関して選択されたクロック位相
Ф₁、Ф₂、．．．Ф_mの異なる周波数の混合を行うた
め、ミキサ６４が使われる。クロック位相の選択は、マ
ルチプレクサ（ＭＵＸ）６８、カウンタ７０および遅延
コントローラ２４_iによって制御される。マルチプレク
サ６８は、カウンタ７０の状態に基づいてクロック位相
の１つを選択する。カウンタ７０にロードされる遅延係
数は、所望の進路制御角度を得るために必要な初期遅延
を表す。次に、遅延コントローラ２４_iは、超音波エネ
ルギーの受信の間必要とされる遅延を維持するためカウ
ンタ７０を増分する。上記の通り、遅延コントローラ２
４_iは、遅延の変更が必要な時にのみカウンタ７０を増
分させる。

【００３０】本発明の遅延生成装置を取り入れたビーム
形成装置の３番目の実施例が、図５に示されている。図
５の実施例は、離散的時間のアナログ・ビーム形成装置
である。各トランスデューサ素子から受け取られた超音
波エネルギーを表すアナログ信号は、サンプラ８０_iに
よって離散的な時間間隔でサンプリングされる。各チャ
ネルのアナログ・サンプルは、可変アナログ遅延装置８
２_iに入力される。可変アナログ遅延装置８２_iは、電荷
結合素子（ＣＣＤ）、あるいは、バケツ・リレー式また
はその他のアナログ充電記憶・転送装置である。可変ア
ナログ遅延装置８２_iは、受信ビームが定められた進路
制御角度のラインに沿って動的に焦点合わせされるよう
にアナログ・サンプルを遅延させる。コントローラ２８
からの遅延係数は、可変アナログ遅延装置８２_iにおけ
る初期的遅延を事前設定する。次に、遅延は遅延コント
ローラ２４_iによって超音波エネルギーの受信の間制御
される。遅延が増分されなければならない時は必ず、遅
延コントローラが、Change Delay(遅延変更）信号を供
給し、遅延を次の値に増分させる。各可変アナログ遅延
装置８２_iの出力は、結合装置２６の入力となる。図５
の実施例では、結合装置２６は、各処理チャネル毎の乗
算器８６_iを含むものとして示されている。乗算器８６
ｉは、典型的にはアポディゼイション（隣接像の重なり
の制御、apodization）と利得制御のため、各チャネル
の信号レベルを調節する。乗算器８６_iの出力は、ビー
ム形成装置の出力１４を与える総和装置８８への入力と
なる。

【００３１】上述のすべてのビーム形成装置において、
所与のチャネルにおいて受け取られた信号の各サンプル
は、他のチャネルからの信号と結合される前に、遅延装
置２２_iにおいて遅延される。各チャネルに対する遅延
の量は、対象物における所望の、時間とともに変化する
点に受信焦点を作成するように制御されなければならな
い。理想的な必要遅延は、図７に示される画像２次元グ
ラフから引き出すことができる。有限のサンプリング・
クロック期間と有限の遅延分解能（遅延量）が与えられ
ると、最適なビーム形成装置の実行のため、各サンプル
に適用される遅延は、利用可能な遅延値の離散的セット
から選択され、理想的遅延に最も近い値であることを必
要とする。遅延コントローラ２４_iの機能は、この最適
な遅延が達成されるように遅延装置２２_iを制御するこ
とである。

【００３２】上述の遅延装置２２_iは、遅延コントロー
ラ２４_iからのSTALL信号を受け取るまで、一定の遅延を
維持する。STALL信号を受け取ると、次のサンプルに適
用される遅延が、１遅延量だけ増分される。次のSTALL
信号が到着するまで、この新しい遅延値が維持される。
従って、次のサンプルに対する必要遅延が１遅延量増分
される場合は必ず、遅延コントローラ２４_iはSTALL信号
を発しなければならない。

【００３３】図７の２次元グラフを参照すると、座標系
は、その表面Ｓが任意の形状である複数のトランスデュ
ーサ素子上の点０にその基点を持つ。トランスデューサ
はＥ₁からＥ_Nの素子を持つ。

【００３４】点Ｐにおいて焦点を作成するためには、超
音波エネルギーが０からＰまでトランスデューサ素子Ｅ
_iへ往復伝搬する時間にその素子からの信号に適用され
る遅延を加えたものが、Ｎ個の素子すべてについて等し
くなければならない。０における素子に関して、往復伝
搬時間は、２Ｒ／Ｃ（Ｃは対象物体中の音速である）で
ある。この素子からの信号に適用される遅延を基準とし
てゼロと定義する。従って、各素子Ｅ_iに対して、次の
方程式（数１）が満たされなければならない。

【００３５】

【数１】上式で、Ｔ_iはｉ番目の素子からの信号に適用される遅
延である。

【００３６】余弦の法則を使用して、トランスデューサ
にとって正常な位置からの進路制御角度θおよび素子Ｅ
_iの座標軸（ｘ_i，ｙ_i）の観点から、上記条件式は、数
２のように表すことができる。

【００３７】

【数２】 τ₀を遅延量、Ｔ₀をサンプリング・クロック周期と定義
する。ｋを１以上の整数とするＴ₀＝ｋτ₀が必要とされ
る。そこで、τ₀を単位の時間とすることによって、方
程式(2)を再表現できる。ｔを数３の単位で表す送信か
らの経過時間、ｄを数４の単位で表す方程式(2)によっ
て必要とされる遅延、Ｓを数５、Ｘを数６と定義すれ
ば、数７の方程式が得られる。

【００３８】

【数３】

【００３９】

【数４】

【００４０】

【数５】

【００４１】

【数６】

【００４２】

【数７】但し、ｄ，ＳおよびＸは、特定の素子Ｅ_iで適用できる
値であると理解される。方程式(3)は、数８で定義され
るｔに関して解くことができる。

【００４３】

【数８】この方程式は、ｉ番目の素子に関して、所与の焦点合わ
せ遅延ｄが適用できる伝送開始以来の経過時間を指定す
るものと理解される。方程式(3)と(4)は、理想的遅延と
それに対する経過時間関数を表す。経過時間と遅延はと
もに連続的変数である。

【００４４】上述された各種ビーム形成装置において、
遅延値は、各サンプリング・クロック周期に更新するこ
とができる。遅延コントローラ２４_iは、各サンプリン
グ・クロック周期において、適用された遅延値を一定に
しておくべきか、あるいは次のサンプリンのためτ₀単
位時間増分させるべきか判断することを要求される。増
分が必要であれば、遅延コントローラ２４_iは、STALL信
号を出力しなければならない。この離散的時間の判断で
到着するためのアルゴリズムは、今や、上記の連続的時
間の理想的遅延の方程式から引き出すことができる。

【００４５】図８で、方程式(4)は、ｄの小さい範囲に
対してプロットされている。図８に関して、以下のよう
に定義する。ａ）整数の遅延値Ｄ₀、Ｄ₁、．．．、但しＤ_i＝Ｄ_i‐₁
＋１。ｂ）（一般的に整数でない）経過時間値ｔ₀、
ｔ₁、．．．、但しｔ_iはｄ＝ｄ_i＋１／２における方程
式(4)の解。ｃ）整数の経過時間値ｎ₀、ｎ₁、．．．、但しｎ_i＝Ｇ
Ｉ｛ｔ_i｝、すなわちｎ_iはｔ_iにおける最大の整数。

【００４６】図８から見てとれるように、方程式(4)に
よって必要とされる理想的な遅延にＤ_iがもっとも近い
整数値となる整数の経過時間値のセットは、ｎ_i-1＋
１．．．ｎ_iである。かくして、ｎがｎ_iに等しい時、遅
延は、次のサンプルのために１単位量増分されなければ
ならない（すなわち、そのような時間に、遅延コントロ
ーラ２４_iは、STALL信号を発しなければならない）。上
記定義（図８参照）から、次のようになることが明らか
である。ｎ_i−ｎ_i-1＝ＧＩ｛ｔ_i−ｎ_i-1｝ (6a) ｔ_i−ｎ_i＝ＦＰ｛ｔ_i−ｎ_i-1｝ (6b) 但し、ＧＩが上記のように定義されている場合、ＦＰは
「分数部分」を意味する、すなわち、ＦＰ｛Ｘ｝＝Ｘ−
ＧＩ｛Ｘ｝である。図８を参照して、次式が成立する。ｔ_i−ｎ_i-1＝（ｔ_i−ｔ_i-1）＋（ｔ_i-1−ｎ_i-1） (7) 方程式（４）と上記定義から、（Ｄ_i‐₁＋１／２）から
（Ｄ_i＋１／２）へのｄの変化から生じるｔの変化は、

【００４７】

【数９】である。この結果を方程式(7)へ代入し、定義Ｄ_i＝Ｄ
_i-1＋１を使用すれば、

【００４８】

【数１０】が得られる。方程式（８）において、（ｔ_i−ｎ_i-1）
は、除算の結果として得られる。方程式（８）におい
て、分子から分母を引く減算を、分子の残りが分母より
小さくなるまで繰り返すことによって、この除算が実行
される。そのような減算の回数は、ＧＩ｛ｔ_i−ｎ_i-1｝
に等しく、従って、方程式(6a)によってｎ_i−ｎ_i-1に等
しい。ＲｉをＲｉ＝ＲＥＳ｛ｔ_i−ｎ_i-1｝と表現される
算式の分子の残りであると定義すれば、数１１が得られ
る。

【００４９】

【数１１】この結果を方程式(6b)と結合すれば、Ｒ_i＝（ｔ_i−ｎ_i）（Ｓ−Ｄ_i−１／２） (10) となる。

【００５０】ｎ_i-1が同様の除算プロセスによってｎ_i-2
から生成されるであろうから、その除算からの残りＲ
_i-1は、Ｒ_i-1＝（ｔ_i-1−ｎ_i-1）（Ｓ−Ｄ_i-1−１／２） (11) である。かくして、方程式(11)を方程式(8)へ代入すれ
ば、

【００５１】

【数１２】が得られる。方程式(6a)と(12)、Ｄ_iの定義、および繰
り返し減算による除算の説明とによって、ｎ_i、Ｒ_iおよ
びＤ_iをその先行値から得るための以下の再帰的規則が
引き出される。

【００５２】

【数１３】ｎ，ＲおよびＤの選択された初期値から始まるこの再帰
アルゴリズムは、遅延が増分されなければならない（す
なわち遅延コントローラ２４_iがSTALL信号を発しなけれ
ばならない）一連の時間ｎ₁、ｎ₂、．．．を生成する。

【００５３】方程式(13)における再帰演算の１つのハー
ドウェア実施例は、方程式(8)の説明のように、繰り返
し減算に基づいて行われる。原理的には、そのようなハ
ードウェア実施例は、次に述べる通り、ｎ_i-1からｎ_iを
計算する。ｎ＝ｎ_i-1において、レジスタＮに、方程式
(13b)の分子がロードされ、第２のレジスタＡに、分母
がロードされる。ｎ＝ｎ_i-1＋１において、ＮからＡが
減ぜられる。ｎ＝ｎ_i-1＋２において、２回目のそのよ
うな減算が起こる。各減算は、１サンプリング・クロッ
ク周期を消費する。このプロセスは、Ｎ＜Ａになるまで
繰り返される。Ｎ＜Ａになると、消費されたサンプリン
グ・クロック周期の数は、方程式(13b)に従って、ｎ_i−
ｎ_i-1に等しくなり、すなわち、ｎ=ｎ_iとなる。同時
に、方程式(13c)に従って、Ｎに残っている数量は、Ｒ
である。ｎ＝ｎ_iであるので、遅延コントローラ２４
_iは、STALL信号を出力する（これによりＤはＤ_iからＤ
_i+1に増分させられる）。ｎ_iの計算は、完了し、ＮとＡ
のレジスタは、ｎ_i+1の計算のために準備されなければ
ならない。

【００５４】実際上は、このプロセスについて以下の修
正が必要である。１．方程式(13b)の分子のレジスタＮへのロードは、単
１のサンプリング・クロック周期において、ＮからＡを
減ずる第１回目の減算と組み合わせられなければならな
い。この組み合わせの結果が、ｎ＝ｎ_i-1＋１の時Ｎに
ロードされる。２．各計算サイクルの初めにＮにロードする数値を準備
するため、もう一つのレジスタＢが必要とされる。更
に、もう一つ好ましい修正がある。３．Ａの内容は、方程式（13b）の分母の負に等しくさ
れ、ＡがＮから引かれるのではなく加算されるようにさ
れる。この場合、Ｄを増分させるための条件は、Ｎ＋Ａ
＜０になる。

【００５５】方程式（13）と上記の点１から、ｎ＝ｎ
_i-1＋１でレジスタＮにロードされなければならない数
値は以下の通りである。

【００５６】

【数１４】ｎ＝ｎ_i-1において、ＮはＲ_i-1を含むので、方程式（1
4）の括弧[]でくくられた数量は、ｎ＝ｎ_i-1においてＮ
に加えられなければならない。これが、レジスタＢによ
って供給されるべき数量である。レジスタＢの値は、再
帰的プロセスによって生成される。方程式(14)から、ｎ
＝ｎ_i-1からｎ_iへのＢの変化は、 ΔＢ＝（ｎ_i−ｎ_i-1）＋（１−２／ｋ） (15) である。

【００５７】このようにして、適切な初期設定の後、各
サンプリング・クロックにおいてＢを増分させ、加え
て、Ｄが更新される都度Ｂに(１-２／ｋ）を加算するこ
とによって、各ｎ_iにおいてＢは正しい値を持つように
される。レジスタＡは、Ｄの更新の間、一定数であり、
ｎ＝ｎ_i-1からｎ＝ｎ_iへのＡの変化は、 ΔＡ＝［−（Ｓ−Ｄ_i−１／２）］−［−（Ｓ−Ｄ_i-1−１／２）］ (16) である。かくして、Ｄが更新されると必ず、Ａは１だけ
増分される。

【００５８】ｎ＝ｎ_i-1におけるレジスタＡ、Ｂおよび
Ｎの内容は、次のようにまとめることができる。Ａ＝−（Ｓ−Ｄ_i-1−１／２） (17a) Ｂ＝ｎ_i-1＋１／２−Ｓ＋（１−２／ｋ）Ｄ_i (17b) Ｎ＝Ｒ_i-1 (17c) Ａ、Ｂ、ＤおよびＮに関する上述の再帰規則は、次に述
べる通りまとめることができる。Ｎ＋Ａ≧０（Ｄの更新不要）の場合、Ｎ ← Ｎ＋Ａ (18a) Ａ ← Ａ (18b) Ｂ ← Ｂ＋１ (18c) Ｄ ← Ｄ (18d) Ｎ＋Ａ＜０（Ｄの更新必要）の場合、Ｎ ← Ｎ＋Ｂ (19a) Ａ ← Ａ＋１ (19b) Ｂ ← Ｂ＋（２−２／ｋ） (19c) Ｄ ← Ｄ＋１[STALL信号発信] (19d) 「Ｄ更新必要」条件は、すべてのｉに関しｎ＝ｎ_iの時
発生し、「Ｄ更新不要」条件は、その他のｎのすべての
値について発生する。

【００５９】方程式(18)と(19)の再帰規則が、図９のブ
ロック図で示される回路で直接実施されている。回路
は、数量Ａを保持するレジスタ１１０、数量Ｂを保持す
るレジスタ１１２、および数量Ｎを保持するレジスタ１
１４を備える。各レジスタは、サンプリング・クロック
によってクロックされる。加算器１３６は、Ｎ＋Ａに等
しい信号を生成する。論理値（Ｎ＋Ａ）＜０を持つこの
信号の符号ビットは、STALL信号である。従って、STALL
=TRUE（真）は、方程式(19)更新規則が使われなければ
ならないことを示し、STALL=FALSE（偽）は、方程式(1
8)の規則が使われなければならないことを示す。加え
て、STALL信号が遅延装置２２_iに送出され、そこで遅延
値Ｄが増分される。

【００６０】マルチプレクサ（ＭＵＸ）１２０は、各ク
ロック・パルス毎にレジスタ１１０へ入力を供給する。
マルチプレクサ１２０は、STALL信号によって制御され
る。STALL信号が真の時、マルチプレクサ１２０は、レ
ジスタ１１０に加算器１２２の出力を供給する。加算器
１２２はレジスタ１１０の出力に１を加える。STALL信
号が、偽の時、マルチプレクサ１２０は、レジスタ１１
０の出力をそのままその入力に供給する。各クロック・
パルス毎に、レジスタ１１２は、レジスタ１１２の出力
とマルチプレクサ（ＭＵＸ）１２６の出力を合計する加
算器１２４からその値を受け取る。マルチプレクサ１２
６は、STALL信号によって制御される。STALL信号が真の
時、マルチプレクサ１２６は、値（２−２／ｋ）を加算
器１２４の１つの入力へ供給する。STALL信号が偽の
時、マルチプレクサ１２６は、加算器１２４に値１を供
給する。

【００６１】レジスタ１１４は、各クロック・パルス毎
に、加算器１３０から入力を受け取る。加算器１３０
は、レジスタ１１４の出力とマルチプレクサ１３２の出
力を合計する。マルチプレクサ１３２は、STALL信号に
よって制御される。STALL信号が真の時、マルチプレク
サ１３２は、レジスタ１１２の出力を加算器１３０の１
つの入力に供給する。STALL信号が偽の時、マルチプレ
クサ１３２は、レジスタ１１０の出力を加算器１３０に
供給する。加算器１３６は、レジスタ１１０と１１４の
出力を合計し、STALL信号を出力する。レジスタ１１
０、１１２および１１４は、所与の進路制御角度に関す
るＡ、ＢおよびＮの初期値を含む遅延係数の適切なビッ
ト（複数）を受け取る。レジスタ１１０、１１２および
１１４は、また、Ｈｏｌｄ（保持）信号を受け取る。Ｈ
ｏｌｄ信号が活動的な時、クロックはレジスタに作用し
ない。Ｈｏｌｄ機能は、あらかじめ決められた最小限の
画像深度に対応する信号を受け取るまで、遅延コントロ
ーラの動作を止めるために利用される。

【００６２】図９に示される遅延コントローラは、方程
式(18)対方程式(19)の更新判断を１サンプリング・クロ
ック遅延させることによって単純化される。遅延コント
ローラのこの２番目の簡略実施例が、図１０に示されて
いる。Ｎレジスタ１１４の値は、マイナスとなることが
可能で、（ここではＮＥＧとラベルがつけられている）
負の符号は、Ａ，ＢおよびＮに関する更新規則選択制御
信号としてSTALL信号を置き換える。STALLそれ自身は、
今や（遅延装置において）Ｄの更新を制御するだけで、
加算器１３０の出力の符号に等しい。図１０に示される
ように、遅延コントローラのこの実施例におけるSTALL
の論理値は、以下の通りである。ＳＴＡＬＬ＝（Ｎ＋Ａ）＜０ｉｆＮＥＧ＝ＦＡ
ＬＳＥ（偽）＝（Ｎ＋Ｂ）＜０ｉｆＮＥＧ＝ＴＲＵＥ（真）遅延コントローラのこの実施例における更新規則は、
以下の通りであるＩｆＳＴＡＬＬ＝ＦＡＬＳＥＤ ← Ｄ (更新不要） (20) Ｉｆ STALL＝ＴＲＵＥＤ ← Ｄ＋１（Ｄ更新必要） (21) ＩｆＮ≧０Ｎ ← Ｎ＋Ａ (22a) Ａ ← Ａ (22b) Ｂ ← Ｂ＋１ (22c) ＩｆＮ＜０Ｎ ← Ｎ＋Ｂ (23a) Ａ ← Ａ＋１ (23b) Ｂ ← Ｂ＋（２−２／ｋ） (23c) この第２の遅延コントローラ実施例は、図９で示された
ものと全く同じ順序のSTALL信号を生成する。

【００６３】上述の遅延コントローラは、経過時間と遅
延量子化限界の範囲内で、理想的遅延方程式（４）を正
確に実施するものとして説明した。この正確な解を達成
するためには、Ａ、ＢおよびＮレジスタは、無限の精度
でなければならないが、実際には、使用するビット数は
有限である。３ビットの小数点部（１／８の分解能）
が、遅延値より非常に小さい最大エラーを保証すること
が判明している。従って、遅延コントローラの好ましい
実施例においては、小数点部のビット数は、各レジスタ
１１０、１１２および１１４において３である。Ａ、Ｂ
とＮレジスタの整数部の長さは、最大プローブ・サイズ
（アパチャの長さ）、波長、最大進路制御角度、関心の
ある最小焦点距離およびサンプリング・クロック周期に
依存する。多くの実用的ケースを取り扱う１つの好まし
い実施例では、整数部の長さは次の通りである。Ａ: 10ビット(整数) + 3ビット(小数) + 1ビット(符号)
= 計14ビットＢ: 14ビット(整数) + 3ビット(小数) = 計17ビットＮ: 14ビット(整数) + 3ビット(小数) + 1ビット(符号)
= 計18ビットｋ＝１ならば、この遅延コントローラはすべてのｎ＞０
に対して動作を行う能力を持ち、ｋ＞１ならば、コント
ローラがそれ以下では正しく作用することができない
（ＸとＳに依存する）最小値ｎとｎ_minが存在する。ｎ
＞ｎ_minの値に関して、遅延コントローラは、（有限の
レジスタ分解能によって設定される誤差限界の範囲内
で）近似値でない正確な解を与える。最小値ｎに関する
この限界は、Ｄを制御するために選択される方法によっ
て課せられる。STALLはサンプリング・クロック周期当
たり１回だけ使用可能であるので、Ｄの最大変化は、サ
ンプリング・クロック周期当たりの１遅延量である。大
きいＸとＳとｋ＞１に関しては、小さいｎについてのこ
の率より大きい。

【００６４】この遅延コントローラに基づく実際的な画
像処理システムにおいて、ｋ＞１で、ｎ＜ｎ_minについ
て固定の焦点を使用し、より大きいｎに関して動的焦点
を使用することができる。小さいｎに関しては、他の影
響のため（小さいＸとＳを持つ）トランスデューサの中
心の近くのトランスデューサ素子だけが役立つ。従っ
て、多くの場合、遅延コントローラによって課せられる
限界は、実際上重要でない。小さいｎに関しては、トラ
ンスデューサの小さい部分（「活動的なアパチャ」）だ
けが画像を形成するために使われ、活動的アパチャは、
すべての素子が使用されるまで、ｎの増加とともに、拡
張される。この拡張アパチャ法は、既存の超音波画像処
理システムで広く使われている。

【００６５】図９および図１０に示されかつ上述された
遅延コントローラは、各走査ラインに沿った超音波エネ
ルギーの受信の間一定である進路制御角度θに対する遅
延を生成する。ある場合には、上述の動的焦点合わせに
加えて、超音波エネルギーを受信の間、進路制御角度θ
を動的に変化させることが望ましいことがある。受信走
査ラインの進路制御角度θは、超音波エネルギーの受信
の間、時間の関数である偏差Δθによって変えられる。
この結果、受信走査ラインまたは走査経路が直線でない
場合がある。本明細書で使われる「ワープ」動作という
用語は、超音波エネルギーの受信の間、偏差Δθによっ
て進路制御角度θを動的に変えることを指す。以下に記
述するように、偏差Δθは、ビーム形成装置の各チャネ
ルで受け取られる信号に適用される遅延を変えることに
よって制御される。

【００６６】方程式(2)は、トランスデューサ・アレイ
の素子Ｅ_iに関する往復時間Ｔ_iを与える。進路制御角度
の小さい偏差に対する往復時間を得るために、θ＋Δθ
がＥ方程式(2)のθに代入される。ｓｉｎΔθはΔθに
殆ど等しくｃｏｓΔθは１に殆ど等しいという小角度近
似値を使用すれば、次式（数１５）が得られる。

【００６７】

【数１５】均一なアレイに関して、ｙ_i=0 であり、往復時間Ｔ
_iは、

【００６８】

【数１６】である。方程式(25)の形式は方程式(24)と同様であり、
またｔへの依存性も同じである。方程式(20)の解を見い
出すことができれば、下記の代入によって方程式(24)を
解くことができる。 X_i(sinθ+Δθcosθ) → X_i(sinθ+Δθcosθ)+Y_i(cosθ-Δθsinθ) (26a)

【００６９】

【数１７】従って、方程式(25)を基にして、以下の説明を行う。

【００７０】Y_i＝０の場合に関する方程式(2)と方程式
(25)の比較は、方程式(25)が、 sinθ → sinθ+Δθcosθ (27) と代入した場合の方程式（２）と全く同一であることを
示す。上述の導出は、ワープのない(nonwarped)遅延生
成装置におけるＡ、Ｂ，Ｎの内容を用いて、ワープのあ
る(warped)遅延生成装置における（図９および１０の）
レジスタＡ（１１０），Ｂ（１１２）およびＮ（１１
４）の内容を決定するために使うことができる。ワープ
のある遅延生成装置は、先に述べたように、超音波エネ
ルギーの受信の間、小さい偏差Δθによって進路制御角
度θを動的に変えることができるものである。Ａ、Ｂお
よびＮそれぞれについて、方程式(17a)、(17b)および(1
7c)において方程式(27)の代入を行うことによって、次
の結果が得られる。 [A]_warped = [A]_nonwarped - ΔθcosθX_i (28) [B]_warped = [B]_nonwarped - ΔθcosθX_i(29) [N]_warped = [N]_nonwarped (30) 上式において、X_iは、Ｃτ₀の単位で表される。同じ項
目（Δθcos θe）がＡレジスタおよびＢレジスタから
減算されるので、それは、Ｎレジスタからも同様に引か
れる。このように、ワープのある遅延生成装置の動作
は、上述のワープのない遅延生成装置の動作を基にし
て、それにＮレジスタからΔθcos θeの減算を伴う。

【００７１】ワープのある遅延生成装置を制御するため
の進路制御角度偏差Δθの所望の値は、（図１の）コン
トローラ２８から受け取られる。進路制御角度偏差Δθ
の値は、受信の間、時間の関数としての深度によって変
り、また、送信焦点深度、進路制御角度およびトランス
デューサ素子位置によっても変わる。Δθ値は、記憶さ
れ、次に、画像形成中にビーム形成装置の各チャネルに
動的に供給される。実際的な限度内でデータ記憶を行い
要求を処理するため、画像の形成される区域は、好まし
くは、いくつかのゾーンに分割される。各ゾーンは、ト
ランスデューサ・アレイからの開始深度と停止深度によ
って定義される。各ゾーンの範囲内で、一定の値Δθが
利用される。好ましい実施例では、画像が形成される区
域は、１６個のゾーンに分割される。トランスデューサ
・アレイにもっとも近いゾーン０では、Δθは０に設定
される。ゾーン１５のΔθの値が、ゾーン１５より大き
いすべての深度に対し使われる。

【００７２】ワープのある遅延生成装置は、ワープのな
い遅延生成装置の修正として実施される。上述の通り、
各チャネルの遅延コントローラ２４_iにおけるＮレジス
タからΔθcos θeを減ずることによってワーピングを
実現することができる。後続のゾーンに対するΔθの値
が各ゾーンの終わりで正しくなるよう、計算はゾーン毎
に実行される。STALLコマンドが発せられる時間は、Δ
θ値によって修正され、その結果、各受信走査ラインの
ワーピングとなる。なおいっそうの簡略化として、各ゾ
ーンについてのΔθの計算が、８個のビーム形成装置を
１グループとする各グループ毎に実行され、同じΔθ値
が各グループ内の８個のチャネルによって使われる。

【００７３】Δθcos θeだけＮレジスタを瞬間的に変
更させることは、走査角度をΔθだけ瞬間的に変えるこ
とにならない。走査ラインの任意のポイントにおいて走
査角度を変えるには、角度がラインの初めに変えられた
とすれば起きることとなるであろうすべての変更をＮレ
ジスタに加えなければならない。走査角度が各焦点ゾー
ンの終わりに変わるケースで、ゾーンの終わりに走査経
路が正しい走査角度を持つようにさせるケースを考察し
てみる。下記の表から、ゾーン２の間、走査角度をΔθ
₁からΔθ₂へ変えるため、ラインの始めから３つのゾー
ンの間でなく１つのゾーンで変更を行おうとしているの
で、角度Δθ₁＋３（Δθ₂−Δθ₁）を使用しなければ
ならないことがわかる。

【００７４】

【表１】ゾーン偏差Δθ ゾーンの間必要な変更０ Δθ₀Δθ₁ １ Δθ₁ θ₀+2(Δθ₁-Δθ₀) ２ Δθ₂ Δθ₁+3(Δθ₂-Δθ₁) ３ Δθ₃ Δθ₂+4(Δθ₃-Δθ₂) ・・・・・・・・・一般に、開始ゾーン角度と終了ゾーン角度の差のＺ＋１
倍の変更が、ゾーンＺに適用される。

【００７５】上記の公式が、焦点ゾーンの終わりにおけ
る所望の変更を正確に与える。走査ラインに沿ったいか
なるポイントにおいても、効果的偏差角度γ(t)が数１
８によって与えられる。

【００７６】

【数１８】ゾーンZまで積分すれば、数１９が与えられる。

【００７７】

【数１９】但し、Ｔは焦点ゾーンの持続時間である。積分を終了さ
せることによって、数２０が得られる。

【００７８】

【数２０】時間の基点をラインの始めからゾーンＺの始めに変える
と、数２１が与えられる。

【００７９】

【数２１】上記方程式は、ゾーンの終り（複数）の間の走査経路が
直線でないということを示す。走査角度がゾーンの初め
で終わりより速く変わることをシミュレーションは示
す。正確な経路は問題ではない。重要な点は、遅延生成
装置によってすべてのチャネルが焦点を保つことができ
ることである。

【００８０】シミュレーションが、ワープするゾーンは
１６個が適切であることを示しているので、ワープされ
る走査経路は、１５個の番号によって指定される。各番
号が、ゾーンの終わりにワープする量を指定する。ハー
ドウェアとソフトウェアを単純にするため、ゾーン０の
終わりにおけるワープの量は０、ゾーン１５の後のワー
プはすべて、ゾーン１５の終わりと同様とする。シミュ
レーションは、また、ワープ角度は、４ビットの２の補
数によって指定されることを示す。いかなる所望の走査
モードをも失うことなく、８個のチャネルのグループ
は、共通の走査経路仕様を共有することができる。図１
１と図１２は、８個のチャネルのグループが共有するこ
とができるハードウェアを示し、図１３と１４は、ワー
プ動作を実行するため各遅延コントローラに加えられな
ければならない追加ハードウェアを示す。参考のため、
ハードウェア制御方程式を、本実施例の最後に記載す
る。記載される制御方程式において、記号":="は、次の
クロック周期において等しく設定することを意味する。

【００８１】番号Ｆが十分大きくなるまで保たれる通常
の遅延生成装置とは違って、ワープ動作ハードウェアを
備えた遅延生成装置は、中心チャネルに対して時間ｔ＝
０でその計算を開始する。遅延（ＤＬ）レジスタ２００
とその関連ハードウェアは、マルチプレクサ（ＭＵＸ）
２０２、減分器２０４およびゼロ検出器２０６を含み、
ＳＵＭ‐ＥＮＡＢＬＥ（総和イネーブル）信号の上昇エ
ッジからｔ＝０へのプログラム可能な遅延を形成する。
ＤＬレジスタ２００は、各ラインの初めにロードされ
る。

【００８２】焦点合わせゾーン長（ＦＺＬ）レジスタ２
１２とその関連ハードウェアは、マルチプレクサ２１
４、減分器２１６およびゼロ検出器２１８を含み、可変
長焦点合わせゾーンを提供する。ゼロ検出回路２１８
は、各ゾーンの終わりにパルスを提供する。これらのパ
ルスは、ＺＡレジスタ２２２、マルチプレクサ２２４、
増分器２２６および１５検出器２２８を含むゾーン・ア
ドレス（ＺＡ）カウンタ２２０によってカウントされ
る。ＦＺＬレジスタ２１２は各ラインの初めと各ゾーン
の終わりにロードされる。レジスタ２２２は、各ライン
の初めにクリアされる。

【００８３】ワープ動作を備えた遅延生成装置は、次式
のようにワープを計算する。 WARP = -(Δθ_Z-1 - (Z+1)(Δθ_Z - Δθ_Z-1))X_icosθ (35) ワープ角度を尺度因数ｓの整数倍として表現すれば、上
記WARPは(36)として得られる。 WARP = -(Δalpha_Z-1 - (Z+1)(Δalpha_Z - Δalpha_Z-1))(s cosθ) (36) 但し、alpha は、-7から+7の範囲である。alphaは、alp
haレジスタ・バンク２５０の位置０にあるalpha[0]に記
憶される。次の表は、ワープ方程式における各ゾーンに
対するalpha因子の値を示す。

【００８４】

【表２】ゾーン ALPHA 因数 0 0 1 2*alpha[0] 2 alpha[0]+3*(alpha[1]-alpha[0]) 3 alpha[1]+4*(alpha[2]-alpha[1]) 4 alpha[2]+5*(alpha[3]-alpha[2]) 5 alpha[3]+6*(alpha[4]-alpha[3]) 6 alpha[4]+7*(alpha[5]-alpha[4]) ・・・ 15 alpha[13]+16*(alpha[14]-alpha[13]) 16 alpha[14]

【００８５】図１５および図１６は、横に連結して１つ
の図面を構成するもので、alpha[4]=6およびalpha[5]=7
と仮定して、ゾーン６のalpha因子の計算のためのタイ
ミングを示す。計算はゾーン６の初めに完了していなけ
ればならないので、それはゾーン５の間に実行される。
図１５および図１６において、各クロック・サイクルの
間に標示されるレジスタの内容が示されている。マルチ
プレクサ２４２と加減算器２４４が、Ｓ−ＡＮＧレジス
タ２４０に連動している。ゾーン５の初めに、Ｓ−ＡＮ
Ｇレジスタ２４０は、-6*alpha[4] = -36を含み、ＦＺ
Ｌカウンタ２１０がパルスを生成する。パルスがＺＡカ
ウンタ２２０を増分させた後、alpha[5]がａｌｐｈａレ
ジスタ・バンク２５０の出力において使用可能となる。
ＺＡレジスタ２２２の内容は、マル（ｍｕｌ）カウント
（ＭＣ）レジスタ２６２へ記録される。ＭＣレジスタ２
６２、マルチプレクサ２６４、減分器２６６およびゼロ
検出器２６８を含むＭＣカウンタ２６０の制御の下、レ
ジスタ・バンク２５０の出力は、７サイクルの間、Ｓ−
ＡＮＧレジスタ２４０に加算される。今や、Ｓ−ＡＮＧ
レジスタ２４０は、7*alpha[5]-6*alpha[4] = 13を含
む。ＧＯＯＤ−Ｓ−ＡＮＧ信号が、この結果を角度カウ
ント（ＡＧ）レジスタ２８０（図１３）とＳＩＧＮレジ
スタ２９２へロードする。マルチプレクサ２８２、減分
器２８４、増分器２８６およびゼロ検出器２８８が、Ａ
Ｇレジスタ２８０と連動し、マルチプレクサ２９０がＳ
ＩＧＮレジスタ２９２に連動する。ＭＣレジスタ２６２
は再ロードされ、Ｓ−ＡＮＧレジスタ２４０はクリアさ
れる。ＭＣカウンタ２６０の制御の下、レジスタ・バン
ク２５０の出力は、今や、７サイクルの間、Ｓ−ＡＮＧ
レジスタ２４０から減算される。Ｓ−ＡＮＧレジスタ２
４０は今や-7*alpha[5] =-49を含む。

【００８６】チャネルごとのハードウエアにおける反復
的な加算によって、X_icos θsは、-(7*alpha[5]-6*alph
a[4])を乗算される。角度カウント・レジスタ２８０が
カウント・レジスタとして働き、新ワープ（ＮＷ）レジ
スタ３００が累算器として働く。マルチプレクサ３０２
と加減算器３０４は、ＮＷレジスタ３００と連動する。
X_icos θsの精度は、他の遅延生成装置の事前設定より
３ビット多く、反復的な加算によって発生する切り捨て
誤差の大きさを減少させる。余分な精度は、残りの計算
において、ワープ（Ｗ）レジスタ３１０に最終的なＮＷ
レジスタ３００の結果の最初の１５ビットのみをロード
することによって、取り除かれる。マルチプレクサ３１
２がＷレジスタ３１０と連動する。

【００８７】最後に、ワープを備えた遅延生成装置は、
１５番目のゾーンの間alpha[14] にアクセスし、ａｌｐ
ｈａ因子（17*alpha[14]-16*[14]=alpha[14])を計算す
る。この値が、残りの走査ラインに対し使われる。

【００８８】ワープを備えた遅延生成装置を実施するた
め、図１３と１４に示されるチャネル別ハードウエア
が、図９または１０に示されるチャネル別ハードウエア
に追加される。図９と１０の２入力加算器１３０は、図
１４においては３入力加算器１３０’と置き換えられ
る。図１１と１２で示される共通ハードウェアが、８個
のチャネルの各グループ毎に複製される。

【００８９】ワープを備えた遅延生成装置の１つの実施
例において、ＤＬレジスタ２００は１４ビットを持ち、
ＦＺＬレジスタ２１２は１０ビットを持ち、ＭＣレジス
タ２６２とＺＡレジスタ２２２は各々４ビットを持ち、
ＡＬＰＨＡレジスタ・バンク２５０は１ワード４ビット
の１５ワードを持ち、Ｓ−ＡＮＧレジスタ２４０は９ビ
ットを持つ。チャネル別追加ハードウェアにおいては、
ＡＧレジスタ２８０は８ビットを持ち、ＮＷレジスタ３
００は１８ビットを持ち、Ｗレジスタ３１０は１５ビッ
トを持つ。システム要求と必要精度に依存して、種々の
サイズのレジスタを使用することができることが理解さ
れるであろう。

【００９０】図１１と図１２で示される共通ワープ生成
ハードウェアに対しコントローラ２８によって提供され
る事前設定値は、アルファ・レジスタ・バンク２５０
（１ワード４ビットの１５ワード）に対するアルファ
値、ＤＬレジスタ２００（１４ビット）に関する必要遅
延、およびＦＺＬレジスタ２１２（１０ビット）に対す
る焦点合わせゾーン長を含む。図１３と図１４に示され
る追加チャネル別ハードウェアに対する事前設定値は、
ＮＷレジスタ３００（１０ビット）の内容を含む。ワー
プを備えた遅延生成装置に対する外部制御信号は、次の
通りである。１. ＳＵＭ−ＥＮＡＢＬＥは、ワープを備えた遅延生成
装置の開始を可能にするタイミング信号である。２. ＬＯＡＤ−ＤＬは、あるラインの開始前に遅延レジ
スタをロードするための制御パルスである。３. ＬＯＡＤ−ＦＺＬは、あるラインの開始前にＦＺＬ
レジスタをロードするための制御パルスである。４. ＬＯＡＤ−ＢＡＮＫは、ラインの開始前にＡＬＰＨ
Ａレジスタ・バンク２５０をロードするための制御バス
である。５. ＷＡＲＰ−ＯＮは、ワープを使用可能にする制御ビ
ットである。６. ＰＤＡＴＡは、レジスタ類をロードするためのデー
タ・バスである。

【００９１】以上本発明の好ましい実施例を参照して本
発明を説明したが、本発明の特許請求の範囲を逸脱する
ことなく、記載された実施例を変更あるいは修正を行う
ことができる点は当業者にとって明白であろう。

【００９２】本発明には、例として次のような実施様態
が含まれる。（１）複数のトランスデューサ素子のアレイから受け取
った信号を処理して受信ビームを形成するため、各トラ
ンスデューサ素子毎に配置されて、受け取った信号を遅
延させる遅延生成装置、および遅延された複数の信号を
結合して上記受信ビームを形成する結合器を備えた超音
波ビーム形成装置において、受け取った信号を、遅延変
更信号に応じて可変の量子化遅延だけ遅らせる遅延装置
と、超音波エネルギーの受信の間離散的な間隔で上記遅
延変更信号を生成して、上記受信ビームを選択された進
路制御角度に合うように進路制御し、かつ、上記受信ビ
ームを動的に焦点合わせする遅延コントローラと、を具
備し、上記遅延コントローラが、上記遅延装置の量子化
誤差の範囲内で、所与の進路制御角度、トランスデュー
サ素子および焦点深度における上記遅延についての方程
式の正確な解として上記遅延変更信号を生成する手段を
有する、遅延生成装置。（２）上記遅延コントローラが、遅延変更信号を活動状
態にセットすることによって、遅延を１遅延量子だけ変
えることができるように、上記遅延変更信号をバイナリ
形式で生成する手段を持つ、上記（１）に記載の遅延生
成装置。（３）上記遅延コントローラは、選択された進路制御角
度に関する遅延曲線を表す値を記憶する複数のレジス
タ、および超音波エネルギーの受信の間離散的な時間間
隔で上記レジスタを更新する手段を具備し、レジスタの
値があらかじめ決められた条件に出会う毎に上記遅延変
更信号が生成される、上記（１）に記載の遅延生成装
置。（４）上記レジスタが、Ａレジスタ、Ｂレジスタおよび
Ｎレジスタを含み、ｋを上記離散的間隔の更新時間と上
記遅延量子との間の比率とし、上記遅延変更信号を生成
するためのあらかじめ定められた条件がＮ＋Ａ＜０であ
る場合、ＩｆＮ＋Ａ≧０: Ｎ ← Ｎ＋ＡＡ ← ＡＢ ← Ｂ＋１; ＩｆＮ＋Ａ＜０: Ｎ ← Ｎ＋ＢＡ ← Ａ＋１Ｂ ← Ｂ＋（２−２／ｋ）という規則に従って、上記レジスタが離散的間隔で更新
される、上記（３）に記載の遅延生成装置。（５）上記レジスタが、Ａレジスタ、Ｂレジスタおよび
Ｎレジスタを含み、ｋを上記離散的間隔の更新時間と上
記遅延量子との間の比率とし、上記遅延変更信号を生成
するためのあらかじめ定められた条件が、［（Ｎ≧０）ＡＮＤ（Ｎ＋Ａ＜０）］ＯＲ［（Ｎ＜０）ＡＮＤ（Ｎ＋Ｂ＜０）］である場合、ＩｆＮ≧０: Ｎ ← Ｎ＋ＡＡ ← ＡＢ ← Ｂ＋１; ＩｆＮ＜０: Ｎ ← Ｎ＋ＢＡ ← Ａ＋１Ｂ ← Ｂ＋（２−２／ｋ）という規則に従って、上記レジスタが離散的間隔で更新
される、上記（３）に記載の遅延生成装置。

【００９３】（６）複数のトランスデューサ素子のアレ
イから受け取った信号を処理して受信ビームを形成する
ため、各トランスデューサ素子毎に配置され、受け取っ
た信号を遅延させる遅延生成装置、および遅延された複
数の信号を結合して上記受信ビームを形成する結合器を
備えた超音波ビーム形成装置において、受け取った信号
を、遅延変更信号に応じて可変の量子化遅延だけ遅らせ
る遅延装置と、超音波エネルギーの受信の間離散的な間
隔で上記遅延変更信号を生成して、上記受信ビームを動
的に変化する進路制御角度に対して受信ビームを進路制
御し、かつ、上記受信ビームを動的に焦点合わせする遅
延コントローラと、を具備し、上記遅延コントローラ
が、上記遅延装置の量子化誤差の範囲内で、所与の進路
制御角度、トランスデューサ素子および焦点深度におけ
る上記遅延についての方程式の正確な解として上記遅延
変更信号を生成する手段を有する、遅延生成装置。（７）上記遅延コントローラは、超音波エネルギーの受
信の間動的に変化する進路制御角度に対して受信ビーム
を進路制御し、かつ、上記受信ビームを動的に焦点合わ
せするための遅延曲線を表す値を記憶する複数のレジス
タ、および超音波エネルギーの受信の間離散的な時間間
隔で上記レジスタを増分させる手段を具備し、レジスタ
の値があらかじめ決められた条件に出会う毎に上記遅延
変更信号が生成される、上記（６）に記載の遅延生成装
置。（８）上記レジスタが、それぞれ値Ａ，Ｂ、ＮおよびＷ
を持つＡレジスタ、Ｂレジスタ、ＮレジスタおよびＷレ
ジスタを含み、ｋを上記離散的間隔の更新時間と上記遅
延量子との間の比率とし、上記遅延変更信号を生成する
ためのあらかじめ定められた条件が、［（Ｎ≧０）ＡＮＤ（Ｎ＋Ａ＜０）］ＯＲ［（Ｎ＜０）ＡＮＤ（Ｎ＋Ｂ＜０）］である場合、ＩｆＮ≧０: Ｎ ← Ｎ＋Ａ＋ＷＡ ← ＡＢ ← Ｂ＋１; ＩｆＮ＜０: Ｎ ← Ｎ＋Ｂ＋ＷＡ ← Ａ＋１Ｂ ← Ｂ＋（２−２／ｋ）という規則に従って、上記レジスタが更新される、上記
（７）に記載の遅延生成装置。（９）上記遅延コントローラが、必要とされる上記遅延
を設定する遅延係数を受け取り、上記遅延コントローラ
が受け取る上記遅延係数には、選択された進路制御角度
θと上記選択された進路制御角度からの偏差Δθを表す
情報が含まれ、上記偏差Δθは、画像形成されている区
域の中のあらかじめ決められた数のゾーンに対して指定
される、上記（８）に記載の遅延生成装置。（１０）上記遅延コントローラが、各々のゾーンＺにお
ける選択された進路制御角度θからの指定された偏差Δ
θ_Zを受信ビームに与える手段を備える、上記（９）に
記載の遅延生成装置。

【００９４】参考共通ワープ生成生成装置ハードウエアに対する制御ロジ
ック方程式 COUNT-FZL:= SUM-ENABLE * (DL--O) + COUNT-FZL * SUM
-ENABLE LATER-DL:= (DL--O)+ LATE-R-DL * SUM-ENABLE LOAD-MC:= /LATER-DL * (DL=O) + (FZL=O) + ADD-ALPII
A * /COUNT-MC COUNT-MC:= LOAD-MC + SUM-ENABLE * COUNT-MC * /(MC-
-O) SUM-ALPHA:= LOAD-MC + SUM-ENABLE * SUM-ALPHA * COU
NT-MC DFZL:= /LATER-DL *(DL--O) + (FZL--O) ADD-ALPHA:= DFZL + SUM-ENABLE * ADD-ALPHA * COUNT-
MC GOOD-SeANG:= ADD-ALPHA * /COUNT-MC DGOOD-S-ANG:= GOOD-SANG SUM-WARP:= DGOOD-S-ANG * /(AG=O)+ SUM-ENABLE * SUM
-WARP * /(AG=O) UPDATE-:= ILATER-DL*(DL--O)+ SUM-ENABLE * UPDATE *
/((FZL--O)*(ZA=15))

【００９５】

【発明の効果】本発明の遅延生成装置を用いることによ
って、複数アレイ素子を備えた超音波画像システムにお
いて、人体などの画像作成対象物体から反射される超音
波ビームを正確にかつ動的に進路制御し焦点合わせさせ
て、所望の正確な画像を作成することができる。

【図面の簡単な説明】

【図１】整相アレイ超音波ビーム形成装置のブロック図
である。

【図２】本発明に従った遅延生成装置の簡略ブロック図
である。

【図３】本発明を採用したデジタル超音波ビーム形成装
置の１つの処理チャネルのための遅延生成装置のブロッ
ク図である。

【図４】本発明の遅延生成装置を採用したアナログ超音
波ビーム形成装置のブロック図である。

【図５】本発明の遅延生成装置を採用した離散的時間ア
ナログ超音波ビーム形成装置のブロック図である。

【図６】２２.５度のビーム進路制御角度における異な
るトランスデューサ素子に関する経過時間の関数として
の遅延を表すグラフ図である。

【図７】ある任意の形状を持つトランスデューサ・アレ
イの２次元グラフ図である。

【図８】最適の離散的遅延値を示す遅延の関数としての
経過時間のグラフ図である。

【図９】本発明に従った遅延コントローラの第１の実施
例のブロック図である。

【図１０】本発明に従った遅延コントローラの第２の実
施例のブロック図である。

【図１１】ワープ・プロセスを持つ遅延生成装置におけ
る８個のチャネルの各グループに共通のハードウェアの
ブロック図である。

【図１２】図１１の続きであって、ワープ・プロセスを
持つ遅延生成装置における８個のチャネルの各グループ
に共通のハードウェアのブロック図である。

【図１３】ワープ・プロセスを持つ遅延生成装置におけ
るチャネルの各々における遅延コントローラに付加され
る付加ハードウェアのブロック図である。

【図１４】図１２の続きであって、ワープ・プロセスを
持つ遅延生成装置におけるチャネルの各々における遅延
コントローラに付加される付加ハードウェアのブロック
図である。

【図１５】ワープ・プロセスを持つ遅延生成装置におけ
るある１つのゾーンの偏差Δθの計算を図示するタイミ
ング図である。

【図１６】図１５の続きであって、ワープ・プロセスを
持つ遅延生成装置におけるある１つのゾーンの偏差Δθ
の計算を図示するタイミング図である。

【符号の説明】

１０整相アレイ超音波トランスデューサ１２ビーム形成装置１４ビーム形成装置出力信号２０信号調整装置２２遅延装置２４遅延コントローラ２６結合装置２８コントローラ３０遅延生成装置４０２ポートＲＡＭ４２２ポートＲＡＭ出力４６遅延補間器５０書込アドレス・カウンタ５４読取アドレス・カウンタ６０スイッチ・マトリックス６２総和遅延ライン６４ミキサ６８、１２０、１２６、１３２マルチプレクサ（ＭＵ
Ｘ）７０カウンタ８０サンプラ８２可変遅延アナログ装置８６乗算器８８総和装置１１０、１１２、１１４レジスタ１２２、１２４、１３０、１３６加算器１３０' ３入力加算器２００遅延（ＤＬ）レジスタ２０２、２１４、２２４、２４２、２６４、２８２、３
１２、３０２３入力マルチプレクサ２０４、２１６、２６６、２８６減分器２０６、２１８、２６８ゼロ検出器２１２焦点合わせゾーン長（ＦＺＬ）レジスタ２２２ゾーン・アドレス（ＺＡ）レジスタ２２６、２８４増分器２２８１５検出器２４０Ｓ−ＡＮＧレジスタ２４４、３０４加減算器２５０ＡＬＰＨＡレジスタ・バンク２６２ＭＵＬカウント（ＭＣ）レジスタ２８０角度カウント（ＡＧ）レジスタ２９０２入力マルチプレクサ２９２ＳＩＧＮレジスタ３００新ワープ（ＮＷ）レジスタ３１０ワープ（ＷＡＲＰ）レジスタ

Claims

【特許請求の範囲】

【請求項１】複数のトランスデューサ素子のアレイから
受け取った信号を処理して受信ビームを形成するため、
各トランスデューサ素子毎に配置されて、受け取った信
号を遅延させる遅延生成装置、および遅延された複数の
信号を結合して上記受信ビームを形成する結合器を備え
た超音波ビーム形成装置において、受け取った信号を、遅延変更信号に応じて可変の量子化
遅延だけ遅らせる遅延装置と、超音波エネルギーの受信の間離散的な間隔で上記遅延変
更信号を生成して、上記受信ビームを選択された進路制
御角度に合うように進路制御し、かつ、上記受信ビーム
を動的に焦点合わせする遅延コントローラと、を具備し、上記遅延コントローラが、上記遅延装置の量子化誤差の
範囲内で、所与の進路制御角度、トランスデューサ素子
および焦点深度における上記遅延についての方程式の正
確な解として上記遅延変更信号を生成する手段を有す
る、遅延生成装置。