JPH02105443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02105443A JPH02105443A JP25864388A JP25864388A JPH02105443A JP H02105443 A JPH02105443 A JP H02105443A JP 25864388 A JP25864388 A JP 25864388A JP 25864388 A JP25864388 A JP 25864388A JP H02105443 A JPH02105443 A JP H02105443A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- melting
- point glass
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 10
- 239000000919 ceramic Substances 0.000 abstract description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 229910000833 kovar Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000035939 shock Effects 0.000 abstract description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract description 2
- 238000005219 brazing Methods 0.000 abstract description 2
- POIUWJQBRNEFGX-XAMSXPGMSA-N cathelicidin Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H]([C@@H](C)CC)C(=O)NCC(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1[C@@H](CCC1)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CO)C(O)=O)NC(=O)[C@H](CC=1C=CC=CC=1)NC(=O)[C@H](CC(O)=O)NC(=O)CNC(=O)[C@H](CC(C)C)NC(=O)[C@@H](N)CC(C)C)C1=CC=CC=C1 POIUWJQBRNEFGX-XAMSXPGMSA-N 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract description 2
- 238000000605 extraction Methods 0.000 abstract 2
- 239000004593 Epoxy Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 7
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000011111 cardboard Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にメモリーカード、ＩＣ
カード等の薄型構造の半導体装置に関する。
カード等の薄型構造の半導体装置に関する。
半導体装置は種々のものが使用されているが、メモリー
カード、ＩＣカード等に搭載するため、特に厚さを薄く
した半導体装置に対する要請が近年高い、この要請にこ
たえるため、従来、トランスファー・モールド・タイプ
をフラット・タイプにしたもの、ＳＯＰタイプとしたも
の或いはチップ・オン・ボード・タイプ（ＣＯＢ）等の
薄型半導体装置が開発された。
カード、ＩＣカード等に搭載するため、特に厚さを薄く
した半導体装置に対する要請が近年高い、この要請にこ
たえるため、従来、トランスファー・モールド・タイプ
をフラット・タイプにしたもの、ＳＯＰタイプとしたも
の或いはチップ・オン・ボード・タイプ（ＣＯＢ）等の
薄型半導体装置が開発された。
しかし、上述した従来のトランスファー・モールド・タ
イプの半導体装置は、メモリーカード。
イプの半導体装置は、メモリーカード。
ＩＣカード等に搭載できるように厚さを薄くすると、耐
湿性、耐熱衝撃性等の信頼性が非常に悪くなり、又、プ
リント基板等に赤外線リフロー■ＰＳ等の実装方法を用
いて実装する際、モールド部、または半導体素子部にク
ラックが発生する等の欠点がある。また、チップ・オン
・ボード（ＣＯＢ）タイプの場合は、素子を直接プリン
ト基板上に搭載する為、多数の素子を搭載する場合歩留
りが悪くなり、コスト・アップの原因ともなっている。
湿性、耐熱衝撃性等の信頼性が非常に悪くなり、又、プ
リント基板等に赤外線リフロー■ＰＳ等の実装方法を用
いて実装する際、モールド部、または半導体素子部にク
ラックが発生する等の欠点がある。また、チップ・オン
・ボード（ＣＯＢ）タイプの場合は、素子を直接プリン
ト基板上に搭載する為、多数の素子を搭載する場合歩留
りが悪くなり、コスト・アップの原因ともなっている。
本発明の目的は、上記の状況に鑑み、耐湿性。
耐熱衝撃性につき高い信頼性を備え且つプリント基板等
にクラックを生じることなく確実に実装し得る薄型の半
導体装置を提供することである。
にクラックを生じることなく確実に実装し得る薄型の半
導体装置を提供することである。
本発明によれば、半導体装置は、半導体素子と、前記半
導体素子を搭載する基板と、前記半導体素子を覆うよう
に前記基板に対して装着されるキャップと、前記基板と
キャップとの間に挾持されて外部に延長し且つ前記半導
体素子に電気的に接続されるリードとを含んで成り、前
記基板は、金属薄板で形成され、且つ、金属薄板の裏面
に絶縁薄膜を形成することを含んで構成される。
導体素子を搭載する基板と、前記半導体素子を覆うよう
に前記基板に対して装着されるキャップと、前記基板と
キャップとの間に挾持されて外部に延長し且つ前記半導
体素子に電気的に接続されるリードとを含んで成り、前
記基板は、金属薄板で形成され、且つ、金属薄板の裏面
に絶縁薄膜を形成することを含んで構成される。
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示す半導体装置の断面図で
ある。本実施例によれば、半導体装置は、半導体素子１
１と、この半導体素子１１を搭載する０、０５〜０．２
５ｍｍ厚の４２合金、コバール等の金属薄板基板１２と
、この基板１２の周囲にＡｇ−Ｃｕロー材、高融点ガラ
ス等の接着剤１４により固着された０、３〜０．５＋ｕ
＋厚のセラミック枠１３と、このセラミック枠１３内の
金属薄板基板１２上に半導体素子１１を固着するエポキ
シＡｇペースト、ガラスＡｇペースト等の接合剤１５と
、セラミック枠１３の頂面の周囲に低融点ガラス１７で
固着された４２合金、コバールがら成る０、０３〜０．
２０ｍ＋ａ厚の外部導出用り−ド１６と、この外部導出
用リード１６上に低融点ガラス１７により固着された厚
さ０．１５〜０．３５ｍｍの気密封止用アルミナ・セラ
ミック・キャップ１８とを含む。ここで、金属薄板基板
１２の裏面には、アルマイト処理、アルミナコーティン
グ等により絶縁膜１９が形成され、半導体装置全体とし
ての厚さが１．５１以下に薄型化される。
ある。本実施例によれば、半導体装置は、半導体素子１
１と、この半導体素子１１を搭載する０、０５〜０．２
５ｍｍ厚の４２合金、コバール等の金属薄板基板１２と
、この基板１２の周囲にＡｇ−Ｃｕロー材、高融点ガラ
ス等の接着剤１４により固着された０、３〜０．５＋ｕ
＋厚のセラミック枠１３と、このセラミック枠１３内の
金属薄板基板１２上に半導体素子１１を固着するエポキ
シＡｇペースト、ガラスＡｇペースト等の接合剤１５と
、セラミック枠１３の頂面の周囲に低融点ガラス１７で
固着された４２合金、コバールがら成る０、０３〜０．
２０ｍ＋ａ厚の外部導出用り−ド１６と、この外部導出
用リード１６上に低融点ガラス１７により固着された厚
さ０．１５〜０．３５ｍｍの気密封止用アルミナ・セラ
ミック・キャップ１８とを含む。ここで、金属薄板基板
１２の裏面には、アルマイト処理、アルミナコーティン
グ等により絶縁膜１９が形成され、半導体装置全体とし
ての厚さが１．５１以下に薄型化される。
第２図は本発明の他の実施例を示す半導体装置の断面図
である。ここで、第２図には第１図と同一の部分には、
同一の参照番号か付されている。
である。ここで、第２図には第１図と同一の部分には、
同一の参照番号か付されている。
本実施例によれば、ワイヤー・ボンディングによる半導
体素子に代わってフィルム・キャリア２０に装着された
半導体素子１１′が搭載される。このようにすることに
より、ワイヤーボンディングのループの高さ１５０〜２
５０μｍが不必要となり、半導体装置全体厚をより薄く
することが可能となる。又、金属薄板基板裏面には、エ
ポキシ樹脂、シリコーン樹脂膜が絶縁膜２１として用い
られ半導体素子の組立、封止後コーティングされる。こ
のことにより、低温処理で絶縁膜を形成することができ
る他コストの低減化をはかることができる。
体素子に代わってフィルム・キャリア２０に装着された
半導体素子１１′が搭載される。このようにすることに
より、ワイヤーボンディングのループの高さ１５０〜２
５０μｍが不必要となり、半導体装置全体厚をより薄く
することが可能となる。又、金属薄板基板裏面には、エ
ポキシ樹脂、シリコーン樹脂膜が絶縁膜２１として用い
られ半導体素子の組立、封止後コーティングされる。こ
のことにより、低温処理で絶縁膜を形成することができ
る他コストの低減化をはかることができる。
以上詳細に説明したように、本発明によれば、半導体装
置はパッケージ基板として金属薄板を使用し、低融点ガ
ラスで気密封止した構造をなしているので全体の厚さを
著しく薄型化することが容易となり、また、メモリーカ
ード、ＩＣカード等に赤外線リフロー、ｖｐｓ等の実装
方法を用いて実装することが可能となる。又、金属薄板
基板の裏面部が絶縁化されている為、カード基板配線と
のショートを防止することができる効果を有する。
置はパッケージ基板として金属薄板を使用し、低融点ガ
ラスで気密封止した構造をなしているので全体の厚さを
著しく薄型化することが容易となり、また、メモリーカ
ード、ＩＣカード等に赤外線リフロー、ｖｐｓ等の実装
方法を用いて実装することが可能となる。又、金属薄板
基板の裏面部が絶縁化されている為、カード基板配線と
のショートを防止することができる効果を有する。
第１図は本発明の一実施例を示す半導体装置の断面図、
第２図は本発明の他の実施例を示す半導体装置の断面図
である。 １１．１１’・・・半導体素子、１２・・・金属薄板基
板、１３・・・セラミック枠、１４・・・接着剤、１５
・・・接合剤、１６・・・外部導出用リード、１７・・
・低融点ガラス、１８・・・アルミナ・セラミック・キ
ャップ、１９．２１・・・絶縁膜、２０・・・フィルム
・キャリア。
第２図は本発明の他の実施例を示す半導体装置の断面図
である。 １１．１１’・・・半導体素子、１２・・・金属薄板基
板、１３・・・セラミック枠、１４・・・接着剤、１５
・・・接合剤、１６・・・外部導出用リード、１７・・
・低融点ガラス、１８・・・アルミナ・セラミック・キ
ャップ、１９．２１・・・絶縁膜、２０・・・フィルム
・キャリア。
Claims (1)
- 半導体素子と、前記半導体素子を搭載する基板と、前記
半導体素子を覆うように前記基板に対して装着されるキ
ャップと、前記基板とキャップとの間に挾持されて外部
に延長し且つ前記半導体素子に電気的に接続されるリー
ドとを含んで成り、前記基板は、金属薄板で形成され、
且つ、金属薄板の裏面に絶縁薄膜を形成することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25864388A JP2668995B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25864388A JP2668995B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105443A true JPH02105443A (ja) | 1990-04-18 |
| JP2668995B2 JP2668995B2 (ja) | 1997-10-27 |
Family
ID=17323120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25864388A Expired - Lifetime JP2668995B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668995B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444286A (en) * | 1993-02-04 | 1995-08-22 | Mitsubishi Denki Kabushiki Kaisha | Packaged semiconductor pressure sensor including lead supports within the package |
| US6359334B1 (en) * | 1999-06-08 | 2002-03-19 | Micron Technology, Inc. | Thermally conductive adhesive tape for semiconductor devices and method using the same |
| US6586277B2 (en) | 1999-07-30 | 2003-07-01 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
| US7365442B2 (en) * | 2003-03-31 | 2008-04-29 | Osram Opto Semiconductors Gmbh | Encapsulation of thin-film electronic devices |
| US7638864B2 (en) * | 2006-10-25 | 2009-12-29 | Hon Hai Precision Industry Co., Ltd. | Chip package, method of making same and digital camera module using the package |
-
1988
- 1988-10-13 JP JP25864388A patent/JP2668995B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444286A (en) * | 1993-02-04 | 1995-08-22 | Mitsubishi Denki Kabushiki Kaisha | Packaged semiconductor pressure sensor including lead supports within the package |
| US6359334B1 (en) * | 1999-06-08 | 2002-03-19 | Micron Technology, Inc. | Thermally conductive adhesive tape for semiconductor devices and method using the same |
| US6737299B1 (en) | 1999-06-08 | 2004-05-18 | Micron Technology, Inc. | Thermally conductive adhesive tape for semiconductor devices and method for using the same |
| US6586277B2 (en) | 1999-07-30 | 2003-07-01 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
| US6774480B1 (en) | 1999-07-30 | 2004-08-10 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
| US6902956B2 (en) | 1999-07-30 | 2005-06-07 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
| US7365442B2 (en) * | 2003-03-31 | 2008-04-29 | Osram Opto Semiconductors Gmbh | Encapsulation of thin-film electronic devices |
| US7638864B2 (en) * | 2006-10-25 | 2009-12-29 | Hon Hai Precision Industry Co., Ltd. | Chip package, method of making same and digital camera module using the package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2668995B2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686667B2 (en) | Image sensor semiconductor package with castellation | |
| US20020089039A1 (en) | IC chip package | |
| JP2668995B2 (ja) | 半導体装置 | |
| JPS6227544B2 (ja) | ||
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2906673B2 (ja) | 半導体装置 | |
| JPS59111350A (ja) | 半導体装置 | |
| JP2553665B2 (ja) | 半導体装置 | |
| JPH03198368A (ja) | 半導体装置 | |
| JP2932772B2 (ja) | 混成集積回路装置 | |
| JPH08115993A (ja) | 半導体装置 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP2712967B2 (ja) | 半導体装置 | |
| JPH0458189B2 (ja) | ||
| JPH0714651U (ja) | 中空封止パッケージ | |
| JPH0786497A (ja) | インテリジェントパワーモジュール | |
| JPH0462949A (ja) | 半導体装置用セラミック基板 | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP2549768Y2 (ja) | 固体撮像素子収納用パッケージ | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH0669375A (ja) | 気密封止パッケージ電子部品 | |
| JPS6120757Y2 (ja) | ||
| KR200268331Y1 (ko) | 저응력 칩 패키지 | |
| JP3314139B2 (ja) | 半導体装置 |