JPH02105521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02105521A JPH02105521A JP63258480A JP25848088A JPH02105521A JP H02105521 A JPH02105521 A JP H02105521A JP 63258480 A JP63258480 A JP 63258480A JP 25848088 A JP25848088 A JP 25848088A JP H02105521 A JPH02105521 A JP H02105521A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に高速動作特
性を有する半導体装置の製造方法に関する。
性を有する半導体装置の製造方法に関する。
高速動作特性を有する半導体装置を製造するには、寄生
容量を低減することと素子の微細化を実現することが特
に重要であるが、従来法によると、例えば、トランジス
タおよび抵抗などの回路素子からの引出電極は回路素子
を形成するシリコン基板上の開口部の側壁に自己整合的
に設けた多結晶シリコン膜で形成するなどの方法で製造
される。
容量を低減することと素子の微細化を実現することが特
に重要であるが、従来法によると、例えば、トランジス
タおよび抵抗などの回路素子からの引出電極は回路素子
を形成するシリコン基板上の開口部の側壁に自己整合的
に設けた多結晶シリコン膜で形成するなどの方法で製造
される。
第３図は従来の微細回路素子に対する多結晶シリコン引
出電極の形成工程図で、シリコン基板１上のフィールド
酸化膜２．多結晶シリコン引出配線層３およびシリコン
酸化膜４を選択的に開口しな後多結晶シリコン膜の全面
被着を行い、ついで反応性イオン・エツチングを行って
、開口部の側壁に多結晶シリコン膜から成る引出電極５
を形成したものである。
出電極の形成工程図で、シリコン基板１上のフィールド
酸化膜２．多結晶シリコン引出配線層３およびシリコン
酸化膜４を選択的に開口しな後多結晶シリコン膜の全面
被着を行い、ついで反応性イオン・エツチングを行って
、開口部の側壁に多結晶シリコン膜から成る引出電極５
を形成したものである。
しかしながら、上述した従来の多結晶シリコン引出電極
の形成方法では、開口部のシリコン基板上から多結晶シ
リコン膜を除去する際、反応性イオン・エツチングのエ
ツチング速度は多結晶シリコンとシリコンとの間に材質
上はとんど差がないので、多結晶シリコン膜のみならず
シリコン基板までもが溝６を形成する程エツチングされ
る欠点がある。この為、開口部内のシリコン基板はこの
エツチングにより損傷を受けるので、所望の電気的特性
をもつ回路素子を得ることができない。
の形成方法では、開口部のシリコン基板上から多結晶シ
リコン膜を除去する際、反応性イオン・エツチングのエ
ツチング速度は多結晶シリコンとシリコンとの間に材質
上はとんど差がないので、多結晶シリコン膜のみならず
シリコン基板までもが溝６を形成する程エツチングされ
る欠点がある。この為、開口部内のシリコン基板はこの
エツチングにより損傷を受けるので、所望の電気的特性
をもつ回路素子を得ることができない。
本発明の目的は、上記の状況に鑑み、回路素子を形成す
るシリコン基板上の開口部側壁に開口部内のシリコン基
板に何等の損傷を与えることなく回路素子のための多結
晶シリコン引出電極を形成することのできる微細回路素
子の形成工程を備えた半導体装置の製造方法を提供する
ことである。
るシリコン基板上の開口部側壁に開口部内のシリコン基
板に何等の損傷を与えることなく回路素子のための多結
晶シリコン引出電極を形成することのできる微細回路素
子の形成工程を備えた半導体装置の製造方法を提供する
ことである。
本発明によれば半導体装置の製造方法は、シリコン基板
の一主面を被覆する電気絶縁体と電極引出配線層の多層
膜を選択的に開孔し前記シリコン基板の一部を露出せし
める工程と、前記多層膜を含む基板全面に多結晶シリコ
ン膜を被着せしめる工程と、前記多結晶シリコン膜に酸
素イオンを注入し前記シリコン基板の露出面と多結晶シ
リコン膜との境界面にシリコン酸化膜を形成する工程と
、前記多層膜の側壁に選択的に導電性材質膜を形成する
前記多結晶シリコン膜の異方性エツチング工程とを含む
半導体回路素子の多結晶シリコン引出電極形成工程を備
えて構成される。
の一主面を被覆する電気絶縁体と電極引出配線層の多層
膜を選択的に開孔し前記シリコン基板の一部を露出せし
める工程と、前記多層膜を含む基板全面に多結晶シリコ
ン膜を被着せしめる工程と、前記多結晶シリコン膜に酸
素イオンを注入し前記シリコン基板の露出面と多結晶シ
リコン膜との境界面にシリコン酸化膜を形成する工程と
、前記多層膜の側壁に選択的に導電性材質膜を形成する
前記多結晶シリコン膜の異方性エツチング工程とを含む
半導体回路素子の多結晶シリコン引出電極形成工程を備
えて構成される。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｄ）は本発明をバイポーラ・トランジ
スタの製造に実施した場合の一実施例を示す工程順序図
である。本実施例によれば、まず、Ｎ型のシリコン基板
１上にフィールド酸化膜２、多結晶シリコン引出配線層
３及びシリコン酸化膜４をそれぞれ０．１，０．３及び
０．３ミクロンの厚さに被着し、その一部を選択的にエ
ツチングし開口する〔第１図（ａ）参照〕。このエツチ
ング手段には反応性イオン・エツチング法が適しており
、シリコン酸化膜４、多結晶シリコン引出配線Ｎ３、フ
ィールド酸化膜２と順次エツチングすることができる。
スタの製造に実施した場合の一実施例を示す工程順序図
である。本実施例によれば、まず、Ｎ型のシリコン基板
１上にフィールド酸化膜２、多結晶シリコン引出配線層
３及びシリコン酸化膜４をそれぞれ０．１，０．３及び
０．３ミクロンの厚さに被着し、その一部を選択的にエ
ツチングし開口する〔第１図（ａ）参照〕。このエツチ
ング手段には反応性イオン・エツチング法が適しており
、シリコン酸化膜４、多結晶シリコン引出配線Ｎ３、フ
ィールド酸化膜２と順次エツチングすることができる。
これによると、フィールド酸化膜２をエツチングする際
、エツチング・ガスと条件を選択すれば、シリコン基板
１に損傷を与えることはないが、その恐れを特に問題と
する場合は、弗酸などの湿式エツチング法を用いてもよ
い。つぎに基板全面に多結晶シリコン膜７を被着し、こ
れにＰ型不純物を添加した後、酸素イオンを注入する。
、エツチング・ガスと条件を選択すれば、シリコン基板
１に損傷を与えることはないが、その恐れを特に問題と
する場合は、弗酸などの湿式エツチング法を用いてもよ
い。つぎに基板全面に多結晶シリコン膜７を被着し、こ
れにＰ型不純物を添加した後、酸素イオンを注入する。
このイオン注入では酸素イオン濃度のピークが多結晶シ
リコン膜７とシリコン基板１の境界面になる条件を選択
するのが最も好ましく、本実施例では９０ＫｅＶの加速
電圧でイオン注入が行われた。この処理により多結晶シ
リコン膜７の表面から一定の深さにシリコン酸化物８が
形成される〔第１図（ｂ）参照〕。ついで反応性イオン
・エツチング法で多結晶シリコン膜７を選択的にエツチ
ングし、フィールド酸化膜２、多結晶シリコン引出配線
層３及びシリコン酸化膜４がら成る積層膜の側壁に多結
晶シリコン引出電極５を形成する。このエツチング段階
では、シリコン酸化膜８が阻止膜となり、多結晶シリコ
ン膜７とはエツチングに関して同質のシリコン基板１を
保護するよう機能するので、シリコン基板１は損傷され
ない。つぎに、温度１０００℃程度の熱処理を施し、シ
リコン基板１内に多結晶シリコン引出電極５から不純物
を熱拡散させて高濃度のＰ型外部ベース領域９を形成し
、ついでｐ型不純物をイオン注入して直性ベース領域１
０を形成しな後、シリコン酸化膜の成長と反応性イオン
・エツチングとを順次行って、多結晶シリコン引出電極
５の側面にシリコン酸化膜１１を形成する〔第１図（Ｃ
）参照〕、あとは多結晶シリコン膜１２を厚さ０．３ミ
クロン被着しＮ型不純物を添加した後、温度９５０℃の
熱処理を施してＮ型エミッタ領域１３を形成し、ついで
、アルミ・エミッタ電極１４およびアルミ・ベース電極
１５を多結晶シリコン膜１２および多結晶シリコン引出
配線層３上にシリコン酸化膜１６を介し相互絶縁してそ
れぞれ形成すれば微細化構造のバイポーラ・トランジス
タを容易に形成することができる〔第１図（ｄ）参照〕
。
リコン膜７とシリコン基板１の境界面になる条件を選択
するのが最も好ましく、本実施例では９０ＫｅＶの加速
電圧でイオン注入が行われた。この処理により多結晶シ
リコン膜７の表面から一定の深さにシリコン酸化物８が
形成される〔第１図（ｂ）参照〕。ついで反応性イオン
・エツチング法で多結晶シリコン膜７を選択的にエツチ
ングし、フィールド酸化膜２、多結晶シリコン引出配線
層３及びシリコン酸化膜４がら成る積層膜の側壁に多結
晶シリコン引出電極５を形成する。このエツチング段階
では、シリコン酸化膜８が阻止膜となり、多結晶シリコ
ン膜７とはエツチングに関して同質のシリコン基板１を
保護するよう機能するので、シリコン基板１は損傷され
ない。つぎに、温度１０００℃程度の熱処理を施し、シ
リコン基板１内に多結晶シリコン引出電極５から不純物
を熱拡散させて高濃度のＰ型外部ベース領域９を形成し
、ついでｐ型不純物をイオン注入して直性ベース領域１
０を形成しな後、シリコン酸化膜の成長と反応性イオン
・エツチングとを順次行って、多結晶シリコン引出電極
５の側面にシリコン酸化膜１１を形成する〔第１図（Ｃ
）参照〕、あとは多結晶シリコン膜１２を厚さ０．３ミ
クロン被着しＮ型不純物を添加した後、温度９５０℃の
熱処理を施してＮ型エミッタ領域１３を形成し、ついで
、アルミ・エミッタ電極１４およびアルミ・ベース電極
１５を多結晶シリコン膜１２および多結晶シリコン引出
配線層３上にシリコン酸化膜１６を介し相互絶縁してそ
れぞれ形成すれば微細化構造のバイポーラ・トランジス
タを容易に形成することができる〔第１図（ｄ）参照〕
。
第２図は本発明をＭＯＳ電界効果トランジスタの製造に
実施した場合の一実施例を示す部分工程図である。本実
施例によれば、多結晶シリコン引出電極５は前実施例の
バイポーラ・トランジスタの場合に準じて形成される。
実施した場合の一実施例を示す部分工程図である。本実
施例によれば、多結晶シリコン引出電極５は前実施例の
バイポーラ・トランジスタの場合に準じて形成される。
すなわち、第１図（ａ）〜（ｂ）で説明しなと同じくシ
リコン酸化膜８によるエツチング阻止膜を形成し開口部
内のｐ型シリコン基板１′を保護したうえで、多結晶シ
リコン被着膜に対する反応性イオン・エツチング工程が
行われる。このあとの工程は全て従来手法によればよく
、ゲート酸化膜１７を形成し多結晶シリコン・ゲート電
極１８をマスクにＮ型不純物をイオン注入してソース、
ドレインの各Ｎ＋拡散層１つをそれぞれ形成すれば完成
することができる。ここで、２０は多結晶シリコン・ゲ
ート電極１８を被覆するシリコン酸化膜を示す。
リコン酸化膜８によるエツチング阻止膜を形成し開口部
内のｐ型シリコン基板１′を保護したうえで、多結晶シ
リコン被着膜に対する反応性イオン・エツチング工程が
行われる。このあとの工程は全て従来手法によればよく
、ゲート酸化膜１７を形成し多結晶シリコン・ゲート電
極１８をマスクにＮ型不純物をイオン注入してソース、
ドレインの各Ｎ＋拡散層１つをそれぞれ形成すれば完成
することができる。ここで、２０は多結晶シリコン・ゲ
ート電極１８を被覆するシリコン酸化膜を示す。
以上はトランジスタ能動素子に実施した場合を説明した
が、拡散抵抗からの引出電極の形成に対してもきわめて
容易に実施することが可能である。
が、拡散抵抗からの引出電極の形成に対してもきわめて
容易に実施することが可能である。
以上詳細に説明したように、本発明によれば開口部側壁
に多結晶シリコン引出電極を形成するに際し、開口部内
のシリコン基板と多結晶シリコン被着膜との境界面に酸
化物層を酸素イオンのイオン注入で形成し、この膜を反
応性イオン・エツチングに対するエツチング阻止膜とし
て機能させることにより、開口部内のシリコン基板を保
護することができるので、シリコン基板を損傷すること
なく引出電極の形成を行うことができる。すなわち、ト
ランジスタは勿論拡散抵抗などの回路素子の微細化に大
きな効果をあげることができ、半導体集積回路装置の高
速化、微細化および品質の安定化に顕著な効果を奏し得
る。
に多結晶シリコン引出電極を形成するに際し、開口部内
のシリコン基板と多結晶シリコン被着膜との境界面に酸
化物層を酸素イオンのイオン注入で形成し、この膜を反
応性イオン・エツチングに対するエツチング阻止膜とし
て機能させることにより、開口部内のシリコン基板を保
護することができるので、シリコン基板を損傷すること
なく引出電極の形成を行うことができる。すなわち、ト
ランジスタは勿論拡散抵抗などの回路素子の微細化に大
きな効果をあげることができ、半導体集積回路装置の高
速化、微細化および品質の安定化に顕著な効果を奏し得
る。
第１図（ａ）〜（ｄ）は本発明をバイポーラ・トランジ
スタの製造に実施した場合の一実施例を示す工程順序図
、第２図は本発明をＭＯＳ電界効果トランジスタの製造
に実施した場合の一実施例を示す部分工程図、第３図は
従来の微細回路素子に対する多結晶シリコン引出電極の
形成工程図である。 １・・・Ｎ型シリコン基板、１′・・・ｐ型シリコン基
板、２・・・フィールド酸化膜、３・・・多結晶シリコ
ン引出配線層、４．８，１１．１６．２０・・・シリコ
ン酸化膜、５・・・多結晶シリコン引出電極、７゜１２
・・・多結晶シリコン膜、９・・・外部ベース領域、１
０・・・真性ベース領域、１３・・・エミッタ領域、１
４・・・アルミ・エミッタ電極、１５・・・アルミ・ベ
ース電極、１７・・・ゲート酸化膜、１８・・・多結晶
シリコン・ゲート電極、１つ・・・Ｎ＋拡散層。 （ｂン ４ シソ：ン＝衾化ＦＬ
スタの製造に実施した場合の一実施例を示す工程順序図
、第２図は本発明をＭＯＳ電界効果トランジスタの製造
に実施した場合の一実施例を示す部分工程図、第３図は
従来の微細回路素子に対する多結晶シリコン引出電極の
形成工程図である。 １・・・Ｎ型シリコン基板、１′・・・ｐ型シリコン基
板、２・・・フィールド酸化膜、３・・・多結晶シリコ
ン引出配線層、４．８，１１．１６．２０・・・シリコ
ン酸化膜、５・・・多結晶シリコン引出電極、７゜１２
・・・多結晶シリコン膜、９・・・外部ベース領域、１
０・・・真性ベース領域、１３・・・エミッタ領域、１
４・・・アルミ・エミッタ電極、１５・・・アルミ・ベ
ース電極、１７・・・ゲート酸化膜、１８・・・多結晶
シリコン・ゲート電極、１つ・・・Ｎ＋拡散層。 （ｂン ４ シソ：ン＝衾化ＦＬ
Claims (1)
- シリコン基板の一主面を被覆する電気絶縁体と電極引出
配線層の多層膜を選択的に開孔し前記シリコン基板の一
部を露出せしめる工程と、前記多層膜を含む基板全面に
多結晶シリコン膜を被着せしめる工程と、前記多結晶シ
リコン膜に酸素イオンを注入し前記シリコン基板の露出
面と多結晶シリコン膜との境界面にシリコン酸化膜を形
成する工程と、前記多層膜の側壁に選択的に導電性材質
膜を形成する前記多結晶シリコン膜の異方性エッチング
工程とを含む半導体回路素子の多結晶シリコン引出電極
形成工程を備えることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258480A JP2715479B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258480A JP2715479B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105521A true JPH02105521A (ja) | 1990-04-18 |
| JP2715479B2 JP2715479B2 (ja) | 1998-02-18 |
Family
ID=17320797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258480A Expired - Lifetime JP2715479B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715479B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541124A (en) * | 1993-02-28 | 1996-07-30 | Sony Corporation | Method for making bipolar transistor having double polysilicon structure |
| US7186387B2 (en) | 1999-12-10 | 2007-03-06 | Toyota Jidosha Kabushiki Kaisha | Exhaust emission control system of internal combustion engine |
-
1988
- 1988-10-14 JP JP63258480A patent/JP2715479B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541124A (en) * | 1993-02-28 | 1996-07-30 | Sony Corporation | Method for making bipolar transistor having double polysilicon structure |
| US5643806A (en) * | 1993-02-28 | 1997-07-01 | Sony Corporation | Manufacturing method for making bipolar device |
| US5856228A (en) * | 1993-02-28 | 1999-01-05 | Sony Corporation | Manufacturing method for making bipolar device having double polysilicon structure |
| US7186387B2 (en) | 1999-12-10 | 2007-03-06 | Toyota Jidosha Kabushiki Kaisha | Exhaust emission control system of internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2715479B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682052A (en) | Method for forming isolated intra-polycrystalline silicon structure | |
| US4829025A (en) | Process for patterning films in manufacture of integrated circuit structures | |
| US6333541B1 (en) | MOSFET gate insulating films with oxynitride and oxide | |
| JPH07326630A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS63281465A (ja) | 電界効果トランジスタ及びその中間体の製造方法 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JPH02105521A (ja) | 半導体装置の製造方法 | |
| JP3311759B2 (ja) | スクリーン構造を有する集積回路およびその製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JP2004534401A (ja) | 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| JP2001274388A (ja) | 半導体装置およびその製造方法 | |
| JPS5928993B2 (ja) | 半導体装置とその製造方法 | |
| JPS63296365A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPS63211748A (ja) | 半導体装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPS58158943A (ja) | 半導体構造体の製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JP2000138347A (ja) | 半導体装置の製造方法 | |
| JPH02134827A (ja) | 半導体装置およびその製造方法 | |
| JPH04346263A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPS6025272A (ja) | 絶縁ゲ−ト電界効果型トランジスタ | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| JPH06216382A (ja) | 半導体装置及びその製造方法 |