JPH02105654A

JPH02105654A - 初期設定回路

Info

Publication number: JPH02105654A
Application number: JP63257040A
Authority: JP
Inventors: Kaoru Sato; 薫佐藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-10-14
Filing date: 1988-10-14
Publication date: 1990-04-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は通信装置の装置・立上げ時の初期設定回路に関
するものである。

〔従来の技術〕

従来の初期設定回路の一例を第４図に示し説明すると、
この第４図は従来の通信装置に複数のｒ、ｓｒを使用し
た場合の一般的な構成を示すものである。

図において、３０１はシステム内のソフトウェアを制御
するＣＰＵ、３０２はデータバス中のデータをＣＰＵ３
０１に書き込むか、読み出すかを制御する制御回路、３
０３　、３０４はデータを記憶する記憶回路で通常一方
はＲＯＭ、他方はＲＡＭが用いられる。

３０５　、３０６　、３０７はデータバス中のデータを
ＬＳＩ３０８〜３１０に書き込むか、ＬＳＩ３０８〜３
１０に書き込まれたデータを読み出すかを制御する制御
回路、ＬＳＩ３０８　、３０９　、３１０　　は装置内
のハードウェアを集積している回路である。

３１１はＣＰＵ３０１が記憶回路３０３　、３０４に対
しては制御の指示を行い、ＬＳＩ３０８〜３１０に対し
てはＬＳＩ固有のパラメータを順次ＬＳＩ３０８〜３１
０に書き込む制御を行う制御回路、３１２は装置の電源
が投入されたことを電圧で検出する電圧監視回路である
。

また、３００１〜３００５はデータバス、３００６はア
ドレスバス、３００７　、３００８は制御線、３００９
はＣＰＵ３０１　ラリセットするリセット信号である。

ところで通信装置、特にデジタル衛星通信端局の制御部
に使用されるＬＳＩには汎用ＬＳＩのほかにその用途が
特定の装置に限定されている、いわゆる、システムＬＳ
Ｉがある。これらのシステムＬＳＩは従来、用途が限定
されておシ、新規の装置を開発するたびに、新規のシス
テムＬＳＩを開発するのは、時間、コストとも非常にむ
だになっていた。

そこで、システムＬＳＩ内部にレジスタを設けてハード
ウェアの初期設定時に設定するパラメータを書き込み、
このパラメータを可変させることにより複数のシステム
に使用できるようなシステムＬＳＩが開発されてきてい
る。

ところで、このようなシステムＬＳＩ　（汎用ＬＳＩも
含まれるが）やＣＰＵを通信装置内に組み込んだ場合、
前述のようなパラメータの設定は、通信装置の電源が投
入されて通常動作に入る前に、なるべく短い時間で実行
されることが理想的である。

ところが従来までのパラメータの設定方法としては、下
記のような方法が採られていた。すなわち、通信装置内
の記憶回路内に保存されているプログラム中に複数のＬ
ＳＩのパラメータを書き込んでおいて電源が投入された
ことが検出されると、まずＣＰＵがリセットされる。（
第５図を参照）。

この第５図は従来の初期設定回路の動作説明に供するタ
イムチャートで、（ａ）は電源投入検出を示したもので
あり、（ｂ）はＣＰＵ３０１のリセット、（Ｃ）はデー
タバス３００３の信号、（ｄ）はデータバス３００４の
信号、（ｅ）はデータバス３００５の信号を示したもの
である。また、ｘｌは電源立上シ検出を示し、≠２はＣ
ＰＵ３０１　ノリセット、矢、はＬＳＩ３０Ｂ　（７）
パラメータ書き込みデータ、Ｘ、はＬＳＩ３０９の・く
ラメータ書き込みデータ、’５はＬＳＩ３１０のパラメ
ータ書き込みデータを示す。そして、ｔ□′は装置の初
期設定時間を示し、ｔ１’　、　ｔ、ｌ・・・ｔ′はそ
れぞれの初期値設定時間を示す。

つぎに、ＣＰＵ３０１が動作し始めると、通信装置内の
ＬＳＩの初期設定を実行する。すなわち、ノ＜ラメータ
をＬＳＩ中のレジスタに書き込みにいく。このときＣＰ
Ｕはパラメータを記憶回路からＣＰＵ内のレジスタにい
ったん取り込み、次に指定されたアドレスにあるＬＳＩ
のパラメータをＬＳＩに書き込みにいく。このとき通信
装置内には、通常ＬＳＩが複数個有るため、ＣＰＵが介
在して順次ＬＳＩのパラメータを書き込んでいくという
時間的にむだな動作を行っていることになる。そして、
通信装置内の初期設定は、装置が定常動作に移る前であ
るので、なるべく短い時間で済ませたいのは前述したと
おりである。したがって、このようにＣＰＵを介在させ
て複数のＬＳＩを順次初期設定する方法は、装置動作上
適切な方法とはいえない。

〔発明が解決しようとする課題〕

上述した従来のハードウェア構成および通信装置の初期
設定回路では、通信装置に電源が投入されて、定常動作
に移行するまでの初期設定時間がなるべく短いのが理想
的であるにもかかわらず、まずＣＰＵをリセットし、次
にプログラムを起動させて通信装置内の複数μｓ工を順
次初期設定していくような方法を採っていて時間的に非
常にむだであるという課題があった。

第５図では上記の課題をタイムチャートで表わしている
。

すなわち装置の初期設定時間ｔ工′はｎ個のＬＳＩが有
る場合、ｔ′中ｔ　’＋　ｔ″＋・・・＋ｔ′　　　・・・・・
（１）１１２　　　　　　　　　　　がで表わされる。

〔課題を解決するための手段〕

本発明の初期設定回路は、通信装置内の複数ＬＳＩの可
変パラメータを保持している記憶回路と、上記通信装置
内の電源電圧を監視して電源が投入されたことを検出す
る電圧監視回路と、上記記憶回路から所定時間内にパラ
メータを読み出すためのアドレス計数回路と、上記通信
装置内のアドレスバスと上記アドレス計数回路の出力の
何れかを上記記憶回路のアドレスとして選択する選択回
路とを備えてなるものである。

〔作　用〕

本発明においては、通信装置内に通常プログラムを保存
している記憶回路のアドレス空間の一部分に、初期設定
すべきパラメータを書き込んでおき、電源投入直後ＣＰ
Ｕをリセット状態に保持し、かつ装置内のすべてのＬＳ
Ｉの初期設定を同時に行う。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明による初期設定回路の一実施例を示すブ
ロック図である。

図において、１は通信装置内の複数ＬＳＩの可変パラメ
ータを保持している記憶回路、２は通信装置内の電源電
圧を監視して電源が投入されたことを検出する電圧監視
回路、３は記憶回路１から所定時間内にパラメータを読
み出すためのアドレス計数回路、４は通信装置内のアド
レスバスとアドレス計数回路３の出力の何れかを記憶回
路１のアドレスとして選択する選択回路である。

そして、１０は選択信号を示し、１１は初期値設定終了
信号、１２は初期設定用アドレス、１３はアドレスバス
、１４は選択されたアドレスバス、１５はデータバス、
１６はアドレス計数回路３の初期値を示す。

第２図は第１図の回路を実際の装置に組み込んだ場合の
実施例を示すブロック図である；この第２図において、
２０１は装置内のソフトウェア機能を制御するＣＰＵ、
２０２〜２０５は制御回路、２０６　、２０７は記憶回
路、２０８〜２１０はＬＳＩ、２１１は制御回路、２１
２はアドレス計数回路、２１３は電圧監視回路、２１４
は選択回路である。

また、２００１〜２００５はデータバスを示し、２００
６はアドレスバス、２００１〜２０１０は制御線、２０
１１は選択信号、２０１２は初期設定用アドレス、２０
１３は初期設定終了信号、２０１４はアドレス計数回路
２１２の初期値、２０１５は選択されたアドレスを示す
。

第３図は第２図の動作説明に供するタイムチャートで、
（、）は電源投入検出を示したものであシ、（ｂ）はＣ
ＰＵ２０１のリセット、（Ｃ）は選択信号２０１１、（
ｄ）はデータバス２００３の信号、（ｅ）はデー２タバ
ス２００４の信号、（ｆ）はデータバス２００５の信号
を示す。また、舛、は電源立上り検出を示し、舛、はア
ドレス計数回路２１２の動作開始、舛、はＬＳＩ２０８
のパラメータ書き込みデータ、ｘ、は［，５Ｉ２０９の
パラメータ書き込みデータ、舛、はＩ、５Ｉ２１０のパ
ラメータ書き込みデータを示す。そして、ｔ工は装置の
初期設定時間を示し、１１．１２・・・ｔ　はそれぞれ
の初期値設定時間を示す。

つぎに第２図に示す実施例の動作を第３図を参照して説
明する。

まず、装置の電源が投入されて電圧が４．８ｖ程度まで
上昇し安定すると（ここでは＋５Ｖ単電源で装置が構成
されていると仮定する）、選択信号２０１１がアクティ
ブになる。以降タイムチャートを第３図に示す。

そして、この選択信号２０１１によりアドレス計数回路
２１２が初期値２０１４の値からアドレスの計数を開始
し、選択回路２１４に出力する。この選択回路２１４で
は、選択信号２０１１がアクティブのときのみ初期設定
用アドレス２０１２を選択して選択されたアドレス２０
１５として記憶回路２０６のアドレスに入力される。そ
して、この記憶回路２０６では、アドレス計数回路２１
２および初期値２０１４で指定されているアドレスに初
期設定が行なわれるべきＬＳＩのパラメータが書き込ま
れている。このパラメータは、アドレス計数回路２１２
が動作を開始するとともにＬＳＩのパラメータは記憶回
路２０６よりデータバス２００２に出力される。このデ
ータバス２００２に出力された各ＬＳＩの初期設定用パ
ラメータはそれぞれ制御回路２０３〜２０５に入力され
る。このとき、制御線２０１０により電源投入検出直後
から装置の初期設定時間ｔｘが定義される。

この装置の初期設定時間ｔ１内には制御回路２０３〜２
０５は書き込みモードになっているためパラメータがＬ
ＳＩ２０８〜２１０に書き込まれる（第３図のｔ１参照
）。そして、装置の初期設定時間ｔ１中ＣＰＵ２０１は
選択信号２０１１をもとに作成されるリセット信号にニ
ジリセットされ続けている。

なお、この装置の初期設定時間ｔ□中は選択信号２０１
１により制御回路２１１が制御線２００８により記憶回
路２０６を読み出しモード、制御線２００９によシ記憶
回路２０７は非選択モード、制御線２０１０によりＬＳ
Ｉ２０８〜２１０は書き込みモードにそれぞれ指定され
る。そして、記憶回路２０６，２０７は便宜上それぞれ
ＲＯＭ　、　ＲＡＭの指定としている。

つぎに、パラメータがＬＳＩ２０８〜２１０に対して書
き込みが終了すると、アドレス計数回路２１２により初
期設定終了信号２０１３が電圧監視回路２１３に対して
出力される。この初期設定終了信号２０１３によシ選択
信号２０１１がノンアクティブに変化する。するとＣＰ
Ｕ２０１のリセットは解除され、選択回路２１４の出力
である選択されたアドレス２０１５はＣＰＵ２０１のア
ドレスが選択される。以上でＬＳＩ２０８〜２１０の初
期設定が終了し、ＣＰＵ２０１が動作を開始しこれ以後
装置は定常運用に入ることになる。

すなわち、装置の初期設定時間ｔＸを前述の（１）式の
初期設定時間ｔ、ｌと比較すると、ｔ　　＜ｔ’中ｔ’
＋ｔ’＋・・・＋ｔ′　・・・・・（２）Ｉ１１２　　
　　　　　　　　　ルとなり、ＬＳＩの個数をｎとすると、はぼ１時間の初期
設定時間の短縮が実現される。

以上のように、本発明では、記憶回路２０６に予め装置
内ＬＳＩ２０８〜２１０の初期設定に必要なパラメータ
を書き込んでおき、電源投入直後ＣＰＵ２０１をリセッ
ト状態に保持しかつ装置内の全てのＬＳＩの初期設定を
同時に行うことができる。

〔発明の効果〕

以上説明したように本発明は、簡単なノ・−ドウエア、
すなわち、アドレス計数回路、選択回路を追加すること
によシ、装置内の初期設定が必要な全てのＬＳＩの初期
設定時間を大幅に短縮することができる効果がある。

そして、通信装置内にはＣＰＵ周辺の汎用周辺ＬＳＩを
含め、装置の小型化、消費電力軽減のためにシステムＬ
ＳＩがますます多く使用される方向にある。その際、Ｌ
ＳＩの初期設定時間は装置の定常動作に入る前の準備期
間であるため極力短縮される方が良いといえ、本発明は
従来のように順次パラメータをＬＳＩに書き込んでいく
という非効率的な初期設定時間の問題を解消することが
できる効果がある。

【図面の簡単な説明】

第１図は本発明による初期設定回路の一実施例を示すブ
ロック図、第２図は第１図の回路を実際の装置に組み込
んだ場合の実施例を示すブロック図、第３図は第２図の
動作説明に供するタイムチャート、第４図は従来の初期
設定回路の一例を示すブロック図、第５図は第４図の動
作説明に供するタイムチャートである。１・・・・記憶回路、２・・・・電圧監視回路、３・・
・・アドレス計数回路、４・・・・選択回路。第１図第３図特許出願人　　日本電気株式会社

Claims

【特許請求の範囲】

通信装置内の複数ＬＳＩの可変パラメータを保持してい
る記憶回路と、前記通信装置内の電源電圧を監視して電
源が投入されたことを検出する電圧監視回路と、前記記
憶回路から所定時間内にパラメータを読み出すためのア
ドレス計数回路と、前記通信装置内のアドレスバスと前
記アドレス計数回路の出力の何れかを前記記憶回路のア
ドレスとして選択する選択回路とを備えてなることを特
徴とする初期設定回路。