JPH02105743A - リング型ｌａｎの接続装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 リング上の通話を中断することなく処理装置を接続し、
切離すことを可能としたリング型ＬＡＮの接続装置に関
し。

筒車な回路構成で、データの再送を伴うことなく処理装
置の接続又は切離しを行うことを目的とし。

伝送路の一端及び他端の間に挿入されて閉じたリング状
の伝送路を構成するリング型ＬＡＮの接続装置において
、前記伝送路の一端から取り込んだ信号を処理装置に入
力し、かつ、これに応じた・前記処理装置の出力信号で
あって前記入力から所定の時間だけ遅延した信号を前記
伝送路の他端に出力するための第１のデータパスと、前
記伝送路の一端と他端とを短絡するデータパスであって
。

前記処理装置における前記遅延時間と実質的に等しい遅
延時間を有する遅延回路を挿入してなる第２のデータパ
スとを備えるように構成する。

〔産業上の利用分野〕

本発明はリング型ＬＡＮの接続装置に関し、更に詳しく
は、リング上の通信を中断することなく処理装置を接続
し切離すことを可能としたリング型ＬＡＮの接続装置に
関する。

複数の処理装置を用いた処理分散が一般化しているが、
この際の処理装置の間の相互接続の方式として、しばし
ばリング型Ｌ　Ａ　Ｎ　（Ｌｏｃａｌ　　ＡｒｅａＮｅ
ｔｗｏｒｋ　）が用いられる。

このリング型ＬＡＮにおいては、処理装置をＬＡＮと接
続したり切離したりした場合には５　リング（閉じたリ
ング状の伝送路）の再構成が必要になる。

〔従来の技術〕

リング型ＬＡＮでは、リング状の伝送路に接続装置が挿
入され、リングを構成する。リング上を伝送される信号
は、各接続装置において、伝送路（上流側）−接続装置
一処理装置一接続装置一伝送路（下流側）の順に流れる
。従って２例えば処理装置で発生した故障により当該処
理装置がＬＡＮから切離される時には、リングが切断さ
れることになる。そこでこれを防止するために、接続装
置が動作するようにしている。新たに処理装置をＬＡＮ
に接続する場合も同様である。

第５図は、従来技術説明図であり、従来の接続装置の構
成を示している。

第５図（Ａ）に図示の接続装置２においては処理装置か
らの接続要求伝文を検出回路１０で検出し、これに基づ
いて形成した切換え信号に応じて切換え回路９が処理装
置とＬＡＮを接続し、又は切離す。これにより、リング
上を伝送される信号は、伝送路（上流側）−切換え回路
９−伝送路（下流側）という流れか、又は伝送路（上流
側）−切換え回路９−処理装置−切換え回路９−伝送路
（下流側）という流れのいずれかにされる。

第５図（Ｂ）に図示の接続装置２においては。

処理装置からの駆動電流によってリレー１１が動作し、
処理装置とＬＡＮを接続し、又は切離す。

このように、処理装置の接続又は切離しの際に。

接続装置２によって、リングが切断されないように、前
述の如く信号の流れを切換えてリングの再構成を行って
いる。

〔発明が解決しようとする課題〕

前述の従来技術によれば、一応リングが再構成されるも
のの、以下の如き問題があった。

第５図（Ａ）図示の接続装置２の如く、各処理装置から
の接続要求によってＬＡＮとの接続を行うような機能を
接続装置２に備えた場合、接続装置２内の回路構成が複
雑になってしまう。このため、接続装置２のコストが高
くなり、また信頼性が低下してしまう。

これに対して、第５図（Ｂ）の接続装置２によれば、装
置は簡略化され、コストも安くなるが接続又は切離しの
時に接続装置２を通過中の伝文（データ）が破壊されて
しまう。例えば、　　ＩＭｂｐ、ｓの伝送速度で伝送を
行う場合に、接続のために数１００ｍ５ｅｃの期間伝送
路が切断されたとすると数１００　ｋｂｉｔのデータが
失われてしまう。このため、データを再送する必要が生
じ、伝送路のスループットが低下してしまう。

本発明は、簡単な回路構成で、データの再送を伴うこと
なく処理装置の接続又は切離しを行うことが可能なリン
グ型ＬＡＮの接続装置を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図であり２本発明による接続
装置及びリング型ＬＡＮを示している。

第１図において、１は閉したリング状の伝送路（リング
）、２１ないし２４は第１ないし第４接続装置、３゛ｌ
ないし３４は第１ないし第４処理装置、４は遅延回路、
５はスイッチ回路である。

リングｌは、同軸ケーブル又は光ファイバの如き伝送路
と、これらの伝送路の間に伝送路を接続するように挿入
され、これによって１つの閉じたリング状の伝送路を構
成するようにされた接続装置２１ないし２４とからなる
。例えば、接Ｖｔ装置２１は、伝送路の一端（上流側）
ａと他端（下流側）ｂとの間に挿入される。

接続装置２１は、リング１上を伝送される信号を伝送路
の一端ａから取り込み、これを当該接続装置２１に接続
された処理装置３１に入力する。

処理装置３１は、入力された信号に応じた信号を出力す
る。この出力信号は、入力信号を前記入力から所定の時
間だけ遅延した信号である。

遅延回路４は、リング１上を伝送される信号を伝送路の
一端ａから取り込み、これを所定の時間だけ遅延させて
出力する。遅延回路４における信号の遅延時間は、処理
装置３１における入力信号に対する出力信号の遅延時間
と実質的に等しくされている。

スイッチ回路５は、処理装置３１からの出力信号又は遅
延回路４からの出力信号のいずれか一方を切換え信号に
従って、伝送路の他端すに出力する。

なお、第２ないし第４接′ｔＥ装置２２ないし２４は第
１接続装置２１と同一のものであるので、その説明等は
省略する（以下においても同様である）。

〔作用〕

処理装置３１が接続され、正常に動作している時は、処
理装置３１の出力信号がスイッチ回路５によって伝送路
の他端すに出力される。即ち、伝送路の一端ａから接続
装置２１に取り込まれた信号は、この信号を処理装置３
１に入力し、がっ。

これに応じた処理装置３１の出力信号を伝送路の他端す
に出力する第１のデータパスを介して、当該他端すに出
力される。

一方、処理装置３１が切離されるが、正常に動作してい
ない時は、遅延回路４の出力信号がスイッチ回路５によ
って伝送路の他端すに出力される。

即ち、伝送路の一端ａから接続装置２１に取り込まれた
信号は、伝送路の一端ａと他端すとを短絡するデータパ
スであって、遅延回路４を挿入してなる第２のデータパ
スを介して、当該他端すに出力される。

ここで、遅延回路４が処理装置３１における信号の遅延
時間と実質的に等しい遅延時間を有しているので、第１
及び第２のデータパスにおける遅延時間は実質的に等し
くなる。

そこでこれを利用して９例えば第１のデータパスを使用
した信号の伝送中に、処理装置３１での故障発生に対応
してこれを切離すと共に、スイッチ回路５により、第２
のデータパスを使用するように伝送路を切換える。ある
いは、逆に第２のデータパスを使用中に、接続要求を発
した処理装置３１を接続すると共に、第１のデータパス
を使用するように伝送路を切換える。

このような伝送路の切換え又は、処理装置３１の切離し
又は接続を行っても、伝送路の他端すには接続装置２１
から、正しい信号が出力される。

即ち、遅延時間が等しいので、どのタイミングで切換え
を行っても、データの連続性が保たれ、データが破壊さ
れることはない。従って、リング１の切断は防止され、
リング１上のデータは常に保証される。

この結果、リング型ＬＡＮの運用中（信号の伝送中）で
あっても、処理装置３１の接続又は切離しを行うことが
でき、また、これに伴うデータの再送も必要としない。

また、伝送路の一端ａと他端すとの間に遅延回路４を挿
入する簡単な回路構成であるので、信顛性の低下を防止
できる。

〔実施例〕

第２図及び第３図は実施例構成図であり、これらの図に
おいて、４１はシフトレジスタ、５１及び５２はＡＮＤ
ゲート、６は切換え信号発生回路。

６１は比較回路、６２はタイマ、６３はゲート回路、６
４はＯＲゲート、７１及び７２はレベル変換回路、８は
接続コネクタである。

遅延回路４はシフトレジスタ４１として構成される。シ
フトレジスタ４１の段数（ビット数）は。

その出力信号の入力信号に対する遅延時間が処理装置３
１内で行われるシリアル／パラレル変換等による遅延時
間と実質的に等しい遅延時間となるように定められる。

従って、シフトレジスタ４１での遅延時間は、所望の値
に容易に正しく設定できる。

スイッチ回路５には、シフトレジスタ４１の出力の他に
、処理装置３１の出力が接続コネクタ８及びレベル変換
回路７２を介して供給される。これに先立って、シフト
レジスタ４１への人力信号と同一のものがレベル変換回
路７１及び接続コスクタ８を介して処理装置３１に入力
され、処理装置３Ｉにおいてシリアル・パラレル変換、
パラレル・シリアル変換等の所定の処理の後、出力され
る。

スイッチ回路５による伝送路の切換えは、切換え信号発
生回路６からの切換え信号に従って行われる。この切換
え信号は次のように形成される。

比較回路６１は、シフトレジスタ４１の出力と処理装置
３１の出力（スイッチ回路５で選択すべき２つの出力）
とを常に比較し、その結果として一敗／不一致信号を出
力する。この一致／不−致信号は、一致の時には処理装
置３１の出力を選択するように、不一致の時にはシフト
レジスタ４１の出力を選択するように、スイッチ回路５
に指示する信号である。即ち、不一致の時に、シフトレ
ジスタ４１の出力が接続装置２１から下流側に流される
。なお、−敗／不一致信号は１例えば。

敗の時にはハイレベル（“１”）、不一致の時にはロウ
レベル（“０”）とされる。

ゲート回路６３は５処理装置３１が伝文を送出している
時（送信を行っている時）に、比較回路６Ｉの出力を無
効にする。処理装置３Ｉが伝文を送出すると比較回路６
１の出力は不一致を示す。

しかし、ゲート回路６３はこの出力を無効としスイッチ
回路５に対してシフトレジスタ４１の出力ではなく、処
理装置３１の出力を選択するように指示する。

タイマ６２は、処理装置３１が送信要求を出力している
間だけ、ゲート回路６３に比較回路６１の出力を無効に
させる信号を送出する。また、タイマ６２は、送信要求
が出力されている時間（伝文を送出している時間）を計
測し、これが規定時間以上となった時には異常が発生し
たと判断して再び比較回路６１の出力を有効にさせる信
号を送出する。これにより、処理装置３１の出力に代え
て、シフトレジスタ４１の出力が接続装置２１がら出力
される。ここで、前記規定時間は１例えば伝文の最大時
間とリング１における遅延時間との和とされる。なお、
タイマ６２は、比較回路６１の出力を無効とする時はハ
イレベル、有効とする時はロウレベルを出力する。そし
て、ゲート回路６３はＯＲゲート６４で構成され、ＡＮ
Ｄゲート５１にはＯＲゲート６４の出力の反転信号が供
給される。ゲート回路６３とスイッチ回路５をこのよう
に構成することにより、リングｌ上での信号の伝送速度
よりも十分に高速で伝送路の切換えが可能となる。

次に、接続装置２１の動作について、第４図（Ａ）ない
しくＤ）の波形図を用いて、詳細に説明する。なお、第
４図において、信号■ないし■は、第３図図示の回路に
おいて■ないし■を付した部分に現れる信号を示すもの
である。

（Ａ）　　処理装置３４から処理装置３２に伝文を送信
する場合；フレーム受信状態（第４図（八））伝文は、
処理装置３４から接続装置２４を介して接続装置２１に
入力される。この人力（信号■）は、シフトレジスタ４
１に入力されると共に、処理装置３１に送出される。処
理装置３１がＬＡＮに接続されており、正常に動作して
いる（受信信号を正しくリピートしている）時には、そ
の出力は処理装置３１での処理時間だけ信号■から遅れ
て出力される（信号■）。一方、シフトレジスタ４１の
出力（信号■）も、信号■から同一の時間だけ遅れた信
号とされる。

従って、比較回路６１の出力（信号■）は一致を示す“
ｌ”とされる。一方、処理装置３１からの送信要求がな
い（信号■−“０”）ので、タイマ６２の出力（信号■
）は“０”とされる。この結果、ＯＲゲート６４の出力
（信号■）は“１”とされる。

以上により、ＡＮＤゲート５２の出力が有効とされるの
で、スイッチ回路５は信号■を選択してこれをその出力
（信号■）として出力する。

なお、これ以前に信号■と■が一致していれば。

既にスイッチ回路５は信号■を選択するようになってい
る。また通常、処理装置３１ないし３４はフレーム受信
状態にある。

（Ｂ）処理装置３１から処理装置３２に伝文を送信する
場合；フレーム送信状Ｂ（第４図（Ｂ））処理装置３１
は、送信要求を出力する（信号■＝“１”とする）と共
に、伝文の送信を行う（信号■が出力される）。

信号■の入力が無いので信号■は出力されない。

従って、信号■は不一致を示す“０”とされる。

ところが、信号■の“１”に基づいてタイマ６２が信号
■を“１”とするため、信号■の“０”は無効とされ、
信号■は“１”とされる。

以上により、信号■がスイッチ回路５から信号■として
出力される。

処理装置３１は、信号■が信号■として出力されないよ
うに、信号■の出力終了後遅延時間Ａの経過を待って、
信号■を“０”とする。これにより、信号■は′１”に
される。このために、遅延時間Ａは、リング１における
遅延時間とシフトレジスタ４１における遅延時間の和と
される。

以上により、処理装置３１は受信信号のリピートが可能
なフレーム受信状態でＬＡＮに接続される。

（Ｃ）他からの伝文が接続装置２１を通過中に接続コネ
クタ８をはずす場合（第４図（Ｃ））前記（Ａ）の場合
と同様にして、信号■が第１のデータパスを介して信号
■として出力されている。

この状態で任意のタイミングで接続コネクタ８を接続装
置２１からはずす（ケーブルを切断する）と、この時点
で信号■は中断され、接続装置２１に人力されなくなる
。即ち、処理装置３１はリング１から切離される。

この結果、信号■は不一致を示す“０”となり。

信号■が１０”となる。

これにより、この時点まで有効であったＡＮＤゲート５
２の出力が無効とされ、一方、ＡＮＤゲート５１の出力
が有効とされる。従って、スイッチ回路５は、信号■に
代えて信号■を選択して。

これを信号■として出力する。信号■と■の信号■に対
する遅延時間は等しいから、データの連続性は保たれて
おり、下流の装置から見てリング１上の伝文に何ら変化
は無い。

以上のことは、ケーブル切断以外に処理装置３１に異常
が発生して信号■を正しくリピートできなくなった場合
にも、同様に言える。即ち、正しくリピートされなくな
った時点で、信号■が“０”に変化し、信号■が選択さ
れるようにスイッチ回路５が動作し、リング１上の伝文
を保証する。

逆に、伝文がシフトレジスタ４１　（第２データパス）
を介して接続装置２１を通過中に、接続コネクタ８を接
続装置２１に接続した（処理装置３１をリング１に接続
した）場合も、同様に、リングｌ上の伝文は保証できる
。即ち、当該接続から処理装置３１での遅延時間の経過
後に、処理装置３１は信号■を正しくリピートした信号
■の出力を開始する。この時点で、信号■が“ｌ”に変
化し、信号■に代えて信号■が選択され、信号■として
出力される。

（Ｄ）処理装置３１が規定時間以上送信を行っている場
合（第４図（Ｄ）） 前記（Ｂ）の場合と同様にして、まず、処理装置３１が
伝文（信号■）の送信を行う。

この状態で、信号■が規定時間以上“１”にされると、
タイマ６２がこれをタイムアウトとして検出し、信号■
の“ｌ”に拘らず信号■を“０”として比較回路６１の
出力（信号■）を有効とする。

この時、信号■は信号■からリング１における遅延時間
とシフトレジスタ４１における遅延時間の和だけ遅れた
信号とされている。従って、信号■は“０”を保ち、こ
の結果、信号■は“０”とされる。

以上により、信号■が選択され、信号■として出力され
るが、これは無効データとされる。従って、処理装置３
１は異常が発生したものとしてすング１から切離され、
修理された後にリング１に復帰する。

なお、処理装置３Ｉと接続装置２１との間の接続要求信
号線に異常が発生して信号■が“１°のままとなってし
まった場合も同様である。

〔発明の効果〕

以上説明したように１本発明によれば、リング型ＬＡＮ
の接続装置において、遅延時間の等しい２つの伝送経路
を設けることにより、処理装置のリングへの接続や切離
しを行った時のリング即ち他の処理装置への影響を無＜
シ、リング上のデータを常に保証することができるので
、データ再送によるスループットの低下を無＜シ、また
１節羊な構成であることにより、接続装置ひいてはＬＡ
Ｎの信頼性が低下することを防止することができる。

第２図及び第３図は実施例構成図。

第４図は波形図。

第５図は従来技術説明図。

■は閉じたリング状の伝送路（リング）、２１ないし２
４は第１ないし第４接続装置、３１ないし３４は第１な
いし第４処理装置、４は遅延回路５はスイッチ回路であ
る。

特許出願人　株式会社　ビー　エ　フ　ユ代理人弁理士
森１）寛ぐ外２名）

【図面の簡単な説明】

第１図は本発明の原理構成図 本発明の原理構成図 第　１　図 冥施例槽戒図（？） 第　２　図 実革例構成図（イ） 東３図 従来４支新説明図 票５図 （Ａ） 波　　形　　図 第　４　図　（Ｉ）

Claims (1)

1. 【特許請求の範囲】 伝送路の一端及び他端の間に挿入されて閉じたリング状
   の伝送路（１）を構成するリング型ＬＡＮの接続装置（
   ２１ないし２４）において、前記伝送路の一端から取り
   込んだ信号を処理装置（３１ないし３４）に入力し、か
   つ、これに応じた前記処理装置（３１ないし３４）の出
   力信号であって前記入力から所定の時間だけ遅延した信
   号を前記伝送路の他端に出力するための第１のデータパ
   スと、 前記伝送路の一端と他端とを短絡するデータパスであっ
   て、前記処理装置（３１ないし３４）における前記遅延
   時間と実質的に等しい遅延時間を有する遅延回路（４）
   を挿入してなる第２のデータパスとを備えた ことを特徴とするリング型ＬＡＮの接続装置。