JPH02105960A - 小型電子式計算機 - Google Patents

小型電子式計算機

Info

Publication number
JPH02105960A
JPH02105960A JP25881488A JP25881488A JPH02105960A JP H02105960 A JPH02105960 A JP H02105960A JP 25881488 A JP25881488 A JP 25881488A JP 25881488 A JP25881488 A JP 25881488A JP H02105960 A JPH02105960 A JP H02105960A
Authority
JP
Japan
Prior art keywords
calculation
mode
buffer
stored
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25881488A
Other languages
English (en)
Inventor
Osamu Negishi
根岸 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP25881488A priority Critical patent/JPH02105960A/ja
Publication of JPH02105960A publication Critical patent/JPH02105960A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、複数の数式を記憶可能にした小型電子式計
算機に関する。
[従来の技術] 従来、小型電子式計算機、例えば関数電卓には、四則演
算モード、n進/fL算モード、標準偏差、回帰計算、
Dog、RadSGra、F ixなど各種の演算モー
ドに基づいて作成された数式を複数記憶できるようにし
たものがある。このような電卓では、これら記憶された
数式に基づく演算を実行しようとする場合、マニュアル
により改めて演算モードを指定し直す必要があった。
[発明が解決しようとする課題] ところが、数式を実行するに際して、その都度マニュア
ルにより演算モードを指定するのでは、このための操作
が面倒であるだけでなく、演算モードの指定を誤ると、
誤った演算結果やエラーになってしまうなど、使い勝手
が悪い欠点があった。
この発明は、上記事情に鑑みてなされたもので、操作を
簡単にできるとともに、モード指定の誤りを皆無にでき
る、使い勝手の改吾を図った小型電子式計算機を提供す
ることを目的とする。
[課題を解決するための手段] この発明は、所定の演算モードに基づいて作成された数
式を、演算モードと数式を対応させて記憶し、これら記
憶された数式を実行する際、数式に対応して記憶された
演算モードに基づいて数式演算を行なうようになってい
る。
[作用] この結果、記憶されている数式を実行する度に必要とし
ていた、マニュアルによる演算モード指定を省くことが
できるので、このための操作を簡単にでき、しかも、演
算モードの指定誤りに原因する、誤演算やエラーを皆無
にできる。
C実施例] 以下、この発明の一実施例を図面にしたがい説明する。
第1図は、同実施例の回路構成を示すブロック図である
。図において、1はキー入力部で、このキー入力部1は
、上述した四則演算モード、n進演算モード、標準偏差
、回帰計算、Dog。
Rad、Gra、Fixなど各種演算モードのうちの1
つを指定する「演算モード指定」キー1aを始め、「実
行」キー1b1 「呼出し」キー1 c s「解除」キ
ー1d1 「入力モード」キー1eq「実行モード」キ
ー1fなどを有している。
このキー入力部1からのキー入力データは、制御部2に
与えられる。
制御部2はROMよりなるもので、予め各回路を制御す
るプログラムを記憶している。この場合、制御部2は、
演算用RAM3および数式記憶用RAM4に対して制御
指令を与えるとともに、アドレスデータに基づいてデー
タの書込み/読出しを制御し、また、演算部5に対して
制御指令を与えるとともに、演算用RAM3とのデータ
のやりとりにより数式演算を実行させ、さらに表示部6
に表示データを与えるようにしている。
演算用RAM3はAバッファ31、Bバッファ32、C
バッファ33および演算モードフラグエリア34を自°
シている。ここで、Aバッファ31は、実行数式あるい
は入力数式を記憶するもので、演算モード記憶部31a
を有している。Bバッファ32は、数式記憶用RAMJ
内の参照数式(表示部に表示する数式)を記憶するもの
で、演算モード記憶部32aを有している。Cバッファ
33は、演算結果を記憶するものである。そして、演算
モードフラグエリア34は、複数の演算モードに対応す
るフラグをHし、指定された演算モードに該当するフラ
グがセットされるようになっている。
数式記憶用RAM4は、入力された数式が記憶される数
式記憶エリア41と該入力数式に対応する演算モードを
記憶するモード記憶エリア42を複数組有している。
次に、以上のように構成した実施例の動作を説明する。
まず、入力モードの場合、キー入力部1の「入力モード
」キー1eを操作すると第2図に示すフローチャートが
実行される。この場合、ステップA1でキー入力の有無
を判断する。ここで、NOが判断される間は、この状態
が維持される。この状態から、演算モードを指定する「
演算モード指定」キー1aを操作すると、ステップA1
でYESとなり、ステップA2に進む。すると、ここで
「演算モード」と判断され、ステップ八3に進み、「演
算モード指定」キー1aにより指定された複数の演算モ
ードのうちの1つが演算用RAM3の演算モードフラグ
エリア34に書込まれる。
次に、図示しない「数値」キーあるいはrs l nJ
 s  rXJなどのファンクションキーにより数式を
入力する。この場合、数式の最初のデータを入力すると
、ステップA1でYESとなり、ステップA2に進む。
すると、今度は「数値あるいはファンクション」データ
と判断され、ステップA4に進む。ステップA4では、
入力された数式データが数式の最初のものに該当するか
を判断する。ここでは、YESになるので、ステップA
5に進み、演算モードフラグエリア34に書込まれた演
算モードフラグが演算用RAM3のAバッファ31の演
算モード記憶部31aに書込まれ、次いで、ステップA
6に進み、キー入力された数式の最初の数式データはA
バッファ31に書込まれる。以下、続けて「数値」キー
あるいは「sin」、「×」などのファンクションキー
より数式データを入力すると、ステップA1−ステップ
A6の動作が繰返され、キー入力される数式データはA
バッファ3に書込まれるようになる。
その後、数式に対するデータ入力が完了した時点で、「
実行」キー1bを操作すると、ステップA2で、今度は
「実行」と判断され、ステップA7に進み、Aバッファ
3に書込まれた数式と演算モードは、数式記憶用RAM
4の最初の数式記憶エリア41とモード記憶エリア42
に対応して記憶されるようになる。
以下、同様な操作によりキー入力される数式は、数式記
憶用RAM4の数式記憶エリア41とモード記憶エリア
42に数式と演算モードを対応させた状態で記憶される
次に、実行モードの場合、キー入力部1の「実行モード
」キー1fを操作すると第3図に示すフローチャートが
実行される。この場合、ステップB1でキー入力の有無
を判断する。ここで、N。
が判断される間は、この状態が維持される。この状態か
ら、「呼出し」キー1dを操作すると、ステップB1で
YESとなり、ステップB2に進む。
すると、「呼出し」が判断され、ステップB3に進み、
数式記憶用RAM4の最初の数式記憶エリア41とモー
ド記憶エリア42の内容が読出され、演算用RAM3の
Bバッファ32に書込まれる。
この状態から、ステップA4でBバッファ32の内容が
表示部6に送られ、表示される。
次に、「実行」キー1bをすると、ステップB1でYE
Sとなり、ステップB2に進む。そして、ここで「実行
」と判断されると、ステップB5に進む。ステップB5
は、表示データを記憶しているバッファを判断する。こ
こではBバッファ32に表示データが有るので、ステッ
プB6に進み、Bバッファ32の内容がAバッファ31
に移される。そして、ステップB7に進み、Aバッファ
31の演算モード記憶部31aの演算モードが制御部2
に送られ、ステップB8で、この時の演算モードに基づ
いて数式の演算が実行される。
そして、ステップB9で演算結果がCバッファ33に書
込まれ、ステップBIOにおいてCバッファ33の内容
が表示部6に送られ表示される。
なお、キー入力部1より入力された数式がAバッファ3
1に書込まれ、同Aバッファ31のデータに基づいて表
示部6に表示されている状態で、「実行」キー1bを操
作した場合は、ステップB5でAバッファ31に表示デ
ータ有りと判断されるので、直ちに上述したステップB
7以降の動作が実行されるようになる。また、「実行」
キー1bを操作した時点で、Cバッファ33に表示デー
タが有る場合は、ステップB5でCバッファ33に表示
データ有りと判断されると、ステップB1に戻り、キー
入力待ちの状態にムる。
次に、キー入力部1の「解除」キー1dを操作すると、
ステップB1でYESとなり、ステップB2に進む。そ
して、ここで「解除」と判断されると、ステップB11
に進む。ステップBllは、表示データを記憶している
バッファを判断する。
いま、Aバッファ31に表示データが有ると判断すると
、ステップB12に進み、Aバッファ31の内容をクリ
アし、次いでステップ813で表示部6の表示内容をク
リアするようになる。また、ステップB11において、
Bバッファ32に表示データが白゛ると判断されると、
ステップ81.4に進み、Bバッファ32の内容をクリ
アし、次いでステップB15に進み、Aバッファ31の
データを表示部6に表示するようになる。さらにステッ
プBllにおいて、Cバッファ33に表示データがHる
と判断されると、ステップB16に進み、Cバッファ3
3の内容をクリアし、次いでステップB15に進み、A
バッファ31のデータを表示部6に表示するようになる
なお、この発明は上記実施例にのみ限定されず、要旨を
変更しない範囲で適宜変形して実施できる。
[発嚇用の効果] この発明によると、所定の演算モードに基づいて作成さ
れた数式を、演算モードと数式を対応させて記憶し、こ
れら記憶された数式を実行する際、数式に対応して記憶
された演算モードに基づいて数式演算を行なうようにし
ているので、記憶されている数式を実行するに際して、
マニュアルによる演算モード指定を省くことができるよ
うになり、このための操作を簡単にでき、しかも、演算
モードの指定誤りに原因する、誤演算やエラーを皆無に
できるなど、使い勝手の著しい改善を図ることができる
【図面の簡単な説明】
第1図はこの発明の一実施例の回路構成を示すブロック
図、第2図および第3図は同実施例の動作を説明するた
めのフローチャートである。 1・・・キー入力部、1a・・・「演算モード指定」キ
1b・・・「実行」キー 1c・・・「呼出し」キー1
d・・・「解除」キー 1e・・・「入力モード」キー
1f・・・実行モード」キー 2・・・制御部、3・・
・演算用RAM131・・・Aバッファ、32・・・B
バッファ、33・・・Cバッファ、34・・・演算モー
ドフラグエリア、4・・・数式記憶用RAM、41・・
・数式記憶エリア、42・・・モード記憶エリア、5・
・・演算部、6・・・表示部。 出願人代理人 弁理士 鈴江武彦

Claims (1)

    【特許請求の範囲】
  1. 複数の演算モードのうちの1つを指定する演算モード指
    定手段と、この演算モード指定手段で指定された演算モ
    ードに応じた数式を入力する数式入力手段と、上記演算
    モード指定手段で指定された演算モードと上記数式入力
    手段より入力された数式を対応させて記憶する記憶手段
    と、この記憶手段に記憶された数式を実行する際当該数
    式に対応して記憶された演算モードに基づいて数式演算
    を行なう数式演算実行手段とを具備したことを特徴とす
    る小型電子式計算機。
JP25881488A 1988-10-14 1988-10-14 小型電子式計算機 Pending JPH02105960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25881488A JPH02105960A (ja) 1988-10-14 1988-10-14 小型電子式計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25881488A JPH02105960A (ja) 1988-10-14 1988-10-14 小型電子式計算機

Publications (1)

Publication Number Publication Date
JPH02105960A true JPH02105960A (ja) 1990-04-18

Family

ID=17325411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25881488A Pending JPH02105960A (ja) 1988-10-14 1988-10-14 小型電子式計算機

Country Status (1)

Country Link
JP (1) JPH02105960A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234146A (ja) * 2007-03-19 2008-10-02 Casio Comput Co Ltd 電子式計算機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234146A (ja) * 2007-03-19 2008-10-02 Casio Comput Co Ltd 電子式計算機

Similar Documents

Publication Publication Date Title
JPS59123008A (ja) パ−トプログラム作成方法
US5130939A (en) Compact electronic calculator capable of displaying matrix element data under actual matrix form
JPH02105960A (ja) 小型電子式計算機
JP4992386B2 (ja) 表編集装置及びプログラム
JPH0431601Y2 (ja)
JPH0755635Y2 (ja) 小型電子式計算機
JPS58163036A (ja) 文書作成装置
JPH04250555A (ja) 電子計算機
JPS6145550Y2 (ja)
JPS62256104A (ja) 数値制御用マシンプログラム作成装置
JPH0720721Y2 (ja) プログラマブルコントローラのプログラマ
JPS62143171A (ja) 電子スケジユ−ラ
JPH0230457A (ja) 加工機の制御装置
JPH063468Y2 (ja) 小型電子式計算機
JPS59125405A (ja) コンピユ−タ・プログラムの自動作成装置
JPS61269765A (ja) グラフ表示機能を備えた小型電子式計算機
JPS62281007A (ja) シ−ケンスプログラム作成装置
JP2943177B2 (ja) 目盛数値付けxy座標軸の描画装置
JPS61275959A (ja) グラフ表示制御装置及びグラフ表示制御方法
JP2526181Y2 (ja) 小型電子式計算機
JP2550247Y2 (ja) 電子式スケジューラ
JPH04205407A (ja) キーボード
JPH0540734A (ja) 直前入力値表示機能付き電子卓上計算機
JPH10222471A (ja) グラフ描画装置、グラフ描画処理方法、及びグラフ描画処理プログラムを記録した記録媒体
JPH0721792B2 (ja) 数式演算機能を有する小型電子式計算機