JPH0210627B2 - - Google Patents
Info
- Publication number
- JPH0210627B2 JPH0210627B2 JP58047223A JP4722383A JPH0210627B2 JP H0210627 B2 JPH0210627 B2 JP H0210627B2 JP 58047223 A JP58047223 A JP 58047223A JP 4722383 A JP4722383 A JP 4722383A JP H0210627 B2 JPH0210627 B2 JP H0210627B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- block
- data
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
この発明は、例えば中央処理装置（CPU）と
周辺処理装置（μ−CON）との間で半二重通信
方式でデータを所定数のブロツクに分割して送受
信するデータ送受信方式に関する。
周辺処理装置（μ−CON）との間で半二重通信
方式でデータを所定数のブロツクに分割して送受
信するデータ送受信方式に関する。
一般に、かかるデータ送受信方式においては、
CPUからの一方の指令、例えば受信指令を実行
しているときはμ−CONはビジー状態となり、
したがつて、データ受信動作が終了するまでは他
の指令、例えば送信指令は待たされることにな
る。これは伝送すべきデータ量が多くなつて、複
数のブロツクに分割して送受信する場合も同様で
あり、この場合の待ち時間はより一層長くなる。
そこで、一方の指令実行中に他方の指令を割り込
ませることにより半二重通信方式による送受信処
理を効率よく行なうことが要求されている。
CPUからの一方の指令、例えば受信指令を実行
しているときはμ−CONはビジー状態となり、
したがつて、データ受信動作が終了するまでは他
の指令、例えば送信指令は待たされることにな
る。これは伝送すべきデータ量が多くなつて、複
数のブロツクに分割して送受信する場合も同様で
あり、この場合の待ち時間はより一層長くなる。
そこで、一方の指令実行中に他方の指令を割り込
ませることにより半二重通信方式による送受信処
理を効率よく行なうことが要求されている。
第１図はCPUとμ−CONからなるシステムの
一般的な構成を示すブロツク図、第２図は送受信
データの構成を示す構成図、第３図は従来の送受
信動作を説明する説明図である。第１図におい
て、１は上位計算機（CPU）、２は端末デイスプ
レイ装置等の周辺処理装置（μ−CON）である。
一般的な構成を示すブロツク図、第２図は送受信
データの構成を示す構成図、第３図は従来の送受
信動作を説明する説明図である。第１図におい
て、１は上位計算機（CPU）、２は端末デイスプ
レイ装置等の周辺処理装置（μ−CON）である。
CPU１は受信バツフア１Ｒおよび送信バツフ
ア１Ｓ等より構成され、μ−CONは受信バツフ
ア２１Ｒおよび送信バツフア２１Ｓ等からなる送
受信制御部２１と、マイクロプロセツサ部
（MPU）２２とから構成される。たゞし、CPU
１内の受信バツフア１Ｒおよび送信バツフア１Ｓ
は、１つのバツフアで兼用されることもある。な
お、LDはデータ線、LRは受信指令を与える制御
線、LSは送信指令を与える制御線、LTはμ−
CONからCPUへ送信終了要求信号を送出する制
御線である。
ア１Ｓ等より構成され、μ−CONは受信バツフ
ア２１Ｒおよび送信バツフア２１Ｓ等からなる送
受信制御部２１と、マイクロプロセツサ部
（MPU）２２とから構成される。たゞし、CPU
１内の受信バツフア１Ｒおよび送信バツフア１Ｓ
は、１つのバツフアで兼用されることもある。な
お、LDはデータ線、LRは受信指令を与える制御
線、LSは送信指令を与える制御線、LTはμ−
CONからCPUへ送信終了要求信号を送出する制
御線である。
送受信の起動は、CPU１から送信指令（以下、
SND指令と略記する。）または受信指令（以下、
RCV指令と略記する。）を制御線LS，LRを介して
μ−CON２へ送ることにより行なわれ、これに
よつてデータの送信または受信が行なわれる。つ
まり、ここでは送受信の主導権がCPU側にある
場合について、以下に説明する。また、RCV指
令時には、データはCPU１からμ−CON２へ、
またSND指令時にはμ−CON２からCPU１へ伝
送されるものとし、以下同様とする。これは、
CPU側から見ると送、受信に関係が逆になるが、
こゝでは上述の如く統一して表現するものとす
る。送受信されるデータの形式（フオーマツト）
は例えば第２図に示されるように、所定のデータ
DAにオーダ（命令）ORDERを付して表わされ、
このため、μ−CON側の送受信制御部（TR）２
１またはマイクロプロセツサ部２２には、オーダ
ORDERを解読するためのインタプリタ機能を有
するのが普通である。ところで、一般に伝送すべ
きデータ量は増大する傾向にあり、かつ各送受信
バツフア容量はハードウエアによつて制限を受け
るため、一回の指令によるブロツク転送では送り
切れず、したがつて、複数個のブロツクに分割し
て転送することが必要とされる。
SND指令と略記する。）または受信指令（以下、
RCV指令と略記する。）を制御線LS，LRを介して
μ−CON２へ送ることにより行なわれ、これに
よつてデータの送信または受信が行なわれる。つ
まり、ここでは送受信の主導権がCPU側にある
場合について、以下に説明する。また、RCV指
令時には、データはCPU１からμ−CON２へ、
またSND指令時にはμ−CON２からCPU１へ伝
送されるものとし、以下同様とする。これは、
CPU側から見ると送、受信に関係が逆になるが、
こゝでは上述の如く統一して表現するものとす
る。送受信されるデータの形式（フオーマツト）
は例えば第２図に示されるように、所定のデータ
DAにオーダ（命令）ORDERを付して表わされ、
このため、μ−CON側の送受信制御部（TR）２
１またはマイクロプロセツサ部２２には、オーダ
ORDERを解読するためのインタプリタ機能を有
するのが普通である。ところで、一般に伝送すべ
きデータ量は増大する傾向にあり、かつ各送受信
バツフア容量はハードウエアによつて制限を受け
るため、一回の指令によるブロツク転送では送り
切れず、したがつて、複数個のブロツクに分割し
て転送することが必要とされる。
そこで、従来は例えば第３図の如くすることに
より対処している。
より対処している。
すなわち、同図はCPU１の内部で発生した受
信要求のデータ量が、CPU１の受信バツフア１
Ｒ容量よりも多いため、このデータを同図イの如
くBL１，２，３の３ブロツクに分割して転送す
る場合の例を示すものである。ブロツクBL１の
受信処理は、同図ロの如くCPU内の受信バツフ
ア１ＲのブロツクデータBL１をオーダORDER
とともに送受信制御部TRの受信バツフア２１Ｒ
を介してMPU２２へ送出することにより行なわ
れる。（MPU２２の斜線部参照）。MPU２２はデ
ータBL１の先頭にあるオーダORDERをインタ
プリト（解読）することにより、CPUから送ら
れてくる全データ量（同図イ参照）を認識し、同
図ハ，ニの如くしてブロツクBL２，BL３を受信
し終えた時点で、初めて受信したデータの処理を
実行する。したがつて、例えばブロツクBL２の
受信処理を行なつているときに、たとえCPU側
において緊急を要する送信要求が発生したとして
も、μ−CONのMPU側ではデータブロツクBL
１の受信によつて認識した量のデータが全て送ら
れてくる迄は、CPUからの送信指令を受け付け
ることができず、このため、同図ホの如きブロツ
ク送信処理は受信処理が終る迄待たされることに
なる。つまり、一般に半二授通信方式では、μ−
CONがCPUから与えられる一方の指令を実行し
ている間はビジー状態となり、該指令による一連
の動作が終了しない限りは、CPUからの他方の
指令を受け付けることができない。この他方の指
令要求は、CPU内部から発生する場合もあるし、
また、μ−CON側からのハードウエア線による
割込みである場合もあるが、いずれにしても、デ
ータ量が増大するにしたがつて、一方の指令実行
中に発生する他方の指令に対する実行が待たされ
る時間が長くなるという欠点がある。
信要求のデータ量が、CPU１の受信バツフア１
Ｒ容量よりも多いため、このデータを同図イの如
くBL１，２，３の３ブロツクに分割して転送す
る場合の例を示すものである。ブロツクBL１の
受信処理は、同図ロの如くCPU内の受信バツフ
ア１ＲのブロツクデータBL１をオーダORDER
とともに送受信制御部TRの受信バツフア２１Ｒ
を介してMPU２２へ送出することにより行なわ
れる。（MPU２２の斜線部参照）。MPU２２はデ
ータBL１の先頭にあるオーダORDERをインタ
プリト（解読）することにより、CPUから送ら
れてくる全データ量（同図イ参照）を認識し、同
図ハ，ニの如くしてブロツクBL２，BL３を受信
し終えた時点で、初めて受信したデータの処理を
実行する。したがつて、例えばブロツクBL２の
受信処理を行なつているときに、たとえCPU側
において緊急を要する送信要求が発生したとして
も、μ−CONのMPU側ではデータブロツクBL
１の受信によつて認識した量のデータが全て送ら
れてくる迄は、CPUからの送信指令を受け付け
ることができず、このため、同図ホの如きブロツ
ク送信処理は受信処理が終る迄待たされることに
なる。つまり、一般に半二授通信方式では、μ−
CONがCPUから与えられる一方の指令を実行し
ている間はビジー状態となり、該指令による一連
の動作が終了しない限りは、CPUからの他方の
指令を受け付けることができない。この他方の指
令要求は、CPU内部から発生する場合もあるし、
また、μ−CON側からのハードウエア線による
割込みである場合もあるが、いずれにしても、デ
ータ量が増大するにしたがつて、一方の指令実行
中に発生する他方の指令に対する実行が待たされ
る時間が長くなるという欠点がある。
この発明はかかる欠点を除去すべくなされたも
ので、半二重方式によるブロツクデータ送受信方
式において、一方の指令実行中に他方の指令を受
け付けて実行しうるようにして送、受信処理の効
率化を図ることを目的とするものである。
ので、半二重方式によるブロツクデータ送受信方
式において、一方の指令実行中に他方の指令を受
け付けて実行しうるようにして送、受信処理の効
率化を図ることを目的とするものである。
その特徴は、中央処理装置と周辺処理装置との
間で半二重通信方式によりデータを所定数のブロ
ツクに分割して送受信する場合に、分割される各
データブロツクの先頭にそれが一連のブロツクの
先頭ブロツクであるか後続ブロツクであるかを示
すフラグを付ける機能を両装置に与えるととも
に、専用の制御線または信号線を介して送られて
くる送信要求に対しては該要求を指令コードに変
換して解読する機能を周辺処理装置に持たせ、周
辺処理装置は中央処理装置から送られてくる情報
が先頭ブロツクであるときは引き続き送られてく
る指令コードを解読し、該指令コードにて指定さ
れる動作が現在実行中の動作と異なるときは実行
中の動作を中断し、該指令によつて指定される動
作へ移行するようにした点にある。
間で半二重通信方式によりデータを所定数のブロ
ツクに分割して送受信する場合に、分割される各
データブロツクの先頭にそれが一連のブロツクの
先頭ブロツクであるか後続ブロツクであるかを示
すフラグを付ける機能を両装置に与えるととも
に、専用の制御線または信号線を介して送られて
くる送信要求に対しては該要求を指令コードに変
換して解読する機能を周辺処理装置に持たせ、周
辺処理装置は中央処理装置から送られてくる情報
が先頭ブロツクであるときは引き続き送られてく
る指令コードを解読し、該指令コードにて指定さ
れる動作が現在実行中の動作と異なるときは実行
中の動作を中断し、該指令によつて指定される動
作へ移行するようにした点にある。
以下、この発明による送受信方式の実施例につ
いて説明する。なお、システム構成は第１図と同
様である。
いて説明する。なお、システム構成は第１図と同
様である。
まず、その概略について、再び第１図を参照し
て説明する。受信動作については上述の如く、制
御線LRを介してCPU１からTR２１へRCV指令
が与えられるので、TR２１にはCPU受信バツフ
ア１Ｒからのデータを自分の受信バツフア２１Ｒ
で受信し、これをMPU２２へ送ることにより受
信処理が行なわれる。一方、送信時においては、
TR２１はCPU１からのSND指令を制御線LSを
介して受信する。このとき、制御線LSには、その
旨を表わすハイレベルまたはローレベルの信号が
送られて来るだけであるので、TR２１はこれを
受けてSND指令オーダを作成し、MPU２２へ受
信データとして送出する。MPU２２は受信デー
タとして受けたSND指令オーダをインタプリタ
機能によつて解読し、CPU１から要求された所
定の送信データをTR２１の送信バツフア２１Ｓ
にセツトするので、TR２１は該データをCPU送
信バツフア１Ｓに送出する。なお、複数のブロツ
クからなる１連のデータの受信処理における終結
は、制御線LS上のRCV指令がオフとなつた時点
を送受信制御部TRの内部で識別することとし、
同じく送信処理の終結は、制御線LTを介してμ
−CON内のTRからCPUへ送信終了要求信号を
送出することにより行なうものとする。
て説明する。受信動作については上述の如く、制
御線LRを介してCPU１からTR２１へRCV指令
が与えられるので、TR２１にはCPU受信バツフ
ア１Ｒからのデータを自分の受信バツフア２１Ｒ
で受信し、これをMPU２２へ送ることにより受
信処理が行なわれる。一方、送信時においては、
TR２１はCPU１からのSND指令を制御線LSを
介して受信する。このとき、制御線LSには、その
旨を表わすハイレベルまたはローレベルの信号が
送られて来るだけであるので、TR２１はこれを
受けてSND指令オーダを作成し、MPU２２へ受
信データとして送出する。MPU２２は受信デー
タとして受けたSND指令オーダをインタプリタ
機能によつて解読し、CPU１から要求された所
定の送信データをTR２１の送信バツフア２１Ｓ
にセツトするので、TR２１は該データをCPU送
信バツフア１Ｓに送出する。なお、複数のブロツ
クからなる１連のデータの受信処理における終結
は、制御線LS上のRCV指令がオフとなつた時点
を送受信制御部TRの内部で識別することとし、
同じく送信処理の終結は、制御線LTを介してμ
−CON内のTRからCPUへ送信終了要求信号を
送出することにより行なうものとする。
第４Ａ〜４Ｃ図は送受信情報形式とそのヘツダ
部を説明するための説明図である。
部を説明するための説明図である。
すなわち、この発明の送受信動作時には、送受
信データSD，RDの各先頭に図の如きヘツダＨ１
〜Ｈ３が付されて伝送される。なお、第４Ａ図イ
はCPUからTRへ送られる情報の形式を示すもの
であり、第４Ｂ図イはTRからMPUへ、また第
４Ｃ図イはMPUからTRおよびTRからCPUへそ
れぞれ転送される情報の形式を示すものである。
ヘツダＨ１は第４Ａ図ロに示される如く、受信ブ
ロツクフラグRBCFから構成され、該フラグが
“０”ならば受信データRDのブロツクは先頭ブ
ロツクであり、このヘツダの次には必ず所定のオ
ーダがあることを示している。一方、該フラグ
RBCFが“１”ならば該受信データRDのブロツ
クは継続ブロツクであり、そのすぐ後には前の受
信ブロツクに続く後続のデータがあることを示し
ている。ところで、CPU１の受信バツフア１Ｒ
の容量は、送受信制御部TRの受信バツフア２１
Ｒの容量よりも大きいのが一般的であるので、
CPU１からの１回のRCV指令によるブロツク転
送において、TRからMPUへの受信処理は複数
回に分割される。そこで、TRからMPUへ送出
される受信データRDは、４Ｂ図イの如く、TR
の受信バツフアの大きさを考慮した適当な大きさ
に決められるとともに、同図ロの如きヘツダＨ２
が付されて転送される。このヘツダＨ２は、受信
継続フラグRCFと受信データ長からなり、該フ
ラグRCFは先のフラグRBCFと同様に、“０”で
先頭ブロツクを、また“１”で継続ブロツクであ
ることを示す。また、受信データ長は上述の如
く、CPUから１回のRCV指令にて送られる受信
データがTRの受信バツフアの容量よりも多い場
合は、TRにおいて複数回に分割されてMPUへ
送られるため、最大でTRの受信バツフア容量値
と一致するが、このデータ長はTR内部にある図
示されないカウンタによつてカウントされ、付与
される。さらに、ヘツダＨ３は第４Ｃ図ロの如
く、送信ブロツク継続フラグSBCFと、送信デー
タ長情報とから構成される。すなわち、送信動作
はμ−CONによる終結処理（送信終了要求信号
の送出）によつて終了するので、CPUからの１
回のSND指令に対して送受信制御部TR内送信バ
ツフア単位の送信がMPUからTRを介してCPU
へと行なわれる。したがつて、MPUによつて
TRにセツトされたヘツダＨ３およびデータSD
は、そのまゝCPUへ送信される。なお、フラグ
SBCFが“０”ならば送信データブロツクは終了
ブロツクであることを示し、自己のブロツクで送
信データは終結する。一方、フラグSBCFが
“１”ならば、送信データブロツクは継続ブロツ
クであり、自己のブロツクでは送信データは終結
せず、後続の送信データが存在することを示して
いる。また、送信データ長は、最大でTR内送信
バツフア容量値と等しく、その値（データ長）は
MPU内のプログラムによつて決められる。
信データSD，RDの各先頭に図の如きヘツダＨ１
〜Ｈ３が付されて伝送される。なお、第４Ａ図イ
はCPUからTRへ送られる情報の形式を示すもの
であり、第４Ｂ図イはTRからMPUへ、また第
４Ｃ図イはMPUからTRおよびTRからCPUへそ
れぞれ転送される情報の形式を示すものである。
ヘツダＨ１は第４Ａ図ロに示される如く、受信ブ
ロツクフラグRBCFから構成され、該フラグが
“０”ならば受信データRDのブロツクは先頭ブ
ロツクであり、このヘツダの次には必ず所定のオ
ーダがあることを示している。一方、該フラグ
RBCFが“１”ならば該受信データRDのブロツ
クは継続ブロツクであり、そのすぐ後には前の受
信ブロツクに続く後続のデータがあることを示し
ている。ところで、CPU１の受信バツフア１Ｒ
の容量は、送受信制御部TRの受信バツフア２１
Ｒの容量よりも大きいのが一般的であるので、
CPU１からの１回のRCV指令によるブロツク転
送において、TRからMPUへの受信処理は複数
回に分割される。そこで、TRからMPUへ送出
される受信データRDは、４Ｂ図イの如く、TR
の受信バツフアの大きさを考慮した適当な大きさ
に決められるとともに、同図ロの如きヘツダＨ２
が付されて転送される。このヘツダＨ２は、受信
継続フラグRCFと受信データ長からなり、該フ
ラグRCFは先のフラグRBCFと同様に、“０”で
先頭ブロツクを、また“１”で継続ブロツクであ
ることを示す。また、受信データ長は上述の如
く、CPUから１回のRCV指令にて送られる受信
データがTRの受信バツフアの容量よりも多い場
合は、TRにおいて複数回に分割されてMPUへ
送られるため、最大でTRの受信バツフア容量値
と一致するが、このデータ長はTR内部にある図
示されないカウンタによつてカウントされ、付与
される。さらに、ヘツダＨ３は第４Ｃ図ロの如
く、送信ブロツク継続フラグSBCFと、送信デー
タ長情報とから構成される。すなわち、送信動作
はμ−CONによる終結処理（送信終了要求信号
の送出）によつて終了するので、CPUからの１
回のSND指令に対して送受信制御部TR内送信バ
ツフア単位の送信がMPUからTRを介してCPU
へと行なわれる。したがつて、MPUによつて
TRにセツトされたヘツダＨ３およびデータSD
は、そのまゝCPUへ送信される。なお、フラグ
SBCFが“０”ならば送信データブロツクは終了
ブロツクであることを示し、自己のブロツクで送
信データは終結する。一方、フラグSBCFが
“１”ならば、送信データブロツクは継続ブロツ
クであり、自己のブロツクでは送信データは終結
せず、後続の送信データが存在することを示して
いる。また、送信データ長は、最大でTR内送信
バツフア容量値と等しく、その値（データ長）は
MPU内のプログラムによつて決められる。
第５図はこの発明の全体的な送受信動作を説明
するための説明図、第６図、第７図および第８図
はそれぞれCPU、TRおよびMPUの送受信動作
を説明するためのフローチヤートである。なお、
第６，７，８図のＡはいずれも受信動作を、また
同じくＢは送信動作を示すものである。
するための説明図、第６図、第７図および第８図
はそれぞれCPU、TRおよびMPUの送受信動作
を説明するためのフローチヤートである。なお、
第６，７，８図のＡはいずれも受信動作を、また
同じくＢは送信動作を示すものである。
以下、第５図の如く、２回のRCV指令（RCV
１、RCV２）の間に２回のSND指令SND１、
SND２が割り込まれる場合の動作について、第
５〜８図を参照して説明する。なお、CPUから
μ−CONへ送られる情報の形式およびデータ量
は第５図イの如くであるとする。
１、RCV２）の間に２回のSND指令SND１、
SND２が割り込まれる場合の動作について、第
５〜８図を参照して説明する。なお、CPUから
μ−CONへ送られる情報の形式およびデータ量
は第５図イの如くであるとする。
まず、CPUでは第５図ロの如く受信データに
ヘツダＨ１（先頭ブロツクであることから、フラ
グRBCFは“０”である。）が付与され（第６図
Ａの○ロ参照）、第５図イの如きデータがTRへ転
送される。TRでは、ヘツダＨ１を受信すると、
第７図○ハの如くフラグRCFにフラグRBCFの内容
である“０”を入れるとともに、RCV指令がオ
ンか否かを判別し（第７図Ａの○ニ参照）、イエス
（YES）ならばデータをTR内受信バツフアにて
受信する（第７図Ａの○ホ参照）。このTR内受信
バツフアの容量はCPU内受信バツフアの容量よ
りも小さいので、CPUから送られてくるデータ
ブロツクBL１のうち、ブロツクBL１１を受信し
終つたところでバツフアは満杯（フル）となり
（第７図Ａの○ヘ参照）、このためTRは、第５図ハ
の如くヘツダＨ２（フラグRCFを“０”とし、
データ長をセツトする。）を作成してMPUへ送
る。続いて、残りのブロツクBL１２を受信し、
上記と同様にして第５図ニの如きヘツダＨ２を作
成して（このときフラグRCFは“１”となつて
いる。）、MPUへ送る。CPUからの１回のRCV指
令においては、データBL１２が最後であるので、
CPUは、該データの受信動作が終了するとRCV
指令１をオフにする。一方、MPUは上述の如く
して受信したデータ（第５図ホ参照）にもとづい
て、第８図の如く、まず、そのフラグRCFが
“０”か否かを判別する（第８図Ａの○ハ参照）。こ
の場合は、先頭ブロツクであることからフラグは
“０”であるので、引き続きオーダを解読し（第
８図Ａの○ニ参照）、SND指令か否かを判別する
（第８図Ａの○ホ参照）。その結果、SND指令なら
ば送信処理へ移行するが、SND指令でなければ、
上記オーダによる全受信データ量を認識し（第８
図Ａの○ヘ参照）、全データを受信完了する迄は該
受信データの処理には移行しないようにする。こ
こで、RCV指令１による受信動作が行なわれて
いるときに、CPUにおいて緊急を要する送信要
求が発生すると、CPUは第６図Ａの○チ，○リを経
て送信処理へ移行し、同図Ｂの○ロの如くSND指
令をオンにすることにより、TRへSND指令１を
与える。前述したように、このSND指令１は制
御線LS（第１図参照）にハイまたはローレベルの
信号として与えられるので、TRでは第５図ヘの
如く、この信号からSND指令を示す所定のオー
ダに変換するとともに、フラグRCF＝０、デー
タ長＝１なるヘツダＨ２を付けてMPUへ送出す
る。MPUは該指令を第５図トの如く受信すると、
そのフラグRCFが“０”であることから先頭ブ
ロツクであること、またオーダがSND指令であ
ることをそれぞれ確認した後、第８図Ｂの○ロの如
くCPUの要求するデータを把握する。このとき、
送信すべきデータ量がTRの送信バツフアよりも
多いときは、第８図Ｂの○ハにおける判断結果が
YESとなるので、同じく○ニの如くフラグSBCF＝
１とし、データ長も付けて第５図チの如きデータ
ブロツクBL３をTRにセツトし（第５図リ，
リ′参照）、TRから該データをCPUへ送信する。
TRでは、第７図Ｂの○ホの如く、送信データ数が
MPUからのデータ長に一致した時点で、同図Ｂ
の○ヘの如く送信終了要求をCPUに送り、SND指
令１がオフとなるのを待つ。CPUは第５図ヌの
如くブロツクデータBL３を受信し、TRからの
送信終了要求を確認した後、SND指令１をオフ
にする。また、送信データのヘツダにおけるフラ
グSBCFが“１”であることから継続するデータ
があることがわかるので、引き続いてSND指令
２をオンにし、TRに送信を促す。TRは、この
オン信号から、上記と同様にしてSNDオーダを
作成するとともに、ヘツダを付与してMPUに送
出するので（第５図ル，オ参照）、MPUは第５図
チに示される残りのブロツクデータBL４をTR
経由でCPUへ送出する（第５図ワ，ワ′，カ参
照）。なお、このとき、ヘツダにおけるフラグ
SBCFは第５図ワ′の如く“０”であるので、
CPUはこれにより送信処理の終了を知り、中断
した受信処理の続きを実行する。なお、この一連
の処理は、第６図Ｂの○ニ〜○ト，○リを経て同図Ａの
へ進むことにより行なわれる。CPUは、第５
図イに示されるデータブロツクBL２を送出すべ
く、第６図Ａの○ヌの如くヘツダを作成し、RCV
指令２をオンにして（第６図Ａの○ハ参照）、受信
データBL２をTRに送出するので、TRではRCV
指令１の場合と同じように、MPUへRCF＝１と
し、データ長をつけてデータBL２を送出する
（第５図ヨ，タ，レ参照）。MPUは、データBL２
を受信すると、始めのオーダによる全データ量を
受信したことがわかるので、この時点で始めて受
信したデータの処理を開始する。
ヘツダＨ１（先頭ブロツクであることから、フラ
グRBCFは“０”である。）が付与され（第６図
Ａの○ロ参照）、第５図イの如きデータがTRへ転
送される。TRでは、ヘツダＨ１を受信すると、
第７図○ハの如くフラグRCFにフラグRBCFの内容
である“０”を入れるとともに、RCV指令がオ
ンか否かを判別し（第７図Ａの○ニ参照）、イエス
（YES）ならばデータをTR内受信バツフアにて
受信する（第７図Ａの○ホ参照）。このTR内受信
バツフアの容量はCPU内受信バツフアの容量よ
りも小さいので、CPUから送られてくるデータ
ブロツクBL１のうち、ブロツクBL１１を受信し
終つたところでバツフアは満杯（フル）となり
（第７図Ａの○ヘ参照）、このためTRは、第５図ハ
の如くヘツダＨ２（フラグRCFを“０”とし、
データ長をセツトする。）を作成してMPUへ送
る。続いて、残りのブロツクBL１２を受信し、
上記と同様にして第５図ニの如きヘツダＨ２を作
成して（このときフラグRCFは“１”となつて
いる。）、MPUへ送る。CPUからの１回のRCV指
令においては、データBL１２が最後であるので、
CPUは、該データの受信動作が終了するとRCV
指令１をオフにする。一方、MPUは上述の如く
して受信したデータ（第５図ホ参照）にもとづい
て、第８図の如く、まず、そのフラグRCFが
“０”か否かを判別する（第８図Ａの○ハ参照）。こ
の場合は、先頭ブロツクであることからフラグは
“０”であるので、引き続きオーダを解読し（第
８図Ａの○ニ参照）、SND指令か否かを判別する
（第８図Ａの○ホ参照）。その結果、SND指令なら
ば送信処理へ移行するが、SND指令でなければ、
上記オーダによる全受信データ量を認識し（第８
図Ａの○ヘ参照）、全データを受信完了する迄は該
受信データの処理には移行しないようにする。こ
こで、RCV指令１による受信動作が行なわれて
いるときに、CPUにおいて緊急を要する送信要
求が発生すると、CPUは第６図Ａの○チ，○リを経
て送信処理へ移行し、同図Ｂの○ロの如くSND指
令をオンにすることにより、TRへSND指令１を
与える。前述したように、このSND指令１は制
御線LS（第１図参照）にハイまたはローレベルの
信号として与えられるので、TRでは第５図ヘの
如く、この信号からSND指令を示す所定のオー
ダに変換するとともに、フラグRCF＝０、デー
タ長＝１なるヘツダＨ２を付けてMPUへ送出す
る。MPUは該指令を第５図トの如く受信すると、
そのフラグRCFが“０”であることから先頭ブ
ロツクであること、またオーダがSND指令であ
ることをそれぞれ確認した後、第８図Ｂの○ロの如
くCPUの要求するデータを把握する。このとき、
送信すべきデータ量がTRの送信バツフアよりも
多いときは、第８図Ｂの○ハにおける判断結果が
YESとなるので、同じく○ニの如くフラグSBCF＝
１とし、データ長も付けて第５図チの如きデータ
ブロツクBL３をTRにセツトし（第５図リ，
リ′参照）、TRから該データをCPUへ送信する。
TRでは、第７図Ｂの○ホの如く、送信データ数が
MPUからのデータ長に一致した時点で、同図Ｂ
の○ヘの如く送信終了要求をCPUに送り、SND指
令１がオフとなるのを待つ。CPUは第５図ヌの
如くブロツクデータBL３を受信し、TRからの
送信終了要求を確認した後、SND指令１をオフ
にする。また、送信データのヘツダにおけるフラ
グSBCFが“１”であることから継続するデータ
があることがわかるので、引き続いてSND指令
２をオンにし、TRに送信を促す。TRは、この
オン信号から、上記と同様にしてSNDオーダを
作成するとともに、ヘツダを付与してMPUに送
出するので（第５図ル，オ参照）、MPUは第５図
チに示される残りのブロツクデータBL４をTR
経由でCPUへ送出する（第５図ワ，ワ′，カ参
照）。なお、このとき、ヘツダにおけるフラグ
SBCFは第５図ワ′の如く“０”であるので、
CPUはこれにより送信処理の終了を知り、中断
した受信処理の続きを実行する。なお、この一連
の処理は、第６図Ｂの○ニ〜○ト，○リを経て同図Ａの
へ進むことにより行なわれる。CPUは、第５
図イに示されるデータブロツクBL２を送出すべ
く、第６図Ａの○ヌの如くヘツダを作成し、RCV
指令２をオンにして（第６図Ａの○ハ参照）、受信
データBL２をTRに送出するので、TRではRCV
指令１の場合と同じように、MPUへRCF＝１と
し、データ長をつけてデータBL２を送出する
（第５図ヨ，タ，レ参照）。MPUは、データBL２
を受信すると、始めのオーダによる全データ量を
受信したことがわかるので、この時点で始めて受
信したデータの処理を開始する。
上記は、RCV指令およびSND指令が、それぞ
れ専用の制御線を介して送出される場合であつた
が、これらの指令をデータ線を介してコード形式
で送出することが可能である。その場合には、第
４Ａ図で説明したヘツダＨ１にも受信データ長を
示す情報を付与し、CPUによる指令出力処理を
受信動作で行なうことにより、簡単に実現するこ
とができる。また、TRにRCV指令、SND指令
オーダを検出する機能を付与することにより、
MPUとTR間にも専用の制御線とデータ線とを
設けてデータの送受信処理を行なうことが可能で
ある。また、上記では受信処理時に送信処理を割
り込ませる例について説明したが、送信処理時に
受信処理を割り込ませることも、上記と同様にし
て可能である。すなわち、送信処理時にはCPU
がSND指令を送出しないと次のブロツクが送ら
れてこないので、CPUは通常の動作と同様に
RCV指令を送出したのち受信データを送出する
ことができるのである。
れ専用の制御線を介して送出される場合であつた
が、これらの指令をデータ線を介してコード形式
で送出することが可能である。その場合には、第
４Ａ図で説明したヘツダＨ１にも受信データ長を
示す情報を付与し、CPUによる指令出力処理を
受信動作で行なうことにより、簡単に実現するこ
とができる。また、TRにRCV指令、SND指令
オーダを検出する機能を付与することにより、
MPUとTR間にも専用の制御線とデータ線とを
設けてデータの送受信処理を行なうことが可能で
ある。また、上記では受信処理時に送信処理を割
り込ませる例について説明したが、送信処理時に
受信処理を割り込ませることも、上記と同様にし
て可能である。すなわち、送信処理時にはCPU
がSND指令を送出しないと次のブロツクが送ら
れてこないので、CPUは通常の動作と同様に
RCV指令を送出したのち受信データを送出する
ことができるのである。
以上のように、この発明によれば、送受信デー
タの先頭に、少なくとも送（受）信ブロツク継続
フラグを持つヘツダを作成する機能と、該ヘツダ
の検出機能をCPU、TRおよびMPUの各々に付
与するとともに、受信データブロツクが先頭ブロ
ツクであるときはそれに続くオーダを必ず参照し
て如何なる処理を実行すればよいかをMPUに判
断させるようにしているので、CPUとμ−CON
との間で半二重通信方式によりブロツクデータを
送受信する場合において、一方の指令実行中に他
方の指令を割り込ませることができ、したがつ
て、要求に合つた適切な送受信処理が可能になる
という利点を有するものである。
タの先頭に、少なくとも送（受）信ブロツク継続
フラグを持つヘツダを作成する機能と、該ヘツダ
の検出機能をCPU、TRおよびMPUの各々に付
与するとともに、受信データブロツクが先頭ブロ
ツクであるときはそれに続くオーダを必ず参照し
て如何なる処理を実行すればよいかをMPUに判
断させるようにしているので、CPUとμ−CON
との間で半二重通信方式によりブロツクデータを
送受信する場合において、一方の指令実行中に他
方の指令を割り込ませることができ、したがつ
て、要求に合つた適切な送受信処理が可能になる
という利点を有するものである。
なお、上記では上位計算機（CPU）と周辺処
理装置の如き下位の処理装置（μ−CON）との
間で半二重方式によりブロツクデータを送受信す
る場合について説明したが、マイクロコンピユー
タレベルのマイクロコントローラ相互間で、相互
に送、受信指令を出し合つて通信を行なう場合に
も適用することができる。
理装置の如き下位の処理装置（μ−CON）との
間で半二重方式によりブロツクデータを送受信す
る場合について説明したが、マイクロコンピユー
タレベルのマイクロコントローラ相互間で、相互
に送、受信指令を出し合つて通信を行なう場合に
も適用することができる。
第１図は上位計算機（CPU）と周辺処理装置
（μ−CON）からなるシステムの一般的な構成を
示すブロツク図、第２図は伝送データの構成を示
す構成図、第３図は従来の送受信方式を説明する
ための説明図、第４Ａ，４Ｂ，４Ｃ図はこの発明
において伝送される情報形式を説明するための説
明図、第５図はこの発明による送受信方式を説明
するための説明図、第６図は中央処理装置
（CPU）における送受信動作を示すフローチヤー
ト、第７図は送受信制御部（TR）における送受
信動作を示すフローチヤート、第８図はマイクロ
プロセツサ（MPU）の送受信動作を示すフロー
チヤートである。 符号説明、１……上位計算機（CPU）、１Ｒ，
２１Ｒ……受信バツフア、１Ｓ，２１Ｓ……送信
バツフア、２……周辺処理装置（μ−CON）、２
１……送受信制御部（TR）、２２……マイクロ
プロセツサ（MPU）、LD……データ線、LR……
受信制御線、LS……送信制御線、LT……終了要
求信号線。
（μ−CON）からなるシステムの一般的な構成を
示すブロツク図、第２図は伝送データの構成を示
す構成図、第３図は従来の送受信方式を説明する
ための説明図、第４Ａ，４Ｂ，４Ｃ図はこの発明
において伝送される情報形式を説明するための説
明図、第５図はこの発明による送受信方式を説明
するための説明図、第６図は中央処理装置
（CPU）における送受信動作を示すフローチヤー
ト、第７図は送受信制御部（TR）における送受
信動作を示すフローチヤート、第８図はマイクロ
プロセツサ（MPU）の送受信動作を示すフロー
チヤートである。 符号説明、１……上位計算機（CPU）、１Ｒ，
２１Ｒ……受信バツフア、１Ｓ，２１Ｓ……送信
バツフア、２……周辺処理装置（μ−CON）、２
１……送受信制御部（TR）、２２……マイクロ
プロセツサ（MPU）、LD……データ線、LR……
受信制御線、LS……送信制御線、LT……終了要
求信号線。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置と、送受信制御部および周辺処
理部からなる周辺処理装置との間でデータの送信
および受信を行うものにおいて、 前記中央処理装置は、 専用の制御線を介してあるいはコード形式でデ
ータ線を介して前記送受信制御部に対して受信指
令あるいは送信指令を送出し、 受信指令を送出した場合には続けて先頭ブロツ
クか継続ブロツクかのフラグ情報を含むヘツダ部
を付与した受信データを前記送受信制御部に送出
し、 送信指令を送出した場合には送信されてくるブ
ロツクに付与されたヘツダ部のフラグ情報により
終了ブロツクでないことを判別すると再度送信指
令を送出し、 前記送受信制御部は、 前記中央処理装置からの受信指令を受信した場
合には続けて受信する受信データを自己の受信可
能なデータ長に応じてブロツク分解し、分割され
た各ブロツクにそれが先頭ブロツクか継続ブロツ
クかのフラグ情報を含むヘツダ部を付与して前記
周辺処理部に送出し、 前記中央処理装置からの送信指令を受信した場
合には該送信指令をそれに対応する所定のオーダ
ーに変換して先頭ブロツクを示すフラグ情報を含
むヘツダ部を付与して前記周辺処理部に送出した
のち該オーダーを解読した周辺処理部からブロツ
ク分割され、各ブロツクにヘツダが付与されて送
出されてくる送信データを前記中央処理装置に送
出し、 前記周辺処理部は、 前記中央処理装置からの受信データを受信する
場合には該受信データの先頭部に設けられたオー
ダーに書き込まれた全受信データ量のデータの受
信を行うことにより受信終了を判別し、 前記送受信制御部からの所定のオーダーに変換
された送信指令を受信して解読した場合には、前
記中央処理装置の送出される送信データを前記送
受信制御部の受信可能なデータ長に応じてブロツ
ク分割し、分割された各ブロツクにそれが継続ブ
ロツクか終了ブロツクかのフラグ情報を含むヘツ
ダ部を付与して前記送受信制御部に送出し、 さらに前記中央処理装置は、 前記周辺処理部が受信動作中に送信指令または
送信動作中に受信指令を発すると、受信または送
信の継続を示す継続情報を記憶するとともに継続
ブロツクの受信または送信を中断させ、該送信指
令または受信指令を前記送受信制御部に送出して
該送信指令または受信指令に基づく送信動作また
は受信動作を行わせ、該送信動作または受信動作
の終了後に前記継続情報に基づいて中断されてい
た継続ブロツクの受信動作または送信動作を再開
することを特徴とするブロツクデータ送受信方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047223A JPS59174055A (ja) | 1983-03-23 | 1983-03-23 | ブロツクデ−タ送受信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047223A JPS59174055A (ja) | 1983-03-23 | 1983-03-23 | ブロツクデ−タ送受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59174055A JPS59174055A (ja) | 1984-10-02 |
| JPH0210627B2 true JPH0210627B2 (ja) | 1990-03-08 |
Family
ID=12769185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58047223A Granted JPS59174055A (ja) | 1983-03-23 | 1983-03-23 | ブロツクデ−タ送受信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174055A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103345A (ja) * | 1984-10-26 | 1986-05-21 | Fuji Xerox Co Ltd | 電子複写機の制御装置 |
| US5054019A (en) * | 1989-01-13 | 1991-10-01 | International Business Machines Corporation | Transfer direction turnaround in network data communications |
-
1983
- 1983-03-23 JP JP58047223A patent/JPS59174055A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59174055A (ja) | 1984-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5948060A (en) | Speeding-up communication rates on links transferring data structures by a method of handing scatter/gather of storage blocks in commanded computer systems | |
| US5046002A (en) | Distributed data base access request processing system | |
| JP2729016B2 (ja) | 通信アダプタ | |
| JPS6278659A (ja) | チヤネルシステム | |
| US7613785B2 (en) | Decreased response time for peer-to-peer remote copy write operation | |
| JPH0210627B2 (ja) | ||
| US7080189B1 (en) | USB device communication | |
| CN1097778C (zh) | 在直接存储器存取传输系统中使用的定时方式选择设备 | |
| JP3453585B2 (ja) | 入出力インタフェース延長制御方法並びにそのためのチャネル側装置，チャネル側延長装置及び入出力側延長装置 | |
| JPS5833970B2 (ja) | プロセッサ間通信方式 | |
| JPS62172840A (ja) | デ−タの転送方式 | |
| JP2502932B2 (ja) | デ―タ転送方法及びデ―タ処理システム | |
| JPS59771A (ja) | デ−タ処理装置における演算処理部選択制御方式 | |
| JP3483738B2 (ja) | データ通信装置 | |
| US5692218A (en) | System for transferring data between input/output devices having separate address spaces in accordance with initializing information in address packages | |
| JPS6127791B2 (ja) | ||
| JP2707770B2 (ja) | リモートチャネルシステムのデータチェイン制御方法 | |
| JPH0776949B2 (ja) | 光チャネルサブシステム | |
| JP2636206B2 (ja) | 情報処理システム | |
| JPH02244245A (ja) | 割込み回線番号通知方式 | |
| JPH0126102B2 (ja) | ||
| JPH04248735A (ja) | 通信制御処理方式 | |
| JPS61264459A (ja) | デ−タ転送方式 | |
| JPH06274440A (ja) | Ｓｃｓｉバス制御におけるｓａｖｅ ｄａｔａ ｐｏｉｎｔ処理方法 | |
| JPS6265172A (ja) | デ−タ符号・復号化制御方式 |