JPH0210664Y2

JPH0210664Y2 -

Info

Publication number: JPH0210664Y2
Application number: JP9045982U
Authority: JP
Priority date: 1982-06-17
Filing date: 1982-06-17
Publication date: 1990-03-16
Also published as: JPS58191713U

Description

【考案の詳細な説明】本考案は電源回路に係り、増幅器の負荷インピ
ーダンスが低いときに低い値の電源電圧を増幅器
に供給することにより、過度の発熱による温度上
昇を減らし、また放熱器やパワートランス等を小
型化し得、更に低負荷インピーダンスに対しては
短時間であれば大なる出力を増幅器より出力せし
め得、しかも、負荷インピーダンスを高感度で、
リアクタンス成分を含む負荷インピーダンスをも
確実に検出し得る電源回路を提供することを目的
とする。

一般的な増幅器では負荷インピーダンスが低い
ほど得られる出力も大きくなり、例えば８Ω負荷
に対して４Ω負荷には約２倍の出力が得られる。
しかし、出力が大きくなると増幅器の発熱量も増
加するので、これに対する放熱条件が厳しくな
り、コストも高くなる。そこで、最近では４Ω負
荷接続時には、何らかの方法で増幅器の電源電圧
を低下させ、４Ω負荷接続時の最大出力を、８Ω
負荷接続時のそれと同程度に抑えて発熱を減らす
工夫がなされるようになつてきている。

上記の工夫の一つとして、使用するスピーカの
インピーダンスに合わせて使用者が増幅器の電源
電圧を外部からスイツチで切換えるようにしたも
のがあるが、これは不便である。また他の工夫と
して、電源トランスの２次側に２種類の電圧タツ
プを設け、負荷インピーダンスに応じて、リレー
でこのタツプを選択し電源電圧を切換えるものが
あつたが、これは音楽再生時にリレーを動作させ
るとその動作音が聴えてしまうので、電源投入直
後にこの動作を完了させておかねばならないし、
大容量のリレーも必要で高価である等の欠点があ
つた。

一方、増幅器をコンプリメンタリSEPP回路で
構成した場合、この回路における負荷インピーダ
ンスの検出について考えてみる。

コンプリメンタリSEPP回路における負荷イン
ピーダンスの変化を検出する回路として、従来、
NPNトランジスタ、PNPトランジスタの各エミ
ツタ抵抗及び負荷インピーダンス等を各辺とする
ブリツジを構成し、負荷インピーダンスの変化に
よつてブリツジの平衡条件が満足されなくなつた
ことを検出する回路がある。このものは、負荷イ
ンピーダンスが平衡条件を満足する所定値より比
較的大きく変化しないとこのインピーダンス変化
を検出し得ず、検出精度が悪い欠点があつた。

そこで、本出願人はこの欠点を除去すべく次に
示す回路を提案した。

第１図は本出願人が先に昭和57年３月29日付で
提案したインピーダンス検出回路の一例の回路図
（実願昭57−44329号（実開昭58−146968号公報））
を示す。同図において、トランジスタQ₁，Q₂に
正方向の入力があつた時のみトランジスタQ₂が
オフとなり、これにより、抵抗R₁，R₃，R₄、負
荷インピーダンス（入力信号源Vsがオーデイオ
信号の場合、スピーカである）R_Lがブリツジを
構成してインピーダンス検出動作を行なう。ブリ
ツジの平衡条件は、 R₁・R₄＝R₃・R_L であり、負荷インピーダンスR_Lが所定値の時に
この平衡条件が成立するように各抵抗値が選定さ
れている。この平衡条件が成立している時は点
と点との間の電位差は零となつているので、差
動アンプA₁はオフ状態にあり、出力端子１０に
は出力が取り出されず、これにより、負荷インピ
ーダンスR_Lが所定値にあることを検出し得る。

一方、負荷インピーダンスR_Lが上記所定値よ
りも小になると、（点の電位）＜（点の電位）
となるので、差動アンプA₁が作動状態となり、
出力端子１０に出力が取り出され、これにより、
負荷インピーダンスR_Lが所定値よりも小になつ
たことを検出し得る。

この場合、点と点との間に差動アンプA₁
を設けてこれにてこの間の電位差を検出している
ため、点と点との間の微小な電位差（つま
り、負荷インピーダンスR_Lの微小な変化）を高
精度に検出し得る。

ここで、負荷インピーダンスR_Lが純抵抗及び
リアクタンス成分を含む抵抗の場合におけるトラ
ンジスタQ₁及びQ₂のロードラインを考えてみる。
第２図は横軸に点の電位V₀、縦軸にトランジ
スタQ₁のエミツタ電流I_Eをとつた場合のトランジ
スタQ₁，Q₂のロードラインを示す。同図中、曲
線ａ，ｂは夫々負荷インピーダンスR_Lが絶対値
８Ωで電圧及び電流の位相ずれが45゜になる周波
数におけるトランジスタQ₁，Q₂のロードライン、
直線ｃ，ｄは夫々負荷インピーダンスR_Lが純抵
抗８Ω，４Ωの時のロードラインで、直線ｃ，ｄ
中、第象限及び第象限のものがトランジスタ
Q₁、第象限及び第象限のものがトランジス
タQ₂の各ロードラインである。

第１図示の回路では、トランジスタQ₁のエミ
ツタ電流I_Eの変化によつて負荷インピーダンスR_L
を検出する構成であるため、以下、トランジスタ
Q₁のロードラインについてのみ考えればよい。

ところで、負荷インピーダンスR_Lをその絶対
値が８Ωでリアクタンス成分を含む素子として上
記式を満足するようにブリツジを構成した場合、
トランジスタQ₁のロードラインａが第２図中斜
線の領域にある時、差動アンプA₁は負荷インピ
ーダンスR_Lを実際の８Ωより低いものとして検
出する。特に、出力電圧V₀が低い値の時（つま
り、第２図中縦軸付近の第象限の斜線領域）、
負荷インピーダンスR_Lは実際には８Ωあるにも
拘らず零Ω付近として検出してしまう。

このように第１図示の回路は、負荷インピーダ
ンスR_Lがリアクタンス成分を含む素子である場
合、差動アンプA₁が誤動作し、実際のインピー
ダンス変化を正確に検出し得ない問題点があつ
た。

本考案は上記欠点を除去し、かつ、上記問題点
を解決したものであり、第３図以下と共にその一
実施例について説明する。

第３図は本考案になる電源回路の一実施例の回
路系統図を示す。同図中、T₁は電源トランスで、
その１次側はACプラグ１に接続されており、そ
の２次側は２つのタツプイ，ロが設けられてお
り、高電圧側のタツプイはサイリスタSCRのア
ノードに接続され、低電圧側のタツプロにはダイ
オードD₁₀のアノードが接続されている。サイリ
スタSCRのカソードとダイオードD₁₀のカソード
は夫々共通に平滑用コンデンサC₁₀の非接地側端
子に接続される一方、コンプリメンタリSEPP回
路にて構成される増幅器３の電源入力端子、電圧
変動検出回路４に夫々接続されている。電圧変動
検出回路４はコンデンサC₁₀の両端間の電源電圧
の変動を検出する回路で、その検出信号は導通角
制御回路５に供給される。導通角制御回路５は負
荷インピーダンス検出回路６よりのインピーダン
ス検出信号により動作又は動作停止せしめられる
ように構成されており、更にその動作時は電圧変
動検出回路４の出力検出信号に応じてサイリスタ
SCRの導通角を制御する信号をサイリスタSCR
のゲートに出力する。

増幅器３は入力端子２よりのオーデイオ信号を
増幅してスピーカ７に出力するが、その出力端子
とスピーカ７との接続点は負荷インピーダンス検
出回路６に接続されている。負荷インピーダンス
検出回路６は後で詳述するように増幅器３の負荷
インピーダンス、すなわちスピーカ７の入力イン
ピーダンスを一辺とするブリツジ回路より構成さ
れており、その平衡条件がとれているか否かによ
り負荷インピーダンスを検出する回路であり、増
幅器３より所定レベル以上の出力オーデイオ信号
が取り出されるときのみ動作し、そのインピーダ
ンス検出信号を導通角制御回路５に出力してその
動作を制御する。ここでは、導通角制御回路５は
負荷インピーダンスが８Ωのときに動作し、４Ω
のときには動作を停止せしめられる。負荷インピ
ーダンス検出回路６の具体的回路を第４図に示
す。

次に上記第３図示の回路の動作につき説明する
に、電源スイツチ（図示せず）が投入後におい
て、入力端子２にオーデイオ信号が入来していな
いとき、又は極めてレベルが小なるオーデイオ信
号が入来しているときは、負荷インピーダンス検
出回路６は非動作であり、導通角制御回路５を動
作せしている。これにより、サイリスタSCRが
そのゲートを駆動され、サイリスタSCRより電
源トランスT₁の２次側より取り出された交流電
圧が整流されて取り出され、コンデンサC₁₀に印
加される。従つて、コンデンサC₁₀の両端間の電
圧は高い値であり、これは電源電圧として増幅器
３に印加される。

次にスピーカ７の入力インピーダンスが８Ωで
あり、これに所定レベル以上のオーデイオ信号が
供給されたものとすると、負荷インピーダンス検
出回路６が動作して８Ω検出信号を導通角制御回
路５に供給するが、８Ω検出信号は前記非動作時
の信号と同じレベルであり、よつて導通角制御回
路５が引続き動作をする。従つて、サイリスタ
SCRより取り出され、コンデンサC₁₀により平滑
された直流電圧が引続き電源電圧として増幅器３
に供給される一方、電圧変動検出回路４により電
圧変動が検出され、導通角制御回路５にフイード
バツクされることによつて所定の電圧に定電圧化
される。

他方、スピーカ７の入力インピーダンスが４Ω
であり、これに所定レベル以上のオーデイオ信号
が供給されたものとすると、負荷インピーダンス
検出回路６より４Ω検出信号が取り出されて導通
角制御回路５に供給され、その動作を停止せしめ
る。これにより、サイリスタSCRがオフとされ
るため、電源トランスT₁の２次側の交流電圧は
タツプロから取り出されてダイオードD₁₀により
整流された後コンデンサC₁₀により平滑される。
このときのコンデンサC₁₀の両端間の電圧は、前
記サイリスタSCRオン時のそれに比し小であり、
増幅器３に電源電圧として印加される。従つて、
増幅器３の電源電圧は、８Ω負荷接続時に比し例
えば約30％低下する。このときの電源電圧の値
は、例えば増幅器３の出力が、８Ω負荷接続時の
出力と同程度となるように設定される。

これにより、４Ω負荷接続時においても、セツ
トの発熱量が大幅に低減できる。

ここで、負荷インピーダンス検出回路６の構成
及び動作についてみると、第４図において、トラ
ンジスタQ₁のエミツタとアースとの間に抵抗R₃
（第１の抵抗）及び抵抗R₄（第２の抵抗）が直列
に接続されている。又、NPNトランジスタQ₃は
そろベースが点及び負荷インピーダンスR_Lの
非接地側端子に夫々接続され、そのエミツタが
NPNトランジスタQ₄のエミツタに接続されてい
る一方、ダイオードD₂、抵抗R₅を介してアース
されており、又、そのコレクタが抵抗R₆を介し
て電源電圧＋Vcc端子に接続されている。トラン
ジスタQ₄はそのベースが、抵抗R₃とR₄との共通
接続点である点に接続されている一方、抵抗
R₁₁（抵抗R₃の抵抗値と等しい値、又はそれより
も小なる値）を介してトランジスタQ₂のエミツ
タに接続されており、そのコレクタが抵抗R₇を
介して電源電圧＋Vcc端子に接続されている。ト
ランジスタQ₃，Q₄にて差動アンプA₂が構成され
ている。

一方、PNPトランジスタQ₅のベースはトラン
ジスタQ₄のコレクタに接続されていると共に、
抵抗R₁₀を介してアースされており、そのコレク
タはアースされており、更に、そのエミツタは抵
抗R₈を介して電源電圧＋V_CC端子に接続されてい
る。PNPトランジスタQ₆のベースはトランジス
タQ₃のコレクタに接続されており、そのコレク
タは出力端子１０に接続されていると共に、抵抗
R₉を介してアースされており、そのエミツタは
トランジスタQ₅のエミツタに接続されている。
トランジスタQ₅，Q₆にて差動アンプA₃が構成さ
れている。

一般的にエミツタ抵抗R₁，R₂は夫々等しい値
に選定されており、一方、電圧源E₁，E₂によつ
てＢ級に近いAB級にバイアスされたトランジス
タQ₁，Q₂には無信号時に数10mAのアイドル電流
が流れるため、無信号時には抵抗R₁，R₂の両端
には夫々数10mVの電位差を生じる。従つて、仮
に梯抗R₁₁を接続しないものとすると、点より
点の電位が数10mV高くなり、差動アンプを構
成しているトランジスタQ₃，Q₄のうちトランジ
スタQ₄がオンし、トランジスタQ₃がオフした状
態に近くなる。このため、トランジスタQ₄のコ
レクタ電流についてみると、増加方向の変化量が
十分とれなくなる。そこで、本実施例では抵抗
R₁₁を接続することにより、その抵抗値を抵抗R₃
と等しい値に選定した場合には、無信号時の点
と点との間の電位差を略零にしてトランジスタ
Q₃，Q₄の各コレクタ電流を無信号時に略等しく
するものである。なお、この場合、抵抗R₁₁の抵
抗値を抵抗R₃のそれよりも小に選定してトラン
ジスタQ₃のコレクタ電流を減らしてもよいこと
は勿論である。

又、抵抗R₅，R₆，R₇の各抵抗値は、差動アン
プA₂が、出力電圧V₀の正方向又は負方向のみの
電圧の絶対値が第２図示の電圧V₁以上の時のみ
動作するように選定されている。この場合、ダイ
オードＤ２の順方向電圧降下をV_F、トランジス
タQ₃のベース・エミツタ間電圧をV_BEとしたと
き、｛（V₁−V_F−V_BE）／R₅｝×R₆なる電圧が、ト
ランジスタQ₆をオンさせ得る値であるように選
定されていることが必要である。

次に、このインピーダンス検出回路６の動作に
ついて説明する。トランジスタQ₁，Q₂よりなる
コンプリメンタリSEPP回路の出力電圧V₀が負の
時、ダイオードD₂により抵抗R₅を流れる電流が
零になるので、差動アンプA₂，A₃はオフとなり、
（即ち、第２図中、ロードラインａが第１象限に
ある）、差動アンプA₂はインピーダンス検出動作
を行なわない。

次に、出力電圧V₀が正の時、正方向に振れる
に従つてダイオードD₂がオンとなり、抵抗R₅を
流れる電流が徐々に増加する。この場合、抵抗
R₅，R₆，R₇の各抵抗値は上記の如く選定されて
いるので、出力電圧V₀が電圧V₁に達すると差動
アンプA₂は動作状態となり、インピーダンス検
出動作を行なう。アンプA₂が動作状態になり、
抵抗R₆，R₇の各両端電圧がトランジスタQ₅，Q₆
をオンするに十分な電圧になると、アンプA₃が
動作状態になる。

出力電圧V₀が正の時、抵抗R₁₁は点と点と
の間に並列に接続されたのと等価になるので、抵
抗R₁，R₃，R₄、負荷インピーダンスR_Lを夫々各
辺とするブリツジが構成され、かつ、その平衡条
件は前記式と同じになる。この場合、負荷インピ
ーダンスR_Lが所定値でブリツジが平衡している
と、端子１０には所定電圧が取り出される。

一方、負荷インピーダンスR_Lが上記所定値よ
りも小さくなると、点の電位は点のそれより
も高くなり、これにより、端子１には上記平衡時
に取り出される電圧よりも高い電圧が取り出さ
れ、インピーダンスの変化を検出できる。

この場合、前記の如く、アンプA₂は出力電圧
V₀が零Ｖ付近では動作せず、電圧V₁以上でない
とインピーダンス検出動作を行なわない。即ち、
アンプA₂は、第２図中、ロードラインａがロー
ドラインＣと電圧V₁の線ｅとで囲まれた交叉斜
線領域にある時した動作状態にならない。従つ
て、同図より明らかな如く、負荷インピーダンス
R_Lがリアクタンス成分を含み、かつ、その絶対
値が例えば８Ωの場合、８Ω乃至５Ω程度の範囲
内の抵抗として検出するに留り、第１図示の回路
のように零Ω近くといつたような、実際の抵抗値
と極端に異なる抵抗値として検出する（第１図示
の回路においては、アンプA₁は出力電圧V₀が低
い値の時（つまり、第２図中縦軸付近の第象限
の斜線領域）、負荷インピーダンスR_Lは実際には
８Ωあるにも拘らず、零Ω付近として誤検出して
しまう）ようなことはない。

なお、抵抗R₁₀は、トランジスタQ₅に若干のバ
イアス電流を流してブリツジが平衡している時の
トランジスタQ₆のコレクタ電流を零にしておく
ためのバイアス用抵抗である。

なお、本考案は上記実施例に限定されるもので
はなく、例えば第５図に示す如く、タツプイとサ
イリスタSCRのアノードの間に逆流防止用ダイ
オードD₂₀を接続するようにしてもよく、この場
合は、回路構成を簡略化できる。また、電源トラ
ンスT₁の２次側のタツプの数は、３以上でもよ
く、その場合は、最も低い電圧が得られる一のタ
ツプのみダイオードが接続され、他のタツプはサ
イリスタが接続される。更に上記実施例では直流
電圧安定化のためにサイリスタSCRの導通角を
制御しているが、サイリスタSCRを単にオンと
なるように制御してもよい（ただし、この場合は
直流電圧の安定化はできない）。

上述の如く、本考案になる電源回路は、電源ト
ランスの２次側に設けられた複数のタツプのうち
最低電圧を得るタツプに一端が接続されたダイオ
ードと、他のタツプに一端が接続されたサイリス
タと、該ダイオード及び該サイリスタの他端が共
通に一端に接続されたコンデンサの該一端が該コ
ンプリメンタリSEPP回路の電源入力端子に接続
された整流回路と、NPNトランジスタのエミツ
タとアースとの間に夫々直列に接続された第１及
び第２の抵抗とこの第１及び第２の抵抗の共通接
続点に一方の入力端子が接続され、かつ、エミツ
タ抵抗の共通接続点に他方の入力端子が接続され
た差動増幅器とエミツタ抵抗の共通接続点に取り
出された出力電圧の正方向又は負方向のみの絶対
値が所定電圧以上の時のみその差動増幅器が動作
するようにその差動増幅器とアースとの間に接続
された抵抗と、該差動増幅器の電源供給端子側に
接続された検出信号出力端子とよりなり、エミツ
タ抵抗の共通接続点と第１及び第２の抵抗の共通
接続点との間の電位差を検出して得た負荷インピ
ーダンスの検出信号を差動増幅器より取り出し検
出信号の出力端子より出力する負荷インピーダン
ス検出回路と、負荷インピーダンス検出回路から
供給される負荷インピーダンスの検出信号に応じ
て、サイリスタに制御信号を供給し、制御信号
は、負荷インピーダンス検出回路が低負荷インピ
ーダンス検出時にのみサイリスタをオフとし、低
負荷インピーダンス非検出時又は高負荷インピー
ダンス検出時には、サイリスタの導通角をコンデ
ンサの両端の電圧が定電圧となるよう制御するか
又はサイリスタをオンにする制御回路とよりなる
ため、低負荷インピーダンス検出時には電源電圧
を高負荷インピーダンス検出時に比し約30％低下
でき、よつてセツトの発熱量を大幅に低減でき、
従つて放熱器やパワートランスを小型化できるの
で電源回路、増幅器等よりなるセツトの小型化及
び軽量化更には低コスト化を実現でき、電圧の切
換えは自動的にしかも無音で行なえるので、操作
の煩雑さを除去できるとともに音楽の鑑賞を妨げ
ることを防止でき、また前記負荷インピーダンス
を検出する回路に時定数をもたせることにより、
低負荷インピーダンス検出に基づきサイリスタを
オフとするまでの短時間内には、高負荷インピー
ダンス接続時よりも大なる出力を得ることがで
き、従つてPCMなどダイナミツクレンジの広い
音楽の再生に有利であり、しかも、負荷インピー
ダンス検出回路は従来のインピーダンス検出回路
に比して高感度で負荷インピーダンスを検出し
得、しかも出力電圧がある値以上にならないと差
動アンプはインピーダンス検出動作を行なわない
ので、リアクタンス成分を含む負荷が接続された
場合、本出願人が先に提案した回路のように負荷
を実際の値より極端に異なつた値として検出する
ことはなく、スピーカ等のリアクタンス成分を含
む負荷インピーダンスを高感度で、かつ、確実に
検出し得、これにより、例えば８Ω負荷及び４Ω
負荷に夫々応じて電源電圧を大小に確実に切換え
得るので、このように電源電圧を確実に切換え得
る回路を設けられていない従来回路のようにいか
なる負荷の時でも同じ電源電圧で使用する虞れは
なく、従来のものに比して消費電力を少なくし
得、従つて、同一消費電力では従来のものに比し
て約５割のパワーアツプを図り得る等の特長を有
する。

【図面の簡単な説明】

第１図は本出願人が先に提案した負荷インピー
ダンス検出回路の一例の回路路図、第２図は各負
荷インピーダンスを接続した場合のSEPP回路ト
ランジスタのロードライン、第３図に本考案回路
の一実施例の回路系統図、第４図は本考案回路の
要部の具体的回路図、第５図は本考案回路の他の
実施例の要部を示す回路図である。２……入力端子、３……SEPP回路（増幅器）、
４……電圧変動検出回路、５……導通角制御回
路、６……負荷インピーダンス検出回路、７
（R_L）……スピーカ（負荷インピーダンス）、１
０……インピーダンス検出信号出力端子、T₁…
…電源トランス、SCR……サイリスタ、D₁₀，
D₂₀……ダイオード、C₁₀……平滑用コンデンサ、
Q₁，Q₂……SEPP回路トランジスタ、Q₃〜Q₆…
…差動アンプトランジスタ、A₂，A₃……差動ア
ンプ、R₁，R₂……エミツタ抵抗、R₃，R₄……イ
ンピーダンス検出用抵抗、R₅〜R₇……差動アン
プ動作電圧設定用抵抗。

Claims

【実用新案登録請求の範囲】 NPNトランジスタ及びPNPトランジスタの各
エミツタが夫々のエミツタ抵抗を介して共通に接
続され、かつ、該エミツタ抵抗の共通接続点とア
ース間に負荷インピーダンスが接続されてなるコ
ンプリメンタリSEPP回路に電源電圧を供給する
電源回路において、電源トランスの２次側に設けられた複数のタツ
プのうち最低電圧を得るタツプに一端を接続され
たダイオードと、他のタツプに一端を接続された
サイリスタと、該ダイオード及び該サイリスタの
他端を共通に一端に接続されたコンデンサとを有
し、該コンデンサの該一端が該コンプリメンタリ
SEPP回路の電源入力端子に接続された整流回路
と、該NPNトランジスタ又はPNPトランジスタの
エミツタとアースとの間に夫々直列に接続された
第１及び第２の抵抗と、該第１及び第２の抵抗の
共通接続点に一方の入力端子が接続され、かつ、
該エミツタ抵抗の共通接続点に他方の入力端子が
接続された差動増幅器と、該エミツタ抵抗の共通
接続点に取り出された出力電圧の正方向又は負方
向のみの絶対値が所定電圧以上の時のみ該差動増
幅器が動作するように該差動増幅器とアースとの
間に接続された抵抗と、該差動増幅器の電源供給
端子側に接続された検出信号出力端子とよりな
り、該エミツタ抵抗の共通接続点と該第１及び第
２の抵抗の共通接続点との間の電位差を検出して
得た該負荷インピーダンスの検出信号を、該差動
増幅器より取り出し該検出信号出力端子より出力
する負荷インピーダンス検出回路と、該負荷インピーダンス検出回路から供給される
該負荷インピーダンスの該検出信号に応じて、該
サイリスタに制御信号を供給し、該制御信号は、
該負荷インピーダンス検出回路が低負荷インピー
ダンス検出時にのみ上記サイリスタをオフとし、
低負荷インピーダンス非検出時又は高負荷インピ
ーダンス検出時には、前記サイリスタの導通角を
前記コンデンサの両端の電圧が定電圧となるよう
制御するか又は前記サイリスタをオンにする制御
回路とより構成したことを特徴とする電源回路。