JPH0210676Y2 - - Google Patents

Info

Publication number
JPH0210676Y2
JPH0210676Y2 JP15694882U JP15694882U JPH0210676Y2 JP H0210676 Y2 JPH0210676 Y2 JP H0210676Y2 JP 15694882 U JP15694882 U JP 15694882U JP 15694882 U JP15694882 U JP 15694882U JP H0210676 Y2 JPH0210676 Y2 JP H0210676Y2
Authority
JP
Japan
Prior art keywords
transistor
resistor
diode
collector
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15694882U
Other languages
Japanese (ja)
Other versions
JPS5961630U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15694882U priority Critical patent/JPS5961630U/en
Publication of JPS5961630U publication Critical patent/JPS5961630U/en
Application granted granted Critical
Publication of JPH0210676Y2 publication Critical patent/JPH0210676Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は自動車用リヤウインドのデフオガ回路
等の負荷を駆動するのに好適なフリツプフロツプ
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a flip-flop circuit suitable for driving a load such as a defogger circuit for an automobile rear window.

従来の斯かるフリツプフロツプ回路は例えば第
1図に示す如く構成されている。電源Bはリレー
コイルRCが励磁された時オンするリレースイツ
チRSを介してデフオガ用ヒータ等の負荷Hに接
続されると共に、イグニツシヨンスイツチS1を
介してリレーコイルRC、さらにサージ電圧吸収
用のツエナーダイオードZD1に接続されている。
スイツチS1は抵抗R8、負荷Hを駆動するモー
メンタリスイツチS2を介して接地されている。
一端がスイツチS1に接続された抵抗R1の他端
は、エミツタが接地されたトランジスタQ1のコ
レクタに接続されると共に、抵抗R2、ダイオー
ドD3を介して、エミツタが接地されたトランジ
スタQ2のベースに接続されている。トランジス
タQ2のベースは抵抗R5により接地されてい
る。トランジスタQ2のコレクタはリレーコイル
RCに接続されると共に、抵抗R3、ダイオード
D1を介してトランジスタQ1のベースに接続さ
れている。トランジスタQ1のベースは抵抗R4
を介して接地されている。ダイオードD1のアノ
ードはダイオードD2、コンデンサC1を介して
スイツチS2に接続され、ダイオードD2のカソ
ードは抵抗R6を介してトランジスタQ1のコレ
クタに接続されている。ダイオードD3のアノー
ドはダイオードD4、コンデンサC2を介してス
イツチS2に接続され、ダイオードD4のカソー
ドは抵抗R7を介してトランジスタQ2のコレク
タに接続されている。コンデンサC1,C2、ダ
イオードD1〜D4、抵抗R1〜R8、リレーコ
イルRC、トランジスタQ1,Q2により構成さ
れているフリツプフロツプ回路は、スイツチS1
がオンしたときトランジスタQ1がオンし、トラ
ンジスタQ2がオフするようになされている。こ
の状態においてはリレーコイルRCは励磁されて
いないので負荷Hには通電されていない。
Such a conventional flip-flop circuit is constructed as shown in FIG. 1, for example. The power supply B is connected to a load H such as a defogger heater via a relay switch RS that is turned on when the relay coil RC is excited, and is also connected to a load H such as a defogger heater via an ignition switch S1 to the relay coil RC and further to a surge voltage absorbing Connected to Zener diode ZD1.
The switch S1 is grounded via a resistor R8 and a momentary switch S2 that drives a load H.
One end of the resistor R1 is connected to the switch S1, and the other end is connected to the collector of the transistor Q1 whose emitter is grounded, and is also connected to the base of the transistor Q2 whose emitter is grounded via the resistor R2 and the diode D3. has been done. The base of transistor Q2 is grounded through resistor R5. The collector of transistor Q2 is a relay coil.
It is connected to RC and to the base of transistor Q1 via resistor R3 and diode D1. The base of transistor Q1 is resistor R4
is grounded through. The anode of diode D1 is connected to switch S2 via diode D2 and capacitor C1, and the cathode of diode D2 is connected to the collector of transistor Q1 via resistor R6. The anode of diode D3 is connected to switch S2 via diode D4 and capacitor C2, and the cathode of diode D4 is connected to the collector of transistor Q2 via resistor R7. The flip-flop circuit is composed of capacitors C1 and C2, diodes D1 to D4, resistors R1 to R8, relay coil RC, and transistors Q1 and Q2.
When the transistor Q1 is turned on, the transistor Q2 is turned off. In this state, the relay coil RC is not excited, so the load H is not energized.

しかしてスイツチS1がオンし、トランジスタ
Q1がオンしていると、コンデンサC1の一端は
抵抗R6、トランジスタQ1のコレクタ、エミツ
タを介して接地され、他端は抵抗R8を介して電
源Bが接続されているので、コンデンサC1には
電源Bの電圧が蓄積されている。この時スイツチ
C2をオンするとコンデンサC1の他端が接地さ
れるのでコンデンサC1の一端には負の電圧が立
つことになる。その結果ダイオードD2を介して
ダイオードD1がオフし、トランジスタQ1のベ
ース電圧が断たれてトランジスタQ1はオフす
る。するとトランジスタQ1のコレクタ電位が上
昇し、この上昇が抵抗R2、ダイオードD3を介
してトランジスタQ2のベースに印加され、トラ
ンジスタQ2がオンする。トランジスタQ2がオ
ンするとリレーコイルRCが励磁され、リレース
イツチRSがオンして負荷Hが通電される。トラ
ンジスタQ2がオンするとコンデンサC2の一端
が抵抗R7、トランジスタQ2のコレクタ、エミ
ツタを介して接地されるので、コンデンサC2は
抵抗R8を介して充電される。一方コンデンサC
1の充電電荷はトランジスタQ1がオフしたこと
により、抵抗R8,R1,R6を介して放電され
る。
When switch S1 is turned on and transistor Q1 is turned on, one end of capacitor C1 is grounded through resistor R6, the collector and emitter of transistor Q1, and the other end is connected to power supply B through resistor R8. Therefore, the voltage of power supply B is stored in capacitor C1. At this time, when the switch C2 is turned on, the other end of the capacitor C1 is grounded, so that a negative voltage is applied to one end of the capacitor C1. As a result, diode D1 is turned off via diode D2, the base voltage of transistor Q1 is cut off, and transistor Q1 is turned off. Then, the collector potential of transistor Q1 rises, and this rise is applied to the base of transistor Q2 via resistor R2 and diode D3, turning on transistor Q2. When transistor Q2 is turned on, relay coil RC is excited, relay switch RS is turned on, and load H is energized. When transistor Q2 is turned on, one end of capacitor C2 is grounded via resistor R7, the collector and emitter of transistor Q2, and therefore capacitor C2 is charged via resistor R8. On the other hand, capacitor C
The charged charge of 1 is discharged through the resistors R8, R1, and R6 because the transistor Q1 is turned off.

スイツチS2を再びオンすると、コンデンサC
2の他端が接地されるのでコンデンサC2の一端
には負の電圧が立ち、ダイオードD4を介してダ
イオードD3がオフとなり、トランジスタQ2の
ベース電圧は零となる。その結果トランジスタQ
2はオフとなり、リレーコイルRCの励磁が解除
され、リレースイツチRSがオフとなる一方、抵
抗R3、ダイオードD1を介してトランジスタQ
1のベース電圧が上昇するのでトランジスタQ1
がオンする。コンデンサC2の充電電荷は抵抗R
8、リレーコイルRC、抵抗R7を介して放電さ
れる。
When switch S2 is turned on again, capacitor C
Since the other end of the capacitor C2 is grounded, a negative voltage is generated at one end of the capacitor C2, the diode D3 is turned off via the diode D4, and the base voltage of the transistor Q2 becomes zero. As a result, transistor Q
2 is turned off, the excitation of the relay coil RC is released, and the relay switch RS is turned off.
Since the base voltage of transistor Q1 increases,
turns on. The charge of capacitor C2 is the resistance R
8. Discharged via relay coil RC and resistor R7.

しかしながら斯かるフリツプフロツプ回路にお
いては、例えばライトを点灯する等して電圧が下
がるとそれにより状態が反転してしまう欠点があ
つた。また例えばホーン、ブザー等の接続時に生
ずる電源透導ノイズにより状態が不安定になり、
リレーがチヤタリングをおこす場合があつた。
However, such flip-flop circuits have the disadvantage that when the voltage drops, for example when a light is turned on, the state is reversed. In addition, the state may become unstable due to power transmission noise that occurs when connecting a horn, buzzer, etc.
There were cases where the relay caused chattering.

本考案に斯かる状況に鑑みなされたもので、不
容易に状態が反転したり、チヤタリングが起こり
難いフリツプフロツプ回路を提供することを目的
とする。
The present invention has been devised in view of such a situation, and it is an object of the present invention to provide a flip-flop circuit that does not easily reverse its state or cause chattering.

以下第2図及び第3図を参照して本考案の実施
例を説明する。これらの図において第1図におけ
る場合と対応する部分には同一符号を付してあ
り、その詳細は省略する。
Embodiments of the present invention will be described below with reference to FIGS. 2 and 3. In these figures, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and their details will be omitted.

第2図においてはコンデンサC1,C2とスイ
ツチS2との接続点と抵抗R8との間にダイオー
ドD5が接続してあると共に、トランジスタQ1
のコレクタとダイオードD5のアノードとの間に
コンデンサC3が接続してあり、その余の構成に
ついては第1図における場合と同様である。
In FIG. 2, a diode D5 is connected between the connection point of capacitors C1 and C2 and switch S2 and a resistor R8, and a transistor Q1
A capacitor C3 is connected between the collector of the diode D5 and the anode of the diode D5, and the rest of the structure is the same as that in FIG.

スイツチS1,S2を操作した場合の動作は前
述した場合と同様である。
The operation when the switches S1 and S2 are operated is the same as that described above.

電源電圧が降下した場合第1図に示す回路にお
いてはその降下が抵抗R8を介してコンデンサC
1,C2の共通接続点に伝達され、あたかもスイ
ツチS2をオンしたのと同様に動作し易かつた
が、第2図に示す回路においてはダイオードD5
が斯かる降下に対して逆方向に接続されていると
ころからコンデンサC1,C2の共通接続点の電
位は降下しない。従つて電圧降下によつて状態が
反転するおそれは少ない。
When the power supply voltage drops, in the circuit shown in Figure 1, the drop is transferred to the capacitor C via the resistor R8.
1 and C2, and the operation was as easy as turning on switch S2. However, in the circuit shown in Fig. 2, diode D5
Since the capacitors C1 and C2 are connected in the opposite direction to such a drop, the potential at the common connection point of the capacitors C1 and C2 does not drop. Therefore, there is little possibility that the state will be reversed due to a voltage drop.

一方電源に誘導ノイズが重畳された場合は、ト
ランジスタQ1がオンしている時、スイツチS
1、リレーコイルRC、抵抗R3、コンデンサC
3、トランジスタQ1のコレクタ・エミツタの経
路で、またトランジスタQ2がオンしている時、
スイツチS1、抵抗R1、コンデンサC3、抵抗
R3、トランジスタQ2のコレクタ・エミツタの
経路で、各々誘導ノイズが流れることになり、リ
レー、RSがチヤタリングをおこすおそれが少い。
On the other hand, if inductive noise is superimposed on the power supply, when transistor Q1 is on, switch S
1. Relay coil RC, resistor R3, capacitor C
3. In the collector-emitter path of transistor Q1, and when transistor Q2 is on,
Inductive noise will flow through the collector-emitter paths of switch S1, resistor R1, capacitor C3, resistor R3, and transistor Q2, so there is little chance that the relay and RS will cause chatter.

第3図はフリツプフロツプ回路を集積化する場
合において(図中一点鎖線で囲まれた部分が集積
化される部分を示す)、サージ電圧から回路を保
護するために、抵抗R9をスイツチS1と抵抗R
1との間に接続すると共に、抵抗R1と抵抗R9
の接続点をツエナーダイオードZD2を介して接
地したものであり、その余の構成及び動作は第2
図における場合と同様である。
Figure 3 shows that when integrating a flip-flop circuit (the part surrounded by a dashed line in the figure shows the part to be integrated), in order to protect the circuit from surge voltage, resistor R9 is connected to switch S1 and resistor R.
1, and the resistor R1 and the resistor R9
The connection point of
This is the same as in the figure.

以上の如く本考案においては簡単な構成により
フリツプフロツプの状態が不容易に反転したり、
チヤタリングをおこすことを防止することができ
る。
As described above, the present invention has a simple structure that allows the state of the flip-flop to be easily reversed.
Chattering can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のフリツプフロツプの回路図、第
2図は本考案のフリツプフロツプの回路図、第3
図は本考案の他の実施例のフリツプフロツプの回
路図を各々表わす。 S1……イグニツシヨンスイツチ、S2……負
荷駆動用スイツチ、H……負荷、RC……リレー
コイル、RS……リレースイツチ。
Figure 1 is a circuit diagram of a conventional flip-flop, Figure 2 is a circuit diagram of a flip-flop according to the present invention, and Figure 3 is a circuit diagram of a flip-flop according to the present invention.
The figures each represent a circuit diagram of a flip-flop according to another embodiment of the present invention. S1...Ignition switch, S2...Load drive switch, H...Load, RC...Relay coil, RS...Relay switch.

Claims (1)

【実用新案登録請求の範囲】 コレクタ・エミツタが電源と接地間に接続さ
れ、ベースが後述する第2のトランジスタのコレ
クタに接続されたフリツプフロツプ回路を構成す
る第1のトランジスタと、 コレクタ・エミツタがリレーコイルを介して電
源と接地間に接続され、ベースが前記第1のトラ
ンジスタのコレクタに接続された前記フリツプフ
ロツプ回路を構成する第2のトランジスタと、 前記第1及び第2のトランジスタの各ベースと
電源との間にダイオードを介して接続された一対
のコンデンサと、 前記第1のトランジスタのベース・コレクタ間
に接続されたコンデンサと、 を具備したことを特徴とするフリツプフロツプ回
路。
[Claims for Utility Model Registration] A first transistor constituting a flip-flop circuit whose collector and emitter are connected between a power supply and ground and whose base is connected to the collector of a second transistor to be described later; a second transistor constituting the flip-flop circuit that is connected between a power source and ground via a coil, and whose base is connected to the collector of the first transistor; and the bases of the first and second transistors and the power source. A flip-flop circuit comprising: a pair of capacitors connected through a diode, and a capacitor connected between the base and collector of the first transistor.
JP15694882U 1982-10-19 1982-10-19 flip-flop circuit Granted JPS5961630U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15694882U JPS5961630U (en) 1982-10-19 1982-10-19 flip-flop circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15694882U JPS5961630U (en) 1982-10-19 1982-10-19 flip-flop circuit

Publications (2)

Publication Number Publication Date
JPS5961630U JPS5961630U (en) 1984-04-23
JPH0210676Y2 true JPH0210676Y2 (en) 1990-03-16

Family

ID=30346167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15694882U Granted JPS5961630U (en) 1982-10-19 1982-10-19 flip-flop circuit

Country Status (1)

Country Link
JP (1) JPS5961630U (en)

Also Published As

Publication number Publication date
JPS5961630U (en) 1984-04-23

Similar Documents

Publication Publication Date Title
JPH0339389U (en)
US3973140A (en) Control circuits for vehicle rear window heaters
JPH0210676Y2 (en)
US5175663A (en) Fuel pump controller
JPH0230932Y2 (en)
JPS6332471Y2 (en)
JPS6344625Y2 (en)
JPH1118291A (en) Overvoltage protection device
EP0408124B1 (en) Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit
JPS6240409Y2 (en)
JP2548742Y2 (en) Capacitor motor braking circuit
JPH0229782Y2 (en)
JPH0314770Y2 (en)
JPS5931058Y2 (en) Electric timer malfunction prevention device
JPS649695B2 (en)
JPH0224277Y2 (en)
JPS6016022Y2 (en) Latching relay drive circuit
KR960043515A (en) Power end stage monitoring method and its circuit
JPS6343176Y2 (en)
JPS6330867Y2 (en)
JPH08265128A (en) Signal input circuit
JP3559051B2 (en) Relay drive circuit
JPH0419948Y2 (en)
JPH034749Y2 (en)
JPH0354330U (en)