JPH02106932A - Production device for semiconductor - Google Patents
Production device for semiconductorInfo
- Publication number
- JPH02106932A JPH02106932A JP26098988A JP26098988A JPH02106932A JP H02106932 A JPH02106932 A JP H02106932A JP 26098988 A JP26098988 A JP 26098988A JP 26098988 A JP26098988 A JP 26098988A JP H02106932 A JPH02106932 A JP H02106932A
- Authority
- JP
- Japan
- Prior art keywords
- furnace
- wafer
- chamber
- wafers
- gateway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 38
- 230000001590 oxidative effect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体製造装置、例えばMOS)ランジスタの
製造装置の改良に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to improvements in semiconductor manufacturing equipment, such as MOS transistor manufacturing equipment.
〈従来の技術〉
従来のMOS)ランジスタの製造装置としては、例えば
その製造プロセスに対応して第2図に示すようなものが
知られていた。<Prior Art> As a conventional MOS transistor manufacturing apparatus, the one shown in FIG. 2, for example, has been known in accordance with its manufacturing process.
この図において、11はゲート酸化膜成長用の酸化炉で
あり、13は例えばポリシリコン膜からなるゲート電極
形成用のCVD成長炉である。ウェハ15は各炉11.
13の出入口21.23より炉11.13内に出入され
る。25.27はそのシャッタである。In this figure, 11 is an oxidation furnace for growing a gate oxide film, and 13 is a CVD growth furnace for forming a gate electrode made of, for example, a polysilicon film. The wafer 15 is placed in each furnace 11.
It enters and leaves the furnace 11.13 through the entrance and exit port 21.23 of the furnace 11.13. 25 and 27 are the shutters.
したがってζ工程順に従って酸化炉11においてウェハ
15にゲート酸化膜を形成後、ウェハ15を移送してC
VD成長炉13においてゲート電極をそのゲート酸化膜
上に成長、被着することとなる。Therefore, after forming a gate oxide film on the wafer 15 in the oxidation furnace 11 according to the ζ process order, the wafer 15 is transferred and
A gate electrode is grown and deposited on the gate oxide film in the VD growth furnace 13.
ただし、このウェハ16を移し変える場合等、ウェハ1
5は外気にさらされることとなっている。However, when transferring this wafer 16, etc., the wafer 1
5 is to be exposed to the outside air.
〈発明が解決しようとする課題〉
しかしながら、このような従来の半導体製造装置にあっ
ては、酸化炉とCVD炉とは完全に分離して設置されて
いる。このため、各炉へのウェハの出し入れにあってウ
ェハが外気にさらされる結果、以下の不具合が生じてい
た。例えばウェハ酸化前の外気の巻き込みによって自然
酸化膜が成長し、酸化膜形成後には外気巻き込みによっ
て界面電荷(Qss)のコントロールが難しいという問
題点があった。また、酸化炉からCVD炉にウェハを移
す場合にウェハ上に形成した酸化膜をクリーンな状態に
保持し難いものであった。<Problems to be Solved by the Invention> However, in such conventional semiconductor manufacturing equipment, the oxidation furnace and the CVD furnace are installed completely separately. As a result, the wafers are exposed to the outside air when they are loaded into and taken out of each furnace, resulting in the following problems. For example, a natural oxide film grows due to the entrainment of outside air before wafer oxidation, and after the oxide film is formed, it is difficult to control the interfacial charge (Qss) due to the entrainment of outside air. Furthermore, when transferring a wafer from an oxidation furnace to a CVD furnace, it is difficult to maintain the oxide film formed on the wafer in a clean state.
そこで、本発明は、酸化炉、CVD炉へのウェハの出し
入れについて外気の影響を受けることのない半導体製造
装置を提供することを、その目的としている。Therefore, an object of the present invention is to provide a semiconductor manufacturing apparatus in which the loading and unloading of wafers into and out of an oxidation furnace and a CVD furnace is not affected by outside air.
〈課題を解決するための手段〉
本発明は、ウェハ上に酸化膜を形成する酸化炉と、ウェ
ハ上に薄膜を成長させる成長炉と、を備えた半導体製造
装置において、上記酸化炉のウェハ出入口と成長炉のウ
ェハ出入口とにそれぞれ連通ずるとともに、外部と隔成
されたロードロック室を設けた半導体製造装置である。<Means for Solving the Problems> The present invention provides a semiconductor manufacturing apparatus equipped with an oxidation furnace that forms an oxide film on a wafer and a growth furnace that grows a thin film on the wafer. This semiconductor manufacturing equipment has a load-lock chamber that communicates with the wafer inlet and outlet of the growth furnace and is isolated from the outside.
〈作用〉
本発明に係る半導体製造装置にあっては、酸化炉のウェ
ハ出入口と成長炉のウェハ出入口とをロードロック室に
よってそれぞれ連通している。このロードロック室は外
部と隔絶されている。したがって、酸化炉において酸化
膜が形成されたウェハを、成長炉に移す場合にあっても
、このロードロック室に酸・化したウェハを一旦いれて
から成長炉に装入されることとなる。また、各炉中にウ
ェハを出し入れする場合にもロードロック室から行う。<Function> In the semiconductor manufacturing apparatus according to the present invention, the wafer inlet/outlet of the oxidation furnace and the wafer inlet/outlet of the growth furnace are communicated with each other through the load lock chamber. This load lock chamber is isolated from the outside. Therefore, even when a wafer on which an oxide film has been formed in an oxidation furnace is transferred to a growth furnace, the oxidized wafer is once placed in this load lock chamber before being loaded into the growth furnace. In addition, when loading and unloading wafers into each furnace, this is also done from the load lock chamber.
これらの結果、ウェハ上に形成された半導体装置は外気
に対して隔絶された例えば非酸化雰囲気中に保持される
こととなり、外気巻き込みによるウェハ表面への自然酸
化膜の形成、水分の吸収等による装置への悪影響を避け
ることができる。As a result, semiconductor devices formed on a wafer are isolated from the outside air and are kept in a non-oxidizing atmosphere, for example. Negative effects on the equipment can be avoided.
〈実施例〉 以下、本発明の実施例を図面にもとづいて説明する。<Example> Embodiments of the present invention will be described below based on the drawings.
第1図は本発明の第1実施例に係る半導体製造装置の概
略構成を示すその縦断面図である。FIG. 1 is a longitudinal cross-sectional view showing a schematic configuration of a semiconductor manufacturing apparatus according to a first embodiment of the present invention.
第1図において、51は縦形の酸化炉(酸化膜形成炉)
であり、53は同じく縦形のCVD炉(薄膜成長炉)を
示している。これらの炉51.53は互いに隣接して配
置されており、共に下端部に出入口55.57を有して
構成されている。59.61はそ、れぞれの出入口55
.57を開閉するシャッタである。In Figure 1, 51 is a vertical oxidation furnace (oxide film forming furnace)
53 also indicates a vertical CVD furnace (thin film growth furnace). These furnaces 51, 53 are arranged adjacent to each other and both have an opening 55, 57 at their lower end. 59.61 are the respective entrances and exits 55
.. 57 is a shutter that opens and closes.
また、図中63は複数のウェハを示している。Further, 63 in the figure indicates a plurality of wafers.
ウェハ63は各戸51.53の内部すなわち処理室に介
装される。The wafer 63 is placed inside each door 51, 53, that is, in the processing chamber.
ここで、上記酸化炉51の出入口55、および、CVD
炉53の出入口57は、ともにロードロック室(真空予
備室)65によって外部と隔絶されている。このロード
ロック室65は、上記酸化炉51およびCVD炉53の
各処理室を大気中に開放しないでウェハ63の取入れ、
取り出しを行うためのものである。また、この室65は
、これらの処理室の出入口55.57にシャッタ59.
61を介して連通ずるように配置され、図示していない
真空排気系動作との組合せでその内部を常に真空に保持
することができる。Here, the entrance/exit 55 of the oxidation furnace 51 and the CVD
Both the entrance and exit 57 of the furnace 53 are separated from the outside by a load lock chamber (vacuum preliminary chamber) 65. This load lock chamber 65 is designed to take in the wafer 63 without opening the processing chambers of the oxidation furnace 51 and CVD furnace 53 to the atmosphere.
It is for taking out. Further, this chamber 65 has shutters 59.
61, and in combination with the operation of a vacuum evacuation system (not shown), the interior thereof can be maintained at a vacuum at all times.
以上の構成に係る半導体製造装置にあっては、MOS)
ランジスタの製造工程に沿って、まず酸化炉51内にウ
ェハ63が介装、載置される。この場合、ウェハ63は
例えば非酸化雰囲気のロードロック室6・5にまず装入
され、それから酸化炉51内に介装される。このため、
ウェハ63表面のゲート酸化膜形成予定領域に自然酸化
膜が形成されることはない。In the semiconductor manufacturing equipment according to the above configuration, MOS)
In accordance with the transistor manufacturing process, a wafer 63 is first inserted and placed in the oxidation furnace 51. In this case, the wafer 63 is first loaded into the load lock chambers 6 and 5 in a non-oxidizing atmosphere, for example, and then inserted into the oxidation furnace 51. For this reason,
No natural oxide film is formed on the surface of the wafer 63 in the area where the gate oxide film is to be formed.
そして、酸化炉51においてゲート酸化膜が形成された
後には、ウェハ63は上記非酸化雰囲気のロードロック
室65に搬出される。この結果、ゲート酸化膜形成後の
ウェハ63が例えばNa等の不純物の影響を受けること
がなくなり、完成後のMOS)ランジスタにあって界面
電荷Qssのコントロールが容易となっている。After the gate oxide film is formed in the oxidation furnace 51, the wafer 63 is carried out to the load lock chamber 65 in the non-oxidizing atmosphere. As a result, the wafer 63 after the gate oxide film is formed is not affected by impurities such as Na, and the interfacial charge Qss in the completed MOS transistor can be easily controlled.
さらに、次の工程に対応して、ウェハ63はこのロード
ロック室65からCVD炉53に移される。この場合、
ロードロック室65はN2パージすることによって炉5
3内と同一雰囲気とする。そして、CVD炉53におい
てゲート電極用のポリシリコン膜を上記ゲート酸化膜上
に被着形成する。Furthermore, the wafer 63 is transferred from the load lock chamber 65 to the CVD furnace 53 in accordance with the next step. in this case,
By purging the load lock chamber 65 with N2, the furnace 5
The atmosphere will be the same as inside 3. Then, in a CVD furnace 53, a polysilicon film for a gate electrode is deposited on the gate oxide film.
〈効果〉
以上説明してきたように、本発明によれば、酸化炉、C
V D、・炉へのウェハの出し入れ、それらの間の移送
についてウェハは外気の影響を受けることがない。した
がって、ウェハの酸化前、酸化後の外気巻き込みを防止
でき、自然酸化膜の成長防止、界面電荷Qssのコント
ロールの容易化、酸化膜の清浄化、さらに、良質なCV
D膜の生成等を得ることができる。<Effect> As explained above, according to the present invention, the oxidation furnace, C
VD, Wafers are not affected by outside air when they are taken into or out of the furnace or transferred between them. Therefore, entrainment of outside air before and after oxidation of the wafer can be prevented, the growth of a natural oxide film can be prevented, the interfacial charge Qss can be easily controlled, the oxide film can be cleaned, and high-quality CV
It is possible to obtain the formation of a D film, etc.
すその縦断面図である。It is a longitudinal cross-sectional view of the hem.
51 ・ ・ ・ ・ 53 ・ ・ ・ ・ 55.57昏 63 ・ ・ ・ ・ 65 ・ ・ ・ ・ 酸化炉、 CVD炉(成長炉)、 ウェハ出入口、 ウェハ、 ロードロック室。51 ・ ・ ・ ・ 53 ・ ・ ・ ・ 55.57 63・・・・・ 65 ・ ・ ・ ・ oxidation furnace, CVD furnace (growth furnace), wafer entrance, wafer, load lock room.
Claims (1)
に薄膜を成長させる成長炉と、を備えた半導体製造装置
において、 上記酸化炉のウェハ出入口と成長炉のウェハ出入口とに
それぞれ連通するとともに、外部と隔成されたロードロ
ック室を設けたことを特徴とする半導体製造装置。(1) In a semiconductor manufacturing equipment equipped with an oxidation furnace that forms an oxide film on a wafer and a growth furnace that grows a thin film on the wafer, the wafer entrance/exit of the oxidation furnace is connected to the wafer entrance/exit of the growth furnace, respectively. A semiconductor manufacturing device characterized by having a load lock chamber isolated from the outside.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26098988A JPH02106932A (en) | 1988-10-17 | 1988-10-17 | Production device for semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26098988A JPH02106932A (en) | 1988-10-17 | 1988-10-17 | Production device for semiconductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106932A true JPH02106932A (en) | 1990-04-19 |
Family
ID=17355521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26098988A Pending JPH02106932A (en) | 1988-10-17 | 1988-10-17 | Production device for semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106932A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183700A (en) * | 1984-09-28 | 1986-04-28 | Hitachi Ltd | Vapor phase epitaxial growth method and device |
| JPS62128518A (en) * | 1985-11-29 | 1987-06-10 | Matsushita Electric Ind Co Ltd | Vapor growth equipment |
| JPS6324614A (en) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | Apparatus for manufacturing semiconductor |
-
1988
- 1988-10-17 JP JP26098988A patent/JPH02106932A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183700A (en) * | 1984-09-28 | 1986-04-28 | Hitachi Ltd | Vapor phase epitaxial growth method and device |
| JPS62128518A (en) * | 1985-11-29 | 1987-06-10 | Matsushita Electric Ind Co Ltd | Vapor growth equipment |
| JPS6324614A (en) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | Apparatus for manufacturing semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5067437A (en) | Apparatus for coating of silicon semiconductor surface | |
| USRE38674E1 (en) | Process for forming a thin oxide layer | |
| US3766637A (en) | Method of making mos transistors | |
| JP3952735B2 (en) | Manufacturing method of semiconductor device | |
| US5225036A (en) | Method of manufacturing semiconductor device | |
| JPH1167757A (en) | Formation of thin oxide film | |
| US5232506A (en) | Furnace structure of semiconductor manufacturing apparatus | |
| JP2000232071A (en) | Substrate processing method and substrate processing apparatus | |
| JP3207402B2 (en) | Semiconductor heat treatment apparatus and semiconductor substrate heat treatment method | |
| JP2795691B2 (en) | Method for manufacturing semiconductor device | |
| JP2010056261A (en) | Method of manufacturing semiconductor device | |
| JP3686163B2 (en) | Manufacturing method of semiconductor integrated circuit device and manufacturing apparatus thereof | |
| JPS615526A (en) | processing equipment | |
| JP3556795B2 (en) | Semiconductor manufacturing method | |
| JP3340147B2 (en) | Processing equipment | |
| JP2701847B2 (en) | Heat treatment method for semiconductor wafer | |
| JP3138875B2 (en) | Clean air device | |
| JPH11329986A (en) | Semiconductor manufacturing equipment | |
| JP3839950B2 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
| JPH0124927Y2 (en) | ||
| DE19839023A1 (en) | Method and device for producing epitaxial semiconductor wafers with a protective layer | |
| JPS60138912A (en) | Heat treatment furnace | |
| JPS61198717A (en) | Chemical vapor phase growth device | |
| JPH0821551B2 (en) | Low pressure chemical vapor deposition equipment | |
| JPH04116921A (en) | Semiconductor production device |