JPH02107056A - フレームメモリの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 未発明はフレームメモリの制御装置に関し、入力された
画像データを記ｔａシ、肥土〇された画像データを入力
された順に読み出すシリアルメモリとして用いるフレー
ムメモリの制御装置に関する。

背ｊ；Ｌ技術 画像データを記憶するメモリとして、シリアルメモリが
用いられている。シリアルメモリは、入力され、記憶さ
れたデータを入力された順に読み出す、いわゆるＦＩＦ
Ｏ（Ｆｉｒｓｔ−Ｉｎ　Ｆｉｒｓｔ−Ｏｕｔ）動作を行
い、高速で読み出しおよび書き込みを行うことができる
ため、画像データの記憶に広く用いられ、画像データを
１画面分記憶するフレームメモリとすることが行われて
いる。

ところで、このようなシリアルメモリとして用いるフレ
ームメモリは入力され記憶されたデータを読み出す場合
に、上記のように入力した順にしか読み出すことができ
ない。したがって、画面の横方向に走査線の順に読み出
す場合にはデータの入力順であるため問題がないが、例
えば画面の縦方向に画像データを読み出して処理を行い
たい要求を満たすことができないという問題があった。

目　　　的 本発明はこのような従来技術の問題点を解消し、画像デ
ータの書き込み、読み出しの方向を制御することのでき
るフレームメモリの制御装置を提供することを目的とす
る。

発明の開示 本発明によれば、入力された画像データをフレームメモ
リに記憶するとともに、記憶された画像データをフレー
ムメモリの記憶領域の順に読み出すように制御するフレ
ームメモリの制御装置は、画像データの読み出し、書き
込み方向として１画面の縦方向および横方向のいずれか
の指示を入力する入力手段と、入力手段により人力され
た指示に応じて画像データの読み出し、書き込みのため
のアドレスを発生し、メモリへ出力するアドレス発生手
段とを有し、アドレス発生手段は読み出し、占き込み方
向の指示に応じてアドレスの増加量を変化させるもので
ある。

実施例の説明 次に添伺図面を参照して本発明によるフレームメモリの
制御装置の実施例を詳細に説明する。

１１図には本発明によるフレームメモリの制御装置の一
実施例が示されている。

入力端子１２からの入力は、人力バッファ１４に接続さ
れている。入力バッファ１４は入力端子１２から入力さ
れる画像データを一旦記憶し、所定の速度で読み出すバ
ッファである。人力バッファ１４にはデータ入力を制御
する制御信号が制御部４０から送られる。入力バッファ
１４からの出力はメモリセル１Ｂに入力される。

メモリセル１６は、１画面分の画像データを記憶するフ
レームメモリである。第２図に示すように、画面を構成
する走査線１０１，１０２，１０３．・・・がそれぞれ
Ｌ個の画素データで構成されている場合に、これらの走
査線を構成するすべての画素データを１通常は０，１，
２．・・・、　Ｌ、Ｌ＋１．Ｌ÷２．・・・の順に、画
面の横方向に走査線ごとに画素データが入力され、記憶
される。

メモリセル１８にはアドレスジェネレータ２２が接続さ
れている。アドレスジェネレータ２２は、メモリセル１
６への画像データの書き込みおよびメモリセル１６から
の画像データの読み出しのためのアドレスを発生し、メ
モリセル１６へ出力する。

アドレスジェネレータ２２にはロウアドレスカウンタ２
４およびラインアト１／スカウンタ２６が接続さレテい
る。ロウアドレスカウンタ２４は、第２図の列方向のア
ドレスを発生する。すなわち例えば第２図の画素０．Ｌ
、２Ｌ・・・、Ｉ、Ｌ＋１，２Ｌ＋１・・・のｊ町で読
み出す場合に、このような列方向（縦方向）−・の読み
出しのために、アドレスをＬずつ増加させるカウンタで
ある。ラインアドレスカウンタ２６は、第２図の行方向
のアドレスを発生する。すなわち第２図の画素０，１，
２．・・・、Ｌ、Ｌ＋１．Ｌ◆２・・・の順で読み出す
、行方向（横方向）への読み出しのために、アドレスを
１ずつ増加させるカウンタである。

ロウアドレスカウンタ２４は、アドレスジェネレータ２
２の−Ｌ位アドレスを発生し、ラインアト１／スカウン
タ２６は、アドレスジェネレータ２２の下位アドレスを
発生する。ロウアドレスカウンタ２４およびラインアド
レスカウンタ２６は互いに接続され、ラインアドレスカ
ウンタ２６が１行分カウントした場合に、ロウアドレス
カウンタ２４が歩進される。

ロウアドレスカウンタ２４およびラインアドレスカウン
タ２６にはスイッチ２８の出力端子からクロック信号が
入力される。スイッチ２８の入力端子にはクロック発生
器３０からのクロックが入力される。

スイッチ２８は制御部４０から送られる、読み出し、書
き込み方向の選択信号（Ｈ／Ｖセレクト信号）によって
切り換えられ、クロック発生器３０からのクロックをロ
ウアドレスカウンタ２４またはラインアドレスカウンタ
２Ｂに出力する。

ロウアドレスカウンタ２４およびラインアドレスカウン
タ２６にはまた、制御部４０からリセット信号か入力さ
れ、これによってカウントがリセットされる。

メモリセル１６からの出力は、出力バッフ、１８に入力
される。出力バッファ１８は、メモリセル１８から入力
される画像データを一旦記憶し、所定の速度で読み出す
バッファである。出力バッファ１Ｂにはデータ出力を制
御する制御信号が制御部４０から送られる。出力バッフ
ァ１８からの出力は出力端子２０へ出力される。

制御部４０は本装置の各部を制御する制御部であり、マ
イクロプロセッサにより有利に構成される。制御部４０
には操作者が指示を入力するキーボード等の操作入力部
４２が接続されている。

次に、この装置の動作の一例を説明する。

操作者はまず、操作入力部４２からアドレスリセットの
指示を入力する。これにより制御部４０からリセット信
号がロウアドレスカウンタ２４およびラインアドレスカ
ウンタ２６に送られ、これらのカウンタがリセットされ
る。また、メモリセル１Ｂに前記の横方向に書き込みを
行うため、操作者が横方向の書き込みを指示する人力を
操作人力ｉ’１１４２から入力する。

入力端子１２から１画面分の画像データが、第２図の画
素０，１，２，３．・・・Ｌ−１，Ｌ、Ｌ＋Ｉ　、Ｌ◆
２．・・・の順で入力され、人力バッファ１４に一旦記
憶された後、メモリセル１６に送られる。この時は制御
部４０から横方向（水平）を選択する選択信号（Ｈセレ
クト信号）がスイッチ２８に出力されており、スイッチ
２８は図示と反対のラインアドレスカウンタ２６に接続
されている。したがってクロック発生器３０から発生さ
れるクロック信号がスイッチ２８を通してラインアドレ
スカウンタ２６に送られる。ラインアドレスカウンタ２
８はこれによって歩進され、アドレスを１ずつ増加させ
る信号をアドレスジェネレータ２２に出力する。

アドレスジェネレータ２２は第２図の画素０，１，２゜
３、・・・Ｌ−１，Ｌ、Ｌ＋１．Ｌ＋２．・・・の順に
アドレスを発生し、メモリセル１８へ出力する。メモリ
セル１６はこのアドレスに従い、入力バッファ１４から
送られる画像データをアドレス０，１，２，３．・・・
Ｌ−１，Ｌ、Ｌ＋１．Ｌ＋２．・・・の順に、通常の順
番で格納していく。

１画面分のデータの格納が終了すると、次に操作者が例
えば画面の縦方向への画像データの読み出しの指示を操
作入力部４２から入力する。これにより制御部４０から
縦方向（垂直）を選択する選択信号（Ｖセレクト信号）
がスイッチ２８に出力され、スイッチ２８は図示の接続
をとり、ロウアドレスカウンタ２４に接続される。した
がって、クロック発生器３０から発生されるクロック信
号がスイッチ２８を通してロウアドレスカウンタ２４に
送られる。ロウアドレスカウンタ２４はこれによって歩
進され、アドレスをＬずつ増加させる信号をアドレスジ
ェネレータ２２に出力する。

アドレスジェネレータ２２は第２図の画素０．Ｌ。

２Ｌ・・・、ｌ、１、＋１，２Ｌ＋１・・・の順に縦方
向にアドレスを発生し、メモリセル１６へ出力する。メ
モリセル１６はこのアドレスに従い、記憶されている画
像データを上記の画素０．Ｌ、２Ｌ・・・、１．Ｌ＋１
．２Ｌ＋１・・・の順に縦方向に読み出す。

読み出された画像データは出力バッファ１８に一旦記憶
された後、出力端子２０へ出力される。

本実施例の装置によれば、上記のように走査線ごとに画
面の横方向に入力される画像データを記憶し、これを画
面の縦方向に読み出すことができる。従来のシリアルメ
モリとして用いるフレームメモリは、入力された画像デ
ータの順にしか読み出すことができなかった。したがっ
て、Ｌ記のように画面の横方向に書き込まれた場合には
、読み出す場合にも画面の横方向に読み出すことになり
、縦方向に読み出すことはできなかった。これに対して
本実施例によれば画面の横方向に、りき込んだ場合にも
画面の縦方向に読み出すことができる。したがって、２
次元に配列された画像データを容易に縦横表示変換する
ことができる。

上記の実施例においては、画像データを画面の横方向の
順でメモリセル１６に書き込み、縦方向の順でメモリセ
ル１６から読み出しているが、縦方向に書き込み、横方
向に読み出すようにしてもよい。

また、ロウアドレスカウンタ２４から発生されるアドレ
スの歩進をＬでなく、例えばｎ個おきの画素データとす
ることによりインターリ−ピング（間引）を行った画像
データを読み出すこともできる。

効　　果 本発明によればシリアルメモリとし・て用いるフレーム
メモリの読み出しおよび書き込みを１画面の縦および横
方向に制御することができるから画像データの２次元処
理が容易となる。

【図面の簡単な説明】

第１図は本発明によるフレームメモリの制御装置の一実
施例を示すブロック図、 ｉ２図は第１図の装置により処理される画像データの画
素の配列を示す図である。 １Ｂ。 ２２゜ ２４゜ ２６゜ ２８゜ ３０゜ 主要部分の符号の説明 メモリセル アドレスジェネレータ ロウアドレスカウンタ ラインアドレスカウンタ スイッチ クロック発生器

Claims (1)

1. 【特許請求の範囲】 １、入力された画像データをフレームメモリに記憶する
   とともに、該記憶された画像データを当該フレームメモ
   リの記憶領域の順に読み出すように制御するフレームメ
   モリの制御装置において、該装置は、 前記画像データの読み出し、書き込み方向として、画面
   の縦方向および横方向のいずれかの指示を入力する入力
   手段と、 該入力手段により入力された指示に応じて前記画像デー
   タの読み出し、書き込みのためのアドレスを発生し、前
   記メモリへ出力するアドレス発生手段とを有し、 該アドレス発生手段は前記読み出し、書き込み方向の指
   示に応じてアドレスの増加量を変化させることを特徴と
   するフレームメモリの制御装置。 ２、請求項１に記載の装置において、前記アドレス発生
   手段は前記読み出し方向が横方向の場合に歩進する第１
   のカウンタと、前記読み出し方向が縦方向の場合に１走
   査線を構成する画素データの数に応じてカウントを増加
   させる第２のカウンタと、前記第１のカウンタおよび第
   ２のカウンタのいずれかを選択する選択手段とを有する
   ことを特徴とするフレームメモリの制御装置。