JPH0210765A - 半導体デバイスおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、改良されたトランジスタおよびショットキ
ダイオードを形成する手段および方法に関し、より詳細
には集積回路化されたショットキダイオードおよびトラ
ンジスタを形成する手段および方法に関する。

（従来の技術） 比較的小型であるが複雑な論理および／または制御デバ
イスおよび回路が、以前は別個のディスクリート形式で
のみ得られた非常に大電力のデバイスとともに同じ半導
体チップ上に集積された集積半導体素子を提供すること
が技術上知られている。ここで使用される［スマートパ
ワー（ｓｍａｒｔ　ｐｏｗｅｒ）　Ｊという言葉はその
ような集積回路化された、単一チップの、論理／制御デ
バイスに加えてパワーデバイスの機能を組み合わせ有す
るものを言及することを意図している。

同じチップ上に論理／制御およびパワーデバイスの機能
を集積することは、これらの素子が別個のチップで提供
される場合よりもより厳格なかつ異なる要求を構造およ
び製造プロセスに課する。例えば、チップに種々のＰお
よび／またはＮ領域を形成する配置および手段は論理／
制御回路およびパワーデバイスのしばしば相いれない要
求を考慮しなければならない。

多くのスマートパワーデバイスにおいては、チャージポ
ンプ、すなわち供給電圧より高いかあるいは通常の電圧
分割器によっては供給電圧から容易に得られない電圧を
内部的に発生する手段、を提供できることが望まれる。

従来技術においては、これは電圧増倍回路においてダイ
オードとして接続されたトランジスタを使用することと
により達成されてきた。しかしながら、この方法は技術
上よく知られた数多くの制限を受ける。改良されたデバ
イスはこの機能に集積回路化されたショットキダイオー
ドを使用することにより与えられることが発見された。

同時に、ショットキダイオードはスマートパワーデバイ
スにおいて、クランプダイオードまたはチャージポンプ
整流器として、あるいは改良されたエミッタ・ベース電
圧のクランプを提供するためバイポーラトランジスタの
コレクタ領域への改良されたケルビン電圧検知用コンタ
クトとしても使用できる。

（発明が解決しようとする課題） したがって、本発明の目的は、スマートパワーデバイス
に使用するのに特に好都合な改良された集積回路化ショ
ットキダイオードのための手段および方法を提供するこ
とにある。

本発明の他の目的は、チャージポンプダイオードとして
使用するのに適した改良された集積回路化ショットキダ
イオードのための手段および方法を提供することにある
。

本発明のさらに他の目的は、集積回路化されたバイポー
ラトランジスタのコレクタに対するケルビン接触（コン
タクト）として使用するに適した改良された集積回路化
ショットキダイオードのための手段および方法を提供す
ることにある。

本発明のさらに他の目的は、スマートパワー型デバイス
を形成するための他構造およびプロセスの要求と適合す
る構造およびプロセスを使用して上述の手段および方法
を提供することにある。

（課題を解決するための手段） これら及び他の利点および目的は、主表面をＨし該表面
に伸びておりかつ基板内に第１の深さを有する第１の導
電型の第１の領域を含む半導体基板と、前記第１の導電
型とは反対の第２の導電型の第２の領域であって前記第
１の領域内に配置され前記表面に伸びておりかつ前記基
板内に第２の深さを有するものと、前記第１の導電型の
第３の領域であって前記第２の領域内に配置され前記表
面に伸びておりかつ前記基板内に第３の深さを有するも
のと、任意選択的に、前記第３の領域内に配置された第
２の導電型の第４の領域であって前記表面に伸びており
かつ前記基板内に第４の深さを有するものと、前記第３
の領域内に配置された第２の導電型の第５の領域であっ
て前記表面に伸びており前記第４の領域に少なくとも部
分的に重なっておりかつ前記基板内に前記第３の深さよ
りも小さい第５の深さを有しているものと、前記表面に
おける第３の領域の第１の部分および前記表面における
第４の領域の第１の部分を含んでいる前記表面の第１の
部分と、前記表面の前記第１の部分上の導体であって前
記第４のおよび／または第５の領域の前記第１の部分に
オーミック接触を形成しかつ前記第３の領域の前記第１
の部分にショットキ接触を形成するものと、を具備する
集積回路化されたショットキダイオードを有する半導体
デバイスによって達成される。

ショットキダイオードがバイポーラトランジスタのコレ
クタ領域へのケルビンプローブ接触を導入する別の実施
例においては、前記第４の領域は第３の領域より深くか
つ、表面に向ってみたとき、３つの側で第５の領域を実
質的に囲み該第５の領域の第４の側は前記第４の領域に
よって囲まれていないＵ型アームを有することが望まし
い。

第５の領域は、望ましくは環状をしており第３の領域へ
のショットキ接触はその中心に配置されている。このよ
うな装置は第３の領域内に配置され第２の導電型の第６
の領域であって、第３の領域の他の部分により第５の領
域の第４の側から分離され、前記表面に伸びかつ前記第
３の深さよりも小さい深さを基板に有することが望まし
い。

任意選択的に第７および第８のドープされた領域が前記
表面にそれぞれ第２および第３の領域の交差部および第
２および第１の領域の交差部に配置されると好都合であ
り、ここで第７の領域は第１の導電型のものでありかつ
基板内に第３の領域よりも小さい深さを有しており、そ
して第８の領域は第２の導電型のものでありかつ第２の
領域よりも小さい深さを有している。

集積回路化されたショットキダイオード構造が以下の各
工程段階により好適に形成できる。

すなわち、主表面に伸びている第１の導電型の第１の領
域を有する半導体基板を提供する段階、基板に延在する
第１の領域と第１の接合を形成する第１の導電型と反対
の第２の導電型の第２のドープされた領域を提供する段
階、表面に延在する第２の領域と第２の接合を形成する
第２の領域における第１の導電型の第３のドープされた
領域を提供する段階、次にいずれの順序でもよいが、（
ａ）第１の接合と前記表面の交差部に配置された第２の
導電型の第４のドープされた領域および前記表面におい
て第３の領域内に横方向に配置された第２の導電型の第
５のドープされた領域を提供する段階、および（ｂ）前
記第２の接合と前記表面との交差部に配置された第１の
導電型の第６のドープされた領域を提供する段階、それ
ぞれ前記第４、第５、および第６のドープされた領域上
の前記表面の第１、第２、および第３の部分を露出し、
かつ前記第３の領域内で横方向に望ましくは前記表面の
第２の部分に隣接して第４の部分を露出する段階、そし
て望ましくは同時的に、前記表面の第２の部分に伸びる
前記表面の第４の部分に対しショットキ接触を提供しか
つ前記表面の第１および第３の部分にオーミック接触を
提供する段階、によって前記集積回路化されたショット
キダイオード構造が形成される。なお、第４および第６
のドープされた領域は最適なものとされる。

さらに、ショットキ接触のために使用される導体を拡散
障壁導体で覆いかつ次に該拡散障壁導体をさらに導体で
覆うことにより都合よく接触が提供される。

前記第２の部分の前記表面における不純物濃度は１０　
アトム／ｃＩ１３を超えることが望ましく、約１０　ア
トム／ｃ１１３を超えることが好ましく、前記第４の部
分の表面における不純物濃度は１０　アトム／ｃｍ３よ
り小さいことが望ましく、約１０　アトム／ｃｍ”より
小さいことが好ましい。

簡単なショットキ接触ダイオードが例えばチャージポン
プ機能のために望まれる場合は、ショットキ接触は前記
第３の領域に配置された第２の導電型のドープされた領
域によってほぼ横方向に囲まれかつ第３の領域よりも小
さい深さを有することが望ましい。

ケルビンプローブ機能が必要な場合は、前記第５の領域
は基板表面に対し垂直方向に見たときＵ字型をしており
かつ第３の領域を通って伸びており、さらに３つの側で
前記第３の領域内にありかつ該領域を通って延在しない
よう配置された同じ導電型の別の領域を囲むことが望ま
しく、さらに同じ導電型のさらに別の領域であって前記
第３の領域内にありかつ第３の領域より浅くさらに前記
別の領域から横方向に離れているものを設けることが望
ましい。

（実施例） 添付の図面および以下の説明はＰおよびＮ領域の特定の
組み合わせにつき述べているが、当業者はこれは単に説
明の便宜のためでありかつＮとＰとを交換することによ
り反対導電型の等価なデバイスが構成できること、Ｎお
よびＰ領域の他の組み合わせも以下の教示に基づき利用
できること、そして記述された発明は示されたＮおよび
Ｐ領域の特定の組み合わせにのみ限定する意図はないこ
とを理解するであろう。さらに、シリコンが例示的な半
導体基板材料であるものとして述べられているが、当業
者は本発明がまた他の半導体に適用できるものでありか
つシリコンだけに限定するものでないことを理解するで
あろう。

第１Ａ図から第１Ｆ図までは、集積回路化されたショッ
トキを有するスマートパワーデバイスを含む、例えばシ
リコンの、半導体チップの各製造段階における単純化さ
れた断面図を示す。当業者は半導体チップが最初は多く
の同じチップを含むウェーハの形で学備され、それらが
最終的なスマートパワーデバイスを得るために切り離さ
れることを理解するであろう。多くの個々のデバイスは
単一のスマートパワーチップ上に設けることができる。

次に第１Ａ図を参照すると、誘電体マスク層２（例えば
、酸化シリコンまたは窒化シリコンまたは窒素酸化シリ
コンその他）およびフォト１ノジストマスク層３が基板
５の表面４上に設けられている。例えばＮ＋シリコンの
、基板５はその中にドープされた領域６（例えば、Ｎ−
）、であって例えば、もちろん領域６を形成するための
他の方法も使用できるが、エピタキシャル成長により好
適に形成されるものを有している。基板５は、強くドー
プされておりかつ領域６は典型的には軽くドープされて
おり、例えば約３×１０１５／ｃｍ３にドープされてい
るが、しかし１０１４から５×１０１６／Ｃｍ３の範囲
のドーピングレベルも使用できる。当業者は所望の最終
デバイス特性に応じて領域６のドーピングレベルをどの
ように変えるかは理解できるであろう。

開ロアが技術上よく知られた手段を用いて層２゜３を通
り表面４まで伸びるよう設けられる。領域６と反対導電
型の軽くドープされた（例えば、Ｐ）領域８が典型的に
は不純物９のイオン注入によりマスク開ロアを通して形
成され、その後アニーリングおよび活性化（ａｃｔｉｖ
ａｔｉｏｎ）が行われる。

好ましい注入条件は約９０ＫｅＶおよび５×１０　イオ
ン／ｃｒＡ２（ボロン）であり、その後約１５時間まで
の時間の間約１２００℃で熱的アニールが行われ、さら
にその後はぼ同じエネルギー（シかしながらより厚い表
面酸化物を通して）およびより高いドーズ量、例えば約
１．３×１０１３イオン／Ｃ１２で第２の注入が行われ
、第２の注入のピークは第１の注入より浅い深さに位置
づけられかつより高い濃度とされる。第２の注入は都合
よくは後続の熱的処理段階の間にアニールされ、かつ別
個のアニール工程が使用される間はそれは必要はない。

二重注入の使用はドーパントのプロフィールをより綿密
に調整できるようにしかつ本発明のプロセスの望ましい
特徴である。アニーリングの後に得られる領域８のボロ
ンの表面濃度は主として第２の注入によって決定されか
つ約２Ｘ１０　　／ｃｍ　　であるが、５Ｘ１０１５か
ら５×１０１６／ｃＩＩ１３の範囲の表面濃度もまた有
用である。第１の注入および長いアニールは基板中に深
く延在するドーバントテイルを生成する。

イオン注入が領域８を形成するのに都合がよいが、他の
方法もまた使用できる。領域８は、基板５内に伸びない
ように領域６より浅いことが望ましい。このことは領域
８と基板５の間のより高いブレークダウンおよびより低
いリーケージを与える。誘電体が好適にドーパント９の
ドライブイン中にまたはその後にウィンドウ７に再形成
され、それにより次のマスキング段階のために表面４を
覆う誘電体１０が提供される。

次に第１Ｂ図を参照するとドープされた領域６および８
を含む基板５は表面４上に誘電体層１０およびフォトマ
スク層１１を有している。層１０および１１は技術上よ
く知られた手段を使用してエツチングされ、表面４に伸
びる開口１２を提供する。再び都合よくはイオン注入に
よって、不純物１３が供給され領域８内に位置しかつ表
面４に伸びる、領域８とは逆導電型の軽くドープされた
領域１４（例えば、Ｎ−）を形成する。典型的な条件は
約ｌＸｌ０　　イオン／ｃｌＩ２（燐）のドーズ量かつ
約１２０ＫｅＶであるが、他のエネルギーおよびドーズ
も使用できる。アニーリングが典型的に約２時間およそ
１１５０℃において行われる。領域１４における表面の
燐濃度は典型的にはアニーリング後約６×１０１６／ｃ
１３である。領域１４の表面不純物濃度は領域８のそれ
に等しいかあるいはより高く、したがって半導体の表面
が領域１４のドーパントに関連した導電型を有すること
が重要である。領域１４は領域８はど深くはなく、した
がって領域８の乱されない部分が領域１４と領域６との
間に残っている。領域８と１４との間の接合は望ましく
は最初の（より低いドーズ量、長いアニーリング時間の
）ボロン注入によって主として決定されるドーバントテ
イル領域に配置されることが望ましい。

誘電体が技術上よく知られた手段を使用して開口１２に
おいて好適に再形成され、それにより次のマスキング段
階のための誘電体１５が提供される（第１Ｃ図参照）。

誘電体１５、これは例えば酸化シリコン、窒化シリコン
あるいはそれらの組み合わせでよいが、は技術上よく知
られた手段（図示せず）を使用してエツチングされ、表
面４に伸びる開口１５Ａ−Ｆをその中に提供する。

開口１５Ａ−Ｆは残りの製造段階のための主マスク開口
として機能し、かつ、これらは同時に形成されるから、
セルファラインされる。主マスク（ＩＩｌａｓｔｅｒ−
ｍａｓｋｉｎｇ）技術は、例えば米国特許第４゜１９９
、　３８０号および再発行特許（ＲＥ）第３０．２８２
号に記載されており、これらは参照のためにここに取り
入れられる。層１５の部分１５Ｇ（第１Ｃ図に点線で示
す）は表面４の部分２２の上に置かれたままになってい
てもよく、あるいは主マスク１５の形成の一部として除
去されてもよい。部分１５Ｇを除去するのが都合がよい
。というのは、次に説明するように、これは後のマスキ
ング段階を取り除くからである。

次に第１Ｃ図を参照すると、例えばフォトレジストの、
ブロックアウトマスク１６が主マスク１５上に付加され
る。マスク１６の開口１６Ａ−Ｃはクリティカルなアラ
イメントの要求を避けるため大きめになっている。開口
１６Ａ−Ｃは主マスク１５の開口１５Ａ、１５Ｃ，１５
Ｄおよび１５Ｆを選択し、それにより不純物１７が基板
】０の場所２６，２８，２９．および３０に注入あるい
はさもなければ導入されるようにする。部分１５Ｇが取
り除かれておれば、マスク１６の部分１６Ｄが含まれて
おりドープされた領域２８，２９の間の表面４の部分２
２を覆う。部分１５Ｇが含まれている場合は、部分１５
Ｇが２８．２９の間の部分２２を覆うから部分１６Ｄは
省略できる。

これらの領域がＰ型であることが望ましい場合にはボロ
ンが適切であり、かつこれらの領域が高濃度にドープさ
れた、例えばＰ十型、となるよう高ドーズ（例えば、約
４０ないし５０ＫｅＶにおいて約１０１５／ｃｍ２）が
望ましい。不純物１７の注入後任意の時に、例えば第１
Ｄ図に示された段階の前または後に、アクティベーショ
ンおよびアニーリングを行うことができる。

第１Ｄ図に示されるように、大きめの開口１８Ａ−Ｂを
有するブロックアウトマスク１８が主マスク１５上に付
加され、それにより開口１５Ｂおよび１５Ｅが選択され
これらを通して不純物１つ（例えば、燐）が導入されて
高濃度にドープされた（例えば、Ｎ十型）領域３４．３
６をそれぞれ形成する。この場合、精密なアライメント
は要求されない。ドープされた領域２６ないし３６は都
合よくは一緒にアニーリングされかつ活性化され、第１
Ｅ図に示される結果が得られる。ドープされた領域２６
ないし３６を形成するためにはイオン注入が好ましいが
、それは必須のものではなくこれらの領域に比較的高い
濃度（例えばＮ＋またはＢ＋）の不純物を導入する任意
の手段を使用することができる。このような手段は技術
上よく知られている。さらに、第１Ｃ図および第１Ｄ図
に示された工程段階は順序を入れ替えることができる。

第１Ｅ図に示された段階はマスク１５の部分１５Ｇが残
されていた場合にのみ必要とされる。

開口２１を有するマスク２０は領域２８．２９の間に横
たわる基板１０の表面４の部分２２を選択するために与
えられる。開口２１は厳密なアライメントを避けるため
に大きめになっている。開口２１はマスクマスク１５の
開口１５Ｃおよび１５Ｄの少なくとも一方かつ好ましく
は両方に重ならなければならず、それにより表面部分２
２に重なるマスク１５の部分１５Ｇが取り除かれた時、
２８および２９の一方または両方の部分もまた露出され
る。マスク２０は次に除去される。

部分１５Ｇが設けられていない場合には第１Ｅ図の段階
は必要でない。これは、それによりマスキング段階が除
かれるため好ましいが、いずれの手順でも満足な結果を
与える。

開口１５Ｃ−Ｄは、表面４の面で見たとき、繋っており
それにより閉じた表面４の部分２２を囲む環状形の開口
を形成する。もしショットキ接触が表面において隣接す
るＰＮ接合により囲まれていない場合はり一ケージが増
加する。開口１５Ｂ、１５Ｅおよび１５Ａ、１５Ｆは同
様に繋っており基板表面の面において閉じた環状形を形
成する。これは望ましいが必須のものではない。

導体２３が構造体に付加され、それにより開口１５Ａ〜
１５Ｆにおいて露出された表面４の部分とかつ部分２２
と接触を形成する（第１Ｆ図参照）。導体２３の材料は
、半導体基板５の表面部分２２に対しショットキ接触を
形成し、かつ領域２８．２９に対してはオーミック接触
を形成するよう選択されなければならない。導体２３と
開口１５Ａ、１５Ｂ、１５Ｅおよび１５Ｆにおいて露出
された而４の部分との間の接触もまたオーミックである
ことが望ましい。

導体２３は望ましくは２つ以上の層、例えば、層２３Ａ
−Ｃから形成される。層２３Ａは上述の接触特性を持た
なければならず、すなわち、領域１４の表面部分２２上
にショットキ障壁を形成しかつ高ドープ領域２６ないし
３６に対しオーミック接触を形成しなければならない。

層２３Ｂは層２３Ａの固体−同体間の相互拡散を防止し
、そしてより導電的でありかつより容易に接合されるオ
ーバレイヤー２３Ｃを提供するために与えられる。

ショットキ接触を形成するのに適した半導体−金属の組
み合わせは技術上よく知られている。

例えばショットキ接触がＮ−型シリコンに対して望まれ
る場合は、プラチナまたはプラチナシリサイドが層２３
Ａとして適切であり、Ｔ　ｉ　−Ｗが層２３Ｂとして適
切であり、かつＡｌＳｉまたはＡｌｃｕまたはＡｌ５ｔ
Ｃｕが層２３Ｃとして適切て使用できる。層２３Ｂは層
２３Ａおよび２３Ｃの相互作用を防ぐための障壁材料と
して好適に作用する。しかし、他の導電材料の組合せも
また使用できる。当業者はここに与えられた記述に基づ
き、どのようにして適切な材料の組合せを選択しかつそ
れらを基板上に被着するかを理解するであろう。そのよ
うな材料および方法は技術上よく知られている。

接触（コンタクト）２４Ａ、２４Ｅは望ましくはＰ−領
域８への接触を提供するＰ＋領域２６．３０への同じ環
状オーミック接触の一部とされる。接触２４Ｂ、２４Ｄ
はＮ−領域１４への接触を提供するＮ十領域３４．３６
への同じ環状オーミック接触の一部とすることが望まし
い。Ｐ＋領域２８．２９は領域１４の表面部分２２への
ショットキ接触２４Ｃのためのガードリングとして作用
する。当業者はここに与えられた記述に基づき、接触２
４Ａ、２４Ｅ、２４Ｂ、２４Ｄ、および２４Ｃは図示し
ない他のデバイスに延長し、それにより回路機能により
要求されるように接触２４Ｃおよび接触２４Ｂ、２４Ｄ
の間で形成されたショットキダイオードを相互接続でき
ることを理解するであろう（例えば、第５図参照）。

第２Ａ図から第２Ｆ図までは、第１Ａ図から第１Ｆ図と
同様のものであるが、本発明の別の実施例を示している
。同じ番号は実質的に同じ位置にかつ同じ手順により形
成されそして実質的に同じ機能を有するデバイス領域を
示すために使用されている。第２Ａ図から第２Ｆ図まで
は、製造の異なる段階における第３図の中心線に沿った
断面図を示している。

次に第２Ａ図を参照すると、Ｎ−領域６およびＰ−領域
８を有するＮ子基板５がすでに第１Ａ図から第１Ｆ図に
関連して説明したように準備される。基板５の表面４は
誘電体３５およびマスク３７によって覆われ、これらの
誘電体３５およびマスク３７には表面４へ、それぞれ不
純物３８の注入および拡散によって領域８と同じ導電型
の適度にドープされた（例えば、Ｐ）領域４０．４１．
４２の形成を許容するため開口３７Ａ−Ｃが開けられて
いる。不純物３８としてはボロンが適切であるが、他の
不純物もまた使用できる。領域４０ないし４２はイオン
注入以外のドーピング手段により形成することもできる
。

以下に説明するように、領域１４の深さに関係する領域
４１の深さは重要である。領域４０および４２の深さは
厳密なものではなくかつそれらは単に便宜上領域４１と
同時に形成される。領域４０．４２はあれば好ましいが
省略することもできる。開口３７Ａ−Ｃにおいて除去さ
れた誘電体は好適に置き換えられ第２Ｂ図に示される次
のマスキング段階のための誘電体４４が形成される。

マスク１１が第１Ｂ図と同様にして付加され、かつ領域
１４が先に述べたと同じ方法で領域８に形成される。第
２Ａ図および第２Ｂ図に示された段階の順序は領域４０
ないし４２および１４の形成に関して置き換えることが
できる。

次に第２Ｃ図を参照すると、主マスク１５に類似の主マ
スク４５が付加され表面４に伸びる開口４５Ａ−Ｇが設
けられる。表面４の表面部分６２の上部のマスク４５の
部分４５Ｈは第１Ｃ図におけるマスク１５の部分１５Ｇ
と同様にして与えられあるいは省略することができる。

図示の目的で、部分４５Ｈは第２Ｃ図においては点線で
示されている。好ましい実施例においてはそれは省略さ
れている。

開口４６Ａ−Ｃを有するブロックアウトマスク４６が、
開口４５Ａ、４５Ｃ，４５Ｄ、４５Ｅ、および４５Ｇを
選択するために付加され（第２Ｃ図）、それにより不純
物４７が注入されてそれぞれ基板５の表面４における高
ドープ（例えば、Ｐ＋）領域２６ないし３０が形成され
る。少なくとも１つのＰ中領域、例えば、開口４５Ｅの
下の領域２９、は領域１４内にありかつ先に設けられた
Ｐ領域４１への接触を形成する。望ましくは、２個の他
のＰ＋領域２７．２８もまたＮ−領域１４内に配置され
るがＰ＋領域２９から離される。

マスク部分４５Ｈが省略された場合は、閉じられた部分
４６Ｄが第１Ｃ図における領域１６Ｄと同様にして設け
られ領域２８．２９を分離する。引続き説明するように
、領域２８．２９は望ましくは中心開口６２を備えた共
通環状形のＰ中領域の部分とされる。

第２Ｄ図に示されるように、別のブロックアウトマスク
４８が設けられ主マスク４５においてそれぞれ開口４５
Ｂ、４５Ｆを選択する開口４８Ａ−Ｂが設けられる。マ
スク４８は第１Ｄｌｆｆｌのマスク１８と類似している
。ドーパント４９が開口４８Ａ−Ｂを通して供給され、
先に述べたと同様にして基板５の表面４にそれぞれ高ド
ープ領域３４．３６　（例えば、Ｎ＋）が形成される。

第２Ｃ図および第２Ｄ図に図示された段階の順序は第１
Ｃ図および第１Ｄ図における段階の順序と同様に交換す
ることができ、かつ先に述べたと同様に、注入のアクテ
ィベーコン／アニーリングは個々にあるいは同時に行う
ことができる。これらの結果を第２Ｅ図に示す。

第２Ｅ図に示す段階はマスク４５の部分４５Ｈが、第２
Ｃ図から第２Ｄ図に点線で示されるように、そのまま残
されている場合にのみ必要となる。ここではブロックア
ウトマクス５０を使用してそれは好適に除去され、領域
２８．２９の間に位置する表面４の部分６２を露出して
いる。開口５１は第１Ｅ図の開口２１に対応しかつ露出
された表面部分６２は部分２２と同様のものである。

マスク５０は次に除去される。

第１Ｆ図に関連して述べたのと同じ手順に従って、導電
性材料２３がそれぞれ接触２４Ａ−Ｃおよび２４Ｅと同
様に接触５４Ａ−Ｃおよび５４Ｅを形成するために付加
される。付加的な接触５４Ｇも第２Ｆ図における領域２
７に形成される。

接触２４Ｄに類似のコンタクトが領域３６に対して提供
できるが、必ずしも必要でなく簡略化のため第２Ｆ図か
らは省略されている。接触５４ＡＣ，５４Ｅおよび５４
Ｇを形成するために使用される材料および方法は２４Ａ
−Ｄを形成するために使用されるものと同じである。

第３図は、第２Ａ図から第２Ｆ図の構造の上面および部
分的切断図である。すなわち、表面４の面を見たもので
あり、デバイスを形成するために使用される種々のマス
クが重ねられており、かつ中心線９０に沿った断面を見
たものであり結果として得られたドープされた領域が概
略的に示されている。第３図のデバイスは望ましくは中
心線９０について対称である。

外形線７０はＰ−タブ８を形成するために使用されるマ
スク開ロアの相対位置を示す。外形線７２はＮ−領域１
４を形成するために使用されるマスク開口１２の相対位
置を示す。外形線７４は開口３７Ａ、３７Ｃの相対位置
を示し、かつ外形線７６は開口３７Ｂの相対位置を示す
。

外形線７８は、それらを通してＰ十領域２６ないし３０
が形成される開口４５Ａ、４５Ｃ。

４５Ｄ、４５Ｅ、および４５Ｇの相対位置を示し、かつ
外形線８０は、それらを通してＮ十領域３４゜３６が形
成される開口４５Ｂ、４５Ｆの相対位置を示す。外形線
８２はコンタクトホールを誘電体４５を通して再開口す
るためのプレオーミックマスクであり、かつ外形線８４
は導電性コンタクトを示す。簡（１１化のため、第２Ｆ
図の導体５４Ａは第３図から省略されている。導体５４
Ｂ、５４Ｃ。

５４Ｅおよび５４Ｇの位置は第３図においては示されて
いる。第２Ｆ図および第３図から明らかなように、Ｐ十
領域２８．２９は中心開口６２を有する共通環状形Ｐ十
領域の部分であり、該開口にショットキ接触が形成され
ること、領域４１はＵ型をしており部分的に領域２９と
重なること、そして領域２８はＵ型頭域４１のアーム間
に横たわっていることがわかる。

第２Ｆ図および第３図から、コンパクトな集積構造が得
られ、そこではショットキダイオードがコレクタ接触拡
散２６．３０よりもエミッタ２７の下のデバイスのアク
ティブ領域により近く配置されていることが明らかとな
る。これにより、内部コレクタ抵抗９７における直列降
下、すなわち領域８内のコレクタ接触拡散２６．３０お
よびコレクタ接触５４Ｅへの横方向電流による電圧降下
、に影響されないケルビンプローブとして作用するショ
ットキが得られる。

第４図は第２Ｆ図および第３図の構造の直列コレクタ抵
抗９７を表示した等価回路を示す。

バイポーラトランジスタ９０はベース９２．エミッタ９
４およびコレクタ９６、コレクタ直列抵抗９７およびベ
ースとコレクタとの間に接続されているが電気的にコレ
クタ直列抵抗９７の前方にあるケルビンプローブ・ショ
ットキダイオード９８を有している。

ここで示されたように、所望のトランジスタが低抵抗の
埋込コレクタ領域を使用しない場合には、コレクタ抵抗
は重要な考察要素となる。スマートパワーデバイスにお
いてはしばしばあるように、特にＰＮＰ型デバイスにお
いては、デバイスの他のところでの矛盾するプロセスお
よび構造上の要求のため、あるいは背面コレクタ接触が
必要なところでは、埋込コレクタ領域を設けることは実
際的ではない。したがって、直列コレクタ抵抗によって
影響を受けない組込み式ショットキケルビンプローブが
提供できることはこのような状況下では重要な利点であ
る。これは本発明の特別な特長である。

第５図は、例えば第１図におけるような本発明のショッ
トキダイオードがどのようにしてチャージポンプ回路に
使用され供給電圧より高い内部回路電圧を提供するかを
示す。位相の異なるパルス列１００．１０２がＶＤＤと
グランドとの間に接続されたトランジスタ１０４，１０
６の人力に印加され、それにより容量１０８の一端が交
互にしきい電圧だけ低いＶＤＤとグランドとの間でスイ
ッチングされる。容量１０８の他の端子がＶＤＤとトラ
ンジスタ１１４のソースとの間に伸びるショットキダイ
オード１１０，１１２の中心点に接続されている。トラ
ンジスタ１１４のゲートはスイッチ１２６を通してグラ
ンドに接続され、かつドレインは容ｆｆ１ｌ１６．）ラ
ンジスタ１１８のドレインおよび出力トランジスタ１２
０のゲートに接続されている。トランジスタ１２０はＶ
ＤＤと負荷１２２の間に接続されている。スイッチ１２
４．１２６はチャージポンプ動作を停止しかつ開始する
ために使用される。回路の動作は、トランジスタ１０４
，１０６に加えられる位相の異なる信号の数サイクルの
後、出力トランジスタ１２０のゲートに現われる電圧が
供給電圧ＶＤＤを超え、かつおよそＶＤＤの２倍よりシ
ョットキダイオードの電圧降下２つ分およびしきい電圧
分少ない電圧となる。これにより、トランジスタ１２０
のゲートに別個の外部電源を供給することなしにトラン
ジスタ１２０のオン抵抗を実質的に減少する。これはス
マートパワー回路において非常に大きな利点となる。

以上の記述および図面から、集積回路化されたショット
キダイオードおよびトランジスタのだめの改良された手
段および方法が提供され、そこでは、とりわけ、ショッ
トキダイオードが、チャージポンプダイオードとして、
あるいはバイポーラトランジスタのためにあるいは本明
細書の記述に基づき以前には技術上教示されなかった方
法であるが当業者には明らかになるであろう他の目的の
ためにケルビンセンスプローブとして利用できることが
明らかであろう。そしてまたこれらの利点がスマートパ
ワー装置の他のプロセスの要求と適合する態様で提供さ
れたことが明らかであろう。

当業者は本明細書の記載に基づき本発明の範囲から離れ
ることなく記述された半導体プロセスおよび構造につい
て多くの変更を為すことができることを理解するであろ
う。したがって、そのようなすべての変更は添付の請求
の範囲に含まれるものである。

【図面の簡単な説明】

第１Ａ図から第１Ｆ図までは、本発明の集積回路化され
たショットキダイオードを実施する半導体チップを、第
１の実施例に従いかつ製造の異なる工程段階において示
す簡単化された部分的断面図である。 第２Ａ図から第２Ｆ図までは、本発明の集積回路化され
たショットキダイオードを実施するための半導体チップ
を、第１Ａ図から第１Ｆ図のそれらと同様にかつ製造の
異なる工程段階で、さらに本発明の別の実施例に従い示
す簡単化した部分的断面図である。 第３図は、第２Ａ図から第２Ｆ図における断面図で示さ
れたデバイスを製造するために使用されるマスクの重ね
方を示す簡単化された上面および部分的切断図である。 第４図は、コレクタ・ベース間のケルビンプローブとし
て働く集積回路化されたショットキダイオードを有する
ＰＮＰバイポーラトランジスタを示す回路図である。 第５図は、パワーＭＯ８ＦＥＴトランジスタのドライバ
であって、パワーＭＯ３ＦＥＴのゲートに供給電圧より
高いゲート電圧を与えるためのチャージポンプダイオー
ドとして働くよう接続された集積回路化されたショット
キダイオードを有するものを示す回路図である。 ２：誘電体マスク層、 ３：フォトレジストマスク層、 ４：表面、　５：基板、 ６：ドープされた領域、 ７：開口、　８：ドープされた領域、 ９；不純物、　１０：誘電体層、 １１：フォトマスク層、　１２：開口、１３：不純物、
　１４：ドープされた領域、１５：主マスク、 １５Ａ、１５Ｃ，１５Ｄ、１５Ｆ：開口、１６：マスク
、　１７：不純物、 ２１：開口、　２２：部分、 ２６．２８，２９．３０ ３４．３６：ドープされた領域。

Claims (1)

1. 【特許請求の範囲】 １、第１の導電型のかつ第１の不純物濃度を有し主表面
   を有する半導体基板を提供する段階、第１の導電型と逆
   の第２の導電型および第 ２の不純物濃度を有しかつ前記基板と前記表面に伸びる
   第１の接合を形成する第１のドープされた領域を提供す
   る段階、 前記第１の領域に第１の導電型および第３ の不純物濃度を有しかつ前記第１の領域と前記表面に伸
   びる第２の接合を形成する第２のドープされた領域を提
   供する段階、 次に、いずれの順序でもよいが、（ａ）第 ２の導電型および第４の不純物濃度を有しかつ第１の接
   合と前記表面との交差部に配置された第３のドープされ
   た領域、および第２の導電型および第５の不純物濃度を
   有しかつ前記表面の第２の領域内に横方向にある第４の
   ドープされた領域を提供する段階、および（ｂ）第１の
   導電型および第６の不純物濃度を有し第２の接合と前記
   表面との交差部に配置された第５のドープされた領域を
   提供する段階、 それぞれ第３、第４および第５のドープさ れた領域上の第１、第２および第３の部分、および前記
   表面の第２の部分に隣接する第２の領域内に横方向にあ
   る前記表面の第４の部分を露出する段階、および 前記表面の第４の部分に対しショットキ接 触を提供しかつ前記表面の第２の部分にオーミック接触
   を提供する段階、 を具備することを特徴とする集積回路化されたショット
   キダイオードを有する半導体デバイスの製造方法。 ２、主表面を備え、かつ第１の導電型および第１の不純
   物濃度を有し前記表面に伸びる第１の領域を備えた半導
   体基板を提供する段階、 前記第１の領域において前記第１の導電型 と逆の第２の導電型のかつ第２の不純物濃度を有する第
   ２の領域を提供しかつ前記表面に伸びる第１の接合を形
   成する段階、 次に、いずれの順序でもよいが、（ｉ）第 １の導電型のかつ第３の不純物濃度を有し、第２の領域
   内に横方向に配置された第３の領域を提供しかつ前記表
   面に伸びる第２の接合を形成する段階、および（ｉｉ）
   第２の導電型であって第４の不純物濃度を有し、前記表
   面の第３の領域内に横方向に配置された第１の部分を有
   する第４の領域であって、該第４の領域の第１の部分は
   前記表面から第３の領域を通り第２の領域に伸びている
   ものを提供する段階、および 第４の領域の第１の部分に隣接する第３の 領域の表面の第１の部分にショットキ接触を形成する段
   階であって、該接触は第４の領域の第１の部分に短絡さ
   れているものである前記段階、を具備することを特徴と
   する集積回路化されたショットキダイオードを有するト
   ランジスタを製造する方法。 ３、主表面を備え、第１の導電型および第１の導電率を
   有し前記表面に伸びておりかつ基板内に第１の深さを有
   する第１の領域を含む半導体基板、第１の導電型と反対
   の第２の導電型および 第２の導電率を有し、第１の領域内に配置され、前記表
   面に伸びかつ基板内に第２の深さを有する第２の領域、 第１の導電型および第３の導電率を有し、 第２の領域内に配置され、前記表面に伸びかつ基板内に
   第３の深さを有する第３の領域、 第２の導電型の第３の領域内にある第４の 領域であって、前記表面に伸びかつ基板内に第３の深さ
   より大きい第４の深さを有するもの、第２の導電型の、
   中心開口を有する環状形 を有する第５の領域であって、第３の領域内に配置され
   、前記表面に伸びており、前記第４の領域と少なくとも
   部分的に重なっており、基板内に第３の深さより小さい
   第５の深さを有しており、第３の領域の第１の部分は前
   記中心開口を通り前記表面に伸びているもの、および 第３の領域の第１の部分上および第５の領 域の第１の部分上の導体であって、該導体は第５の領域
   の第１の部分に対してはオーミック接触を形成しかつ第
   ３の領域の第１の部分に対してはショットキ接触を形成
   するもの、 を具備することを特徴とする集積回路化されたショット
   キダイオードを有するトランジスタ。