JPH0210821A - 縮小投影露光方法 - Google Patents
縮小投影露光方法Info
- Publication number
- JPH0210821A JPH0210821A JP63161875A JP16187588A JPH0210821A JP H0210821 A JPH0210821 A JP H0210821A JP 63161875 A JP63161875 A JP 63161875A JP 16187588 A JP16187588 A JP 16187588A JP H0210821 A JPH0210821 A JP H0210821A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- wafer
- resist
- film thickness
- reduction projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路などのパターンを半導体基板上
に縮小投影露光を行う縮小投影露光方法に関する。
に縮小投影露光を行う縮小投影露光方法に関する。
近年、半導体集積回路の製造において、この半導体集積
回路を低価格に大量生産し、かつ高性能なものとすべく
、高集積化、微細化が推進され、超ＬＳＩなどと呼ばれ
ている高密度記憶回路装置が開発されている。超ＬＳＩ
回路パターンを半導体基板上に形成するためには微細パ
ターンを正確に形成する必要があり、このため、縮小投
影露光装置いわゆるステッパーが用いられている。
回路を低価格に大量生産し、かつ高性能なものとすべく
、高集積化、微細化が推進され、超ＬＳＩなどと呼ばれ
ている高密度記憶回路装置が開発されている。超ＬＳＩ
回路パターンを半導体基板上に形成するためには微細パ
ターンを正確に形成する必要があり、このため、縮小投
影露光装置いわゆるステッパーが用いられている。
第６図は従来のステッパーの基本構成図である。
図において、防腐台１０８上に直交する２軸ｘ、■方向
に移動可能なステージ１０７が設置されている。ステー
ジ１０７上には露光を必要とするウェハー１０５を載せ
るためのウェハー台１０６が設置されている。
に移動可能なステージ１０７が設置されている。ステー
ジ１０７上には露光を必要とするウェハー１０５を載せ
るためのウェハー台１０６が設置されている。
光源１０１から発生した光１００はコンデンサレンズ１
０２で平行光束となり、半導体集積回路パターンが実寸
よりもｎ倍に拡大され形成されているレティクル１０３
を通過する。レティクル像は縮小投影レンズ１０４によ
って１／ｎに即ち実寸に縮小されウェハー１０５上に結
像露光される。ところで、縮小投影レンズ１０４を用い
て一度に露光可能な面積は通常５〜１５ＩＩＩ１口程度
であり、それに対し用いられるウェハーは１００画〜２
００ ｎｍφ程度で、ウェハー全面に−度に露光するこ
とは不可能である。そこで、ある部位を露光した後、ス
テージ１０７を移動させて他の部位を露光し、再びステ
ージの移動、露光を繰り返し行ってウェハー全面を露光
させており、それぞれ露光量は一定に保たれている。
０２で平行光束となり、半導体集積回路パターンが実寸
よりもｎ倍に拡大され形成されているレティクル１０３
を通過する。レティクル像は縮小投影レンズ１０４によ
って１／ｎに即ち実寸に縮小されウェハー１０５上に結
像露光される。ところで、縮小投影レンズ１０４を用い
て一度に露光可能な面積は通常５〜１５ＩＩＩ１口程度
であり、それに対し用いられるウェハーは１００画〜２
００ ｎｍφ程度で、ウェハー全面に−度に露光するこ
とは不可能である。そこで、ある部位を露光した後、ス
テージ１０７を移動させて他の部位を露光し、再びステ
ージの移動、露光を繰り返し行ってウェハー全面を露光
させており、それぞれ露光量は一定に保たれている。
第７図は露光されるウェハーの断面図である。
ウェハー３０１上にはパターン転写のためのレジスト３
０２が塗布されている。ところで、このレジスト３０２
がウェハー上に塗布される場合、従来、まずウェハー中
心部にレジストを滴下した後、ウェハーを回転すること
によってウェハー上でレジスト厚が均一になるように工
夫されている。しかしながら、レジスト厚を完全に均一
にするのは難しく、６１φウエハーの場合、０．１４程
度の膜厚差は存在する。
０２が塗布されている。ところで、このレジスト３０２
がウェハー上に塗布される場合、従来、まずウェハー中
心部にレジストを滴下した後、ウェハーを回転すること
によってウェハー上でレジスト厚が均一になるように工
夫されている。しかしながら、レジスト厚を完全に均一
にするのは難しく、６１φウエハーの場合、０．１４程
度の膜厚差は存在する。
第８図はレジスト膜厚と露光・現像後のパターン寸法の
関係を示した図である。ある露光量Ｑ０で露光を行った
場合、レジスト膜厚ｔ１ではパターン寸法がＱいレジス
ト膜厚がｔ２ではパターン寸法が０２となる。露光波長
λ。と膜厚とはλ。／４ｎ＝ｔ２−ｔ、 （ｎはレジス
トの屈折率）の関係がある。
関係を示した図である。ある露光量Ｑ０で露光を行った
場合、レジスト膜厚ｔ１ではパターン寸法がＱいレジス
ト膜厚がｔ２ではパターン寸法が０２となる。露光波長
λ。と膜厚とはλ。／４ｎ＝ｔ２−ｔ、 （ｎはレジス
トの屈折率）の関係がある。
従来、ステッパーでは水銀のｇ線あるいはｉ線等が用い
られており、ｇ線の場合、λ。＝ ０．４３６ｐ、λ、
／４ｎ″：０．０７４（ｎは代表的なレジスト０ＦＰＲ
８００（東京応化）で１．６４程度である。）である。
られており、ｇ線の場合、λ。＝ ０．４３６ｐ、λ、
／４ｎ″：０．０７４（ｎは代表的なレジスト０ＦＰＲ
８００（東京応化）で１．６４程度である。）である。
しかるに、ウェハー内では０．１．程度の膜厚差があり
寸法バラツキがｎ、−Ｑ工どなることがある。Ｑ２−Ｑ
、はステッパーやレジスト材料や現像方法によって異な
るが、１１５縮小、ＮＡ＝０．３５、ｇ線ステッパーを
用い。
寸法バラツキがｎ、−Ｑ工どなることがある。Ｑ２−Ｑ
、はステッパーやレジスト材料や現像方法によって異な
るが、１１５縮小、ＮＡ＝０．３５、ｇ線ステッパーを
用い。
Ｓｉウェハー上に塗布した０ＦＰＲ８００レジストに１
−寸法のパターンを露光し、パドル現像を行った場合、
Ｑ、−１１１，＞０．１４となることもある。代表的な
ＩＭビットＤＲＡＭなどではトランジスタのゲート長は
０．１．未満の寸法精度で制御される必要があり、これ
を超えるとトランジスタの性能劣化を招いてしまう。
−寸法のパターンを露光し、パドル現像を行った場合、
Ｑ、−１１１，＞０．１４となることもある。代表的な
ＩＭビットＤＲＡＭなどではトランジスタのゲート長は
０．１．未満の寸法精度で制御される必要があり、これ
を超えるとトランジスタの性能劣化を招いてしまう。
上述した従来の縮小投影露光法ではウェハー上で繰り返
し露光する際の露光量は一定に保たれるため、ウェハー
上のレジスト厚が均一でない場合。
し露光する際の露光量は一定に保たれるため、ウェハー
上のレジスト厚が均一でない場合。
パターンの寸法が正確に制御されず、集積回路装置の性
能が劣化し、また歩留りが低下する等の影響があり、高
品質集積回路装置を低価格で大量に安定供給することが
できないという欠点がある。
能が劣化し、また歩留りが低下する等の影響があり、高
品質集積回路装置を低価格で大量に安定供給することが
できないという欠点がある。
本発明の目的は前記課題を解決した縮小投影露光方法を
提供することにある。
提供することにある。
上述した従来の縮小投影露光方法に対し、本発明はウェ
ハー上の縮小投影露光される各部のレジスト厚をそれぞ
れ測定し、その測定値に基づいてパターン寸法が一定と
なるべく露光量を調整するという相違点を有する。
ハー上の縮小投影露光される各部のレジスト厚をそれぞ
れ測定し、その測定値に基づいてパターン寸法が一定と
なるべく露光量を調整するという相違点を有する。
（２１１ｇを解決するための手段〕
前記目的を達成するため、本発明は紫外光の照射を行い
、ガラス基板上に形成されているパターンを光感光性有
機膜の塗布された半導体基板上に順次縮小投影露光を行
う縮小投影露光方法において、予め前記半導体基板上で
の前記光感光性有機膜の膜厚分布を測定し、その膜厚分
布に応じて前記半導体基板内での各露光毎に露光量を変
化させるものである。
、ガラス基板上に形成されているパターンを光感光性有
機膜の塗布された半導体基板上に順次縮小投影露光を行
う縮小投影露光方法において、予め前記半導体基板上で
の前記光感光性有機膜の膜厚分布を測定し、その膜厚分
布に応じて前記半導体基板内での各露光毎に露光量を変
化させるものである。
次に本発明について図面を参照して説明する。
（実施例１）
第１図は本発明を実施するためのステッパーを示す模式
図である。
図である。
本発明はレジスト膜厚を測定するための膜厚測定機能を
有しており、該膜厚測定機能は、光源２０１、ハーフミ
ラ−２０２，レンズ系２０３．検出器２０４より構成さ
れる。ステージ１０７は縮小投影レンズ１０４とレンズ
系２０３の下方位置で直交する２軸ＸＹ方向に移動可能
となっている。その他の構成は従来と同じである。
有しており、該膜厚測定機能は、光源２０１、ハーフミ
ラ−２０２，レンズ系２０３．検出器２０４より構成さ
れる。ステージ１０７は縮小投影レンズ１０４とレンズ
系２０３の下方位置で直交する２軸ＸＹ方向に移動可能
となっている。その他の構成は従来と同じである。
第２図はウェハーを示す正面図である。レジストの塗布
されたウェハー３０１上に露光部■、■、■・・・の順
に露光を行う場合、第１図における膜厚測定機能部にお
いて、露光部■、■、■・・・のレジスト膜厚を露光に
先たち測定し、その測定データに応じて各露光部■、■
、■・・・の露光量をパターン寸法が一定になるべく調
整する。
されたウェハー３０１上に露光部■、■、■・・・の順
に露光を行う場合、第１図における膜厚測定機能部にお
いて、露光部■、■、■・・・のレジスト膜厚を露光に
先たち測定し、その測定データに応じて各露光部■、■
、■・・・の露光量をパターン寸法が一定になるべく調
整する。
第３図は露光量と現像後のパターン寸法との関係を示し
た図である。レジスト膜厚がｔ３のとき、露光量Ｑ１で
はパターン寸法らが得られる。レジスト膜厚がｔ４のと
き、露光量Ｑ、ではパターン寸法Ｑ４となり、Ｑ、と異
なってしまう。この場合、露光量を０４とすると、パタ
ーン寸法Ｑ３が得られる。第４図はパターン寸法Ｑ、を
得るときのレジスト膜厚と露光量との関係を示したもの
である。各露光部の膜厚測定結果からこのグラフをもと
に作業者が露光量を求めても良いが、予め第４図のデー
タを本発明に係るステッパーに入力しておき、膜厚測定
結果からステッパー内のＣＰＵにより、自動的に必要露
光量を算出し、それに従って露光される方法が最も有効
である。
た図である。レジスト膜厚がｔ３のとき、露光量Ｑ１で
はパターン寸法らが得られる。レジスト膜厚がｔ４のと
き、露光量Ｑ、ではパターン寸法Ｑ４となり、Ｑ、と異
なってしまう。この場合、露光量を０４とすると、パタ
ーン寸法Ｑ３が得られる。第４図はパターン寸法Ｑ、を
得るときのレジスト膜厚と露光量との関係を示したもの
である。各露光部の膜厚測定結果からこのグラフをもと
に作業者が露光量を求めても良いが、予め第４図のデー
タを本発明に係るステッパーに入力しておき、膜厚測定
結果からステッパー内のＣＰＵにより、自動的に必要露
光量を算出し、それに従って露光される方法が最も有効
である。
ここで、膜厚測定は全露光部について行うばかりでなく
、何箇所かを選択測定し、他の露光部はそれらの測定結
果をもとに近似しても良い。
、何箇所かを選択測定し、他の露光部はそれらの測定結
果をもとに近似しても良い。
（実施例２）
第５図は本発明の実施例２を説明するためのフローチャ
ートである。実施例１ではパターン寸法制御を高精度で
行うため、全ウェハーについてレジスト膜厚８１り定を
行っており、測定に時間を要する。そこで、本発明の実
施例２ではロット内から予め何枚かのウェハーを抜き取
り、例えば２５枚のウェハーで構成されるロットから５
枚を抜き取り、その５枚について実施例１と同様に各露
光部のレジスト膜厚測定を行う。次に、これら５枚分の
データから各露光部ごとの平均膜厚を求め、この平均膜
厚からさらに各露光部ごとの露光量を求め、これに従っ
て２５枚分全部の露光を行うものである。
ートである。実施例１ではパターン寸法制御を高精度で
行うため、全ウェハーについてレジスト膜厚８１り定を
行っており、測定に時間を要する。そこで、本発明の実
施例２ではロット内から予め何枚かのウェハーを抜き取
り、例えば２５枚のウェハーで構成されるロットから５
枚を抜き取り、その５枚について実施例１と同様に各露
光部のレジスト膜厚測定を行う。次に、これら５枚分の
データから各露光部ごとの平均膜厚を求め、この平均膜
厚からさらに各露光部ごとの露光量を求め、これに従っ
て２５枚分全部の露光を行うものである。
以上説明したように本発明はウェハー内の露光部ごとの
レジスト膜厚を求め、それをもとに露光部ごとに最適露
光量を変化させることにより、ウェハー上にレジストが
均一膜厚で塗布されない場合でも、パターン寸法を一定
に形成でき、高性能。
レジスト膜厚を求め、それをもとに露光部ごとに最適露
光量を変化させることにより、ウェハー上にレジストが
均一膜厚で塗布されない場合でも、パターン寸法を一定
に形成でき、高性能。
低価格の集積回路が多量に安価に供給できるという効果
がある。
がある。
第１図は本発明の実施例１の模式図、第２図は実施例１
を説明するための正面図、第３図は露光量とパターン寸
法の関係図、第４図はレジスト膜厚と露光量との関係図
、第５図は実施例２を説明するためのフローチャート、
第６図は従来のステッパーの模式図、第７図は従来例を
説明するための断面図、第８図はレジスト膜厚とパター
ン寸法との関係図である。 １００・・・紫外光 １０２・・・コンデンサレンズ １０４・・・縮小投影レンズ １０６・・・ウェハー台 １０８・・・防諜台 ２０２・・・ハーフミラ− ２０４・・・検出器 Ｌｏｔ、２０１・・・光源 １０３・・・レティクル １０５．３０１・・・ウェハー １０７・・・ステージ ２００・・・光 ２０３・・・レンズ系 ３０２・・・レジスト 第１図
を説明するための正面図、第３図は露光量とパターン寸
法の関係図、第４図はレジスト膜厚と露光量との関係図
、第５図は実施例２を説明するためのフローチャート、
第６図は従来のステッパーの模式図、第７図は従来例を
説明するための断面図、第８図はレジスト膜厚とパター
ン寸法との関係図である。 １００・・・紫外光 １０２・・・コンデンサレンズ １０４・・・縮小投影レンズ １０６・・・ウェハー台 １０８・・・防諜台 ２０２・・・ハーフミラ− ２０４・・・検出器 Ｌｏｔ、２０１・・・光源 １０３・・・レティクル １０５．３０１・・・ウェハー １０７・・・ステージ ２００・・・光 ２０３・・・レンズ系 ３０２・・・レジスト 第１図
Claims (1)
- （１）紫外光の照射を行い、ガラス基板上に形成されて
いるパターンを光感光性有機膜の塗布された半導体基板
上に順次縮小投影露光を行う縮小投影露光方法において
、予め前記半導体基板上での前記光感光性有機膜の膜厚
分布を測定し、その膜厚分布に応じて前記半導体基板内
での各露光毎に露光量を変化させることを特徴とする縮
小投影露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161875A JPH0210821A (ja) | 1988-06-29 | 1988-06-29 | 縮小投影露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161875A JPH0210821A (ja) | 1988-06-29 | 1988-06-29 | 縮小投影露光方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210821A true JPH0210821A (ja) | 1990-01-16 |
Family
ID=15743638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63161875A Pending JPH0210821A (ja) | 1988-06-29 | 1988-06-29 | 縮小投影露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210821A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997037380A1 (en) * | 1996-03-29 | 1997-10-09 | Advanced Micro Devices, Inc. | Method of processing a semiconductor wafer for controlling drive current |
| JP2005292271A (ja) * | 2004-03-31 | 2005-10-20 | Hoya Corp | レーザ描画装置、レーザ描画方法及びフォトマスクの製造方法 |
-
1988
- 1988-06-29 JP JP63161875A patent/JPH0210821A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997037380A1 (en) * | 1996-03-29 | 1997-10-09 | Advanced Micro Devices, Inc. | Method of processing a semiconductor wafer for controlling drive current |
| US5943550A (en) * | 1996-03-29 | 1999-08-24 | Advanced Micro Devices, Inc. | Method of processing a semiconductor wafer for controlling drive current |
| JP2005292271A (ja) * | 2004-03-31 | 2005-10-20 | Hoya Corp | レーザ描画装置、レーザ描画方法及びフォトマスクの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100568100C (zh) | 检验方法及器件制造方法 | |
| JP2854551B2 (ja) | 露光マスクの製造方法 | |
| US6262435B1 (en) | Etch bias distribution across semiconductor wafer | |
| JP2005510058A (ja) | プロセスに敏感なリソグラフィフィーチャ製造の方法および装置 | |
| US20110003256A1 (en) | Lithographic Apparatus and Device Manufacturing Method | |
| US4500615A (en) | Wafer exposure method and apparatus | |
| JP2004200680A (ja) | 検査方法およびデバイス製造方法 | |
| TW202013060A (zh) | 度量衡設備 | |
| CN101432658B (zh) | 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和系统 | |
| US7433039B1 (en) | Apparatus and methods for reducing tool-induced shift during overlay metrology | |
| US6741334B2 (en) | Exposure method, exposure system and recording medium | |
| JPS60249327A (ja) | レジストパタ−ン検出方法 | |
| JP3267272B2 (ja) | 投影光学系の収差量の測定方法 | |
| KR20220099005A (ko) | 반도체 소자 제조 방법 | |
| Grassmann et al. | Contrast transfer function measurements of deep ultraviolet steppers | |
| JPH0210821A (ja) | 縮小投影露光方法 | |
| JP3651630B2 (ja) | 投影露光方法及び投影露光装置 | |
| JPS60177623A (ja) | 露光装置 | |
| JPH0955352A (ja) | 露光装置および露光方法 | |
| JP2003243280A (ja) | 半導体デバイスの製造システム及び製造方法 | |
| JPH0620913A (ja) | 露光方法及び装置 | |
| JP2002015992A (ja) | リソグラフィ・プロセス及びリソグラフィ・システムの評価方法、基板処理装置の調整方法、リソグラフィ・システム、露光方法及び装置、並びに感光材料の状態の測定方法 | |
| JPH01257948A (ja) | 半導体集積回路用ホトマスク | |
| US20230275032A1 (en) | Method of manufacturing semiconductor device | |
| JP2806307B2 (ja) | レンズディストーションの測定用レチクル及びその測定方法 |