JPH02108337A - マルチメディア多重化方式 - Google Patents
マルチメディア多重化方式Info
- Publication number
- JPH02108337A JPH02108337A JP26194988A JP26194988A JPH02108337A JP H02108337 A JPH02108337 A JP H02108337A JP 26194988 A JP26194988 A JP 26194988A JP 26194988 A JP26194988 A JP 26194988A JP H02108337 A JPH02108337 A JP H02108337A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- same direction
- input
- multiplexing
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概 要）
各種メディア装置から送出される多重化したアナログ信
号やディジタル信号の行き先きが同一方向の時のタイム
スロット入替えを有効に処理するためのマルチメディア
多重化方式に関し、同一方向に複数メディアからのデー
タを運ぶためのタイムスロットのビット占存率を向上さ
せるためのマルチメディア多重化方式を目的とし、入力
側の複数のメディア装置から送られて来るアナログ信号
をディジタル化すると共に、複数のディジタル信号の内
同一方向の出力側に送出される当該ディジタル信号を多
重化する入力信号多重化手段と、入力信号多重化手段か
ら送出されるディジタル信号を対局装置に転送するため
のバスに送出するためのインタフェースを取るバスイン
タフェース手段と、アナログ信号を所定ピットのディジ
タル信号に変換するための制御や、入力側のディジタル
信号に割り当てられた入力側タイムスロットを出力側タ
イムスロットに入替えを行う共通制御手段とを備え構成
する。
号やディジタル信号の行き先きが同一方向の時のタイム
スロット入替えを有効に処理するためのマルチメディア
多重化方式に関し、同一方向に複数メディアからのデー
タを運ぶためのタイムスロットのビット占存率を向上さ
せるためのマルチメディア多重化方式を目的とし、入力
側の複数のメディア装置から送られて来るアナログ信号
をディジタル化すると共に、複数のディジタル信号の内
同一方向の出力側に送出される当該ディジタル信号を多
重化する入力信号多重化手段と、入力信号多重化手段か
ら送出されるディジタル信号を対局装置に転送するため
のバスに送出するためのインタフェースを取るバスイン
タフェース手段と、アナログ信号を所定ピットのディジ
タル信号に変換するための制御や、入力側のディジタル
信号に割り当てられた入力側タイムスロットを出力側タ
イムスロットに入替えを行う共通制御手段とを備え構成
する。
本発明は、各種メディア装置から送出される多重化した
アナログ信号やディジタル信号の行き先きが同一方向の
時のタイムスロット入替えを有効に処理するためのマル
チメディア多重化方式に関する。
アナログ信号やディジタル信号の行き先きが同一方向の
時のタイムスロット入替えを有効に処理するためのマル
チメディア多重化方式に関する。
例えは、ディジタル伝送方式上のディジタル同期端局装
置において、回線設定機能を果たすためのタイムスロッ
ト・インタチェンジャ（以下ＴＳＩ部と称する）は、伝
送路又は信号源から入力されるディジタル多重信号を物
理的にチャネル単位に分解することなく、ＴＳの入替え
を実現することが可能であり、通常かかるＴＳの入替え
はより有効に処理されることが望まれる。
置において、回線設定機能を果たすためのタイムスロッ
ト・インタチェンジャ（以下ＴＳＩ部と称する）は、伝
送路又は信号源から入力されるディジタル多重信号を物
理的にチャネル単位に分解することなく、ＴＳの入替え
を実現することが可能であり、通常かかるＴＳの入替え
はより有効に処理されることが望まれる。
第４図は従来例を説明するブロック図、第５図は従来例
におけるバスフォーマット例を説明する図、第６図はＴ
ＳＩ部の処理状況を説明する図をそれぞれを示す。
におけるバスフォーマット例を説明する図、第６図はＴ
ＳＩ部の処理状況を説明する図をそれぞれを示す。
第４図はマルチメディア多重化装置１の概要構成を示し
、その構成は、 アナログ信号である音声信号を送出する電話機（ａ）や
アナログ信号を取り扱うアナログ式電話交換機（ｂ）と
のインタフェースを取りそれぞれ４ビツトのディジタル
信号に３２Ｋｂｐｓの速度で変換するボイスアナログイ
ンタフェース部（以下ＶＡ−ＩＦ部と称する）２と、 ｎ方向の図示省略した対局装置に対応させるためのバス
とのインタフェースを取るバスインタフェース（以下バ
スＩＦと称する＞ ３ （１）〜３（ｎ）と、 ＶＡ−Ｉ Ｆ部２からのディジタル信号を各バスＩ Ｆ
３ （１） 〜３ （ｎ）に対応するＴＳに時間的順序
を入替えする６４Ｋｂｐｓの７３１部４１を備える共通
制御部（以下Ｃ０Ｍ部と称する）４とを具備する。
、その構成は、 アナログ信号である音声信号を送出する電話機（ａ）や
アナログ信号を取り扱うアナログ式電話交換機（ｂ）と
のインタフェースを取りそれぞれ４ビツトのディジタル
信号に３２Ｋｂｐｓの速度で変換するボイスアナログイ
ンタフェース部（以下ＶＡ−ＩＦ部と称する）２と、 ｎ方向の図示省略した対局装置に対応させるためのバス
とのインタフェースを取るバスインタフェース（以下バ
スＩＦと称する＞ ３ （１）〜３（ｎ）と、 ＶＡ−Ｉ Ｆ部２からのディジタル信号を各バスＩ Ｆ
３ （１） 〜３ （ｎ）に対応するＴＳに時間的順序
を入替えする６４Ｋｂｐｓの７３１部４１を備える共通
制御部（以下Ｃ０Ｍ部と称する）４とを具備する。
第６図は７３１部４１における入替え状況を説明する図
であり、この７３１部４１は、ＶＡ−Ｉ Ｆ部２側に相
当する入力共通線から入力するデータを記憶するデータ
メモリ（以下ＤＭと称する）４１１と、 データ書き込み用のアドレスや読み出し用のアドレスを
出力するアドレスカウンタ（以下ＡＣと称する）４１２
と、 ＤＭ４１１から読み出すための順番が予め書き込まれて
いるアドレスコントロールメモリ （以下ＡＣＭと称す
る）４１３とを具備している。
であり、この７３１部４１は、ＶＡ−Ｉ Ｆ部２側に相
当する入力共通線から入力するデータを記憶するデータ
メモリ（以下ＤＭと称する）４１１と、 データ書き込み用のアドレスや読み出し用のアドレスを
出力するアドレスカウンタ（以下ＡＣと称する）４１２
と、 ＤＭ４１１から読み出すための順番が予め書き込まれて
いるアドレスコントロールメモリ （以下ＡＣＭと称す
る）４１３とを具備している。
ＴＳＩＳ襠部内ＤＭ４１１は１周期分のデータを記憶す
る容量を有する。即ち、入力共通線上の１周期分のＴＳ
（第６図中のＡ−Ｄ及び符号１〜４で表示する）を、
ＡＣ４１２がらのアドレスに従ってＤＭ４１１に書き込
む。
る容量を有する。即ち、入力共通線上の１周期分のＴＳ
（第６図中のＡ−Ｄ及び符号１〜４で表示する）を、
ＡＣ４１２がらのアドレスに従ってＤＭ４１１に書き込
む。
尚、入力共通線上の符号１〜４やＤＭ４１１に付加され
ている符号１〜４等は処理順序を示す符号である。
ている符号１〜４等は処理順序を示す符号である。
次に、ＡＣ４１２からのアドレスによりＡＣＭ４１３に
予め書き込まれているＤＭ４１１の読み出しアドレスを
読み出し、出力共通線上へ送出する。
予め書き込まれているＤＭ４１１の読み出しアドレスを
読み出し、出力共通線上へ送出する。
このようにして、７３１部４１は入力共通線上のＴＳと
、出力共通線上のＴＳとの間で時間的順序を入れ替える
ことが可能となる。
、出力共通線上のＴＳとの間で時間的順序を入れ替える
ことが可能となる。
尚、６４Ｋｂｐｓの７３１部４１におけるＴＳは、８ビ
ツトからなり１周期分のＴＳ数が８０７ＴＳとなる。
ツトからなり１周期分のＴＳ数が８０７ＴＳとなる。
一方、３２Ｋｂｐ ｓの速度を有するＶＡ−Ｉ Ｆ部２
は１つのメディア（電話機（ａｌ又はアナログ式交換機
（ｂ）に相当する）からのデータを１チヤネルとして、
ｌチャネルを４ビツトの多重化信号として入力する。
は１つのメディア（電話機（ａｌ又はアナログ式交換機
（ｂ）に相当する）からのデータを１チヤネルとして、
ｌチャネルを４ビツトの多重化信号として入力する。
上述の処理状況を第５図に示す。即ち、例えば電話機（
ａ）とアナログ式交換機（ｂ）からのデータを４ビツト
のディジタルデータ化したものをそれぞれチャネル１（
ＣＨＩと称する）とＣＨ２とし、このＣＨＩとＣＨ２を
入力側の２つのＴＳにそれぞれ割り当てる。
ａ）とアナログ式交換機（ｂ）からのデータを４ビツト
のディジタルデータ化したものをそれぞれチャネル１（
ＣＨＩと称する）とＣＨ２とし、このＣＨＩとＣＨ２を
入力側の２つのＴＳにそれぞれ割り当てる。
そして、これをＴＳＩ部４１内部で入れ替えて、ＣＨＩ
に相当する入力側のＴＳを出力側の第１ＴＳへ、ＣＨ２
に相当する入力側のＴＳを出力側の第２ＴＳへそれぞれ
入替えて出力側のバス（Ｃ）へ第５図に示すバスフォー
マットで送出し、対応する対局装置と接続されるＩＦ３
（ｉ）へ出力する。
に相当する入力側のＴＳを出力側の第１ＴＳへ、ＣＨ２
に相当する入力側のＴＳを出力側の第２ＴＳへそれぞれ
入替えて出力側のバス（Ｃ）へ第５図に示すバスフォー
マットで送出し、対応する対局装置と接続されるＩＦ３
（ｉ）へ出力する。
尚、第５図に示すＶＡ−Ｉ Ｆ部２内のＣＨＩとＣＨ２
の４ビツトのバスフォーマットは、１６ビツトのフォー
マットであり、その前位４ビツトがＣＨＩであり、４ビ
ット空きにした後の４ビツトにＣＨ２を続けたフォーマ
ットとなる。
の４ビツトのバスフォーマットは、１６ビツトのフォー
マットであり、その前位４ビツトがＣＨＩであり、４ビ
ット空きにした後の４ビツトにＣＨ２を続けたフォーマ
ットとなる。
上述のように処理するマルチメディア多重化装置１にお
ける多重化方式としては、ＶＡ−ＩＦ部部内内入力側バ
スフォーマットは８ビツト以下であってもそれぞれのＴ
Ｓを割り当てることになる。
ける多重化方式としては、ＶＡ−ＩＦ部部内内入力側バ
スフォーマットは８ビツト以下であってもそれぞれのＴ
Ｓを割り当てることになる。
従って、第５図に示すように４ビツトのＣＨＩとＣＨ２
に対して２つのＴＳが必要となる。
に対して２つのＴＳが必要となる。
しかも、例えばＧＨＩとＣＨ２の出力側が同一方向へ送
出される場合であっても２つのＴＳが必要となり、これ
はＴＳを有効に利用する上では適切な方式は言えない。
出される場合であっても２つのＴＳが必要となり、これ
はＴＳを有効に利用する上では適切な方式は言えない。
本発明は、同一方向に複数メディアからのデータを運ぶ
ためのタイムスロットのビット占有率を向上させるため
のマルチメディア多重化方式を提供することを目的とす
る。
ためのタイムスロットのビット占有率を向上させるため
のマルチメディア多重化方式を提供することを目的とす
る。
第１図は本発明の詳細な説明するブロック図を示す。
第１図に示す本発明の原理ブロック図中の２０は入力側
の複数のメディア装置から送られて来るアナログ信号を
ディジタル化すると共に、複数のディジタル信号の内同
一方向の出力側に送出される当該ディジタル信号を多重
化する入力信号多重化手段であり、 ３０は入力信号多重化手段２０から送出されるディジタ
ル信号を対局装置に転送するためのバス（Ｃ１に送出す
るためのインタフェースを取るバスインタフェース手段
であり、 ４０はアナログ信号を所定ビットのディジタル信号に変
換するための制御や、入力側のディジタル信号に割り当
てられた入力側タイムスロットを出力側タイムスロット
に入替えを行う共通制御手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
の複数のメディア装置から送られて来るアナログ信号を
ディジタル化すると共に、複数のディジタル信号の内同
一方向の出力側に送出される当該ディジタル信号を多重
化する入力信号多重化手段であり、 ３０は入力信号多重化手段２０から送出されるディジタ
ル信号を対局装置に転送するためのバス（Ｃ１に送出す
るためのインタフェースを取るバスインタフェース手段
であり、 ４０はアナログ信号を所定ビットのディジタル信号に変
換するための制御や、入力側のディジタル信号に割り当
てられた入力側タイムスロットを出力側タイムスロット
に入替えを行う共通制御手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
入力信号多重化手段２０から入力する複数のアナログメ
ディア装置からのディジタル化された複数の信号が同一
方向へ転送される場合、入力信号多重化手段２０は同一
方向の複数のディジタル信号を共通制御手段４０を介し
て同一方向に割り当てられたタイムスロットに入替える
ために、各タイムスロットのフォーマットのデータビッ
トの占有率を８ビツト全てに占有させるように入力信号
多重化手段２０で多重化することにより、より効率的に
タイムスロットを用いることが可能となる。
ディア装置からのディジタル化された複数の信号が同一
方向へ転送される場合、入力信号多重化手段２０は同一
方向の複数のディジタル信号を共通制御手段４０を介し
て同一方向に割り当てられたタイムスロットに入替える
ために、各タイムスロットのフォーマットのデータビッ
トの占有率を８ビツト全てに占有させるように入力信号
多重化手段２０で多重化することにより、より効率的に
タイムスロットを用いることが可能となる。
以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明の詳細な説明するブロック図、第３図は
本発明の実施例におけるバスフォーマット例を説明する
図をそれぞれを示す。尚、全図を通じて同一符号は同一
対象物を示す。
本発明の実施例におけるバスフォーマット例を説明する
図をそれぞれを示す。尚、全図を通じて同一符号は同一
対象物を示す。
第２図に示す本発明の実施例は第１図で説明したバスイ
ンタフェース手段３０として、第４図で説明したＩＦ３
（１）〜３ （ｎ）からなるバスインタフェース部３
０ａ１ 人力信号多重化手段２０として、第２図に示す構成の入
力信号多重化部２０ａ、 共通制御部４０として、第４図で説明したのと同一内容
を有する００Ｍ部４とから構成した例である。
ンタフェース手段３０として、第４図で説明したＩＦ３
（１）〜３ （ｎ）からなるバスインタフェース部３
０ａ１ 人力信号多重化手段２０として、第２図に示す構成の入
力信号多重化部２０ａ、 共通制御部４０として、第４図で説明したのと同一内容
を有する００Ｍ部４とから構成した例である。
本実施例の入力信号多重化部２０ａは、電話機（ａ）や
アナログ式交換機（ｂ）等アナログ信号を伝送する装置
から入力するアナログ信号（但し、電話機（ａ）からの
信号をＣＨＩ、アナログ式交換機（ｂ）からの信号をＣ
Ｈ２とする）をディジタル信号に変換するアナログ／デ
ィジタル変換部２１と、アナログ信号の他方（本実施例
ではＣＨ２とする）を一方のＣＨＩに対してＩＴｓ相当
分遅延させるためのメモリ２２と、 ＣＨｌの４ビツトかメモリ２２で遅延処理したＣＨ２の
４ビツトかを選択する４ビツト選択回路２３と、 ＣＨＩの４ビツトをＣＨ２の４ビツトと同一タイミング
にするために遅延させるためのメモリ２４と、 ＣＨＩとＣＨ２とを同期を取り多重化する多重化回路２
５とを具備している。
アナログ式交換機（ｂ）等アナログ信号を伝送する装置
から入力するアナログ信号（但し、電話機（ａ）からの
信号をＣＨＩ、アナログ式交換機（ｂ）からの信号をＣ
Ｈ２とする）をディジタル信号に変換するアナログ／デ
ィジタル変換部２１と、アナログ信号の他方（本実施例
ではＣＨ２とする）を一方のＣＨＩに対してＩＴｓ相当
分遅延させるためのメモリ２２と、 ＣＨｌの４ビツトかメモリ２２で遅延処理したＣＨ２の
４ビツトかを選択する４ビツト選択回路２３と、 ＣＨＩの４ビツトをＣＨ２の４ビツトと同一タイミング
にするために遅延させるためのメモリ２４と、 ＣＨＩとＣＨ２とを同期を取り多重化する多重化回路２
５とを具備している。
この時のバスフォーマットを第３図に示す。即ち、４ビ
ツトのＣＨＩ及びＣＨ２を１つのＴＳに相当するように
８ビツトに多重化し、ＣＯＭ部４内ＴＳＩ部４１の入力
側ＴＳに割り当て、第６図で説明した処理で同一方向の
出力側ＴＳへ入れ替える。
ツトのＣＨＩ及びＣＨ２を１つのＴＳに相当するように
８ビツトに多重化し、ＣＯＭ部４内ＴＳＩ部４１の入力
側ＴＳに割り当て、第６図で説明した処理で同一方向の
出力側ＴＳへ入れ替える。
そして、これをバス（Ｃ）を介して図示省略した対局装
置に対応するＩＦ３ （ｉ）へ送出する。このような処
理により、上述の処理においては出力側ＴＳが第３図に
示すように１つのＴＳで済ませることが可能となる。
置に対応するＩＦ３ （ｉ）へ送出する。このような処
理により、上述の処理においては出力側ＴＳが第３図に
示すように１つのＴＳで済ませることが可能となる。
以上のような本発明によれば、タイムスロットをより有
効に使用することが出来るマルチメディア多重化方式を
提供することが出来る。
効に使用することが出来るマルチメディア多重化方式を
提供することが出来る。
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるバスフォーマット例を説明する図、 第４図は従来例を説明するブロック図、第５図は従来例
におけるバスフォーマット例を説明する図、 第６図はＴＳＩ部の処理状況を説明する図、をそれぞれ
を示す。 図において、 ｌはマルチメディア多重化装置、 ２はＶＡ−Ｉ Ｆ部、 ３（１）〜３（ｎ）はＩＦ
。 ４はＣ０Ｍ部、 ４１はＴＳＩ部、２０は入力
信号多重化手段、 ２０ａは入力信号多重化部、 ２１はアナログ／ディジタル変換部、 ２２、２４はメモリ、 ２３は４ビツト選択回路
、２５は多重化回路、 ３０はバスインタフェース手段、 ３０ａはバスインタフェース部、 ４０は共通制御手段、 ４１１はＤＭ、４１２はＡ
Ｃｌ ４１３はＡＣＭ。 をそれぞれを示す。 本発明の詳細な説明するブロック図 第１図 寮 ■ ９ｂｔｔ ｉｂ工 ｍ＊す１；１ら”（７るｌイ゛入フォー７・・）Ｆ＃ｊ
お乙日月する６ろ憂 ５ ■ 本発明の詳細な説明するブロック図、 従来例を説明するブロック図 第４図
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるバスフォーマット例を説明する図、 第４図は従来例を説明するブロック図、第５図は従来例
におけるバスフォーマット例を説明する図、 第６図はＴＳＩ部の処理状況を説明する図、をそれぞれ
を示す。 図において、 ｌはマルチメディア多重化装置、 ２はＶＡ−Ｉ Ｆ部、 ３（１）〜３（ｎ）はＩＦ
。 ４はＣ０Ｍ部、 ４１はＴＳＩ部、２０は入力
信号多重化手段、 ２０ａは入力信号多重化部、 ２１はアナログ／ディジタル変換部、 ２２、２４はメモリ、 ２３は４ビツト選択回路
、２５は多重化回路、 ３０はバスインタフェース手段、 ３０ａはバスインタフェース部、 ４０は共通制御手段、 ４１１はＤＭ、４１２はＡ
Ｃｌ ４１３はＡＣＭ。 をそれぞれを示す。 本発明の詳細な説明するブロック図 第１図 寮 ■ ９ｂｔｔ ｉｂ工 ｍ＊す１；１ら”（７るｌイ゛入フォー７・・）Ｆ＃ｊ
お乙日月する６ろ憂 ５ ■ 本発明の詳細な説明するブロック図、 従来例を説明するブロック図 第４図
Claims (1)
- 【特許請求の範囲】 各種メディア装置から送出される多重化したアナログ信
号やディジタル信号の行き先きを所定速度のタイムスロ
ットで入替えるためのマルチメディア多重化方式であっ
て、 入力側の複数のメディア装置から送られて来るアナログ
信号をディジタル化すると共に、複数のディジタル信号
の内同一方向の出力側に送出される当該ディジタル信号
を多重化する入力信号多重化手段（２０）と、 前記入力信号多重化手段（２０）から送出されるディジ
タル信号を対局装置に転送するためのバス（（ｃ））に
送出するためのインタフェースを取るバスインタフェー
ス手段（３０）と、 アナログ信号を所定ビットのディジタル信号に変換する
ための制御や、入力側のディジタル信号に割り当てられ
た入力側タイムスロットを出力側タイムスロットに入替
えを行う共通制御手段（４０）とを備え、 前記入力信号多重化手段（２０）から入力する複数の前
記アナログメディア装置からのディジタル化された複数
の信号が同一方向へ転送される場合、 前記複数のディジタル信号を前記共通制御手段（４０）
を介して同一方向に割り当てられたタイムスロットに入
替えるために、所定フォーマットを有するディジタル信
号に前記入力信号多重化手段（２０）で多重化すること
を特徴とするマルチメディア多重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26194988A JPH02108337A (ja) | 1988-10-18 | 1988-10-18 | マルチメディア多重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26194988A JPH02108337A (ja) | 1988-10-18 | 1988-10-18 | マルチメディア多重化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02108337A true JPH02108337A (ja) | 1990-04-20 |
Family
ID=17368904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26194988A Pending JPH02108337A (ja) | 1988-10-18 | 1988-10-18 | マルチメディア多重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02108337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526480A (en) * | 1992-12-28 | 1996-06-11 | International Business Machines Corporation | Time domain scroll bar for multimedia presentations in a data processing system |
-
1988
- 1988-10-18 JP JP26194988A patent/JPH02108337A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526480A (en) * | 1992-12-28 | 1996-06-11 | International Business Machines Corporation | Time domain scroll bar for multimedia presentations in a data processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4603416A (en) | (Time division multiplex) switching system for routing trains of constant length data packets | |
| JPS58501799A (ja) | 電話交換制御装置 | |
| JPS6367856A (ja) | 可変デ−タ圧縮報知回路 | |
| JPS5929037B2 (ja) | 通信交換方式 | |
| EP0190679A2 (en) | Centralized image responsive telephone time slot interchange system | |
| EP0206641A2 (en) | Telecommunications exchanges | |
| JP2520585B2 (ja) | 時分割通話路における時間スイツチ | |
| JPS598120B2 (ja) | デイジタルスイツチング装置 | |
| US4680752A (en) | Time switch in a time division switching network | |
| JPH08195757A (ja) | ディジタルデータ網用スイッチングデバイス | |
| JPS6335057A (ja) | プログラム可能マルチプレクサ | |
| JPS6361529A (ja) | 集積スイッチングシステムおよびアナウンス回路 | |
| JP2604385B2 (ja) | ディジタル信号の多重化方法及び装置 | |
| JPH09502579A (ja) | Ｔｄｍスイッチング・マトリックスのための直列ビット伝送速度変換器 | |
| JPH02108337A (ja) | マルチメディア多重化方式 | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| US5257260A (en) | Expanding switching capability of a time division communication system by multiplexing groups of circuits into successions | |
| GB2168572A (en) | Communication system | |
| JPH02305132A (ja) | フレキシブルマルチプレクサ | |
| JPH0767154A (ja) | タイムスイッチのアドレス変換装置 | |
| US4406005A (en) | Dual rail time control unit for a T-S-T-digital switching system | |
| JPS6188626A (ja) | 時分割多重信号生成回路 | |
| IL45879A (en) | Method and arrangement for multiplexing slow data channels within standard speed pcm-tdm systems | |
| WO1997009839A1 (en) | Switch with one-bit resolution | |
| JPS59216391A (ja) | 時間スイツチ |