JPH02108438U - - Google Patents
Info
- Publication number
- JPH02108438U JPH02108438U JP1747489U JP1747489U JPH02108438U JP H02108438 U JPH02108438 U JP H02108438U JP 1747489 U JP1747489 U JP 1747489U JP 1747489 U JP1747489 U JP 1747489U JP H02108438 U JPH02108438 U JP H02108438U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- signal
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の一実施例を示す回路図、第２
図はその動作を示すタイムチヤート、第３図は従
来の一例を示す回路図、第４図はその動作を示す
タイムチヤートである。 １，２，４，５，７，８，１０……ゲート、Ｃ
……クロツク信号、Ｒ……リセツト信号、Ｓ……
セツト信号Ｓ。
図はその動作を示すタイムチヤート、第３図は従
来の一例を示す回路図、第４図はその動作を示す
タイムチヤートである。 １，２，４，５，７，８，１０……ゲート、Ｃ
……クロツク信号、Ｒ……リセツト信号、Ｓ……
セツト信号Ｓ。
Claims (1)
- クロツク同期型のＲ−Ｓフリツプフロツプの出
力信号と前記Ｒ−Ｓフリツプフロツプのセツト側
信号と前記Ｒ−Ｓフリツプフロツプのリセツト側
信号と前記Ｒ−Ｓフリツプフロツプのクロツク信
号とにもとづいて前記Ｒ−Ｓフリツプフロツプの
出力遅延時間を少なくする回路を含むことを特徴
とするフリツプフロツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1747489U JPH02108438U (ja) | 1989-02-17 | 1989-02-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1747489U JPH02108438U (ja) | 1989-02-17 | 1989-02-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02108438U true JPH02108438U (ja) | 1990-08-29 |
Family
ID=31231288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1747489U Pending JPH02108438U (ja) | 1989-02-17 | 1989-02-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02108438U (ja) |
-
1989
- 1989-02-17 JP JP1747489U patent/JPH02108438U/ja active Pending