JPH0210903A - ボルテージフォロワ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、ボルテージフォロワ回路に関し、特にその
出力段の改良に関するものである。

〔従来の技術〕

従来のボルテージフォロワ回路を第２図に示す。

第２図において、Ａは入力端子、Ｂは出力端子、１．２
，３．４は入力トランジスタである第４゜第６．第５．
第７の１）ｎｐトランジスタであり、バイアス電流Ｈ１
０，入力端子Ａとともに入力段２０を構成している。５
，６はミラー回路４０を構成する第８．第９のｎｐｎ　
トランジスタ、７゜８は第３．第１のｎｐｎ　トランジ
スタ、９は第２のｐｎｐトランジスタ、１０は入力段の
バイアス電流源、１）は出力段のバイアス電流源、１２
は発振防止用の内部位相補償用コンデンサ、１３は抵抗
負荷、１４．１５はトランジスタ８．９用のアイドル電
流用ダイオードであり、３０は以上の各回路要素７〜９
．１）．１２，１４．１５およびＢにより構成された出
力段である。

次に動作について説明する。

この回路は通常の演算増巾回路の出力端子Ｂと反転入力
端子、すなわちトランジスタ４のベースとを接続して構
成されたボルテージフォロワであり、入力端子Ａに電圧
を入力すると出力端子Ｂには入力端子と同じ電圧が出力
される回路である。

この従来のボルテージフォロワにおいては、出力段にダ
イオード１４．１５が設けられており、このダイオード
１４．１５にバイアス電流が流れることによりトランジ
スタ８のベース端子には常にダイオード１４．１５の電
圧が印加されることになり、トランジスタ８，９は常時
能動状態で動作し、信号がロウ側からハイ側に切替わる
ときにスムーズに信号を出力することができる。

〔発明が解決しようとする課題〕

従来の回路は以上のように構成されており、ダイオード
１４．１５が出力段に存在するために出力電圧はトラン
ジスタ７のｖｃｐにダイオード１４゜１５の電圧２■□
を加えたものからトランジスタ８のＶａｔ分をキャンセ
ルした分、即ち■ｃア＋■□となるため、入力電圧が１
■。以下の場合トランジスタ９が動作しなくなるため出
力電圧は常に１ｖ１の電圧が出力され、入力電圧がＯｖ
になっても出力端子ＢはＯＶにならないという問題点が
あった・ この発明は、上記のような従来のものの問題点を解消す
るためになされたもので、出力端子がＯＶまで入力電圧
に追従することの出来るボルテージフォロワ回路を得る
ことを目的としている。

〔課題を解決するための手段〕

この発明は、ボルテージフォロワ回路においては信号の
ロウ側からハイ側への遷移時における出力信号のスムー
ズさはあまり必要ではな（むしろ入力電圧に対する出力
出力電圧の追従性のみが重要であることに着目し、従来
のボルテージフォロワ回路から出力段のダイオードを削
除するようにしたものである。

〔作用〕

この発明においては、ダイオードを削除することにより
トランジスタ８がオフ状態となるため出力端子が抵抗１
３により接地電位にプルダウンされるから、出力端子は
ダイオード１４．１５の影響を受けなくなった。

〔実施例〕

以下、本発明の一実施例を第１図雀用いて説明する。第
１図において、符号１〜１３．Ａ、Ｂは上記第２図に示
す従来回路と同じものであり、本実施例においては出力
段のダイオード１４．１５が削除されている。

このように構成された本実施例のボルテージフォロワ回
路においては、ダイオード１４．１５がなくなったため
にトランジスタ８．９の双方が常時能動状態におかれる
ことはなくなり、入力信号に応じていずれか一方のみが
能動状態となる。このため、入力端子ＡにＩＶｍｔ以下
の電圧が印加されるとトランジスタ８のベースはＶＯＩ
Ｉ　＋ＶＣＥ’１の電圧になり、出力電圧としては入力
電圧と同じ電圧が出力されることになる。さらに入力信
号の電圧が小さくなりトランジスタ７の■、が小さくな
ることにより出力電圧は限りなくＯＶに近づくことにな
る。

〔発明の効果〕

以上のように、この発明によれば、従来回路の出力段か
ら２つのダイオードを削除するようにしたので、入力電
圧が１■。以下になっても正確に動作するボルテージフ
ォロワ回路が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるボルテージフォロワ回
路の回路図、第２図は従来のボルテージフォロワ回路の
回路図である。 １．２，３，４．９はｐｎｐｈランジスタ、５゜６．７
．８はｎｐｎトランジスタ、１０．１）は定圧電流、１
３は負荷抵抗、１４．１５はダイオード、２０は入力段
、３０は出力段、４０はミラー回路である。

Claims (1)

【特許請求の範囲】
1. （１）エミッタ同士が出力端子に接続されコレクタがそ
   れぞれ電源および接地に接続された第１のｎｐｎトラン
   ジスタおよび第２のｐｎｐトランジスタ、 上記第１のトランジスタのベースと上記電源間に接続さ
   れた電流源、 コレクタが上記第２のトランジスタのベースに接続され
   ベース・コレクタ間に位相補償用のコンデンサが接続さ
   れたエミッタ接地の第３のｎｐｎトランジスタからなる
   出力段と、エミッタが電流源を介して上記電源に接続さ
   れた第４および第６のｐｎｐトランジスタ、エミッタが
   上記第４のトランジスタのベースに接続されベースが入
   力端子に接続されたコレクタ接地の第５のｐｎｐトラン
   ジスタ、 エミッタが上記第６のトランジスタのベースに接続され
   たコレクタ接地の第７のｐｎｐトランジスタからなる入
   力段と、 コレクタが上記第４、第６のトランジスタのコレクタに
   接続されたエミッタ接地の第８、第９のｎｐｎトランジ
   スタからなるミラー回路とを備え、上記第７のトランジ
   スタのベースを上記出力端子に接続し、 上記第８のトランジスタのコレクタを上記第３のトラン
   ジスタのベースに接続してなるボルテージフォロワ回路
   において、 上記第１および第２のトランジスタのベース同士を直結
   したことを特徴とするボルテージフォロワ回路。