JPH04127703A - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPH04127703A JPH04127703A JP2247334A JP24733490A JPH04127703A JP H04127703 A JPH04127703 A JP H04127703A JP 2247334 A JP2247334 A JP 2247334A JP 24733490 A JP24733490 A JP 24733490A JP H04127703 A JPH04127703 A JP H04127703A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、集積回路等に用いて好適な演算増幅回路に関
する。
する。
本発明は、入力側にエミッタ共通トランジスタ差動対が
設けられ、このエミッタ共通トランジスタ差動対のコレ
クタ出力をバッファを介して取り出すような演算増幅回
路において、エミッタ共通トランジスタ差動対を構成す
る第１導電型の第１及び第２のトランジスタの各コレク
タを、第２導電型の第３及び第４のトランジスタの各コ
レクタにそれぞれ接続し、これらの第３及び第４のトラ
ンジスタの各ベースを共通接続すると共にこの共通ベー
スに第２導電型の第５のトランジスタの工ミッタを接続
し、該第５のトランジスタのベースを第４のトランジス
タのコレクタに接続して、これらの第３、第４及び第５
のトランジスタにてカレントミラー回路を構成し、第２
導電型の第６のトランジスタのベースを第１のトランジ
スタのコレクタに接続し、該第６のトランジスタのエミ
。
設けられ、このエミッタ共通トランジスタ差動対のコレ
クタ出力をバッファを介して取り出すような演算増幅回
路において、エミッタ共通トランジスタ差動対を構成す
る第１導電型の第１及び第２のトランジスタの各コレク
タを、第２導電型の第３及び第４のトランジスタの各コ
レクタにそれぞれ接続し、これらの第３及び第４のトラ
ンジスタの各ベースを共通接続すると共にこの共通ベー
スに第２導電型の第５のトランジスタの工ミッタを接続
し、該第５のトランジスタのベースを第４のトランジス
タのコレクタに接続して、これらの第３、第４及び第５
のトランジスタにてカレントミラー回路を構成し、第２
導電型の第６のトランジスタのベースを第１のトランジ
スタのコレクタに接続し、該第６のトランジスタのエミ
。
夕に第２導電型の第７のトランジスタのベースを接続し
、該第７のトランジスタのコレクタ出力をトランジスタ
バッフファを介して取り出すように構成することにより
、エミッタ共通トランジスタ差動対の第１、第２のトラ
ンジスタの各コレクタエミツク間電圧を互いに等しくし
、直流オフセットを小さくし歪率特性を改善するもので
ある。
、該第７のトランジスタのコレクタ出力をトランジスタ
バッフファを介して取り出すように構成することにより
、エミッタ共通トランジスタ差動対の第１、第２のトラ
ンジスタの各コレクタエミツク間電圧を互いに等しくし
、直流オフセットを小さくし歪率特性を改善するもので
ある。
例えばＩＣ（集積回路）の内部回路として用いられる演
算増幅回路として、例えば第３図に示すような回路が知
られている。
算増幅回路として、例えば第３図に示すような回路が知
られている。
この第３図において、一対の入力端子５１．５２に供給
される差動の入力信号は、エミッタ共通トランジスタ差
動対を構成する一対のＮＰｈ型トランジスタ５３．５４
の各ベースニこ供給されている。これらの各トランジス
タ５３．５４の各コレクタには、ダイオード５５及びＰ
ＮＰ型トランジスタ５６より成るカレントミラー回路が
接続されており、トランジスタ５３のコレクタがダイオ
ード５５のカソードに、トランジスタ５４のコレクタが
トランジスタ５６のコレクタにそれぞれ接続されている
。ダイオード５５のアノード及びトランジスタ５６のエ
ミッタにはｙ ｃｅ電源が供給され、トランジスタ５３
．５４の共通エミッタは定電流源５７を介して接地され
ている。トランジスタ５４のコレクタからの出力は、Ｎ
ＰＮ型の出力トランジスタ５８のベースに送られ、この
トランジスタ５８のコレクタにはＶ ｃｃが印加され、
エミッタには定電流源５９が接続されている。トランジ
スタ５８のエミッタからの出力が、出力端子６０を介し
て取り出される。
される差動の入力信号は、エミッタ共通トランジスタ差
動対を構成する一対のＮＰｈ型トランジスタ５３．５４
の各ベースニこ供給されている。これらの各トランジス
タ５３．５４の各コレクタには、ダイオード５５及びＰ
ＮＰ型トランジスタ５６より成るカレントミラー回路が
接続されており、トランジスタ５３のコレクタがダイオ
ード５５のカソードに、トランジスタ５４のコレクタが
トランジスタ５６のコレクタにそれぞれ接続されている
。ダイオード５５のアノード及びトランジスタ５６のエ
ミッタにはｙ ｃｅ電源が供給され、トランジスタ５３
．５４の共通エミッタは定電流源５７を介して接地され
ている。トランジスタ５４のコレクタからの出力は、Ｎ
ＰＮ型の出力トランジスタ５８のベースに送られ、この
トランジスタ５８のコレクタにはＶ ｃｃが印加され、
エミッタには定電流源５９が接続されている。トランジ
スタ５８のエミッタからの出力が、出力端子６０を介し
て取り出される。
〔発明が解決しようとする課題］
ところで、この第３図に示すような演算増幅回路ムこお
いて、入力端子５１．５２４こ供給される各人力信号が
互いに等しいとき、すなわち差動入力成分がＯのときに
は、入力トランジスタ差動対の両トランジスタ５３．５
４を流れる電流が互いに等しくなるはずであるが、各ト
ランジスタ５３．５４のコレクタ電圧が異なって、各コ
レクターエミッタ間電圧ＶＣＥに差が住しる場合には、
いわゆるアーリー効果により各トランジスタ５３．５４
を流れる電流が異なってくる。このとき、出力にはいわ
ゆる直流オフセントが表れ、歪率特性等の劣化の原因と
なり、好ましくない。
いて、入力端子５１．５２４こ供給される各人力信号が
互いに等しいとき、すなわち差動入力成分がＯのときに
は、入力トランジスタ差動対の両トランジスタ５３．５
４を流れる電流が互いに等しくなるはずであるが、各ト
ランジスタ５３．５４のコレクタ電圧が異なって、各コ
レクターエミッタ間電圧ＶＣＥに差が住しる場合には、
いわゆるアーリー効果により各トランジスタ５３．５４
を流れる電流が異なってくる。このとき、出力にはいわ
ゆる直流オフセントが表れ、歪率特性等の劣化の原因と
なり、好ましくない。
本発明は、このような実情に鑑みてなされたものであり
、直流オフセットが小さく歪率特性にも優れた演算増幅
回路の提供を目的とする。
、直流オフセットが小さく歪率特性にも優れた演算増幅
回路の提供を目的とする。
〔課題を解決するための手段］
本発明に係る演算増幅回路は、第１導電型の第１及び第
２のトランジスタより成るエミッタ共通トランジスタ差
動対と、第２導電型の第３及び第４のトランジスタの各
ベースが共通接続され、これらの第３及び第４のトラン
ジスタの各コレクタが上記第１及び第２のトランジスタ
の各コレクタにそれぞれ接続されると共に、第２導電型
の第５のトランジスタのエミッタが上記共通ベースに接
続すれ、該第５のトランジスタのベースが上記第４のト
ランジスタのコレクタに接続されて成るカレントミラー
回路と、第２導電型の第６のトランジスタのベースに上
記第１のトランジスタのコレクタが接続され、該第６の
トランジスタのエミッタに第２導電型の第７のトランジ
スタのベースが接続され、該第７のトランジスタのコレ
クタ出力をトランジスタバッフファを介して取り出す出
力回路とを有して成ることにより、上述の課題を解決す
る。
２のトランジスタより成るエミッタ共通トランジスタ差
動対と、第２導電型の第３及び第４のトランジスタの各
ベースが共通接続され、これらの第３及び第４のトラン
ジスタの各コレクタが上記第１及び第２のトランジスタ
の各コレクタにそれぞれ接続されると共に、第２導電型
の第５のトランジスタのエミッタが上記共通ベースに接
続すれ、該第５のトランジスタのベースが上記第４のト
ランジスタのコレクタに接続されて成るカレントミラー
回路と、第２導電型の第６のトランジスタのベースに上
記第１のトランジスタのコレクタが接続され、該第６の
トランジスタのエミッタに第２導電型の第７のトランジ
スタのベースが接続され、該第７のトランジスタのコレ
クタ出力をトランジスタバッフファを介して取り出す出
力回路とを有して成ることにより、上述の課題を解決す
る。
エミッタ共通トランジスタ差動対を構成する第２のトラ
ンジスタのコレクタは、ｔｆｉ電圧から第４及び第５の
トランジスタの各ベースーエミ、り間電圧分だけ低下し
た電位に定まり、エミッタ共通トランジスタ差動対を構
成する第１のトランジスタのコレクタは、電源電圧から
第７及び第６のトランジスタの各ベースーエミノタ間電
圧分だけ低下した電位に定まるため、これら第１、第２
のトランジスタのコレクターエミッタ間電圧が互いに等
しくなり、アーリー効果の影響を無くすことができる。
ンジスタのコレクタは、ｔｆｉ電圧から第４及び第５の
トランジスタの各ベースーエミ、り間電圧分だけ低下し
た電位に定まり、エミッタ共通トランジスタ差動対を構
成する第１のトランジスタのコレクタは、電源電圧から
第７及び第６のトランジスタの各ベースーエミノタ間電
圧分だけ低下した電位に定まるため、これら第１、第２
のトランジスタのコレクターエミッタ間電圧が互いに等
しくなり、アーリー効果の影響を無くすことができる。
（実施例）
第り図は、本発明に係る演算増幅回路の一実施例の概略
構成を示す回路図である。
構成を示す回路図である。
この第１図に示す演算増幅回路において、一対の差動入
力端子１１．１２からの各入力信号が、エミッタ共通ト
ランジスタ差動対を構成する第１導電型、例えばＮＰＮ
型のトランジスタ１３．１４の各ベースに供給されてい
る。これらのトランジスタＩ３．１４の各コレクタには
、第２導電型、例えばＰＮＰ型トランジスタ１５．１６
及び１７より成るカレントミラー回路が接続されている
。
力端子１１．１２からの各入力信号が、エミッタ共通ト
ランジスタ差動対を構成する第１導電型、例えばＮＰＮ
型のトランジスタ１３．１４の各ベースに供給されてい
る。これらのトランジスタＩ３．１４の各コレクタには
、第２導電型、例えばＰＮＰ型トランジスタ１５．１６
及び１７より成るカレントミラー回路が接続されている
。
すなわち、］・ラランジッタ１５１６の各ベースか共通
接続されてトランジスタ１７のエミッタに接続され、ト
ランジスタ１７のベースがトランジスタ１６のコレクタ
に接続されてカレントミラー回路が構成されており、上
記トランジスタ差動対の一方のトランジスタ１３のコレ
クタがトランジスタ１５のコレクタに接続され、他方の
トランジスタ１４のコレクタがトランジスタ１６のコレ
クタに接続されている。これらのトランジスタ１５．１
６及び１７は、例えば抵抗を介してＶ ｃｃ電源に接続
されている。
接続されてトランジスタ１７のエミッタに接続され、ト
ランジスタ１７のベースがトランジスタ１６のコレクタ
に接続されてカレントミラー回路が構成されており、上
記トランジスタ差動対の一方のトランジスタ１３のコレ
クタがトランジスタ１５のコレクタに接続され、他方の
トランジスタ１４のコレクタがトランジスタ１６のコレ
クタに接続されている。これらのトランジスタ１５．１
６及び１７は、例えば抵抗を介してＶ ｃｃ電源に接続
されている。
次に、トランジスタ１３のコレクタは、上記第２導電型
である例えばＰＮＰ型のトランジスタ２１のベースに接
続され、このトランジスタ２１のエミッタが上記第２導
電型である例えばＰＮＰ型のトランジスタ２２のベース
に接続されている。
である例えばＰＮＰ型のトランジスタ２１のベースに接
続され、このトランジスタ２１のエミッタが上記第２導
電型である例えばＰＮＰ型のトランジスタ２２のベース
に接続されている。
トランジスタ２２のコレクタは、出カバ・７フアとなる
カレントミラー回路を構成するダイオード接続された例
えばＮＰＮ型トランジスタ２３のコレクタ（ベースと接
続されたアノード）に接続され、このトランジスタ２３
のベース（アノード）は、例えばＮＰＮ型トランジスタ
２４のベースに接続されている。これらのトランジスタ
２３．２４の共通接続ベースには、トランジスタ２１の
ベースがコンデンサ２５を介して接続されている。また
、トランジスタ２３のエミッタ（カソード）は、ダイオ
ード接続された例えばＰＮＰ型トランジスタ２Ｇのエミ
ッタ（アノード）に接続され、このトランジスタ２６の
ベース（コレクタと接続されたカソード）は、例えばＰ
ＮＰ型トランジスタ２７のベースに接続されている。ト
ランジスタ２６のコレクタ（カソード）は、定電流源２
８を介して接地されており、トランジスタ２４のエミッ
タとトランジスタ２７のエミッタとの接続点より出力端
子２９が取り出されている。なお、トランジスタ２１の
エミッタは例えば抵抗を介してＶＣＣｔ源に接続され、
トランジスタ２２のエミッタ及びトランジスタ２４のコ
レクタは直接Ｖ ｅＣ電源に接続されている。また、入
力側の各端子は、端子１１が非反転（＋）入力端子、端
子１２が反転（〜）入力端子となっている。
カレントミラー回路を構成するダイオード接続された例
えばＮＰＮ型トランジスタ２３のコレクタ（ベースと接
続されたアノード）に接続され、このトランジスタ２３
のベース（アノード）は、例えばＮＰＮ型トランジスタ
２４のベースに接続されている。これらのトランジスタ
２３．２４の共通接続ベースには、トランジスタ２１の
ベースがコンデンサ２５を介して接続されている。また
、トランジスタ２３のエミッタ（カソード）は、ダイオ
ード接続された例えばＰＮＰ型トランジスタ２Ｇのエミ
ッタ（アノード）に接続され、このトランジスタ２６の
ベース（コレクタと接続されたカソード）は、例えばＰ
ＮＰ型トランジスタ２７のベースに接続されている。ト
ランジスタ２６のコレクタ（カソード）は、定電流源２
８を介して接地されており、トランジスタ２４のエミッ
タとトランジスタ２７のエミッタとの接続点より出力端
子２９が取り出されている。なお、トランジスタ２１の
エミッタは例えば抵抗を介してＶＣＣｔ源に接続され、
トランジスタ２２のエミッタ及びトランジスタ２４のコ
レクタは直接Ｖ ｅＣ電源に接続されている。また、入
力側の各端子は、端子１１が非反転（＋）入力端子、端
子１２が反転（〜）入力端子となっている。
以上のような構成を有する演算増幅回路において、カレ
ントミラー回路のトランジスタ１７は、トランジスタ１
５．１６のベース電流を流して、これらのトランジスタ
１５．１６のエミッターコレクタ間を流れる各電流の誤
差をなくすためのものである。従って、トランジスタ１
４のコレクタ電圧は、上記電ａ電圧のＶ ｃｃから、ト
ランジスタ１６のベース−エミッタ間電圧■１及びトラ
ンジスタ１７のベースーエミノタ間電圧Ｖ ＋＋Ｅを減
算した値（Ｖｃｃ−２ＶＩＥ）に略々定まる。次に、ト
ランジスタ１３のコレクタ電圧は、上記電源電圧のＶ
ｃｃから、トランジスタ２２のベースーエミ、り間電圧
■□及びトランジスタ２１のベースーエミ７タ間電圧Ｖ
１を減算した値（ＶｃＣ２Ｖｇｒ）に略々定まる。この
ことから、エミッタ共通差動対を構成する各トランジス
タ１３．１４の各コレクタ電圧は、いずれも上記（Ｖｃ
Ｃ２Ｖｍｔ）に定まるようになり、各エミッタは共通接
続されて同し電圧となっているから、各トランジスタ１
３、ｌ４の各コレクターエミッタ間電圧■。、は互い二
こ略々等しく定まる（ｌｆｌｌう）ようになり、アーリ
ー効果の影響を無くすことができる。このような回路構
成により、直流オフセットを数十μＶ程度に抑えること
ができ、オフセットｔｍ整作業等が不要となる。また、
歪率特性にも優れている。
ントミラー回路のトランジスタ１７は、トランジスタ１
５．１６のベース電流を流して、これらのトランジスタ
１５．１６のエミッターコレクタ間を流れる各電流の誤
差をなくすためのものである。従って、トランジスタ１
４のコレクタ電圧は、上記電ａ電圧のＶ ｃｃから、ト
ランジスタ１６のベース−エミッタ間電圧■１及びトラ
ンジスタ１７のベースーエミノタ間電圧Ｖ ＋＋Ｅを減
算した値（Ｖｃｃ−２ＶＩＥ）に略々定まる。次に、ト
ランジスタ１３のコレクタ電圧は、上記電源電圧のＶ
ｃｃから、トランジスタ２２のベースーエミ、り間電圧
■□及びトランジスタ２１のベースーエミ７タ間電圧Ｖ
１を減算した値（ＶｃＣ２Ｖｇｒ）に略々定まる。この
ことから、エミッタ共通差動対を構成する各トランジス
タ１３．１４の各コレクタ電圧は、いずれも上記（Ｖｃ
Ｃ２Ｖｍｔ）に定まるようになり、各エミッタは共通接
続されて同し電圧となっているから、各トランジスタ１
３、ｌ４の各コレクターエミッタ間電圧■。、は互い二
こ略々等しく定まる（ｌｆｌｌう）ようになり、アーリ
ー効果の影響を無くすことができる。このような回路構
成により、直流オフセットを数十μＶ程度に抑えること
ができ、オフセットｔｍ整作業等が不要となる。また、
歪率特性にも優れている。
なお、本発明は上記実施例のみに限定されるものではな
く、例えば、出力ハンファ回路は第２図のように構成し
てもよい。この第２図において、入力側からトランジス
タ２１．２２までは、上記第１区と同様の構成とすれば
よいため、図示を省略している。この第２図に示す他の
実施例においては、トランジスタ２２のコレクタを、定
電流源３１を介して接地すると共にトランジスタ３２の
ベースに接続し、このトランジスタ３２のコレクタを、
定電＠Ｒ３３を介して接地すると共に出力端子３４に接
続している。このような構成によっても、上記第１図の
実施例と同様な効果を得ることができる。また、第１図
や第２図の実施例の各トランジスタについては、第１導
電型としてＮＰＮ型を、第２導電型としてＰＮＰ型をそ
れぞれ対応させているが、逆に、第１導電型としてＰＮ
Ｐ型を、第２導電型としてＮｌ・型をそれぞれ対応させ
て、すなわち第１図や第２図の各トランジスタのＰＮＰ
型とＮＰＮ型とを互いに入れ換えて、構成するようにし
てもよい。
く、例えば、出力ハンファ回路は第２図のように構成し
てもよい。この第２図において、入力側からトランジス
タ２１．２２までは、上記第１区と同様の構成とすれば
よいため、図示を省略している。この第２図に示す他の
実施例においては、トランジスタ２２のコレクタを、定
電流源３１を介して接地すると共にトランジスタ３２の
ベースに接続し、このトランジスタ３２のコレクタを、
定電＠Ｒ３３を介して接地すると共に出力端子３４に接
続している。このような構成によっても、上記第１図の
実施例と同様な効果を得ることができる。また、第１図
や第２図の実施例の各トランジスタについては、第１導
電型としてＮＰＮ型を、第２導電型としてＰＮＰ型をそ
れぞれ対応させているが、逆に、第１導電型としてＰＮ
Ｐ型を、第２導電型としてＮｌ・型をそれぞれ対応させ
て、すなわち第１図や第２図の各トランジスタのＰＮＰ
型とＮＰＮ型とを互いに入れ換えて、構成するようにし
てもよい。
以上説明したことからも明らかなように、本発明に係る
演算増幅回路によれば、エミッタ共通トランジスタ差動
対を構成する第１導電型の第１及び第２のトランジスタ
の各コレクタを、第２導電型の第３及び第４のトランジ
スタの各コレクタにそれぞれ接続し、これらの第３及び
第４のトランジスタの各ベースを共通接続すると共にこ
の共通ベースに第２導電型の第５のトランジスタのエミ
ッタを接続し、該第５のトランジスタのベースを第４の
トランジスタのコレクタに接続して、これらの第３、第
４及び第５のトランジスタにてカレントミラー回路を構
成し、第２導電型の第６のトランジスタのベースを第１
のトランジスタのコレクタに接続し、該第６のトランジ
スタのエミッタに第２導電型の第７のトランジスタのベ
ースを接続し、該第７のトランジスタのコレクタ出力を
トランジスタ差動対ァを介して取り出すように構成する
ことにより、エミッタ共通トランジスタ差動対の第１、
第２のトランジスタの各コレクタ電圧を、いずれもｔ源
電圧から２Ｖ□（Ｖａｔはトランジスタのベースーエミ
ソタ間電圧）だけ下がった互いに等しい電圧に定めるこ
とができ、第１、第２のトランジスタの各コレクターエ
ミッタ間電圧を互いに等しくしていわゆるアーリー効果
の影響を無くし、直流オフセットを小さくして歪率特性
を改善することができる。
演算増幅回路によれば、エミッタ共通トランジスタ差動
対を構成する第１導電型の第１及び第２のトランジスタ
の各コレクタを、第２導電型の第３及び第４のトランジ
スタの各コレクタにそれぞれ接続し、これらの第３及び
第４のトランジスタの各ベースを共通接続すると共にこ
の共通ベースに第２導電型の第５のトランジスタのエミ
ッタを接続し、該第５のトランジスタのベースを第４の
トランジスタのコレクタに接続して、これらの第３、第
４及び第５のトランジスタにてカレントミラー回路を構
成し、第２導電型の第６のトランジスタのベースを第１
のトランジスタのコレクタに接続し、該第６のトランジ
スタのエミッタに第２導電型の第７のトランジスタのベ
ースを接続し、該第７のトランジスタのコレクタ出力を
トランジスタ差動対ァを介して取り出すように構成する
ことにより、エミッタ共通トランジスタ差動対の第１、
第２のトランジスタの各コレクタ電圧を、いずれもｔ源
電圧から２Ｖ□（Ｖａｔはトランジスタのベースーエミ
ソタ間電圧）だけ下がった互いに等しい電圧に定めるこ
とができ、第１、第２のトランジスタの各コレクターエ
ミッタ間電圧を互いに等しくしていわゆるアーリー効果
の影響を無くし、直流オフセットを小さくして歪率特性
を改善することができる。
第１図は本発明に係る演算増幅回路の一実施例の概略構
成を示す回路図、第２図は本発明の他の実施例の要部を
示す回路図、第３図は従来例を示す回路図である。 １１０．・・・、非反転（＋）入力端子１２・・・・・
・反転（−）入力端子 １３．１４１ 、、、、、、Ｎ Ｐ Ｎ型（第１導電型）トランジスタ
１５．１６．１７．２１．２２ 、・１．・・ＰＮＰ型（第２導電型）トランジスタ１８
．２８・・・・・・定電流源 ２３．２４．２６．２７ ・・・・・・出力ハンファ回路用トランジスタ２９・・
・・・・出力端子
成を示す回路図、第２図は本発明の他の実施例の要部を
示す回路図、第３図は従来例を示す回路図である。 １１０．・・・、非反転（＋）入力端子１２・・・・・
・反転（−）入力端子 １３．１４１ 、、、、、、Ｎ Ｐ Ｎ型（第１導電型）トランジスタ
１５．１６．１７．２１．２２ 、・１．・・ＰＮＰ型（第２導電型）トランジスタ１８
．２８・・・・・・定電流源 ２３．２４．２６．２７ ・・・・・・出力ハンファ回路用トランジスタ２９・・
・・・・出力端子
Claims (1)
- 【特許請求の範囲】 第１導電型の第１及び第２のトランジスタより成るエミ
ッタ共通トランジスタ差動対と、第２導電型の第３及び
第４のトランジスタの各ベースが共通接続され、これら
の第３及び第４のトランジスタの各コレクタが上記第１
及び第２のトランジスタの各コレクタにそれぞれ接続さ
れると共に、第２導電型の第５のトランジスタのエミッ
タが上記共通ベースに接続され、該第５のトランジスタ
のベースが上記第４のトランジスタのコレクタに接続さ
れて成るカレントミラー回路と、第２導電型の第６のト
ランジスタのベースに上記第１のトランジスタのコレク
タが接続され、該第６のトランジスタのエミッタに第２
導電型の第７のトランジスタのベースが接続され、該第
７のトランジスタのコレクタ出力をトランジスタバッフ
ファを介して取り出す出力回路と を有して成る演算増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2247334A JPH04127703A (ja) | 1990-09-19 | 1990-09-19 | 演算増幅回路 |
| US07/759,927 US5144169A (en) | 1990-09-19 | 1991-09-13 | Operational amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2247334A JPH04127703A (ja) | 1990-09-19 | 1990-09-19 | 演算増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127703A true JPH04127703A (ja) | 1992-04-28 |
Family
ID=17161864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2247334A Pending JPH04127703A (ja) | 1990-09-19 | 1990-09-19 | 演算増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5144169A (ja) |
| JP (1) | JPH04127703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259631B2 (en) | 2004-07-09 | 2007-08-21 | Sharp Kabushiki Kaisha | Photoreceptor amplifier circuit and optical pickup |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530386A (en) * | 1993-11-24 | 1996-06-25 | National Semiconductor Corporation | Storage charge reduction circuit for bipolar input/output devices |
| GB2308027B (en) * | 1995-12-06 | 2000-05-10 | Plessey Semiconductors Ltd | Integrated circuit output buffer |
| US6031424A (en) * | 1996-08-30 | 2000-02-29 | Elantec Semiconductor, Inc. | Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops |
| US5812026A (en) * | 1996-08-30 | 1998-09-22 | Elantec, Inc. | Differential amplifier with improved voltage gain |
| RU2419192C1 (ru) * | 2009-12-10 | 2011-05-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Дифференциальный усилитель с повышенным коэффициентом усиления |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3642618A1 (de) * | 1986-12-13 | 1988-06-23 | Philips Patentverwaltung | Schaltungsanordnung zur bildung eines begrenzten stromes |
-
1990
- 1990-09-19 JP JP2247334A patent/JPH04127703A/ja active Pending
-
1991
- 1991-09-13 US US07/759,927 patent/US5144169A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259631B2 (en) | 2004-07-09 | 2007-08-21 | Sharp Kabushiki Kaisha | Photoreceptor amplifier circuit and optical pickup |
Also Published As
| Publication number | Publication date |
|---|---|
| US5144169A (en) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6284608A (ja) | 単一利得緩衝増幅器 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| JPH01230110A (ja) | 電流発生器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| US5144169A (en) | Operational amplifier circuit | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JP3627368B2 (ja) | アンプ | |
| TW465186B (en) | Logic gate having temperature compensation and method | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPS63133707A (ja) | 差動増幅回路 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| JPS5950605A (ja) | カレントミラ−回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPS634962B2 (ja) | ||
| JPS61101068A (ja) | 半導体集積回路 | |
| JPS6282805A (ja) | 入力回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS63202108A (ja) | カレントミラ−回路 |