JPH0211037A - 単一制御ユニットから複数の周辺ユニットを制御する方法およびデータ処理システム - Google Patents

単一制御ユニットから複数の周辺ユニットを制御する方法およびデータ処理システム

Info

Publication number
JPH0211037A
JPH0211037A JP1066446A JP6644689A JPH0211037A JP H0211037 A JPH0211037 A JP H0211037A JP 1066446 A JP1066446 A JP 1066446A JP 6644689 A JP6644689 A JP 6644689A JP H0211037 A JPH0211037 A JP H0211037A
Authority
JP
Japan
Prior art keywords
peripheral
control unit
unit
peripheral units
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1066446A
Other languages
English (en)
Inventor
Reinardus H M Kohlmann
レイナルダス・ヘンリカス・マリア・コールマン
Johannes A A Vossen
ヨハネス・アドリアヌス・アルフォンサス・フォッセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0211037A publication Critical patent/JPH0211037A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • H04M11/068—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using time division multiplex techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はプログラムを単一制御ユニットのメモリに記憶
させ、且つ複数の周辺ユニットを共通バスを介して時分
割多重方式の連続フレームにて互いにおよび制御ユニッ
トと通信すべくして単一制御ユニットから複数の周辺ユ
ニットを制御する方法に関するものである。
このような方法は中央処理ユニット（ＣＰ［Ｉ）　　と
複数の周辺ユニットとの間の通信用として広く知られて
いる。この場合に、周辺ユニットがこの周辺ユニットに
割り当てられたタスクを実行、即ちこの周辺ユニットの
プログラムを実行するのに他の周辺ユニットからの情報
を必要とすることが屡々あると言う問題がある。このよ
うな問題を解決するのに一般的には、１つの周辺ユニッ
ト又は複数の周辺ユニットの状態をプログラムの実行中
に繰返し間合わせた後、受信した状態情報に応答して、
周辺ユニットが１個以上の周辺ユニットからの必須情報
を欠くことなくプログラムのどの部分を実行することが
できるかを決めるようにしている。
しかし、このような方法では多大なプログラムスペース
および時間を必要とする。各周辺ユニットに専用のプロ
セッサを設けることもできることは言うまでもないが、
このようにするとコスト高なり、大規模に用いるのには
不適当である。
本発明の目的はプログラムスペースおよびプログラム時
間を犠牲にすることなく単一の制御ユニットから複数の
周辺ユニットを制御し得るシステムおよび方法を提供す
ることにある。
（発明の開示） 本発明は、プログラムを単一制御ユニットのメモリに記
憶させ、且つ複数の周辺ユニットを共通バスを介して時
分割多重方式の連続フレームにて互いにふよび制御ユニ
ットと通信すべくして単一制御ユニットから複数の周辺
ユニットを制御する方法において、時分割多重方式の各
フレームを少なくとも周辺ユニットの個数に等しい数の
タイムスロットに細分割すると共に、各周辺ユニットを
常に各フレームの同じタイムスロットに割当て、且つ各
周辺ユニットが、つぎのフレームにて該周辺ユニットに
割当てられるタイムスロットの期間中、又は該タイムス
ロットの少なくとも直前に該周辺ユニットの状態につい
ての該ユニットが発生する状態情報を前記制御ユニット
におけるメモリに転送することを特徴とする。
１フレームにおけるタイムスロットの数は周辺ユニット
の数に等しくするのが好適であるが、各周辺ユニットが
１タイムスロット期間中に実行し得るプログラムステッ
プ数も等しくするのが好適である。
本発明の他の見地では、周辺ユニットの状態情報とカウ
ンタ信号とによって、プログラマブルロジックアレイ（
ＰＬＡ）　として設計されるメモリ用のアドレスを形成
する。
本発明による手段によれば、各フレーム期間中に１つの
タイムスロットを各周辺ユニット用に利用させることが
できるために周辺ユニットを重亜列制御することができ
、又上記タイムスロットの期間は各周辺ユニットに対し
て等しくするのが好適である。従って、複数個の周辺ユ
ニットを単一プログラムにより僅か１つのバスで、しか
も僅か１つの制御ユニットから制御することができる。
種々の周辺ユニットにより行わせるタスクの適切な実行
を保証するためには、制御ユニットがつぎのタイムスロ
ット期間中につぎの周辺ユニットをトリガする瞬時に各
周辺ユニットがプログラムのどのフェーズにあるかを知
る必要がある。このために本発明によれば、タイムスロ
ットの期間中、又はとにかくつぎのタイムスロットの開
始以前に、中央制御ユニットのメモリ用アドレスの一部
として周辺ユニットの状態情報を用いるため、この周辺
ユニットの状態を従来システムにて成されているように
問い合わせる必要がない。
本発明は、プログラムを単一制御ユニットのメモリに記
憶させ、周辺ユニットが時分割多重方式の連続フレーム
で共通バスを介して互いに、しかも中央制御ユニットと
通信し得るようにして、単一制御ユニットから複数個の
周辺ユニットを制御する方法を提供することにある。
（実施例） 以下　実施例について図面を参照して説明するに、第１
図は制御ユニット１およびこのユニットにバス６を介し
てそれぞれ接続される４個の周辺ユニット２．　３．　
４および５を具えているデータ処理システムを概略的に
示したものである。各周辺ユニット２，３および４はそ
れぞれ双方向バスヲ介シてマイクロコンピュータ７や、
集中サービスバス（ＩＳＴ−バス）８や、コーティング
／デコーディング回路（コーデック）９の如き専用の周
辺装置に接続する。４番目の周辺ユニットはｌ５ＤＮ原
理に従ってデータ伝送する場合の５４　ｋｂｉｔ／ｓＤ
チャネルへのリンクを形成する。
第１図に示すデータ処理システムは基本的には、音声お
よびデータトラヒックの双方に対するローカルエリアネ
ットワーク（ＬＡＮ）　　として使用しようとするもの
である。ＩＳＴバス８は、電話、マイクロコイピユータ
又はアラームの如き、ｌ５ＤＮのようなシステムに組込
むことのある種々のユニ７）間の通信目的に用いられ、
これらの各ユニットは第１図に示したＬＡＮを介してＩ
ＳＴバスに接続する。
なお、ＩＳＴバスの原理については特開昭６１−４１２
４９号公報に詳細に説明されている。
ｌ５ＤＮ　システムでは全てのデータ輸送を８にＨｚの
周波数で同期させて行なう。ＩＳＴバスも８　ＫＨｚで
同期させて作動させる。このことはデータ輸送用に１フ
レームに１２５マイクロ秒（μ５ｅｃ）のタイムスロッ
トを利用できることを意味する。
本発明によれば、これらの各フレームを中央制御ユニッ
ト１に接続される周辺ユニットの個数、本例では４個に
相当する部分に細分割する。時分割多重フレームの連続
するタイムスロット部分にて各周辺ユニットに第１図に
よるシステムが実行すべきプログラムの内の関連する部
分のプログラムを実行させる機会を与える。全プログラ
ムを直列的に実行させるにも拘らず、連続フレームを細
分割するために、あたかも各周波数ユニットがプログラ
ムの一部を並列に実行するかのように見える。このよう
な周辺ユニットの重亜列制御によればプログラム実行時
間を最小レベルに維持できると言う利点を奏する。
さらにいずれかの他のプログラムを実行させる場合に、
特定の周辺ユニットが、他の周辺ユニットからこのユニ
ットがそのプログラムを実行中に発生するデータアイテ
ムを必要とすることが屡々起こる。そこで、種々の周辺
ユニットに時分割多重フレームの連続タイムスロット部
分にてプログラムのそれぞれのユニットに固有の部分を
直ちに実行させる場合に、特定周辺ユニットの特定のデ
ータアイテムは他の周辺ユニットには時間的に利用でき
ないために問題が生ずる。このような問題が生ずるのは
特に、慣例のプログラムはそのプログラムの一方にｒｉ
ｆ−−−ｙｅｓ　Ｊ文が続く場合および他方にｒｉｆ−
、−ｎｏ　Ｊ文が続く場合のように、多数のｒｉｆ」文
を含むからである。プログラムの一部に「１ｆ」文がど
の程度のステップ数で含まれているのかを順次前もって
予想することは決してできることではなく、多大な時間
がかかる。制御信号を用いて種々のタイムスロット部分
の長さを必ずしも全て同じ長さにしないで、プログラム
の長い部分を実行させる周辺ユニットに、プログラムを
最も不都合な方法にて実行させる場合、即ちプログラム
が最大可能長さを有する場合に必要とするスペースを与
えるようにすることができることは勿論である。しかし
、この場合には、種々の可変長のタイムスロット部分を
実現するのに複雑な制御が必要である。
本発明の他の例によれば、中央制御ユニット１により制
御される種々の周辺ユニットによって実行させるプログ
ラムにｒｉｆ」文を含ませないで、各周辺ユニットの状
態がユニット１のメモリ１０に記憶させたプログラムに
対する入力変数として直接用いられるようにする。それ
に、斯かるプログラムは通常行われているように、順次
のプログラムラインをカウンタの制御下にて走査するＲ
ＯＭ又はＲＡＭに記憶させるのではなく、プログラマブ
ルロジックアレイ（ＰＬＡ）　に記憶させる。このＰＬ
Ａは周辺ユニットの状態を示す入力信号以外にカウンタ
１１からの制御信号も受信する。ＰＬＡにおけるプログ
ラムは、カウンタの制御下で、しかも状態情報に応答し
てプログラムラインの一方の列か、他方の列のどちらか
一方が走査されるも、状態情報がプログラムのどの部分
を実行させるべきかを決めるように編成する。さらに、
プログラムは各周辺ユニットがその関連するタイムスロ
ット期間中に３２のプログラムラインを走査するように
編成して、単向時的に作動している種々の周辺ユニット
間でのプログラムの同期がとられるようにする。
大抵の場合に、これら３２のプログラムラインの後に周
辺ユニットの状態が、他の周辺ユニットのプログラムに
よって引継がれる３つの連続タイムスロット部分の期間
変化し、これらの連続タイムスロット部分の期間中に周
辺ユニットは走査済みのプログラムラインの部分により
指示されたタスクを実行することができるため、つぎの
タイムスロット部分の前にＰＬＡに新規の状態情報を利
用させることができる。しかし、３２のプログラムライ
ンの期間中に周辺ユニットの状態が変化して、１タイム
スロット部分の期間中に一方のプログラム部分から他方
のプログラム部分へと変更させることもできる。種々の
周辺ユニットの状態情報は各周辺ユニットにそれぞれ関
連する状態情報ライン１２〜１５を介してユニット１の
ＰＬＡＩＯに供給する。本発明によるプログラム構成で
は特定のプログラムステップにおける周辺ユニットが３
２のプログラム命令文を実行できなくなることが明らか
に起こり得る。このような場合には、ライン総数を３２
とするまで非機能的プログラムラインを含めるべきであ
る。
従って各タイムスロット期間中には各周辺ユニットにそ
のプログラムをさらに実行させるのに必要な外部データ
を発生させるようにする。その理由は、この際各周辺昇
ニットを通過した正確なプログラム数は各フレームにて
判るからである。本発明によれば、状態情報とカウンタ
情報とによってＰＬＡ用のアドレスを形成し、しかもｒ
ｉｆ」文をプログラムに組込む必要がないので、プログ
ラムを極めて短くすることができる。
第２図は１２５マイクロ秒の１フレームをタイムスロッ
ト部分２０〜２３に細分割する例を示し、例えばタイム
スロット部分２０では周辺ユニット２が３２のプログラ
ム（命令）文を実行することができ、周辺ユニット３は
タイムスロット部分２１で３２のプログラム文を実行す
ることができ、以下同様に各周辺ユニットは各タイムス
ロット部分でプログラム文を実行する。
本発明をＩ　ＳＯＮ　システム用のＬＡＮに使用する場
合につき説明したが、本発明は種々の目的に意図される
集積回路にも基本的に使用することができる。
【図面の簡単な説明】
第１図は本発明を適用し得るデータ処理システムの一例
を示すブロック線図； 第２図はフレーム期間中に種々の周辺ユニットを作動さ
せる時間軸を表わす説明図である。 １・・・中央制御ユニット ２、３．４．５・・・周辺ユニット ６・・・バス ７・・・マイクロコンピュータ 訃・・集中サービスバス ９・・・コーデック １０・・・メモリ １１・・・カウンタ １２〜１５・・・状態情報ライン ２１２２２コ ＦｌＯ，２

Claims (1)

  1. 【特許請求の範囲】 １、プログラムを単一制御ユニットのメモリに記憶させ
    、且つ複数の周辺ユニットを共通バスを介して時分割多
    重方式の連続フレームにて互いにおよび制御ユニットと
    通信すべくして単一制御ユニットから複数の周辺ユニッ
    トを制御する方法において、時分割多重方式の各フレー
    ムを少なくとも周辺ユニットの個数に等しい数のタイム
    スロットに細分割すると共に、各周辺ユニットを常に各
    フレームの同じタイムスロットに割当て、且つ各周辺ユ
    ニットが、つぎのフレームにて該周辺ユニットに割当て
    られるタイムスロットの期間中、又は該タイムスロット
    の少なくとも直前に該周辺ユニットの状態についての該
    ユニットが発生する状態情報を前記制御ユニットにおけ
    るメモリに転送することを特徴とする単一制御ユニット
    から複数の周辺ユニットを制御する方法。 ２、制御ユニットおよび複数の周辺ユニットを具え、プ
    ログラムを制御ユニットのメモリに記憶させ、周辺ユニ
    ットが時分割多重方式の連続フレーム期間中にお互いに
    、および中央制御ユニットと通信し得るバスを設けてあ
    るデータ処理システムにおいて、各フレームにおけるタ
    イムスロットの数を少なくとも周辺ユニットの個数に等
    しくすると共に、各フレームにおける同じタイムスロッ
    トを制御ユニットと特定の周辺ユニットとの間の通信用
    に利用可能とし、且つ該特定の周辺ユニットの状態につ
    いての情報を、つぎのフレームにて特定ユニットに割当
    てられるタイムスロットの期間中、または該タイムスロ
    ットの少なくとも直前に前記制御ユニットにおけるメモ
    リに転送する手段を設けたことを特徴とするデータ処理
    システム。 ３、前記タイムスロットの数を周辺ユニットの個数に等
    しくしたことを特徴とする請求項２に記載のデータ処理
    システム。 ４、各周辺ユニットがその割当てられたタイムスロット
    期間中に等数のプログラムラインを走査することを特徴
    とする請求項２に記載のデータ処理システム。 ５、プログラムライン数を３２としたことを特徴とする
    請求項４に記載のデータ処理システム。 ６、前記制御ユニットにおけるメモリをプログラマブル
    ロジックアレイ（ＰＬＡ）形式のものとし、周辺ユニッ
    トの状態情報と前記制御ユニットに組込んだカウンタの
    内容とで前記ＰＬＡのアドレスを形成することを特徴と
    する請求項２〜５のいずれかに記載のデータ処理システ
    ム。
JP1066446A 1988-03-21 1989-03-20 単一制御ユニットから複数の周辺ユニットを制御する方法およびデータ処理システム Pending JPH0211037A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800698 1988-03-21
NL8800698A NL8800698A (nl) 1988-03-21 1988-03-21 Werkwijze voor het vanuit een besturingseenheid quasi parallel besturen van een aantal perifere eenheden en stelsel voor het uitvoeren van deze werkwijze.

Publications (1)

Publication Number Publication Date
JPH0211037A true JPH0211037A (ja) 1990-01-16

Family

ID=19851970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066446A Pending JPH0211037A (ja) 1988-03-21 1989-03-20 単一制御ユニットから複数の周辺ユニットを制御する方法およびデータ処理システム

Country Status (8)

Country Link
US (1) US5138610A (ja)
EP (1) EP0342720B1 (ja)
JP (1) JPH0211037A (ja)
KR (1) KR890015144A (ja)
CA (1) CA1318408C (ja)
DE (1) DE68906959T2 (ja)
ES (1) ES2042964T3 (ja)
NL (1) NL8800698A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962886B2 (ja) * 1991-07-19 1999-10-12 三菱電機株式会社 Ｔｄｍａ処理装置
JPH07219894A (ja) * 1994-01-31 1995-08-18 Sony Corp データ転送方法及びデータ転送装置
US5608897A (en) * 1994-04-05 1997-03-04 International Business Machines Corporation Programmable linear feedback shift register timeout mechanism
US5592077A (en) * 1995-02-13 1997-01-07 Cirrus Logic, Inc. Circuits, systems and methods for testing ASIC and RAM memory devices
US5768619A (en) * 1996-02-16 1998-06-16 Advanced Micro Devices, Inc. Method and system for enabling and disabling functions in a peripheral device for a processor system
US6167466A (en) 1997-07-09 2000-12-26 Texas Instruments Incorporated Multi-channel serial port with programmable features
US8135893B2 (en) 2008-09-12 2012-03-13 Honeywell International, Inc. System, apparatus and method for granting access to a shared communications bus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3377621A (en) * 1965-04-14 1968-04-09 Gen Electric Electronic data processing system with time sharing of memory
FR2110590A5 (ja) * 1970-10-22 1972-06-02 Ericsson Telefon Ab L M
US3931613A (en) * 1974-09-25 1976-01-06 Data General Corporation Data processing system
DE2555963C2 (de) * 1975-12-12 1982-10-28 Ibm Deutschland Gmbh, 7000 Stuttgart Einrichtung zur Funktionsmodifizierung
GB1566801A (en) * 1977-04-07 1980-05-08 Standard Telephones Cables Ltd Automatic telecommunication exchanges
US4223380A (en) * 1978-04-06 1980-09-16 Ncr Corporation Distributed multiprocessor communication system
US4402046A (en) * 1978-12-21 1983-08-30 Intel Corporation Interprocessor communication system
US4396980A (en) * 1980-07-11 1983-08-02 Fairchild Camera & Instrument Corp. Combined integrated injection logic and transistor-transistor logic microprocessor integrated circuit design
JPS60195659A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd バス制御方式
DE3424866C2 (de) * 1984-07-06 1986-04-30 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren und Anordnung zur Übertragung von Daten, insbesondere in einem Flugzeug
NL8402364A (nl) * 1984-07-27 1986-02-17 Philips Nv Werkwijze, station en systeem voor de overdracht van uit datapakketten bestaande berichten.
GB2165127B (en) * 1984-09-26 1988-04-07 Philips Electronic Associated Multiple access communications system
US4688212A (en) * 1985-01-31 1987-08-18 Harris Corporation Centralized image responsive telephone time slot interchange system
JPH0771097B2 (ja) * 1985-12-20 1995-07-31 株式会社日立製作所 時分割多重通信方式
SE456629B (sv) * 1987-02-27 1988-10-17 Ellemtel Utvecklings Ab Forfarande och anordning for overforing av information via ett bussystem

Also Published As

Publication number Publication date
US5138610A (en) 1992-08-11
DE68906959T2 (de) 1994-01-05
DE68906959D1 (de) 1993-07-15
EP0342720A1 (en) 1989-11-23
EP0342720B1 (en) 1993-06-09
KR890015144A (ko) 1989-10-28
ES2042964T3 (es) 1993-12-16
NL8800698A (nl) 1989-10-16
CA1318408C (en) 1993-05-25

Similar Documents

Publication Publication Date Title
US5297257A (en) Distributing a real-time control program to a plurality of input/output nodes
US20030167360A1 (en) Address assignment method for at least one bus device that has recently been connected to a bus system
US7080377B2 (en) Method for effective utilizing of shared resources in computerized system
CA1266536A (en) High speed bit interleaved time division multiplexer for multinode communication systems
EP0326671A2 (en) A computer system and a method of monitoring transient data structures of a computer system
JPH07334470A (ja) リアルタイムマルチタスクのための光パラレルプロセッサアーキテクチャー
JPH0211037A (ja) 単一制御ユニットから複数の周辺ユニットを制御する方法およびデータ処理システム
US7246184B2 (en) Method for configuring and/or operating an automation device
US7508770B2 (en) Method for the project engineering of an automation system
EP0578496B1 (en) Job execution method in multi-CPU system
WO2019176755A1 (ja) ネットワークシステム
US7185129B2 (en) Method for configuring and/or operating an automation device having a master unit connected to one or more slave units
JP3813756B2 (ja) プログラマブルコントローラ
JP3893787B2 (ja) 通信方法
JPH07319515A (ja) プログラマブルコントローラの分散制御システム
JPS61208340A (ja) ポ−リング方式
JPS6329864A (ja) システム構成制御方式
US20050160192A1 (en) Method for reconfiguring an automation device
KR100348196B1 (ko) 시퀀스 제어방법
JPH0350662A (ja) 並列計算機の処理制御方式
JPH02138652A (ja) アドレス設定方式
JPH0787458B2 (ja) 分散形交換システムの制御方式
JPS6337420B2 (ja)
JPS634215B2 (ja)
JPS60237794A (ja) デ−タ割当制御方式