JPH02110909A - 積層インダクタとそのインダクタンス調整方法 - Google Patents
積層インダクタとそのインダクタンス調整方法Info
- Publication number
- JPH02110909A JPH02110909A JP26349388A JP26349388A JPH02110909A JP H02110909 A JPH02110909 A JP H02110909A JP 26349388 A JP26349388 A JP 26349388A JP 26349388 A JP26349388 A JP 26349388A JP H02110909 A JPH02110909 A JP H02110909A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- conductive patterns
- conductor patterns
- inductance
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積層インダクタ、特にバイアス電流によって
インダクタンスを可変とする、電流制御型の積層インダ
クタとそのインダクタンスの調整方法に関するものであ
る。
インダクタンスを可変とする、電流制御型の積層インダ
クタとそのインダクタンスの調整方法に関するものであ
る。
電子部品の小型化、薄型化等の要求に伴い、インダクタ
の分野でも磁性体セラミック内に導体バタ・−ンを一体
に形成した、積層インダクタが用いられるようになって
いる。
の分野でも磁性体セラミック内に導体バタ・−ンを一体
に形成した、積層インダクタが用いられるようになって
いる。
印刷あるいはグリーンシートを積層して焼成すると、そ
のインダクタンス値は一定となってしまうので、調整の
ために磁性体層を削ってトリミングを行うか、磁性体に
凹部を形成して磁性体コアを挿入する方法等が考えられ
ている。
のインダクタンス値は一定となってしまうので、調整の
ために磁性体層を削ってトリミングを行うか、磁性体に
凹部を形成して磁性体コアを挿入する方法等が考えられ
ている。
しかし、機械的な加工が必要となり、また微調整が難し
く、信頼性の面でも問題がある。
く、信頼性の面でも問題がある。
そこで、発明者等は電流制御型の積層インダクタを特願
昭６３−２３２８６７において提案した。これは第６図
に示したように、磁性体層６０内に主巻線となる成る導
体パターン６１と制御巻線となる導体パターン６２を近
接して形成し、導体パターン６２に印加する直流バイア
ス電流によって導体パターン６１の周囲の磁界を変化さ
せ、インダクタンス値を変化させるものである。通常、
直流電流を大きくすることによってインダクタンスを減
少させるように動作する。
昭６３−２３２８６７において提案した。これは第６図
に示したように、磁性体層６０内に主巻線となる成る導
体パターン６１と制御巻線となる導体パターン６２を近
接して形成し、導体パターン６２に印加する直流バイア
ス電流によって導体パターン６１の周囲の磁界を変化さ
せ、インダクタンス値を変化させるものである。通常、
直流電流を大きくすることによってインダクタンスを減
少させるように動作する。
上記のような電流制御型の積層インダクタにおいて、直
流バイアス電流を増加させるにしたがって磁心か飽和に
近づき、実効的な透磁率が下がってインダクタンスが小
さくなる。しかし、飽和の始まる点において、大入力時
、正の半サイクルと負の半サイクルでインダクタンスの
実効値が変わるため、出力波形に歪みを生じる。
流バイアス電流を増加させるにしたがって磁心か飽和に
近づき、実効的な透磁率が下がってインダクタンスが小
さくなる。しかし、飽和の始まる点において、大入力時
、正の半サイクルと負の半サイクルでインダクタンスの
実効値が変わるため、出力波形に歪みを生じる。
本発明は、このような特性の劣化を防止し、可変範囲に
おいて安定した特性を得ようとするものである。
おいて安定した特性を得ようとするものである。
本発明は、主磁路の飽和を利用することなく、バイアス
電流の増加に伴ってインダクタンスを上げることのでき
る構造および方法によって、上記の課題を解決するもの
である。
電流の増加に伴ってインダクタンスを上げることのでき
る構造および方法によって、上記の課題を解決するもの
である。
すなわち、磁性体層間を端部が接続されて積層方向に重
畳して周回する導体パターンを具えた積層インダクタに
おいて、該導体パターンは、磁性体層を介して交互に積
層方向に重畳して周回する二個の導体パターンから成り
、該二個の導体パターンの一端同士が接続され、他の端
部が直流バイアス電流源に接続されたことに特徴を有す
るものである。
畳して周回する導体パターンを具えた積層インダクタに
おいて、該導体パターンは、磁性体層を介して交互に積
層方向に重畳して周回する二個の導体パターンから成り
、該二個の導体パターンの一端同士が接続され、他の端
部が直流バイアス電流源に接続されたことに特徴を有す
るものである。
また、磁性体層間を端部が接続されて積層方向に重畳し
て周回する導体パターンを具えた積層インダクタのイン
ダクタンス調整方法において、該導体パターンを、磁性
体層を介して交互に積層方向に重畳して同じ方向に周回
する二個の導体パターンとし、該二個の導体パターンに
互いに逆方向の直流バイアス電流を印加することにより
該導体パターン間の磁気抵抗を変化させ、それによって
インダクタンスを変化させることに特徴を有するもので
ある。
て周回する導体パターンを具えた積層インダクタのイン
ダクタンス調整方法において、該導体パターンを、磁性
体層を介して交互に積層方向に重畳して同じ方向に周回
する二個の導体パターンとし、該二個の導体パターンに
互いに逆方向の直流バイアス電流を印加することにより
該導体パターン間の磁気抵抗を変化させ、それによって
インダクタンスを変化させることに特徴を有するもので
ある。
導体パターン間を透磁率の高い磁性体層で置換すれば、
より広範囲に可変させることが可能となる。
より広範囲に可変させることが可能となる。
隣接する導体パターン間に逆方向の直流バイアス電流が
印加されると、導体パターン間の周囲の磁束の方向は逆
向きとなる。したがって、磁束の洩れが加算的になり、
磁気抵抗は小さくなる。そのために、インダクタの洩れ
磁束が多くなり、インダクタンス値も小さくなる。
印加されると、導体パターン間の周囲の磁束の方向は逆
向きとなる。したがって、磁束の洩れが加算的になり、
磁気抵抗は小さくなる。そのために、インダクタの洩れ
磁束が多くなり、インダクタンス値も小さくなる。
直流バイアス電流を大きくして行くと、導体パターン間
で磁気飽和が生じ、実効的な透磁率が低下するため、磁
気抵抗が増加し、それに伴って主磁路の磁束が増加する
。その結果、インダクタンス値は高くなる。
で磁気飽和が生じ、実効的な透磁率が低下するため、磁
気抵抗が増加し、それに伴って主磁路の磁束が増加する
。その結果、インダクタンス値は高くなる。
第１図は、その原理の説明図で、直流バイアスを印加し
ない最小値（Ｌ ＭＩＮ ）から、導体パターン間の磁
路が飽和した最大値（Ｌ ＭＡＸ ）までの範囲で可変
としたものである。従来の主磁路が飽和した状態で可変
させるのでなく、未飽和の状態で可変させるものである
。
ない最小値（Ｌ ＭＩＮ ）から、導体パターン間の磁
路が飽和した最大値（Ｌ ＭＡＸ ）までの範囲で可変
としたものである。従来の主磁路が飽和した状態で可変
させるのでなく、未飽和の状態で可変させるものである
。
以下、図面を参照して、本発明の実施例について説明す
る。
る。
第２図は、本発明の実施例を示す正面断面図である。フ
ェライトの磁性体２０が積層されたものでその内部に銀
−パラジウム等による導体パターン２１と導体パターン
２２が、磁性体層間を接続されながら交互に積層方向に
重畳して同じ方向に周回するように形成されている。こ
れによって、磁性体層２０内に導体パターン２１．２２
が形成されて、閉磁路型のインダクタとなる。
ェライトの磁性体２０が積層されたものでその内部に銀
−パラジウム等による導体パターン２１と導体パターン
２２が、磁性体層間を接続されながら交互に積層方向に
重畳して同じ方向に周回するように形成されている。こ
れによって、磁性体層２０内に導体パターン２１．２２
が形成されて、閉磁路型のインダクタとなる。
導体パタ゛−ン２１と導体パターン２２には直流バイア
ス電流が逆方向に印加される。そのため、一端同士を接
続し、他の二つの端部を直流バイアス源に接続する。こ
れにより、隣合う導体パターンには逆方向の直流バイア
ス電流が印加されることになる。
ス電流が逆方向に印加される。そのため、一端同士を接
続し、他の二つの端部を直流バイアス源に接続する。こ
れにより、隣合う導体パターンには逆方向の直流バイア
ス電流が印加されることになる。
隣合う導体パターンに発生する磁束は逆向きとなる。直
流バイアス電流が小さく、磁路が飽和を生じないときに
は、隣合う導体パターンで発生する磁束が同じ向きに導
体パターン間を通過し、磁気抵抗は小さい。したがって
、導体パターン２１．２２に発生する磁束は主磁路φヶ
を通らずに導体パターン２１．２２間の磁路Φ１、Φ２
を通るものが多くなる。すなわち、洩れ磁束が多くなっ
てインダクタンスは小さくなる。これが（第１図に示し
たＬ ＭＩＮの状態である。
流バイアス電流が小さく、磁路が飽和を生じないときに
は、隣合う導体パターンで発生する磁束が同じ向きに導
体パターン間を通過し、磁気抵抗は小さい。したがって
、導体パターン２１．２２に発生する磁束は主磁路φヶ
を通らずに導体パターン２１．２２間の磁路Φ１、Φ２
を通るものが多くなる。すなわち、洩れ磁束が多くなっ
てインダクタンスは小さくなる。これが（第１図に示し
たＬ ＭＩＮの状態である。
直流バイアス電流を次第に大きくすると、磁性体層２５
の磁気抵抗は次第に増加する。すなわち、洩れ磁束が少
なくなり、主磁路Φヶの磁束が増加する。磁路Φ８、φ
２が飽和して実効的な透磁率が小さくなった状態で、第
１図のＬ ＭＡＸの状態となる。
の磁気抵抗は次第に増加する。すなわち、洩れ磁束が少
なくなり、主磁路Φヶの磁束が増加する。磁路Φ８、φ
２が飽和して実効的な透磁率が小さくなった状態で、第
１図のＬ ＭＡＸの状態となる。
第３図は、本発明の他の実施例を示す正面断面図であり
、導体パターン３１．３２間を磁性体層３０よりも透磁
率の高い磁性体３５で置換して積層したものである。導
体パターン間の透磁率が高いので、初期の磁気抵抗をよ
り小さくでき、小さいインダクタンス値の制御が容易と
なる。
、導体パターン３１．３２間を磁性体層３０よりも透磁
率の高い磁性体３５で置換して積層したものである。導
体パターン間の透磁率が高いので、初期の磁気抵抗をよ
り小さくでき、小さいインダクタンス値の制御が容易と
なる。
第４図、第５図は本発明による積層インダクタの使用例
を示す回路図である。第４図の回路配置は、二つの導体
パターンのインダクタンスの和が出力として得られるが
、第５図の例においては、破線で示した導体パターンは
制御用のみに用いられる。
を示す回路図である。第４図の回路配置は、二つの導体
パターンのインダクタンスの和が出力として得られるが
、第５図の例においては、破線で示した導体パターンは
制御用のみに用いられる。
本発明によれば、主磁路が未飽和の状態でバイアス電流
によってインダクタンスを変化させることができる。し
たがって、出力波形に歪みが生ぜず、特性の良好な積層
インダクタかえられる。
によってインダクタンスを変化させることができる。し
たがって、出力波形に歪みが生ぜず、特性の良好な積層
インダクタかえられる。
特に、微小なインダクタンスの可変が容易となり、高周
波領域等の利用に適した積層インダクタが得られる。
波領域等の利用に適した積層インダクタが得られる。
第１図は本発明による積層インダクタの特性の説明図、
第２図と第３図は本発明の実施例の正面断面図、第４図
と第５図はその利用例を示す回路図、第６図は従来の電
流制御型積層インダクタの正面断面図である。 ２０．３０・・・・・・・磁性体層 ２１．２２．３１．３２・・・・・・導体パターン第
１ 図 第 ２ 図
第２図と第３図は本発明の実施例の正面断面図、第４図
と第５図はその利用例を示す回路図、第６図は従来の電
流制御型積層インダクタの正面断面図である。 ２０．３０・・・・・・・磁性体層 ２１．２２．３１．３２・・・・・・導体パターン第
１ 図 第 ２ 図
Claims (4)
- （１）磁性体層間を端部が接続されて積層方向に重畳し
て周回する導体パターンを具えた積層インダクタにおい
て、該導体パターンは、磁性体層を介して交互に積層方
向に重畳して周回する二個の導体パターンから成り、該
二個の導体パターンの一端同士が接続され、他の端部が
直流バイアス電流源に接続されたことを特徴とする積層
インダクタ。 - （２）該導体パターン間の少なくとも一部が、該磁性体
層よりも透磁率の高い磁性体で置換された請求項第１項
記載の積層インダクタ。 - （３）磁性体層間を端部が接続されて積層方向に重畳し
て周回する導体パターンを具えた積層インダクタのイン
ダクタンス調整方法において、該導体パターンを、磁性
体層を介して交互に積層方向に重畳して同じ方向に周回
する二個の導体パターンとし、該二個の導体パターンに
逆方向の直流バイアス電流を印加することにより該導体
パターン間の磁気抵抗を変化させ、それによってインダ
クタンスを変化させることを特徴とする積層インダクタ
のインダクタンスの調整方法。 - （４）該二個の導体パターンの端部同士を接続し、他の
二つの端部を直流バイアス電流源に接続する請求項第３
項記載の積層インダクタのインダクタンス調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26349388A JPH02110909A (ja) | 1988-10-19 | 1988-10-19 | 積層インダクタとそのインダクタンス調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26349388A JPH02110909A (ja) | 1988-10-19 | 1988-10-19 | 積層インダクタとそのインダクタンス調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110909A true JPH02110909A (ja) | 1990-04-24 |
| JPH05843B2 JPH05843B2 (ja) | 1993-01-06 |
Family
ID=17390288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26349388A Granted JPH02110909A (ja) | 1988-10-19 | 1988-10-19 | 積層インダクタとそのインダクタンス調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02110909A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221517U (ja) * | 1985-07-24 | 1987-02-09 |
-
1988
- 1988-10-19 JP JP26349388A patent/JPH02110909A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221517U (ja) * | 1985-07-24 | 1987-02-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05843B2 (ja) | 1993-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459351B1 (en) | Multilayer component having inductive impedance | |
| US6515568B1 (en) | Multilayer component having inductive impedance | |
| JP3941508B2 (ja) | 積層型インピーダンス素子 | |
| US3603864A (en) | Current dependent filter inductance | |
| JPH02165607A (ja) | 積層インダクタ | |
| US5999077A (en) | Voltage controlled variable inductor | |
| JPH02110909A (ja) | 積層インダクタとそのインダクタンス調整方法 | |
| JPH02110907A (ja) | 積層インダクタとそのインダクタンス調整方法 | |
| JPH0515284B2 (ja) | ||
| JPH02119209A (ja) | 積層インダクタとそのインダクタンス調整方法 | |
| JPH0287508A (ja) | 積層トランス | |
| JP2004165440A (ja) | インダクタンス素子 | |
| JPH0238410Y2 (ja) | ||
| JPH0522368B2 (ja) | ||
| JP2729811B2 (ja) | 積層インダクタとその調整方法 | |
| KR100254897B1 (ko) | 칩트랜스 및 제조방법 | |
| JPH03101106A (ja) | インダクタンス素子 | |
| JPH08139547A (ja) | 積層ｅｍｉフィルタ | |
| JP2002057046A (ja) | 非線形インダクタ | |
| JPH10270253A (ja) | インダクタンス素子及びｌｃ複合素子 | |
| JPH11238623A (ja) | チョークコイル | |
| TW202605860A (zh) | 磁性組件 | |
| JPH0342672Y2 (ja) | ||
| JP2023139568A (ja) | インダクタ及びこれを備えるｄｃｄｃコンバータ | |
| JPH04354310A (ja) | 誘導体のインダクタンス調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080106 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |