JPH02110960A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH02110960A JPH02110960A JP63086563A JP8656388A JPH02110960A JP H02110960 A JPH02110960 A JP H02110960A JP 63086563 A JP63086563 A JP 63086563A JP 8656388 A JP8656388 A JP 8656388A JP H02110960 A JPH02110960 A JP H02110960A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- package
- semiconductor device
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、パッケージの中の
半導体チップの主面が実装基板の実装面に対してほぼ直
角な状態で実装される縦型パッケージ半導体装置に適用
して有効な技術に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a semiconductor device, and particularly to a semiconductor device in which the main surface of a semiconductor chip in a package is mounted in a state substantially perpendicular to the mounting surface of a mounting board. The present invention relates to a technique that is effective when applied to vertical package semiconductor devices.
半導体チップを封止するパッケージの一つにＺＩ Ｐ
（Ｚｉｇｚａｇ ｉｎ Ｌｉｎｅ Ｐａｃｋａｇｅ）と
呼ばれているものがある。このＺＩＰは、複数本のリー
ドをパッケージの一側面から外へ出し、これを実装基板
のスルーホールの中に挿入することによって半導体チッ
プの実装を行うものである。実装したときのＺＩＰの中
の半導体チップの主面は、主面が実装基板の実装面に対
して直角になる。このため、ＺＩＰは、実装基板上に占
める実装面積が小さく、高い実装密度を得ることができ
る。ＺＩＰを実装基板に実装した例は日経マグロウヒル
社出版の日経エレクトロニクス１９８７，９．７ （Ｎ
ｏ、４２９）Ｐ、９９〜１０７に示されている。ZIP is one of the packages that seal semiconductor chips.
There is something called (Zigzag in Line Package). In this ZIP, a semiconductor chip is mounted by extending a plurality of leads out from one side of the package and inserting them into through holes of a mounting board. When mounted, the main surface of the semiconductor chip in the ZIP is perpendicular to the mounting surface of the mounting board. Therefore, the ZIP occupies a small mounting area on the mounting board and can achieve high mounting density. An example of ZIP mounted on a mounting board is Nikkei Electronics 1987, September 7 (N
o, 429) P, 99-107.
本発明者は、前記ＺＩＰの実装について検討した結果、
実装するために実装基板にスルーホールを開けるため、
実装基板の片面にしか実装することができず１両面に実
装してさらに実装密度を高めることができないという問
題点を見出した。As a result of studying the implementation of the ZIP, the present inventor found that
To make a through hole on the mounting board for mounting,
We have found a problem in that it can only be mounted on one side of a mounting board, and it is not possible to further increase the mounting density by mounting on both sides.
本発明の目的は、縦型パッケージを実装基板に面付は実
装することができる技術を提供することにある。An object of the present invention is to provide a technique that allows surface mounting of a vertical package on a mounting board.
本発明の他の目的は、縦型パッケージ半導体装置の実装
密度を向上することができる技術を提供することにある
。Another object of the present invention is to provide a technique that can improve the packaging density of a vertically packaged semiconductor device.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、パッケージの中の半導体チップの主面が実装
基板の実装面に対してほぼ直角な状態で面付は実装され
る縦型パッケージ半導体装置であって、複数本のリード
のそれぞれの実装面が、前記縦型パッケージの表面と裏
面の方向に配置されるように前記リードを折り曲げたも
のである。In other words, surface mounting is a vertical package semiconductor device in which the main surface of the semiconductor chip inside the package is mounted almost perpendicular to the mounting surface of the mounting board, and the mounting surface of each of the multiple leads is , the leads are bent so that they are arranged in the direction of the front and back surfaces of the vertical package.
上述した手段によれば、縦型パッケージが実装基板に、
スルーホールによる実装よりも小さい面付は実装面積で
実装されるので、半導体装置の実装密度を向上すること
ができる。また、実装基板の両面に実装することができ
るので、さらに半導体装置の実装密度を向上することが
できる。According to the above-mentioned means, the vertical package is mounted on the mounting board,
Since surface mounting requires a smaller mounting area than through-hole mounting, the mounting density of the semiconductor device can be improved. Furthermore, since the semiconductor device can be mounted on both sides of the mounting board, the packaging density of the semiconductor device can be further improved.
以下、本発明の一実施例を図面を用いて説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図は、本発明の一実施例の半導体装置の全体の斜視
図、
第２図は、第１図に示した半導体装置の要部の断面図で
ある。FIG. 1 is an overall perspective view of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sectional view of essential parts of the semiconductor device shown in FIG. 1.
第１図及び第２図において、１は樹脂からなるパッケー
ジであり、その中には半導体チップ２が封止されている
。半導体チップ２は１例えば銀（Ａｇ）ペースト等の接
着剤３でタブ４に接着されている。半導体チップ２には
り−ド５が例えば金（Ａｕ）からなるボンディングワイ
ヤ６を介して接続されている。それぞれのリード５は、
それの実装面すなわち実装基板１０（第５図及び第６図
参照）のパッド電極１２に接続される部分５Ａが、パッ
ケージ１の中心線すなわちパッケージ１からリード５が
突出している部分よりパッケージ１の表面ＩＡ又は裏面
ＩＢの方向に配置されるように折り曲げられている。こ
の第１図及び第２図に示した半導体装置では、複数本の
リード５が互いちがいに折り曲げられており、その折り
曲げられた先の部分の底面５Ａが実装基板に接続される
。In FIGS. 1 and 2, 1 is a package made of resin, and a semiconductor chip 2 is sealed in the package. A semiconductor chip 2 is bonded to a tab 4 with an adhesive 3 such as silver (Ag) paste. A solder 5 is connected to the semiconductor chip 2 via a bonding wire 6 made of, for example, gold (Au). Each lead 5 is
The mounting surface of the package 1, that is, the part 5A that is connected to the pad electrode 12 of the mounting board 10 (see FIGS. 5 and 6), is closer to the center line of the package 1, that is, the part where the leads 5 protrude from the package 1. It is bent so as to be placed in the direction of the front surface IA or the back surface IB. In the semiconductor device shown in FIGS. 1 and 2, the plurality of leads 5 are bent at different angles, and the bottom surface 5A of the bent portion is connected to the mounting board.
ここで、パッケージ１の外径寸法の一例を記すと、長さ
Ｑｌは２６．１１ｍｍ、高さＱ２は８．５１ｍｍ、厚さ
Ｑ３は３．０５ｍｍである。リード５のアウターリード
の部分の幅Ｑ４は１例えば０゜５８ｍｍである。また、
半導体チップ２の主面の上の図示していないポンディン
グパッドとボンディングワイヤ６との接続は、ウェッジ
・ポールボンディング法で行われている。リード５のイ
ンナーリード部とボンディングワイヤ６の接続は、超音
波振動を併用した熱圧着で行われている。Here, to describe an example of the outer diameter dimensions of the package 1, the length Ql is 26.11 mm, the height Q2 is 8.51 mm, and the thickness Q3 is 3.05 mm. The width Q4 of the outer lead portion of the lead 5 is 1, for example, 0.58 mm. Also,
The bonding pads (not shown) on the main surface of the semiconductor chip 2 are connected to the bonding wires 6 by a wedge-pole bonding method. The inner lead portion of the lead 5 and the bonding wire 6 are connected by thermocompression bonding using ultrasonic vibration.
次に、リードフレームの１個の半導体チップ２に対応す
る部分を第３図に示し、またリードフレームの外枠の全
体を第４図に示す。Next, FIG. 3 shows a portion of the lead frame corresponding to one semiconductor chip 2, and FIG. 4 shows the entire outer frame of the lead frame.
第３図において、５０はリードフレームであり、タブ４
．リード５．外枠５１．タブ吊りリード５２゜ダムバー
５３からなっている。リードフレーム５０は、例えば銅
（Ｃｕ）と、錫（Ｓ ｎ）と、燐（Ｐ）と、ニッケル（
Ｎｉ）と、亜鉛（Ｚ ｎ）と、鉄（Ｆ ｅ）と、鉛（ｐ
ｂ）との合金からなる基体の全面にニッケルメッキ（Ｎ
ｉ）を施し、この上にさらに錫（Ｓｎ）メツキを施して
形成したものである。前記基体を成す成分のうち、銅（
Ｃｕ）が主成分である。そして、前記基体中の銅（Ｃｕ
）と錫（Ｓｎ）とリン（Ｐ）とニッケル（Ｎｉ）の含有
量は。In FIG. 3, 50 is a lead frame, and tab 4
．． Lead 5. Outer frame 51. It consists of a tab suspension lead 52° and a dam bar 53. The lead frame 50 is made of, for example, copper (Cu), tin (Sn), phosphorus (P), and nickel (
Ni), zinc (Zn), iron (Fe), and lead (p
Nickel plating (N
i), and then tin (Sn) plating is applied thereon. Among the components forming the base, copper (
Cu) is the main component. Then, the copper (Cu) in the base body is
), and the contents of tin (Sn), phosphorus (P), and nickel (Ni).
それらを合せて９９．７ｗｔ％である。また、リンＣＰ
）の含有量は０．１５ｗｔ％以下、亜鉛（Ｚｎ）の含有
量は０．０５〜０．２０ｗｔ％程度、鉛（Ｐｂ）含有量
は０．０５ｗｔ％以下である。Their total content is 99.7 wt%. Also, Lin CP
) content is 0.15 wt% or less, zinc (Zn) content is approximately 0.05 to 0.20 wt%, and lead (Pb) content is 0.05 wt% or less.
リード５のボンディングワイヤ６が接続される部分には
半田メツキが形成されている。第３図ではパッケージ１
でモールドされる部分を破線で囲んで示している。半導
体チップ２をパッケージ１で封止した後、リード５のパ
ッケージ１の外に出ている部分には半導体メツキが形成
される。第４図に示したリードフレーム５０の外枠５１
の幅Ｑ５は、例えば３２．８０ｍｍ、長さＱ６は例えば
１４２゜１１ｍｍである。Solder plating is formed on the portion of the lead 5 to which the bonding wire 6 is connected. In Figure 3, package 1
The part to be molded with is shown surrounded by a broken line. After the semiconductor chip 2 is sealed in the package 1, semiconductor plating is formed on the portions of the leads 5 that are exposed outside the package 1. Outer frame 51 of lead frame 50 shown in FIG.
The width Q5 is, for example, 32.80 mm, and the length Q6 is, for example, 142°11 mm.
次に、本実装例の半導体装置の組み立て方法を簡単に説
明する。Next, a method for assembling the semiconductor device of this mounting example will be briefly described.
本実装例の半導体装置の組み立ては、まずリードフレー
ム５０のタブ４に銀（Ａｇ）ペースト等の接着剤３を使
って半導体チップ２を接着し、次にボンディングワイヤ
６を半導体チップ２のポンディングパッドとリード５の
所定部に接続する。次に１例えばレジンでパッケージ１
を形成して半導体チップ２．ボンディングワイヤ６及び
リード５のインナーリードの部分をモールドする。次に
。To assemble the semiconductor device of this mounting example, first, the semiconductor chip 2 is bonded to the tab 4 of the lead frame 50 using an adhesive 3 such as silver (Ag) paste, and then the bonding wire 6 is bonded to the semiconductor chip 2. The pad is connected to a predetermined portion of the lead 5. Next, package 1 with resin, for example.
to form a semiconductor chip 2. The bonding wire 6 and the inner lead portion of the lead 5 are molded. next.
リードフレーム５０のリード５以外の部分すなわち外枠
５１．タブ吊りリード５２のパッケージ１の外に出てい
る部分、ダムバー５３を切断する。次に、リード５のア
ウターリードの部分を交互に、パッケージ１の表面ＩＡ
の方向または裏面ＩＢの方向に折り曲げて、第１図及び
第２図に示したように成形する。この後、そのアウター
リードの部分に半田のメツキ層を例えばデイプピング法
で形成する。The portion of the lead frame 50 other than the leads 5, that is, the outer frame 51. Cut off the portion of the tab hanging lead 52 protruding from the package 1 and the dam bar 53. Next, the outer lead portions of the leads 5 are alternately connected to the surface IA of the package 1.
or in the direction of the back surface IB, and form it as shown in FIGS. 1 and 2. Thereafter, a plating layer of solder is formed on the outer lead portion by, for example, a dipping method.
次に、第５図に前記第１図及び第２図に示した半導体装
置が実装される実装基板の平面図を模式第５図において
、 １０は実装基板であり、１１は半導体装置が実装さ
れる実装部である。この実装部１１は実装基板１０の例
えば表面と裏面のそれぞれに５００〜１５００箇所ずつ
設けられている。一つの実装部１１には１個の半導体装
置が実装される。Next, FIG. 5 schematically shows a plan view of a mounting board on which the semiconductor device shown in FIGS. 1 and 2 is mounted. In FIG. This is the implementation part. The mounting portions 11 are provided at 500 to 1500 locations on each of the front and back surfaces of the mounting board 10, for example. One semiconductor device is mounted on one mounting section 11 .
次に、前記実装部１１を第６図に拡大して示す。第６図
に示すように、半導体装置のリード５に対応して、実装
部１１にはパッド電極１２が設けられている。前記パッ
ド電極１２とリード５の接続は、まず半導体装置のリー
ド５を接着剤でパッド電極１２に仮り止めした後、半田
リフロー炉を通して１５０〜３００℃に加熱して接続す
る。このように、リード５を面付は実装でパッド電極１
２に接続するので、第７図に示すように、実装基板１０
の表と裏の両面に半導体装置を実装することができる。Next, the mounting section 11 is shown enlarged in FIG. As shown in FIG. 6, pad electrodes 12 are provided on the mounting portion 11 in correspondence with the leads 5 of the semiconductor device. The pad electrode 12 and the lead 5 are connected by first temporarily fixing the lead 5 of the semiconductor device to the pad electrode 12 with an adhesive, and then heating it to 150 to 300° C. in a solder reflow oven. In this way, when the lead 5 is surface-mounted, the pad electrode 1 is mounted.
2, so as shown in FIG. 7, the mounting board 10
Semiconductor devices can be mounted on both the front and back sides.
半導体装置を実装基板１０に実装した状態において、パ
ッケージ１の中の半導体チップ２の主面は、実装基板１
０に対してほぼ直角になっている。When the semiconductor device is mounted on the mounting board 10, the main surface of the semiconductor chip 2 in the package 1 is mounted on the mounting board 10.
It is almost perpendicular to 0.
なお、第７図は１両面に半導体装置を実装した実装基板
１０の一部を拡大して示した断面図である。Note that FIG. 7 is an enlarged cross-sectional view of a part of the mounting board 10 on which semiconductor devices are mounted on one surface.
なお、半導体装置のリード５は、第８図乃至第１２図に
示したように成形してもよい。Note that the leads 5 of the semiconductor device may be formed as shown in FIGS. 8 to 12.
第８図乃至第１２図は、第１図及び第２図に示した本発
明の一実施例の半導体装置と異る半導体装置の正面図又
は側面図である。8 to 12 are front or side views of a semiconductor device different from the semiconductor device of the embodiment of the present invention shown in FIGS. 1 and 2. FIG.
第８図に示した半導体装置では、パッケージ１の底（実
装基板１０に向う面）ばかりでなく、パッケージ１の側
面からもリード５が出ている。第９図に示した半導体装
置では、リード５の先端部の面５Ａが実装基板１０のパ
ッド電極１２に面付けされる。第１０図乃至第１２図に
示した半導体装置では、それぞれのリード５が図示した
ように折り曲げられて成形される。In the semiconductor device shown in FIG. 8, leads 5 protrude not only from the bottom of the package 1 (the surface facing the mounting board 10) but also from the side surface of the package 1. In the semiconductor device shown in FIG. 9, the surface 5A of the tip of the lead 5 is placed on the pad electrode 12 of the mounting board 10. In the semiconductor device shown in FIGS. 10 to 12, each lead 5 is bent and molded as shown.
以上の説明から分るように１本実施例によれば、パッケ
ージ１の中の半導体チップ２の主面が実装基板１０の実
装面に対してほぼ直角な状態で面付は実装される縦型パ
ッケージ半導体装置であって、複数本のリード５のそれ
ぞれの実装面５Ａが前記縦型パッケージ１の表面ＩＡと
裏面ＩＢの方向に配置されるように前記リード５を折り
曲げたことにより、縦型パッケージが実装基板１０に、
スルーホールによる実装よりも小さい面付は実装面積で
実装されるので、半導体装置の実装密度を向上すること
ができる。また、実装基板１０の両面に実装することが
できるので、さらに半導体装置の実装密度を向上するこ
とができる。As can be seen from the above description, according to this embodiment, the imposition is a vertical type in which the main surface of the semiconductor chip 2 in the package 1 is mounted almost at right angles to the mounting surface of the mounting board 10. In the packaged semiconductor device, the leads 5 are bent so that the mounting surfaces 5A of each of the plurality of leads 5 are arranged in the direction of the front surface IA and the back surface IB of the vertical package 1, thereby forming a vertical package. is mounted on the mounting board 10,
Since surface mounting requires a smaller mounting area than through-hole mounting, the mounting density of the semiconductor device can be improved. Further, since the semiconductor device can be mounted on both sides of the mounting board 10, the packaging density of the semiconductor device can be further improved.
すなわち、パッド電極１２の大きさはり−ド５の幅に形
成すれば充分であるので、実装基板１０にリード５を挿
入するための穴を開け、この穴にリードを挿入して半導
体装置の実装を行う場合のその穴より小さくできる。こ
のことから、実装基板１０の上に設けられる信号配線の
配線間のピッチを大きくできる、言換えれば、信号配線
間のピッチが同じならば、実装密度を高くできる。That is, since it is sufficient to form the pad electrode 12 to the width of the pad 5, a hole for inserting the lead 5 is made in the mounting board 10, and the lead is inserted into this hole to mount the semiconductor device. If you do that hole you can make it smaller. From this, the pitch between the signal wirings provided on the mounting board 10 can be increased. In other words, if the pitch between the signal wirings is the same, the packaging density can be increased.
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
複数本のリードのそれぞれの実装面が縦型パッケージの
表面と裏面の方向に配置されるように前記リードを折り
曲げたことにより、前記縦型パッケージがスルーホール
（穴）による実装よりも小さい面付は実装面積で実装さ
れるので、前記縦型パッケージ半導体装置の実装密度を
向上できる。By bending the leads so that the mounting surfaces of the plurality of leads are arranged in the direction of the front and back surfaces of the vertical package, the vertical package has a smaller surface area than through-hole mounting. Since the mounting area is reduced, the mounting density of the vertical package semiconductor device can be improved.
また、実装基板の両面に面付は実装できるので。In addition, surface mounting can be mounted on both sides of the mounting board.
さらに実装密度を向上することができる。Furthermore, the packaging density can be improved.
第１図は、本発明の一実施例の半導体装置の全体の斜視
図。
第２図は、第１図に示した半導体装置の要部の断面図、
第３図は、リードフレームの１個の半導体チップ１に対
応する部分を示した平面図、
第４図は、リードフレームの外枠の全体を示した概略平
面図、
第５図は、第１図及び第２図に示した半導体装置が実装
される実装基板を模式的に示した平面図。
第６図は、第５図に示した実装基板の実装部を拡大して
示した平面図。
第８図乃至第１２図は、第１図及び第２図に示した本発
明の一実施例の半導体装置と異る半導体装置の正面図又
は側面図である。
図中、１・・・パッケージ、２・・・半導体チップ、３
・・・接着剤、４・・・タブ、５・・・リード、６・・
・ボンディングワイヤ、１０・・・実装基板、１１・・
・実装部、５０・・・リードフレーム、５１・・・外枠
、５２・・・タブ吊りリード、５３・・・ダムバーであ
る。FIG. 1 is an overall perspective view of a semiconductor device according to an embodiment of the present invention. 2 is a cross-sectional view of the main parts of the semiconductor device shown in FIG. 1, FIG. 3 is a plan view showing a portion of the lead frame corresponding to one semiconductor chip 1, and FIG. 4 is a lead 5 is a schematic plan view showing the entire outer frame of the frame; FIG. 5 is a plan view schematically showing a mounting board on which the semiconductor device shown in FIGS. 1 and 2 is mounted; FIG. FIG. 6 is a plan view showing an enlarged mounting portion of the mounting board shown in FIG. 5; 8 to 12 are front or side views of a semiconductor device different from the semiconductor device of the embodiment of the present invention shown in FIGS. 1 and 2. FIG. In the figure, 1... package, 2... semiconductor chip, 3
...Adhesive, 4...Tab, 5...Lead, 6...
・Bonding wire, 10... Mounting board, 11...
- Mounting part, 50...Lead frame, 51...Outer frame, 52...Tab hanging lead, 53...Dam bar.
Claims (2)
実装面に対してほぼ直角な状態で面付け実装される縦型
パッケージ半導体装置であって、複数本のリードのそれ
ぞれの実装面が、前記縦型パッケージの表面と裏面の方
向に配置されるように前記リードを折り曲げたことを特
徴とする半導体装置。1. A vertical package semiconductor device in which the main surface of the semiconductor chip in the package is surface-mounted with the main surface of the mounting board substantially perpendicular to the mounting surface of the mounting board, and the mounting surface of each of the plurality of leads is A semiconductor device characterized in that the leads are bent so as to be arranged in the direction of the front and back surfaces of the mold package.
ることを特徴とする特許請求の範囲第１項に記載の半導
体装置。2. 2. The semiconductor device according to claim 1, wherein the plurality of leads are bent differently from each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086563A JPH02110960A (en) | 1988-04-08 | 1988-04-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086563A JPH02110960A (en) | 1988-04-08 | 1988-04-08 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02110960A true JPH02110960A (en) | 1990-04-24 |
Family
ID=13890481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63086563A Pending JPH02110960A (en) | 1988-04-08 | 1988-04-08 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02110960A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315523A (en) * | 1991-05-17 | 1993-11-26 | Fujitsu Ltd | Semiconductor device |
| JPH06318664A (en) * | 1990-08-15 | 1994-11-15 | Internatl Business Mach Corp <Ibm> | Surface mount edge connecting package |
| US5574310A (en) * | 1991-05-17 | 1996-11-12 | Fujitsu Limited | Semiconductor package for surface mounting with reinforcing members on support legs |
| US5592019A (en) * | 1994-04-19 | 1997-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and module |
| US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
| JP2015060882A (en) * | 2013-09-17 | 2015-03-30 | 株式会社デンソー | Manufacturing method of electronic device and manufacturing method of electronic component including the electronic device |
-
1988
- 1988-04-08 JP JP63086563A patent/JPH02110960A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318664A (en) * | 1990-08-15 | 1994-11-15 | Internatl Business Mach Corp <Ibm> | Surface mount edge connecting package |
| JPH05315523A (en) * | 1991-05-17 | 1993-11-26 | Fujitsu Ltd | Semiconductor device |
| US5574310A (en) * | 1991-05-17 | 1996-11-12 | Fujitsu Limited | Semiconductor package for surface mounting with reinforcing members on support legs |
| US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5861669A (en) * | 1991-05-17 | 1999-01-19 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5592019A (en) * | 1994-04-19 | 1997-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and module |
| JP2015060882A (en) * | 2013-09-17 | 2015-03-30 | 株式会社デンソー | Manufacturing method of electronic device and manufacturing method of electronic component including the electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| JP2840316B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
| JPH11297889A (en) | Semiconductor package and mounting substrate, and mounting method using the same | |
| CN101436575A (en) | Semiconductor package and mounting method thereof | |
| JPH0570316B2 (en) | ||
| JP2002198482A (en) | Semiconductor device and method of manufacturing the same | |
| JPH02110960A (en) | Semiconductor device | |
| JPH02260450A (en) | Semiconductor device and its mounting | |
| JPH0430561A (en) | Semiconductor integrated circuit device and packaging structure therefor | |
| JPH01140647A (en) | Surface mounting type semiconductor package | |
| JPH0230169A (en) | Semiconductor device | |
| JP2651608B2 (en) | Substrate for mounting electronic components | |
| JP2647900B2 (en) | Surface mount ultra-thin semiconductor device | |
| JPS6267828A (en) | Mounting structure of semiconductor device | |
| JPS6379361A (en) | Upright installation type semiconductor device | |
| JP3173308B2 (en) | Semiconductor integrated circuit device | |
| JPH0228356A (en) | Surface mounting type semiconductor device and its manufacture | |
| JPS62263665A (en) | Lead frame and semiconductor device using thesame | |
| JPH02249981A (en) | Semiconductor device and mounting method using the same and continuity testing method | |
| JP2004335947A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH0329354A (en) | Semiconductor device | |
| JPS63160262A (en) | Lead frame and semiconductor device using the same | |
| JPH03256395A (en) | Electronic device | |
| JP2953893B2 (en) | Printed circuit board jumper wiring method and injection molded printed circuit board for jumper wiring |