JPH02110960A

JPH02110960A - 半導体装置

Info

Publication number: JPH02110960A
Application number: JP63086563A
Authority: JP
Inventors: Koichi Kanemoto; 光一金本; Masachika Masuda; 正親増田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-04-08
Filing date: 1988-04-08
Publication date: 1990-04-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置に関し、特に、パッケージの中の
半導体チップの主面が実装基板の実装面に対してほぼ直
角な状態で実装される縦型パッケージ半導体装置に適用
して有効な技術に関するものである。

〔従来の技術〕

半導体チップを封止するパッケージの一つにＺＩ　Ｐ　
（Ｚｉｇｚａｇ　ｉｎ　Ｌｉｎｅ　Ｐａｃｋａｇｅ）と
呼ばれているものがある。このＺＩＰは、複数本のリー
ドをパッケージの一側面から外へ出し、これを実装基板
のスルーホールの中に挿入することによって半導体チッ
プの実装を行うものである。実装したときのＺＩＰの中
の半導体チップの主面は、主面が実装基板の実装面に対
して直角になる。このため、ＺＩＰは、実装基板上に占
める実装面積が小さく、高い実装密度を得ることができ
る。ＺＩＰを実装基板に実装した例は日経マグロウヒル
社出版の日経エレクトロニクス１９８７，９．７　（Ｎ
ｏ、４２９）Ｐ、９９〜１０７に示されている。

〔発明が解決しようとする課題〕

本発明者は、前記ＺＩＰの実装について検討した結果、
実装するために実装基板にスルーホールを開けるため、
実装基板の片面にしか実装することができず１両面に実
装してさらに実装密度を高めることができないという問
題点を見出した。

本発明の目的は、縦型パッケージを実装基板に面付は実
装することができる技術を提供することにある。

本発明の他の目的は、縦型パッケージ半導体装置の実装
密度を向上することができる技術を提供することにある
。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、パッケージの中の半導体チップの主面が実装
基板の実装面に対してほぼ直角な状態で面付は実装され
る縦型パッケージ半導体装置であって、複数本のリード
のそれぞれの実装面が、前記縦型パッケージの表面と裏
面の方向に配置されるように前記リードを折り曲げたも
のである。

〔作用〕

上述した手段によれば、縦型パッケージが実装基板に、
スルーホールによる実装よりも小さい面付は実装面積で
実装されるので、半導体装置の実装密度を向上すること
ができる。また、実装基板の両面に実装することができ
るので、さらに半導体装置の実装密度を向上することが
できる。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図は、本発明の一実施例の半導体装置の全体の斜視
図、第２図は、第１図に示した半導体装置の要部の断面図で
ある。

第１図及び第２図において、１は樹脂からなるパッケー
ジであり、その中には半導体チップ２が封止されている
。半導体チップ２は１例えば銀（Ａｇ）ペースト等の接
着剤３でタブ４に接着されている。半導体チップ２には
り−ド５が例えば金（Ａｕ）からなるボンディングワイ
ヤ６を介して接続されている。それぞれのリード５は、
それの実装面すなわち実装基板１０（第５図及び第６図
参照）のパッド電極１２に接続される部分５Ａが、パッ
ケージ１の中心線すなわちパッケージ１からリード５が
突出している部分よりパッケージ１の表面ＩＡ又は裏面
ＩＢの方向に配置されるように折り曲げられている。こ
の第１図及び第２図に示した半導体装置では、複数本の
リード５が互いちがいに折り曲げられており、その折り
曲げられた先の部分の底面５Ａが実装基板に接続される
。

ここで、パッケージ１の外径寸法の一例を記すと、長さ
Ｑｌは２６．１１ｍｍ、高さＱ２は８．５１ｍｍ、厚さ
Ｑ３は３．０５ｍｍである。リード５のアウターリード
の部分の幅Ｑ４は１例えば０゜５８ｍｍである。また、
半導体チップ２の主面の上の図示していないポンディン
グパッドとボンディングワイヤ６との接続は、ウェッジ
・ポールボンディング法で行われている。リード５のイ
ンナーリード部とボンディングワイヤ６の接続は、超音
波振動を併用した熱圧着で行われている。

次に、リードフレームの１個の半導体チップ２に対応す
る部分を第３図に示し、またリードフレームの外枠の全
体を第４図に示す。

第３図において、５０はリードフレームであり、タブ４
．リード５．外枠５１．タブ吊りリード５２゜ダムバー
５３からなっている。リードフレーム５０は、例えば銅
（Ｃｕ）と、錫（Ｓ　ｎ）と、燐（Ｐ）と、ニッケル（
Ｎｉ）と、亜鉛（Ｚ　ｎ）と、鉄（Ｆ　ｅ）と、鉛（ｐ
ｂ）との合金からなる基体の全面にニッケルメッキ（Ｎ
ｉ）を施し、この上にさらに錫（Ｓｎ）メツキを施して
形成したものである。前記基体を成す成分のうち、銅（
Ｃｕ）が主成分である。そして、前記基体中の銅（Ｃｕ
）と錫（Ｓｎ）とリン（Ｐ）とニッケル（Ｎｉ）の含有
量は。

それらを合せて９９．７ｗｔ％である。また、リンＣＰ
）の含有量は０．１５ｗｔ％以下、亜鉛（Ｚｎ）の含有
量は０．０５〜０．２０ｗｔ％程度、鉛（Ｐｂ）含有量
は０．０５ｗｔ％以下である。

リード５のボンディングワイヤ６が接続される部分には
半田メツキが形成されている。第３図ではパッケージ１
でモールドされる部分を破線で囲んで示している。半導
体チップ２をパッケージ１で封止した後、リード５のパ
ッケージ１の外に出ている部分には半導体メツキが形成
される。第４図に示したリードフレーム５０の外枠５１
の幅Ｑ５は、例えば３２．８０ｍｍ、長さＱ６は例えば
１４２゜１１ｍｍである。

次に、本実装例の半導体装置の組み立て方法を簡単に説
明する。

本実装例の半導体装置の組み立ては、まずリードフレー
ム５０のタブ４に銀（Ａｇ）ペースト等の接着剤３を使
って半導体チップ２を接着し、次にボンディングワイヤ
６を半導体チップ２のポンディングパッドとリード５の
所定部に接続する。次に１例えばレジンでパッケージ１
を形成して半導体チップ２．ボンディングワイヤ６及び
リード５のインナーリードの部分をモールドする。次に
。

リードフレーム５０のリード５以外の部分すなわち外枠
５１．タブ吊りリード５２のパッケージ１の外に出てい
る部分、ダムバー５３を切断する。次に、リード５のア
ウターリードの部分を交互に、パッケージ１の表面ＩＡ
の方向または裏面ＩＢの方向に折り曲げて、第１図及び
第２図に示したように成形する。この後、そのアウター
リードの部分に半田のメツキ層を例えばデイプピング法
で形成する。

次に、第５図に前記第１図及び第２図に示した半導体装
置が実装される実装基板の平面図を模式第５図において
、　１０は実装基板であり、１１は半導体装置が実装さ
れる実装部である。この実装部１１は実装基板１０の例
えば表面と裏面のそれぞれに５００〜１５００箇所ずつ
設けられている。一つの実装部１１には１個の半導体装
置が実装される。

次に、前記実装部１１を第６図に拡大して示す。第６図
に示すように、半導体装置のリード５に対応して、実装
部１１にはパッド電極１２が設けられている。前記パッ
ド電極１２とリード５の接続は、まず半導体装置のリー
ド５を接着剤でパッド電極１２に仮り止めした後、半田
リフロー炉を通して１５０〜３００℃に加熱して接続す
る。このように、リード５を面付は実装でパッド電極１
２に接続するので、第７図に示すように、実装基板１０
の表と裏の両面に半導体装置を実装することができる。

半導体装置を実装基板１０に実装した状態において、パ
ッケージ１の中の半導体チップ２の主面は、実装基板１
０に対してほぼ直角になっている。

なお、第７図は１両面に半導体装置を実装した実装基板
１０の一部を拡大して示した断面図である。

なお、半導体装置のリード５は、第８図乃至第１２図に
示したように成形してもよい。

第８図乃至第１２図は、第１図及び第２図に示した本発
明の一実施例の半導体装置と異る半導体装置の正面図又
は側面図である。

第８図に示した半導体装置では、パッケージ１の底（実
装基板１０に向う面）ばかりでなく、パッケージ１の側
面からもリード５が出ている。第９図に示した半導体装
置では、リード５の先端部の面５Ａが実装基板１０のパ
ッド電極１２に面付けされる。第１０図乃至第１２図に
示した半導体装置では、それぞれのリード５が図示した
ように折り曲げられて成形される。

以上の説明から分るように１本実施例によれば、パッケ
ージ１の中の半導体チップ２の主面が実装基板１０の実
装面に対してほぼ直角な状態で面付は実装される縦型パ
ッケージ半導体装置であって、複数本のリード５のそれ
ぞれの実装面５Ａが前記縦型パッケージ１の表面ＩＡと
裏面ＩＢの方向に配置されるように前記リード５を折り
曲げたことにより、縦型パッケージが実装基板１０に、
スルーホールによる実装よりも小さい面付は実装面積で
実装されるので、半導体装置の実装密度を向上すること
ができる。また、実装基板１０の両面に実装することが
できるので、さらに半導体装置の実装密度を向上するこ
とができる。

すなわち、パッド電極１２の大きさはり−ド５の幅に形
成すれば充分であるので、実装基板１０にリード５を挿
入するための穴を開け、この穴にリードを挿入して半導
体装置の実装を行う場合のその穴より小さくできる。こ
のことから、実装基板１０の上に設けられる信号配線の
配線間のピッチを大きくできる、言換えれば、信号配線
間のピッチが同じならば、実装密度を高くできる。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

複数本のリードのそれぞれの実装面が縦型パッケージの
表面と裏面の方向に配置されるように前記リードを折り
曲げたことにより、前記縦型パッケージがスルーホール
（穴）による実装よりも小さい面付は実装面積で実装さ
れるので、前記縦型パッケージ半導体装置の実装密度を
向上できる。

また、実装基板の両面に面付は実装できるので。

さらに実装密度を向上することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例の半導体装置の全体の斜視
図。第２図は、第１図に示した半導体装置の要部の断面図、第３図は、リードフレームの１個の半導体チップ１に対
応する部分を示した平面図、第４図は、リードフレームの外枠の全体を示した概略平
面図、第５図は、第１図及び第２図に示した半導体装置が実装
される実装基板を模式的に示した平面図。第６図は、第５図に示した実装基板の実装部を拡大して
示した平面図。第８図乃至第１２図は、第１図及び第２図に示した本発
明の一実施例の半導体装置と異る半導体装置の正面図又
は側面図である。図中、１・・・パッケージ、２・・・半導体チップ、３
・・・接着剤、４・・・タブ、５・・・リード、６・・
・ボンディングワイヤ、１０・・・実装基板、１１・・
・実装部、５０・・・リードフレーム、５１・・・外枠
、５２・・・タブ吊りリード、５３・・・ダムバーであ
る。

Claims

【特許請求の範囲】

１．パッケージの中の半導体チップの主面が実装基板の
実装面に対してほぼ直角な状態で面付け実装される縦型
パッケージ半導体装置であって、複数本のリードのそれ
ぞれの実装面が、前記縦型パッケージの表面と裏面の方
向に配置されるように前記リードを折り曲げたことを特
徴とする半導体装置。
２．前記複数本のリードは、互いちがいに曲げられてい
ることを特徴とする特許請求の範囲第１項に記載の半導
体装置。