JPH021129A

JPH021129A - 半導体装置

Info

Publication number: JPH021129A
Application number: JP63158189A
Authority: JP
Inventors: Yasushi Sakui; 康司作井; Takehiro Hasegawa; 武裕長谷川; Shigeyoshi Watanabe; 重佳渡辺; Fujio Masuoka; 富士雄舛岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-01-08
Filing date: 1988-06-28
Publication date: 1990-01-05
Anticipated expiration: 2014-03-03
Also published as: JP2862877B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はバイポーラトランジスタを用いた半導体装置に
関する。

（従来の技術）従来、バイポーラトランジスタは、ベース電流を入力、
コレクタ電流を出力とする電流増幅素子として用いられ
て来た。例えばＮＰＮバイポーラトランジスタでは、正
のコレクタ、エミッタ間電圧ＶＣＥ、ベース、エミッタ
間電圧ｖＢＥ（ｖｃＩ！〉ＶＢ＋りを与えると、　Ｖｓ
ｔ！の種々の値に対してコレクタ電流ＩＣは増幅された
正の値を取り、この時、またベース電流１．も正である
。

（発明が解決しようとする課題）しかし、従来のバイポーラトランジスタは、その画一的
な動作のため応用範囲もまた限られている。

本発明は、ベース電位に応じて、この順方向のベース電
流の他に、逆方向にベース電流を流すことができる新規
なバイポーラトランジスタを用いた半導体装置を提供す
ることを目的とする。

〔発明の構成〕

（課題を解決するための手段）本発明は、ベース、エミッタ間の順方向ベース電流、コ
レクタ、ベース間の逆方向ベース電流を夫々ＩＢＩＥｔ
　ＩＣＢとした時、ベース電位に応じてＩ　ＢＢ＜　Ｉ
　ｃｅとなるようにコレクタ、エミッタ間電圧ＶＣＥを
設定したバイポーラトランジスタを用いた半導体装置を
提供するものである。

（作　用）コレクタ、エミッタ間電圧を高電圧に設定することによ
り、ベース電位、即ちベース、エミッタ間電圧Ｖａａの
変化に対してベース、エミッタ間の順方向ベース電流■
Ｂｌ！より大きなコレクタ、ベース間の逆方向ベース電
流ＩＣＢを流すことができ、ベース電流が従来の正領域
に加え負の領域を持ったトランジスタが実現できる。

（実施例）以下、本発明の実施例を図面を参照して説明する。

第２図は本実施例で用いたバイポーラトランジスタの断
面図である。

Ｐ−型シリコン基板２１表面にはコレクタ抵抗を下げる
ためＮ生型埋込み層２２が設けられ、更にＰ−型エピタ
キシャルシリコン層２３が設けられている。このＰ−型
エピタキシャルシリコン層２３にはリンが導入されてＮ
型ウェル２４が形成されている。そして表面にはフィー
ルド酸化膜２５が形成され、開口部にはＮ生型埋込み層
２２に達するコレクタ取出し層２６が、また、他の開口
にはＰ−型ベース領域２７が設けられている。Ｐ−型ベ
ース領域２７の一部には２４　Ｘ５μｍのサイズのＮ＋
型のエミッタ領域２８が形成され、更にエミッタポリサ
イド２９が設けられている。またＰ−型ベース領域２７
内にはエミッタポリサイド２９に自己整合してＰ生型層
３０が形成され、更にコレクタ取出し層２６表面には、
重ねてＮ生型層３１が形成されている。

この全体は、シリコン酸化膜３２で覆われ、コンタクト
開口には、Ｔｉ／ＴｉＮ膜３３を介しテ１−５ｉ３４よ
゛りなるコレクタ、ベース、エミッタ電極３５．３６゜
３７が設けられている。

製造においては、先ず、Ｐ−型シリコン基板２１に、５
ｂ２０３雰囲気で１２５０℃、２５分、ｓｂを熱拡散し
てＮ生型埋込み層２２を形成する。次いで、　５ｉ）１
２ＣＩ２．＋Ｂ２ＨＧ雰囲気で１１５０℃、１０分の処
理により、Ｐ−型エピタキシャルシリコン層２３を成長
させた。この後、リンＰ＋を加速電圧１６０ＫｅＶ　、
ドーズ層５　Ｘ　１０ｉ２ｃｆｆｌ−”でイオン注入し
、Ｎ２雰囲気中で１１００℃、２９０分の拡散によりＮ
型ウェル２４を形成した。そしてフィールド酸化膜２５
形成後、リンＰ＋をイオン注入してＮ生型のコレクタ取
出し層２６を形成し、更にボロンＢ＋を加速電圧３０ｋ
ｅＶ、ドーズ量５　Ｘ　１０１０１３ａ”イオン注入し
てＰ−型ベース領域２７を形成した。この後、表面に薄
いシリコン酸化膜を形成し、これに開口してポリシリコ
ンを５００人被潰し、ヒ素Ａｓ＋を６０ＫｅＶ。

ドーズ量５　Ｘ　１０”　ａｍ−”イオン注入し、更に
Ｈｏ５ｔを被着してバターニングし、エミッタポリサイ
ド２９を形成する。そして、ボロンＢ＋をイオン注入し
てＰ◆型層３０．更にヒ素Ａｓ＋をイオン注入してＮ生
型層３１を設ける。この後、シリコン酸化膜３２を堆積
し、コンタクト開口を設け、コンタクト孔底部にＴｉ／
ＴｉＮ３３を被着し、更にＡＱ−３ｉ３４を堆積してパ
ターニングし、コレクタ、ベース、エミッタ電極３５，
３６゜３７を形成する。

第３図は、この様にして形成したＮＰＮバイポーラトラ
ンジスタの不純物分布図である。

エミッタは不純物濃度１．５Ｘ１０”ａｍ″″３でＰ′
″型エピタキシャルシリコン層２３表面からの接合深さ
０．１５．Ｂ、ベースは、　３　Ｘ　１０”　ａａ−”
で接合深さ０．３μｓ、コレクタは、ウェル領域およそ
４ＸｌＯ”０１−”である。

第１図は、このＮＰＮバイポーラトランジスタ１１の動
作を示す回路図である。

ベース、エミッタ間電圧ＶＢ！、コレクタ、エミッタ間
電圧ＶＣＢとした時、ＶＢＨに対するコレクタ電流工。

、ベース電流１．を第４図に示す。

第４図は、ＶＣＥを６．２５Ｖに設定した時の値で。

ＯＶ≦Ｖ　ａ　ａ　＜　０．４５　Ｖ　１’はＶＢＢ（
７）電源ノ正ノ端子カらベース１３に流れ込む正のベー
ス電流Ｉ　ａ、０．４５（ｖ８６く０．８７■ではベー
ス１３からＶＢｇの電源の正の端子に流れ出す負のベー
ス電流−Ｉ　Ｂ、０．８７Ｖ　＜ＶＢ［！では再びＶＢ
Ｂの電源の正の端子から流れ込む正のベース電流ｒａと
なることが判った。

第５図は、ＶＣＥを５．７５Ｖに設定した場合の結果で
、ベース電流　ＩＢが負になるＶＢｔ’領域は、　０．
５０＜Ｖａｎ＜０．６６Ｖである。

しかしながら、第６図に示すように、　ＶＣＥＩ”１ｖ
とすると、　ｖａＦｌ（７）全領域（ＶＢＨ≧Ｏ）で負
のベース電流は観測されず、よりは常に正であった。

上述した負のベース電流は、第７図に示すように、ベー
スからエミッタに流れる順方向のベース電流Ｉａａ（順
方向であるので図中ＩＢＦと表わしている）と、ベース
、コレクタ間のＰＮ接合においてなだれ増倍現象によっ
て発生するキャリアによるコレクタ、ベース間の逆方向
ベース電流ＩＣＢ（逆方向であるのでＩＢＲと表わして
いる）の大小関係によって説明される。

即ち、Ｉ　ＩａＩ！ｌ＞　ｌ　ＩＣＢＩのときは、第４
図におけるＯｖ≦Ｖ　ａ　ａ　＜　０　、４５　Ｖ　及
び０．８７Ｖ＜ＶＢＩ！（７）領域で観測されるように
正のベース電流ＩＢとなり。

Ｉａａｌ＜　ｌ　Ｉｃａ　Ｉのときは、０．４５Ｖ　＜
　Ｖａｎ＜０．８７Ｖの領域でａｍされるように負のベ
ース電流−Ｉ。

どなる。

エミッタからの注入電子がベース・コレクタ接合の空乏
領域に入ると、これらの電子はコレクタ電圧がなだれ降
伏の方向に大きな電圧とされているためインパクトイオ
ン化によって電子−正孔対を発生する。そして、発生し
た電子と正孔はベースとコレクタ間の電界によってコレ
クタとベースに夫々ドリフト移動する。ベースにドリフ
トした正孔は負のベース電流ＩＢＲを作り出す、ベース
からエミッタへの正のベース電流ＩＢＦは固定されたベ
ース・エミッタ間電圧ＶＢ＋！で制限される。この結果
、ＩＢＲがＩＢＦより大きい時、逆方向ベース電流が観
測される。他方、この逆方向ベース電流が現われる場合
において、発生した電子は、その電子電流がエミッタか
らの注入電子電流より小さいため、コレクタ電流の大き
さに僅かに加わることになる。

これを式を用いて以下に説明する。

Ｅｂａｒｓ−Ｍａｉｌのモデルにおいて、通常のトラン
ジスタでは、コレクタ電流ＩＣＯとベース電流ＩＢＦは
式■および■で表わされる。

ｒｃｏ＝αＦ　Ｉ　ａｓ（ｅｘｐ（’　””）　　　１
　）沼ＴＩ　ｃｓ（ｅｘｐ（’　”’）　　１　）　　　　　−
■ＴＩａｒ＝（１−ａｐ）ＩＩ！５（ｅｘｐ（”””）　　
１）滅Ｔ（１（ＥＲ）ＩＣ３（６ＸＰ（””町−１）・・・■ＴここでＩＢＥはエミッタ、ベース接合の逆方向飽和電流
、ＩＣ３はコレクタ、ベース接合の逆方向飽和電流、α
Ｆはエミッタ、ベース接合を横切って流れた電流のうち
、コレクタに到達した電流の割合。

αＦはコレクタ、ベース接合を横切って流れた電流のう
ちエミッタに到達した電流の割合を表わす。

また、沼はボルツマン定数、Ｔは絶対温度、矛は電荷量
である。

さらに、コレクタ、ベース間電圧Ｖｃ［！が高く、ベー
ス、コレクタ間のＰＮ接合におけるなだれ増倍効果が無
視できなくなる場合、コレクタ電流ＩＣは、ＩＣ；ＭＩＣｏ・・・■ となり、ここで、ＩＣＯはなだれ増倍効果を無視した場
合のコレクタ電流、ｎは係数、ＢＶｃａｏはエミッタ開
放時のベース、コレクタ間の耐圧を表わす。

第７図に示すようになだれ増倍で発生したホールは、電
界によってベースに流れ込み、逆方向のベース電流ＩＢ
Ｒとなる。

よってＩＢＲは、よりＲ＝　　（Ｍ　　　１）ＩＣＯ・・・■となり、結
局、ベース電流１．は順方向のベース電流ＩＢＦと逆方
向のベース電流ＩＢＲの差として表わせ。

ＩＢ＝＝　ＩＮＦ−ＩＢＲ＝　ＩＢＦ−（Ｍ　−１）　
ＩＣ８＝（１（Ｍ　−１）ｈｐｐ）　ＩＢＦ　　　　　
　・・・０となる。尚、エミッタ電流１．は１．＝Ｉ。

。＋ＩＢＦで表わされる。ここでｈＦＥは電流利得（ｈ
ｒｆ！＝　Ｉ　ｃ。

／ＩＢＦ）を表わす。

なお、この動作は、ＮＰＮバイポーラトランジスタだけ
でなく、ＰＮＰバイポーラトランジスタにおいても同様
に説明できる。

さて、この様な負のベース電流を示すバイポーラトラン
ジスタは新しい応用分野を有している。

例えば、従来、電圧保持装置として知られているものに
フリップフロップがある。しかし、フリップフロップは
６個の素子により構成されるため高集積化に問題がある
。

さて、第１図のバイポーラトランジスタにおいて、ベー
スとエミッタ間に容量性の負荷が存在する場合を考える
。

？（７）時、ベース電圧ｖＢＥがＯＶ≦ＶＢ！＜０．４
５Ｖの場合、負荷の蓄積された電荷はベースから二ツタ
に流れ出すので負荷の両端の電圧Ｖａａは下降してＯｖ
に近ずく、一方、　０．４５Ｖ　＜　Ｖａｎ＜０．８７
Ｖ　テある場合、逆方向ベース電流によって負荷に電荷
が蓄積されるので負荷両端の電圧ｖＢＥは上昇して０．
８７Ｖｌ、：、近ずき、一方、　ＶＢｇ＞０．８７Ｖ　
１’あるときは正のベース電流によって負荷の電荷はベ
ースからエミッタに流れ出すので負荷両端の電圧ＶａＥ
！は下降してやはり０．８７Ｖに近ずく。以上の様にＶ
ＢＥ！はＯｖもしくは０．８７Ｖに保持されるので自己
増幅機能をもった電圧の保持が可能である。

第８図に、その電圧保持回路の一例を示す。

この実施例では、スイッチング素子としてｎチャネルＭ
ＯＳトランジスタＱ□を用い、そのドレインもしくはソ
ースを、ＮＰＮバイポーラトランジスタＱ２のベースに
接続する。

ＭｏＳトランジスタＱ１のゲートにはクロックφ４が印
加され、他端にはクロックφＢが与えられる。

この場合の容量は、ベース、エミッタ間の接合容量であ
り、コレクタ、ベース間の接合容量もやはり負荷容量と
して機能する。

第９図は、ＭＯＳトランジスタＱ１の製溝クロックφＡ
と、入力クロックφＢ、そしてＭＯＳトランジスタＱ１
とバイポーラトランジスタＱ２の接続ノードに設けられ
た出力端子の電圧レベルを示している。Ｖ、は０．８７
Ｖ、Ｖｐは０．４５Ｖ、ＶＬはＯＶを示す。

φＡがハイレベルとなり、ベースにφ、）０．ｌ１７Ｖ
が入り、その後φＡがロウレベルになると、ベースに印
加されたハイレベル電圧は正のベース電流によって放電
され０．８７Ｖに落ち着く。次に、ベースに０．４５Ｖ
＜φａ＜０．８７Ｖ　が印加された場合、負のベース電
流によって出力電位は上昇し０．８７Ｖとなる。そして
、ベースにφｅ＜０．４５Ｖ　が印加された場合、正の
ベース電流によってＯｖに収束する。

かくシテ、φａ＞０．４５Ｖ　（７）場合、境界電位０
．８７Ｖを保持出力し、φＢ（０，４５Ｖ　の場合、Ｏ
Ｖを保持出力する事が可能となる。

この事は１本回路が、少ない素子数でフリップフロップ
に代わる電圧保持回路に使゛用できる事に他ならない。

これは、ベース電流に負電流が生じるからで、第６図に
示した様にコレクタ、エミッタ間電圧ｖｃｇ＝ＩＶの場
合は、全てのＶＢＨに対して正のべ−スミ流となるので
放電モードとなり電圧保持ができなくなる。

第９図ではＭｏＳトランジスタＱ１とバイポーラトラン
ジスタの接続ノードを出力端としたが。

保持後、再度ＭＯＳトランジスタＱ□をオンさせてφＢ
入力端子を出力端とすることもできる。

第１０図は、上記接続ノードにバイポーラトランジスタ
とは別にＭＯＳキャパシタ等の容量素子Ｃを接続したも
のであり、この容量素子で、先の充放電を積極的に行な
わせる様にしたものである。

この場合、φＢの入力端を出力端としても用いているが
、ＱｌとＱ２のベースの接続部に出力端を置いても良い
。

先に触れた様に、本発明はＰＮＰバイポーラトランジス
タに適用する事も勿論可能である。

第１１図はその例で、第１図に対応させてＰＮＰバイポ
ーラトランジスタの場合を示している。

この場合、コレクタ、エミッタ間電圧Ｖ。Ｉ！が所定の
負の電圧（−Ｖボルト）の時、第１２図に示す様に、ベ
ース、エミッタ間電圧ｖＢｕに対して負のベース電流−
ＩＢを流すことができる。

ＰＮＰバイポーラトランジスタを電圧保持回路に適用し
た場合、第１０図、第１１図から理解されるように、今
度は負電圧を保持することができる。

以上説明した電圧保持回路は、ラッチ回路、基ｉ１！電
位発生回路やＳＲＡＭ等のメモリに適用することが出来
る。また、負のベース電流を示すバイポーラトランジス
タを用いて発振回路やセンスアンプ、スイッチング回路
を組む事も出来る。

第１３図は本発明の他の実施例を説明する回路図である
。

第１のＮＰＮバイポーラトランジスタＴＲＩのベースで
ある第１のノードには入力電位ｖｘＮが入力し、そのエ
ミッタは第２のＮＰＮバイポーラトランジスタＴＲ２の
ベースに接続され、そこを第２のノードとして出力電位
Ｖｏｕｒが観測される。

ＴＲＩ、ＴＲ２夫々のコレクタ電位ＶＣＣ□及びＶＣＣ
ｚ　を８ｖにしたときの入力電位Ｖ工Ｎに対する出力Ｖ
ＯＵＴの関係を第１４図に示す。

本実施例のＴＲ２のベース、エミッタ間電圧ＶＢＨに対
するベース電流ＩＢ、コレクタ電流ＩＣの関係を第１５
図に示した。ここでは、第２図で説明したバイポーラト
ランジスタと全く同じプロセスパラメータで作製したト
ランジスタＴＲ２を用いた。尚、本実施例では、ＴＲＩ
もＴＲ２と全く同じプロセスパラメータで作製したトラ
ンジスタを用い−Ｖ　ＣＣｘ　＝　Ｖ　ＣＣｚ　＝８　
Ｖとした。

ＴＲＩは充電手段として機能し、ＶＺ＝をＯｖから上げ
て行くと第１４図の実線に示す様にＶ　ＯＵＴはＴＲＩ
のエミッタ電流１．とＴＲ２の正のベース電流の差が零
（Ｉ　ＣＢ＋　Ｉ　Ｂ＝　Ｉ　ｎＥ）になる電位をとり
ながら上昇して行く。しかし、第１５図に示すようｌｃ
ｏ、４６Ｖ＜Ｖａａ＜１．２２Ｖ　テはＴＲ２（７）順
方向ベース電流より逆方向ベース電流の方が大きくなる
ため、第１３図の回路では、ＶＯＵＴが０．４６近傍（
ｖｌ）の時のＶ工Ｎ＝ｏ、ｓｉｖを境に充電モードとな
る。こノ時、ＴＲ２のベース、エミッタ接合及びベース
。

コレクタ接合の接合容量が充電によりＶ。ＬＩＴはｖ２
（，１，２２Ｖ）に急峻に立上がる。ここで、第１３図
の回路には実際にはＴＲＩにエミッタ電流１．が流れル
ノテ第１４図（’）　Ｖ　１−　Ｖ　＊は上記ＩＣＢ＋
ＩＩ！＝　ＩＢＥＩを満す電圧であり、第１５図のＩＱ
と−ＩＱの境界電位０，４６Ｖ、１．２２Ｖ近傍の値を
取る。図中の特性図に示した矢印はＶＩＮを上げて行く
場合、及びその後Ｖ工Ｎを下げる場合の特性であり、ｖ
ＩＮが０．８１　Ｖより大きい領域まで上げるとＶ。Ｌ
ＩＴはｖ２にラッチされる。

即ち、本回路はメモリや電圧検出回路、　Ａ／Ｄ変換回
路に使用できる。

ｖｏｃ２　を、１ｖにした場合は、ＴＲ２に逆方向ベー
ス電流が表われないため第１４図の点線に示すように、
ｖｘＮに対してｖｏｕＴは連続的に変化し、Ｖ　ＯＵＴ
の急峻な変化は表れない。

第１６図は、第１３図においてＴＲ２ベース、エミッタ
間に抵抗素子を入れた場合の実施例である。

第１７図は、第１６図においてＴＲ２のベース、エミッ
タ間に接続したＲをＩＭΩにしたときの入出力特性であ
る。

前記の抵抗Ｒによって、第１４図に対し第１７図のよう
に、　ＶＯＵＴが急峻に変化する絶対量を抵抗Ｒを入れ
ない場合の０．７６（＝１．２２−０．４６）Ｖから抵
抗Ｒを入れた場合（７）０．４４（＝１．２０−０．７
６）Ｖ４：変化させることができ、またその時のＶＩＮ
の値を０．８１Ｖから１．３１Ｖに変化させることがで
きる。

第１８図は、第１６図においてベース、エミッタ間に容
量素子Ｃを入れた場合の実施例でＶＩＮに対するｖ　ｏ
ｕＴの時定数を変化させている。

上記の実施例におけるＴＲＩは、ＴＲ２と同じ逆方向ベ
ース電流特性を有するものである。しかし、ＴＲＩの機
能はＶＩＮの増加に対してエミッタ電流ＩＥが増加する
ものであればよい。ＴＲＩは、第６図で示した様にコレ
クタ・エミッタ間電圧ＶＣＢを下げ負のベース電流を示
さない通常のＮＰＮバイポーラトランジスタであっても
有効である。

またＴＲＩのかわりに、第１９図に示すようにＭ○Ｓト
ランジスタＴＲ３でも第２０図に示すようにダイオード
Ｄ１を接続しても有効である。この際ＴＲ３はｎ形ＭＯ
ＳトランジスタでもＰ形ＭＯＳトランジスタでもよい。

また上記の抵抗素子Ｒは、高抵抗ポリシリコンや、ＭＯ
Ｓトランジスタ、バイポーラトランジスタ等で、また容
量素子ＣはＭｏＳキャパシタやＰＮ接合の接合容量等で
形成することができる。

また上記実施例では、ＴＲＩ、ＴＲ２は共にＮＰＮバイ
ポーラトランジスタを用いたが第２１図に示すように、
ＰＮＰバイポーラトランジスタを用いることもできる。

この場合、ＶＣＣ，とＶ　Ｃ，には負の電圧例えば８ｖ
を与え、ＶＩＮも負の電圧を与えるとＶ　ＯＵＴから、
負の電位変化が出力される。

次に、第２２図に示したように、Ｖ　０ＬＪＴとＶＳＳ
との間にＰＮＰ　トランジスタＴＲ３を付加した場合で
も本発明は有効である。第２２図の入出力特性を第２３
図に示す。第２２図のＶＩＮをＯｖから除々に高くして
いくと、第２３図の■のような入出力特性になる＠ＶＩ
Ｎの高レベルがＶＩＮ＜Ｖｘｕの時、ＶＸＮを高レベル
から除々に下げていくと、その入出力特性は先の実施例
と同様に第２３図の■の軌跡をもどる。またＶＩＮ（７
）高レベルがＶ　ｚＨ）　Ｖ　ｚＨ（７）時、ｖｘＮを
高レベルから、除々に下げていくと、その入出力特性は
第２３図の■のように、ヒステリシス特性になる。この
ように、ｖｘＮのＬレベルをＶＩＮくＶ工り、　Ｈレベ
ルをＶ　ＩＬ　Ｎ　＞　Ｖ　ＩＨとして用いると、第２
２図の回路はシュミットトリガ−回路として、働く６以
下にその説明を行なう。第１５図に示したようにＶＣＥ
＝　８　Ｖ　（Ｖｃｃｔ　＝　ＶＣＣｚ　＝　８　Ｖ）
において、ＶＢ、＝０．４６Ｖカら１．２２Ｖ（７）間
でＴ　Ｒ２ニは点線で示したような負のベース電流−Ｉ
Ｂが流れ、他では実線で示したような正のベース電流Ｉ
Ｂが流れる。

第２４図（ａ）に示した。第２２図のトランジスタ回路
ＴＲ１，ＴＲ３のＶｒＮ＝ＯＶ（７）ときのＶＢＩＩ！
に対するＴＲＩとＴＲ３の接続部の電流の特性を第２４
図（ｂ）に示す。ＴＲＩは充電手段として機能し、また
後述するようにＴＲ３は放電手段として機能する。ＶＢ
ＦｉがＶＩＮ（＝　ＯＶ）より低いとき、すなわち負の
ときはトランジスタＴＲＩのエミッタ電流による点線で
示された一ＩＯが流れ、ｖＢ［！が正のときはトランジ
スタＴＲ３のエミッタ電流による実線で示された、工０
が流れる。第２３図の特性は、第１５図と第２４図（ｂ
）を組み合わせることにより。

第２５図の（ａ）から（ｄ）に示すように説明できる。

ここで第２５図の（ａ）から（ｄ）はそれぞれ、第２３
図の（ａ）から（ｄ）の状態を説明する図である。また
第２５図において、点線は、ＴＲ２のベースすなわちＶ
　ＯＵＴ端子を充電する方向の電流、実線は、ＴＲ２の
ベースを放電する方向の電流を示す。したがって、ｖ　
ｏｕＴは、ＴＲ２のベースを充電する全電流と、放電す
る全電流の大きさが等しい電位に安定することになる。

第２５図（ａ）は、ＶＸＮをＯＶから上げていき０．４
ＶにしたときのＴＲ２のベース電位ＶＢＥに対するＶＯ
ＬＩ丁に出入りする各電流の特性である。ＶＩＮ＝Ｏｖ
のときはｖｏＵＴはＯｖにあり、ＶＩＮを上げていくと
ｖｏＵＴは、第２５図（ａ）に示したように下位側の安
定点、即ち一工０と１．が等しくなる電位になりながら
上昇していく。しかし、ＶＩＮ＝０．７６Ｖを越えると
、第２５図（ｂ）に示すようにＶａｔ！がＯｖから、　
１．２２Ｖまでの何れの値においても、充電する方向の
電流が流れるため、ＶＢＢは急峻に上昇し、１．２２Ｖ
に安定し、ｖｏＵＴとなる。さらにｖｒＮを上げると、
安定電位ｖｏｕＴは、充電する方向の全電流が放電する
方向の全電流と等しくなる点で上昇を続け、第２５図＜
ａ＞に示すように、ＶＩＮ＝２Ｖの時ＶＯＵＴ＝１．３
５Ｖになる６次にｖＩＮを２ｖから下げていくと、Ｖ　
ＯＵＴは、充電する方向の全電流と放電する全電流が等
しい電位で下がって行く。第２５図（ｄ　）　ニはｖＩ
Ｎ＝０．３ｖのときの状態を示す。

ここで、トランジスタＴＲ３のエミッタによる電流ＩＯ
は、ＴＲ２トランジスタの負のベース電流を打ち消す作
用をする。したがってトランジスタＴＲ３がない場合は
、ＶＸＮをＯｖまで下げても第２６図中の（ｅ）に示す
ようにＶＯＵＴ　＝１．２２ＶにラッチされＶＯｔ１丁
＝ＯＶｔこ下がらない。ｖＩＮを０．３ｖから更に下げ
、Ｖｚｓ＝０．１Ｖ以下になると、第２５図（ｄ）で−
点鎖線で示した様にＩＱは負のベース電流−■、からは
ずれ、充電方向の全電流と、放電方向の全電流が等しく
なる電位即ち−Ｉｏと低レベル側のベース電流ＩＢが変
わる電位まで急峻に下がる。この急峻な下がりは、ＴＲ
３のベース電位を変化させることによってエミッタ電流
１．を変化させ工０の大きさを負のベース電流−工８の
大きさより大きくすることに他ならない。即ち、放電ト
ランジスタＴＲ３は１．２２ＶにラッチされていたＴＲ
２のベース電位を、ＴＲ３がＴＲ２の持つ負のベース電
流−Ｉｎの絶対値より大きなＩｏ（放電電流）を持つよ
うに制御することにより、ラッチレベルをリセットする
ことができる訳である。

また、第２２図の他の実施例として、第２７図のように
、第２２図のＴＲＩをＮＰＮバイポーラトランジスタか
らＮ形ＭＯＳトランジスタに、ＴＲ３をＰＮＰバイポー
ラトランジスタからＰ形ＭＯＳトランジスタに置き換え
た場合にも同様の特性を示す。

第２８図にはシュミットトリガ−回路に用いた他の実施
例を示す。第２９図は、ｐｎｐバイポーラトランジスタ
を用いた場合のシュミットトリガ−回路の実施例であり
、この回路では、第３０図に示すようにＶ、、、Ｖｏｕ
Ｔとも負の電位で動作する。

第３１図には、Ｖｃの値を変化させることにより、負の
ベース電流をなくすようにした実施例である。

第３２図にその動作を示す。ｖＩＮよりｖＨ＝１．４ｖ
の入力がｎ形ＭＯＳトランジスタのスイッチング素子を
介して入力されると、Ｖ　ｏｕＴはハイレベル側の正負
のベース電流の境界電位である１、２２Ｖにラッチされ
る。しかし、ｖｃを８ｖからＯｖに変化させることによ
って１．負のベース電流の流れる正ベース電位が存在し
なくなるため、ｖＯＵＴはラッチされていた１、２２Ｖ
からＯｖに落ちる。これは、メモリー素子などのリセッ
ト機能として用いることができる。

〔発明の効果〕

本発明によれば、逆方向ベース電流を用いた全く新しい
半導体装置を提供することができる。

【図面の簡単な説明】

第１図は、ＮＰＮバイポーラトランジスタを用いた動作
回路図、第２図はバイポーラトランジスタの断面図、第
３図はその不純物プロファイルを示す図、第４図はＶｃ
Ｅ＝６．２５Ｖの場合のベース電流を示す図、第５図は
ＶｃＥ＝５．７５Ｖの場合を示す図、第６図は■ｃ１１
！＝１．Ｏｖ　の場合を示す図、第７図はその動作を説
明する図、第８図は電圧保持回路に適用した場合を説明
する図、第９図はその動作を説明するための図、第１０
図は他の例を示す図、第１１図、第１２図はＰＮＰバイ
ポーラトランジスタの場合を説明する図、第１３図、第
１４図、第１５図、第１６図、第１７図、第１８図、第
１９図、第２０図、第２１図は他の実施例を説明する図
、第２２図、第２３図。第２４図、第２５図、第２６図、第２７図、第２８図、
第２９図、第３０図は更に他の実施例を示す図、第３１
図、第３２図は他の実施例を示す図である。代理人　弁理士　則　近　憲　佑同　　松山光之第図ベース、１ミンタ明４ｒＪＥＶｓＥ（Ｖｌべ一乙工ξツ
ク１ＶＩｔ圧Ｖ８Ｅ（Ｖ）Ｎ゛−ス、エミック間電圧Ｖ
８Ｅ（〕第１１１ｍペース、エミック間弛圧ＢＥ（〕第１２図第図第１Ｏ図第図Ｖ（’Ｃ／第１３図ＩＨ〔ｖ）第１４図ベース、工ξ１，７■電斤８Ｅ（〕第１５図ｃｃｔ第１８図ｃｃｔ第２１図第２０図ＢＥ　（〕第２４図（α）第２５図（ｂ）（ｃｔ）第２５図（Ｃ）第２６図第２７図第２８図第２９図第３０図

Claims

【特許請求の範囲】

（１）ベース、エミッタ間の順方向ベース電流をＩ＿Ｂ
＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ＿Ｃ
＿Ｂとした時、ベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ
＿Ｂとなるようにコレクタ、エミッタ間電圧Ｖ＿Ｃ＿Ｅ
を設定したバイポーラトランジスタを用いたことを特徴
とする半導体装置。
（２）Ｉ＿Ｃ＿Ｂはなだれ増倍電流である請求項１記載
の半導体装置。
（３）バイポーラトランジスタはＮＰＮトランジスタで
ある請求項１記載の半導体装置。
（４）バイポーラトランジスタはＰＮＰトランジスタで
ある請求項１記載の半導体装置。
（５）ベース、エミッタ間の順方向ベース電流をＩ＿Ｂ
＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ＿Ｃ
＿Ｂとした時、ベース電位に応じてＩ＿Ｂ＿Ｅ＞Ｉ＿Ｃ
＿Ｂ及びＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ＿Ｂの２状態が存在してこ
れに伴ないベース電流の極性が反転するようにコレクタ
、エミッタ間電圧Ｖ＿Ｃ＿Ｅを設定したバイポーラトラ
ンジスタを用いたことを特徴とする半導体装置。
（６）ベース、エミッタ間の順方向ベース電流をＩ＿Ｂ
＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ＿Ｃ
＿Ｂとした時、ベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ
＿Ｂとなるバイポーラトランジスタと、このバイポーラ
トランジスタのベースに接続して設けられたスイッチン
グ素子とを備えたことを特徴とする半導体装置。
（７）バイポーラトランジスタのベースとスイッチング
素子との接続部に、容量素子が設けられてなる請求項６
記載の半導体装置。
（８）スイッチング素子はＭＯＳトランジスタである請
求項６記載の半導体装置。
（９）ベース、エミッタ間の順方向ベース電流をＩ＿Ｂ
＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ＿Ｃ
＿Ｂとした時、ベース電位に応じてＩ＿Ｂ＿Ｅ＞Ｉ＿Ｃ
＿Ｂ、Ｉ＿Ｂ＿Ｅ＞Ｉ＿Ｃ＿Ｂの２状態が存在し、ベー
ス電位を両状態の境界電位に保持するようにしたことを
特徴とする半導体装置。
（１０）バイポーラトランジスタと、このバイポーラト
ランジスタのベースと入力との間に設けられたスイッチ
ング素子と、前記ベースとスイッチング素子の接続部に
設けられた容量素子とを有し、ベース、エミッタ間電圧
が増大するに従いベース電流の極性が変化するようにコ
レクタ、エミッタ間電圧を高電圧に設定し、前記入力電
位が所定の範囲にある時は前記スイッチング素子がオフ
した後、ベース電流の極性が変化する電位にベース電位
が収束し、入力電位が他の範囲にある時は、前記収束す
るベース電位とは異なる電位に収束することを特徴とす
る半導体装置。
（１１）バイポーラトランジスタのベースとスイッチン
グ素子との接続部に出力部を設けた請求項１０記載の半
導体装置。
（１２）入力部を出力部としても用いる請求項１０記載
の半導体装置。
（１３）ベースを入力とする第１のバイポーラトランジ
スタと、この第１のバイポーラトランジスタのエミッタ
にベースが接続され、そこを出力とする第２のバイポー
ラトランジスタとを備え、この第２のバイポーラトラン
ジスタは、そのベース、エミッタ間の順方向ベース電流
をＩ＿Ｂ＿Ｅ、コレクタ、ベース間の逆方向ベース電流
をＩ＿Ｃ＿Ｂとした時、第２のバイポーラトランジスタ
のベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ＿Ｂとなるよ
うにコレクタ、エミッタ間電圧が設定されてなる事を特
徴とする半導体装置。
（１４）入力に接続されたダイオードと、このダイオー
ドの他端にベースが接続され、そこを出力とするバイポ
ーラトランジスタとを備え、このバイポーラトランジス
タは、そのベース、エミッタ間の順方向ベース電流をＩ
＿Ｂ＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ
＿Ｃ＿Ｂとした時、バイポーラトランジスタのベース電
位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ＿Ｂとなるようにコレク
タ、エミッタ間電圧が設定されてなる事を特徴とする半
導体装置。
（１５）ゲートを入力するＭＯＳトランジスタと、この
ＭＯＳトランジスタにベースが接続され、そこを出力と
するバイポーラトランジスタとを備え、このバイポーラ
トランジスタは、そのベース、エミッタ間の順方向ベー
ス電流をＩ＿Ｂ＿Ｅ、コレクタ、ベース間の逆方向ベー
ス電流をＩ＿Ｃ＿Ｂとした時、バイポーラトランジスタ
のベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ＿Ｂとなるよ
うにコレクタ、エミッタ間電圧が設定されてなる事を特
徴とする半導体装置。
（１６）充電手段と、この充電手段にベースが接続され
、そこを出力とするバイポーラトランジスタとを備え、
このバイポーラトランジスタは、そのベース、エミッタ
間の順方向ベース電流をＩ＿Ｂ＿Ｅ、コレクタ、ベース
間の逆方向ベース電流をＩ＿Ｃ＿Ｂとした時、バイポー
ラトランジスタのベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿
Ｃ＿Ｂとなるようにコレクタ、エミッタ間電圧が設定さ
れてなる事を特徴とする半導体装置。
（１７）充電手段と、この充電手段にベースが接続され
、そこを出力とするバイポーラトランジスタと、ベース
に接続された放電手段とを備え、このバイポーラトラン
ジスタは、そのベース、エミッタ間の順方向ベース電流
をＩ＿Ｂ＿Ｅ、コレクタ、ベース間の逆方向ベース電流
をＩ＿Ｃ＿Ｂとした時、バイポーラトランジスタのベー
ス電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ＿Ｂとなるようにコ
レクタ、エミッタ間電圧が設定されてなり、前記充電手
段により書込まれたベースのラッチ電位を前記放電手段
によりリセットする事を特徴とする半導体装置。
（１８）Ｉ＿Ｂ＿Ｅ＜Ｉ＿Ｃ＿ＢにおけるＩ＿Ｃ＿Ｂ−
Ｉ＿Ｂ＿Ｅの値より大きな電流を流すように放電手段を
制御してリセットを行なうことを特徴とする請求項１７
記載の半導体装置。
（１９）入力手段と、この入力手段にベースが接続され
、そこを出力とするバイポーラトランジスタとを備え、
このバイポーラトランジスタは、そのベース、エミッタ
間の順方向ベース電流をＩ＿Ｂ＿Ｅ、コレクタ、ベース
間の逆方向ベース電流をＩ＿Ｃ＿Ｂとした時、バイポー
ラトランジスタのベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿
Ｃ＿Ｂとなるようにコレクタ、エミッタ間電圧が初期設
定されてなり、前記入力手段により書込まれたベースの
ラッチ電位をコレクタ、エミッタ間電圧を変化させるこ
とによりリセットする事を特徴とする半導体装置。