JPH02113314A - 定電圧装置 - Google Patents
定電圧装置Info
- Publication number
- JPH02113314A JPH02113314A JP63267402A JP26740288A JPH02113314A JP H02113314 A JPH02113314 A JP H02113314A JP 63267402 A JP63267402 A JP 63267402A JP 26740288 A JP26740288 A JP 26740288A JP H02113314 A JPH02113314 A JP H02113314A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- amplification stage
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、定電圧装置の構成に関するものである。
従来の技術
近年、定電圧装置はあらゆる産業分野に機能素子として
多用されている。
多用されている。
以下図面を参照しながら、上述した従来の定電圧装置の
一例について説明する。
一例について説明する。
第３図（、）は、従来の定電圧装置の代表的な回路の一
例を示すものである。第３図（、）において、１は非反
転入力端、２は反転入力端、３は第一の増幅段、４は第
二の増幅段、６は電源入力端、６は第三の増幅段、７は
電源出力端、８は基準電圧源、９は出力電圧検出抵抗部
、１３は基準電圧源バイアス用定電流源、１６は位相補
正部、２４は第二の増幅段を制御するトランジスタ、２
６は第二の増幅段を制御するトランジスタの制御入力端
である。
例を示すものである。第３図（、）において、１は非反
転入力端、２は反転入力端、３は第一の増幅段、４は第
二の増幅段、６は電源入力端、６は第三の増幅段、７は
電源出力端、８は基準電圧源、９は出力電圧検出抵抗部
、１３は基準電圧源バイアス用定電流源、１６は位相補
正部、２４は第二の増幅段を制御するトランジスタ、２
６は第二の増幅段を制御するトランジスタの制御入力端
である。
まず第３図（ａ）において、電源入力端６に印加された
非安定化直流電圧は、第一の電圧増幅段３と第二の電圧
増幅段４と第三の電圧増幅段６と基準電圧源８と出力電
圧検出抵抗部９とで構成される負帰還増幅器の働きによ
り、電源出力端７には安定化された出力電圧が供給され
る。この電圧値は、基準電圧源８の電圧値と出力電圧検
出抵抗部９のそれぞれの抵抗値、そして第一の電圧増幅
段３と第二の電圧増幅段４と第三の電圧増幅段６とで形
成される開ループ利得の値により決定される。
非安定化直流電圧は、第一の電圧増幅段３と第二の電圧
増幅段４と第三の電圧増幅段６と基準電圧源８と出力電
圧検出抵抗部９とで構成される負帰還増幅器の働きによ
り、電源出力端７には安定化された出力電圧が供給され
る。この電圧値は、基準電圧源８の電圧値と出力電圧検
出抵抗部９のそれぞれの抵抗値、そして第一の電圧増幅
段３と第二の電圧増幅段４と第三の電圧増幅段６とで形
成される開ループ利得の値により決定される。
この回路構成は、第三の増幅段６が利得を持っているこ
とからトランジスタのコレクターエミッタ飽和電圧特性
付近まで制御可能な、いわゆる低飽和型定電圧装置であ
る。さて、一般に電源出力端７の電圧を制御するのに、
出力電圧制御入力端を付加して、外部からの制御信号に
より、電源出力端７をグランド電位にしたり、所定の定
電圧状態にしだい場合がある。この目的のため、第二の
電圧増幅段を制御するトランジスタ２４と、第二の電圧
増幅段を制御するトランジスタの制御入力端２６を付加
している。ここに、第二の電圧増幅段を制御するトラン
ジスタの制御入力端２６へ、外部から制御信号を加え、
第二の電圧増幅段を制御するトランジスタ２４を飽和状
態、または遮断状態にすることにより、第二の増幅段４
を遮断状態、あるいは能動状態にすることができる。第
二の電圧増幅段４が遮断状態になれば、第三の電圧増幅
段６も遮断状態となり、したがって、電源出方端７が遮
断状態（グランド電位）となる。
とからトランジスタのコレクターエミッタ飽和電圧特性
付近まで制御可能な、いわゆる低飽和型定電圧装置であ
る。さて、一般に電源出力端７の電圧を制御するのに、
出力電圧制御入力端を付加して、外部からの制御信号に
より、電源出力端７をグランド電位にしたり、所定の定
電圧状態にしだい場合がある。この目的のため、第二の
電圧増幅段を制御するトランジスタ２４と、第二の電圧
増幅段を制御するトランジスタの制御入力端２６を付加
している。ここに、第二の電圧増幅段を制御するトラン
ジスタの制御入力端２６へ、外部から制御信号を加え、
第二の電圧増幅段を制御するトランジスタ２４を飽和状
態、または遮断状態にすることにより、第二の増幅段４
を遮断状態、あるいは能動状態にすることができる。第
二の電圧増幅段４が遮断状態になれば、第三の電圧増幅
段６も遮断状態となり、したがって、電源出方端７が遮
断状態（グランド電位）となる。
第４図（１））は、第４図（、）の基本構成回路の電源
出力端７における出力電圧モードで、第二の電圧増幅段
を制御するトランジスタの制御入力端１６をＯＮ（飽和
状態）−ＯＦＦ（遮断状態）した時の状態を表している
。
出力端７における出力電圧モードで、第二の電圧増幅段
を制御するトランジスタの制御入力端１６をＯＮ（飽和
状態）−ＯＦＦ（遮断状態）した時の状態を表している
。
発明が解決しようとする課題
しかしながら上記のような構成では、グランド電位から
所定の定電圧状態への移行は、第二の電圧増幅段４なら
びに第三の電圧増幅段６が共に利得を持っていることか
ら、はとんど瞬時に移行するので電源出力端に接続され
た負荷に対する供給電流が極めて大きい場合、突入電流
により瞬間的に電源入力端の電圧が大きく低下し、最悪
の場合は所定の定電圧以下に落ち込み、負荷である接続
回路の誤動作を招いたり、特に最近多用されている、レ
ーザーダイオードや０ＭＯ３構造のＬＳＩなどは、電源
投入時の瞬時立ち上がりにより破壊するという問題点を
有していた。
所定の定電圧状態への移行は、第二の電圧増幅段４なら
びに第三の電圧増幅段６が共に利得を持っていることか
ら、はとんど瞬時に移行するので電源出力端に接続され
た負荷に対する供給電流が極めて大きい場合、突入電流
により瞬間的に電源入力端の電圧が大きく低下し、最悪
の場合は所定の定電圧以下に落ち込み、負荷である接続
回路の誤動作を招いたり、特に最近多用されている、レ
ーザーダイオードや０ＭＯ３構造のＬＳＩなどは、電源
投入時の瞬時立ち上がりにより破壊するという問題点を
有していた。
から所定の定電圧状態への移行は、大きな時定数をもっ
た、ソフトスタート化が可能な定電圧装置を提供するも
のである。
た、ソフトスタート化が可能な定電圧装置を提供するも
のである。
訝題を解決するための手段
上記問題点を解決するために本発明の定電圧装置は、非
反転入力端と、反転入力端と、第一の電圧増幅段と、第
二の電圧増幅段と、電源入力端と、上記電源入力端に一
端が接続された第三の電圧増幅段と、上記第三の電圧増
幅段に一端が接続された電源出力端と、上記非反転入力
端に一端が接続された基準電圧源と、上記反転入力端と
上記電源出力端との間にづ長続された直源電圧検出抵抗
部と、グランド端と、上記基準電圧源の電圧を制御する
基準電圧制御端という構成を備えたものである。
反転入力端と、反転入力端と、第一の電圧増幅段と、第
二の電圧増幅段と、電源入力端と、上記電源入力端に一
端が接続された第三の電圧増幅段と、上記第三の電圧増
幅段に一端が接続された電源出力端と、上記非反転入力
端に一端が接続された基準電圧源と、上記反転入力端と
上記電源出力端との間にづ長続された直源電圧検出抵抗
部と、グランド端と、上記基準電圧源の電圧を制御する
基準電圧制御端という構成を備えたものである。
作 用
本発明は上記した構成によって、基準電圧源の電圧を制
御する基準電圧制御端を付加するとともに、非反転入力
端の電位がグランド電位にある場合でも、第一の電圧増
幅段が遮断することがない回路構成をとることによシ、
グランド電位から所定の定電圧状態への移行は、ただ、
基準ル圧制御入力端の電圧値に依存して決定される。し
たがって、基準電圧源の電圧を制御する基準電圧制御端
に大きな立ち上がり時定数をもった電圧を加えることに
より、大きな時定数をもつ、ソフトスタート化を可能と
することとなる。
御する基準電圧制御端を付加するとともに、非反転入力
端の電位がグランド電位にある場合でも、第一の電圧増
幅段が遮断することがない回路構成をとることによシ、
グランド電位から所定の定電圧状態への移行は、ただ、
基準ル圧制御入力端の電圧値に依存して決定される。し
たがって、基準電圧源の電圧を制御する基準電圧制御端
に大きな立ち上がり時定数をもった電圧を加えることに
より、大きな時定数をもつ、ソフトスタート化を可能と
することとなる。
実施例
以下本発明の一実施例の定電圧装置について、図面を参
照しながら説明す・る。
照しながら説明す・る。
第、１図は本発明の第１の実施例における定電圧装置の
基本構成回路を示すものである。第１図において、１は
非反転入力端、２は反転入力端、３は第一の電圧増幅段
、４は第二の電圧謂幅段、５は電源入力端、６は第三の
電圧増幅段、７は電源出力端、８は基準電圧源、９は出
力電圧検出抵抗部、１ｏはグランド端、１１は基準電圧
制御端、１２は基準電圧制御トランジスタ、１３は基準
電圧源バイアス用定電流源、１４は逆バイアス防止ダイ
オード、１６は位相積償部である。
基本構成回路を示すものである。第１図において、１は
非反転入力端、２は反転入力端、３は第一の電圧増幅段
、４は第二の電圧謂幅段、５は電源入力端、６は第三の
電圧増幅段、７は電源出力端、８は基準電圧源、９は出
力電圧検出抵抗部、１ｏはグランド端、１１は基準電圧
制御端、１２は基準電圧制御トランジスタ、１３は基準
電圧源バイアス用定電流源、１４は逆バイアス防止ダイ
オード、１６は位相積償部である。
以上のように構成された定電圧装置について、以下第１
図（−）及び第１図（′ｂ）を用いてその動作を説明す
る。
図（−）及び第１図（′ｂ）を用いてその動作を説明す
る。
まず第１図（−）において、電源入力端６に印加された
非安定化直流電圧は、第一の電圧増幅段３と第二の電圧
増幅段４と第三の電圧増幅段６と基準電圧源８と出力電
圧演出抵抗部９とで構成される負帰還増幅器の働きによ
り、電源出力端７には安定化された出力電圧が供給され
る。この電圧値は、基準電圧源８の電圧値と出力電圧検
出抵抗部９のそれぞれの抵抗値、そして第一の電圧増幅
段３と第二の電圧増幅段４と第三の電圧増幅段６とで形
成される開ループ利得の値により決定される。
非安定化直流電圧は、第一の電圧増幅段３と第二の電圧
増幅段４と第三の電圧増幅段６と基準電圧源８と出力電
圧演出抵抗部９とで構成される負帰還増幅器の働きによ
り、電源出力端７には安定化された出力電圧が供給され
る。この電圧値は、基準電圧源８の電圧値と出力電圧検
出抵抗部９のそれぞれの抵抗値、そして第一の電圧増幅
段３と第二の電圧増幅段４と第三の電圧増幅段６とで形
成される開ループ利得の値により決定される。
この回路構成は、第三の増幅段６が利得を持つているこ
とからトランジスタのコレクターエミッタ飽和電圧特性
付近まで制御可能な、いわゆる低飽和型定電圧装置であ
る。さて、基準電圧制御端１１をグランド電位に制御す
ると、逆バイアス防止ダイオード１４の順方向電圧と、
基準電圧制御トランジスタ１２のベース−エミッタ間電
圧とは、はぼ同電位にあるので、非反転入力端１はグラ
ンド電位にある。ここに、第一の電圧増幅段３は非反転
入力端１がグランド電位にある場合でも、構成回路内の
すべての素子は能動状態になるように形成されている。
とからトランジスタのコレクターエミッタ飽和電圧特性
付近まで制御可能な、いわゆる低飽和型定電圧装置であ
る。さて、基準電圧制御端１１をグランド電位に制御す
ると、逆バイアス防止ダイオード１４の順方向電圧と、
基準電圧制御トランジスタ１２のベース−エミッタ間電
圧とは、はぼ同電位にあるので、非反転入力端１はグラ
ンド電位にある。ここに、第一の電圧増幅段３は非反転
入力端１がグランド電位にある場合でも、構成回路内の
すべての素子は能動状態になるように形成されている。
したがって、反転入力端２の電位は、はぼグランド電位
に保持されるので、出力電圧検出抵抗部９を通って電源
出力端Ｔに現われる電圧は、はぼグランド電位に維持さ
れることとなる。つぎに、基準電圧制御端１１を基準電
圧＃、８の所定の電位よりも低い、ある電位に制御する
と、非反転入力端１には、はぼ同一の電圧が現れる。
に保持されるので、出力電圧検出抵抗部９を通って電源
出力端Ｔに現われる電圧は、はぼグランド電位に維持さ
れることとなる。つぎに、基準電圧制御端１１を基準電
圧＃、８の所定の電位よりも低い、ある電位に制御する
と、非反転入力端１には、はぼ同一の電圧が現れる。
したがって、反転入力端２の電位は、はぼ非反転入力端
１と同一の電位に保持されるので、出力電圧検出抵抗部
９を通って電源出力端７に現れる゛電圧は、所定の電圧
よりも低い、ある中間の電位に維持されることとなる。
１と同一の電位に保持されるので、出力電圧検出抵抗部
９を通って電源出力端７に現れる゛電圧は、所定の電圧
よりも低い、ある中間の電位に維持されることとなる。
さらに基準電圧制御端１１を基準電圧源８の電位よりも
大きくした場合は、逆バイアス防止ダイオードの働きに
より、バイアスされないので、非反転入力端１の電位は
基準電圧源８の所定の電位に固定される。したがって、
電源出力端７に現れる電位は所定の出力電圧に固定され
ることとなる。
大きくした場合は、逆バイアス防止ダイオードの働きに
より、バイアスされないので、非反転入力端１の電位は
基準電圧源８の所定の電位に固定される。したがって、
電源出力端７に現れる電位は所定の出力電圧に固定され
ることとなる。
以上のように本実施例によれば、基準電圧源の電圧を制
御できる基準電圧制御入力端と、基準電圧制御入力端が
グランド電位にあるときも、第一の電圧増幅段が能動状
態にあるような回路構成を設けることにより、電源出力
端の電位をグランド電位から所定の電圧になるまで、大
きな時定数をもった、ソフトスタート化を可能とするこ
とができる。
御できる基準電圧制御入力端と、基準電圧制御入力端が
グランド電位にあるときも、第一の電圧増幅段が能動状
態にあるような回路構成を設けることにより、電源出力
端の電位をグランド電位から所定の電圧になるまで、大
きな時定数をもった、ソフトスタート化を可能とするこ
とができる。
第１図（ｂ）は、第１図（−）の基本構成回路の電源出
力端７における出力電圧モードで、基準電圧源８を制御
する基準電圧制御入力端１１をＯＮ（開放状態）−〇Ｆ
Ｆ（グランド電位）した時の状態を表している。
力端７における出力電圧モードで、基準電圧源８を制御
する基準電圧制御入力端１１をＯＮ（開放状態）−〇Ｆ
Ｆ（グランド電位）した時の状態を表している。
以下本発明の第二の実施例について図面を参照しながら
説明する。
説明する。
第２図は本発明の第２の実施例を示す定電圧装置の基本
構成回路である。
構成回路である。
同図において、１は非反転入力端、２は反転入力端、３
は第一の電圧増幅段、４は第二〇電圧増幅段、５は電源
入力端、６は第三の電圧増幅段、７は電源出力端、８は
基準電圧源、９は出力電圧検出抵抗部、１０はグランド
端、１１は基準電圧制御端、１２は基準電圧制御トラン
ジスタ、１３は基準電圧源バイアス用定電流源、１４は
逆バイアス防止ダイオード、１６は位相補償部で、以上
は第１図（ａ）の構成と同様なものである。
は第一の電圧増幅段、４は第二〇電圧増幅段、５は電源
入力端、６は第三の電圧増幅段、７は電源出力端、８は
基準電圧源、９は出力電圧検出抵抗部、１０はグランド
端、１１は基準電圧制御端、１２は基準電圧制御トラン
ジスタ、１３は基準電圧源バイアス用定電流源、１４は
逆バイアス防止ダイオード、１６は位相補償部で、以上
は第１図（ａ）の構成と同様なものである。
第１図（−）の構成と異なるのは、基準電圧源８として
、抵抗１６，１８，２０，２１、トランジスタｊ７．１
９，２２、コンデンサー２３から成る回路構成を用いた
点にある。
、抵抗１６，１８，２０，２１、トランジスタｊ７．１
９，２２、コンデンサー２３から成る回路構成を用いた
点にある。
上記のように構成された定電圧装置について、以下その
動作を説明する。
動作を説明する。
まず、基準電圧源８の中に形成されている回路の、能動
状態における基準電圧値は、トランジスタ２２のベース
−エミッタ間電圧（負の温度係数をもつ）と、トランジ
スタ１７とトランジスタ１９のベース−エミッタ間電圧
の差分値（正の温度係数をもつ）を抵抗２０．１８で増
倍し加算した値が非反転入力端１に現れる。この電圧値
の設定を約１．２Ｖ近辺にすると、極めて温度特性の良
い基準電圧が得られる。この回路構成はバンドギャップ
レファレンスとして知られている。基準電圧制御端１１
をグランド電位に制御すると、逆バイアス防止ダイオー
ド１４の順方向電圧と、基準電圧制御トランジスタ１２
のベース−エミッタ間電圧トハ、ホぼ同電位にあるので
、非反転入力端１はグランド電位にある。このとき、ト
ランジスタ１７、トランジスタ１９、トランジスタ２１
は遮断状態にある。ここに、第一の電圧増幅段３は非反
転入力端１がグランド電位にある場合でも、構成回路内
のすべての累子は能動状態になるように形成されている
。したがって、反転入力端２の電位は、はぼグランド電
位に保持されるので、出力電圧検出抵抗部９を通って電
源出力端７に現れる電圧は、はぼグランド電位に維持さ
れることとなる。つぎに、基準電圧制御端１１を基準電
圧源８の所定の電位よりも低い、ある電位に制御すると
、非反転入力端１には、はぼ同一の電圧が現れる。した
がって、反転入力端２の電位は、はぼ非反転入力端１と
同一の電位に保持されるので、出力電圧検出抵抗部９を
通って電源出力端７に現れる電圧は、所定の電圧よりも
低い、ある中間の電位に維持されることとなる。さらに
基準電圧制御端１１を基準電圧源８の電位よりも大きく
した場合は、逆バイアス防止ダイオードの働きにより、
バイアスされないので、非反転入力端１の電位は基準電
圧源８の所定の電位（約１．２Ｖ）に固定される。した
がって、電源出力端子に現れる″電位は所定の出力電圧
に固定されることとなる。
状態における基準電圧値は、トランジスタ２２のベース
−エミッタ間電圧（負の温度係数をもつ）と、トランジ
スタ１７とトランジスタ１９のベース−エミッタ間電圧
の差分値（正の温度係数をもつ）を抵抗２０．１８で増
倍し加算した値が非反転入力端１に現れる。この電圧値
の設定を約１．２Ｖ近辺にすると、極めて温度特性の良
い基準電圧が得られる。この回路構成はバンドギャップ
レファレンスとして知られている。基準電圧制御端１１
をグランド電位に制御すると、逆バイアス防止ダイオー
ド１４の順方向電圧と、基準電圧制御トランジスタ１２
のベース−エミッタ間電圧トハ、ホぼ同電位にあるので
、非反転入力端１はグランド電位にある。このとき、ト
ランジスタ１７、トランジスタ１９、トランジスタ２１
は遮断状態にある。ここに、第一の電圧増幅段３は非反
転入力端１がグランド電位にある場合でも、構成回路内
のすべての累子は能動状態になるように形成されている
。したがって、反転入力端２の電位は、はぼグランド電
位に保持されるので、出力電圧検出抵抗部９を通って電
源出力端７に現れる電圧は、はぼグランド電位に維持さ
れることとなる。つぎに、基準電圧制御端１１を基準電
圧源８の所定の電位よりも低い、ある電位に制御すると
、非反転入力端１には、はぼ同一の電圧が現れる。した
がって、反転入力端２の電位は、はぼ非反転入力端１と
同一の電位に保持されるので、出力電圧検出抵抗部９を
通って電源出力端７に現れる電圧は、所定の電圧よりも
低い、ある中間の電位に維持されることとなる。さらに
基準電圧制御端１１を基準電圧源８の電位よりも大きく
した場合は、逆バイアス防止ダイオードの働きにより、
バイアスされないので、非反転入力端１の電位は基準電
圧源８の所定の電位（約１．２Ｖ）に固定される。した
がって、電源出力端子に現れる″電位は所定の出力電圧
に固定されることとなる。
以上のように、基準電圧源として、バンドギャップリフ
ァレンスを設けることにより、極めて精度のよい基準電
圧源を実現することができるとともに、電源出力端の電
位をグランド電位から所定の電圧になるまで、大きな時
定数をもった、ソフトスタート化を可能とすることがで
きる。
ァレンスを設けることにより、極めて精度のよい基準電
圧源を実現することができるとともに、電源出力端の電
位をグランド電位から所定の電圧になるまで、大きな時
定数をもった、ソフトスタート化を可能とすることがで
きる。
なお、第一の実施例では、電源入力端６は正の電圧が入
力されるものと仮定して回路構成されているが、負の電
圧の入力に対しても、同様の効果が得られるように、す
べてのトランジスタの極性を逆に、すなわちＰＮＰトラ
ンジスタをＮＰＮ）ランジスタに、ＮＰＮ）ランジスタ
をＰＮＰ）ランジスタにそれぞれ入れ換え、逆バイアス
防止ダイオード１４の極性を反転して接続してもよい。
力されるものと仮定して回路構成されているが、負の電
圧の入力に対しても、同様の効果が得られるように、す
べてのトランジスタの極性を逆に、すなわちＰＮＰトラ
ンジスタをＮＰＮ）ランジスタに、ＮＰＮ）ランジスタ
をＰＮＰ）ランジスタにそれぞれ入れ換え、逆バイアス
防止ダイオード１４の極性を反転して接続してもよい。
発明の効果
以上のように本発明は、基準電圧源の電圧を制御できる
基準電圧制御端を設けることにより、電源出力端の電位
をグランド電位から所定の電圧になるまで、大きな時定
数をもった、ソフトスタート化を可能とすることができ
る。
基準電圧制御端を設けることにより、電源出力端の電位
をグランド電位から所定の電圧になるまで、大きな時定
数をもった、ソフトスタート化を可能とすることができ
る。
第１図は本発明の第１の実施例における定電圧装置の基
本構成回路図及びその動作曲線図、第２図は本発明の第
２の実施例における定電圧装置の基本構成回路図、第３
図は従来の定電圧装置の基本構成回路図及びその動作曲
線図である。 １・・・・・・非反転入力端、２・・・・・・反転入力
端、３・・・・・・第一の電圧増幅段、４・・・・・・
第二の電圧増幅段、５・・・・・・電源入力端、６・・
・・・・第三の電圧増幅段、７・・・・・・電源出力端
、８・・・・・・基準電圧源、９・・・・・・出力電圧
検出抵抗部、１０・・・・・・グランド端、１１・・・
・・・基準電圧制御端、１２・・・・・・基準電圧制御
トランジスタ、１３・・・・・・基準電圧源バイアス用
定電流源、１４・・・・・・逆バイアス防止ダイオード
、１６・・・・・・位相補償部。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 （ｂ） 出力電工 ＦＦ Ｎ
本構成回路図及びその動作曲線図、第２図は本発明の第
２の実施例における定電圧装置の基本構成回路図、第３
図は従来の定電圧装置の基本構成回路図及びその動作曲
線図である。 １・・・・・・非反転入力端、２・・・・・・反転入力
端、３・・・・・・第一の電圧増幅段、４・・・・・・
第二の電圧増幅段、５・・・・・・電源入力端、６・・
・・・・第三の電圧増幅段、７・・・・・・電源出力端
、８・・・・・・基準電圧源、９・・・・・・出力電圧
検出抵抗部、１０・・・・・・グランド端、１１・・・
・・・基準電圧制御端、１２・・・・・・基準電圧制御
トランジスタ、１３・・・・・・基準電圧源バイアス用
定電流源、１４・・・・・・逆バイアス防止ダイオード
、１６・・・・・・位相補償部。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 （ｂ） 出力電工 ＦＦ Ｎ
Claims (1)
- 非反転入力端と、反転入力端と、第一の電圧増幅段と、
第二の電圧増幅段と、電源入力端と、上記電源入力端に
一端が接続された第三の電圧増幅段と、上記第三の電圧
増幅段に一端が接続された電源出力端と、上記非反転入
力端に一端が接続された基準電圧源と上記反転入力端と
上記電源出力端との間に接続された電源電圧検出抵抗部
と、グランド端と、上記基準電圧源の電圧を制御する基
準電圧制御端とを備え、上記非反転入力端の電位がグラ
ンド電位にある場合でも、上記第一の電圧増幅段が遮断
することがなく、また、上記電源出力端の電圧を、上記
基準電圧源で決まる所定の定電圧に達するまでは、上記
基準電圧制御端の入力電圧を設定することにより決定で
きることを特徴とする定電圧装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26740288A JP2697010B2 (ja) | 1988-10-24 | 1988-10-24 | 定電圧装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26740288A JP2697010B2 (ja) | 1988-10-24 | 1988-10-24 | 定電圧装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02113314A true JPH02113314A (ja) | 1990-04-25 |
| JP2697010B2 JP2697010B2 (ja) | 1998-01-14 |
Family
ID=17444344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26740288A Expired - Fee Related JP2697010B2 (ja) | 1988-10-24 | 1988-10-24 | 定電圧装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697010B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006215851A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | 半導体集積回路 |
| KR100689256B1 (ko) * | 2002-02-12 | 2007-03-02 | 산켄덴키 가부시키가이샤 | 안정화 전원회로 |
| JP2007249644A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | シリーズレギュレータ回路 |
| US8242760B2 (en) | 2008-08-29 | 2012-08-14 | Ricoh Company, Ltd. | Constant-voltage circuit device |
-
1988
- 1988-10-24 JP JP26740288A patent/JP2697010B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689256B1 (ko) * | 2002-02-12 | 2007-03-02 | 산켄덴키 가부시키가이샤 | 안정화 전원회로 |
| JP2006215851A (ja) * | 2005-02-04 | 2006-08-17 | Toshiba Corp | 半導体集積回路 |
| JP2007249644A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | シリーズレギュレータ回路 |
| US8242760B2 (en) | 2008-08-29 | 2012-08-14 | Ricoh Company, Ltd. | Constant-voltage circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697010B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274323A (en) | Control circuit for low dropout regulator | |
| US5410241A (en) | Circuit to reduce dropout voltage in a low dropout voltage regulator using a dynamically controlled sat catcher | |
| US4887181A (en) | Circuit for temperature protection with hysteresis | |
| JPS5940000B2 (ja) | 直流モ−タの速度制御装置 | |
| US5262713A (en) | Current mirror for sensing current | |
| JP3313450B2 (ja) | 出力段と電流制限回路とを含む増幅器 | |
| JP2020166384A (ja) | 電源回路 | |
| US5134358A (en) | Improved current mirror for sensing current | |
| JP2697010B2 (ja) | 定電圧装置 | |
| US5461343A (en) | Current mirror circuit | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US20060208773A1 (en) | Circuit arrangement with a transistor having a reduced reverse current | |
| WO2007135139A1 (en) | Circuit for limiting the output swing of an amplifier | |
| JP2000339041A (ja) | 電流制限回路つき定電圧回路 | |
| JP2594911B2 (ja) | カレントミラー回路 | |
| US5973565A (en) | DC bias feedback circuit for MESFET bias stability | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JP2004094788A (ja) | ボルテージ・レギュレータ | |
| JPH084168B2 (ja) | 光半導体素子駆動回路 | |
| JPH0421365B2 (ja) | ||
| JPH11119845A (ja) | レギュレータ回路 | |
| JPH0413692Y2 (ja) | ||
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JP3423200B2 (ja) | 増幅器 | |
| JPH0226805B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |