JPH0421365B2 - - Google Patents
Info
- Publication number
- JPH0421365B2 JPH0421365B2 JP57076301A JP7630182A JPH0421365B2 JP H0421365 B2 JPH0421365 B2 JP H0421365B2 JP 57076301 A JP57076301 A JP 57076301A JP 7630182 A JP7630182 A JP 7630182A JP H0421365 B2 JPH0421365 B2 JP H0421365B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- transistor
- circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は、ダイオードを用いないでダイオー
ド特性を実現し、ダイオード等として用いられる
増幅回路に関する。
ド特性を実現し、ダイオード等として用いられる
増幅回路に関する。
第１図は、固体ダイオードを用いた従来のダイ
オード回路を示す。即ち、入力端子２，４の間に
ダイオード６及び負荷抵８が直列に接続され、入
力端子２，４の間に入力電圧Vioが加えられた場
合、入力電圧Vioがダイオード６の降下電圧Vpff
を越えると、ダイオード６に電流I0が流れ、負荷
抵抗８に出力電圧V0が発生する。ダイオード６
の降下電圧Vpffは順方向降下電圧VFに相当し、第
２図は、この入力電圧−出力電圧の関係を示す。
オード回路を示す。即ち、入力端子２，４の間に
ダイオード６及び負荷抵８が直列に接続され、入
力端子２，４の間に入力電圧Vioが加えられた場
合、入力電圧Vioがダイオード６の降下電圧Vpff
を越えると、ダイオード６に電流I0が流れ、負荷
抵抗８に出力電圧V0が発生する。ダイオード６
の降下電圧Vpffは順方向降下電圧VFに相当し、第
２図は、この入力電圧−出力電圧の関係を示す。
一般に、固体ダイオードには、シリコンダイオ
ード、ゲルマニウムダイオード等が形成されてい
るが、その順方向降下電圧VFはシリコンダイオ
ードで0.6V前後の値、ゲルマニウムダイオード
で0.3V前後の値を呈し、これらの値は比較的大
きいものである。特に、低電圧駆動の集積回路等
では、その値は他の回路素子の電圧に比較して大
きく、例えば3V駆動の場合には回路構成上、ダ
イオードの駆動のため、他の機能を損なうおそれ
がある。
ード、ゲルマニウムダイオード等が形成されてい
るが、その順方向降下電圧VFはシリコンダイオ
ードで0.6V前後の値、ゲルマニウムダイオード
で0.3V前後の値を呈し、これらの値は比較的大
きいものである。特に、低電圧駆動の集積回路等
では、その値は他の回路素子の電圧に比較して大
きく、例えば3V駆動の場合には回路構成上、ダ
イオードの駆動のため、他の機能を損なうおそれ
がある。
また、固体ダイオードでは、順方向降下電圧が
構成上一定の値に設定され、任意の値に変更でき
ない。
構成上一定の値に設定され、任意の値に変更でき
ない。
そこで、この発明は、等価的なダイオード特性
を実現し、任意の順方向降下電圧を設定できると
ともに、順方向降下電圧の低圧化を可能にした増
幅回路の提供を目的とする。
を実現し、任意の順方向降下電圧を設定できると
ともに、順方向降下電圧の低圧化を可能にした増
幅回路の提供を目的とする。
即ち、この発明の増幅回路は、非反転入力端子
（＋）及び反転入力端子（−）を備え、かつ、反
転入力端子側にオフセツト設定手段を設けた増幅
器１２と、ベースが前記増幅器の出力端子に、コ
レクタが前記増幅器の前記非反転入力端子に、エ
ミツタが反転入力端子側にそれぞれ接続されたト
ランジスタ１４と、このトランジスタのエミツタ
に一方の端子が接続された抵抗１８とを備え、入
力電圧Vioを前記増幅器の非反転入力端子と前記
抵抗の他方の端子との間に加え、出力電圧V0を
前記抵抗の両端から取り出すことを特徴とする。
（＋）及び反転入力端子（−）を備え、かつ、反
転入力端子側にオフセツト設定手段を設けた増幅
器１２と、ベースが前記増幅器の出力端子に、コ
レクタが前記増幅器の前記非反転入力端子に、エ
ミツタが反転入力端子側にそれぞれ接続されたト
ランジスタ１４と、このトランジスタのエミツタ
に一方の端子が接続された抵抗１８とを備え、入
力電圧Vioを前記増幅器の非反転入力端子と前記
抵抗の他方の端子との間に加え、出力電圧V0を
前記抵抗の両端から取り出すことを特徴とする。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第３図は、この発明の増幅回路の実施例を示
す。
す。
端子１０Ａはアノード、端子１０Ｂはカソード
に相当し、端子１０Ｂと端子１０Ｃとの間には抵
抗１８が接続されている。端子１０Ａと端子１０
Ｃとの間には入力電圧Vioが加えられ、この入力
電圧Vioを増幅する手段として増幅器１２が設置
されている。この増幅器１２の出力側には、その
出力で駆動されるとともに、入力電圧Vioに対応
した出力電流を発生するスイツチング素子として
のトランジスタ１４が設置されている。即ち、端
子１０Ａには増幅器１２の非反転入力端子（＋）
が接続されているとともに、トランジスタ１４の
コレクタが接続され、増幅器１２の反転入力端子
（−）には、オフセツト設定手段としてのオフセ
ツト電圧源１６が接続されて、通常の固体ダイオ
ードが持つ順方向降下電圧又はそれ以下の電圧値
からなるオフセツト電圧Vpffが設定されている。
増幅器１２の出力部にはトランジスタ１４のベー
スが接続され、トランジスタ１４のエミツタはオ
フセツト電圧源１６の負側に接続されているとと
もに、端子１０Ｂに接続されている。したがつ
て、増幅器１２はトランジスタ１４とともに負帰
還増幅器を構成している。
に相当し、端子１０Ｂと端子１０Ｃとの間には抵
抗１８が接続されている。端子１０Ａと端子１０
Ｃとの間には入力電圧Vioが加えられ、この入力
電圧Vioを増幅する手段として増幅器１２が設置
されている。この増幅器１２の出力側には、その
出力で駆動されるとともに、入力電圧Vioに対応
した出力電流を発生するスイツチング素子として
のトランジスタ１４が設置されている。即ち、端
子１０Ａには増幅器１２の非反転入力端子（＋）
が接続されているとともに、トランジスタ１４の
コレクタが接続され、増幅器１２の反転入力端子
（−）には、オフセツト設定手段としてのオフセ
ツト電圧源１６が接続されて、通常の固体ダイオ
ードが持つ順方向降下電圧又はそれ以下の電圧値
からなるオフセツト電圧Vpffが設定されている。
増幅器１２の出力部にはトランジスタ１４のベー
スが接続され、トランジスタ１４のエミツタはオ
フセツト電圧源１６の負側に接続されているとと
もに、端子１０Ｂに接続されている。したがつ
て、増幅器１２はトランジスタ１４とともに負帰
還増幅器を構成している。
以上の構成において、動作を説明する。
端子１０Ａ，１０Ｃの間に加えられた入力電圧
Vioは、抵抗１８を介して増幅器１２に加えられ
るとともに、トランジスタ１４のコレクタ・エミ
ツタ間にも加えられる。この入力電圧Vioが増幅
器１２のオフセツト電圧Vpffを越えている場合に
は、増幅器１２が入力電圧Vioに応じた出力を発
生し、その出力がトランジスタ１４のベースに加
えられる。この結果、トランジスタ１４は動作状
態となり、トランジスタ１４に入力電圧Vioに応
じた電流が流れる。この電流は端子１０Ｂから抵
抗１８に流れ、この抵抗１８に電圧降下を生じさ
せる。抵抗１８に発生した電圧は、増幅器１２に
帰還され、オフセツト電圧Vpffに重畳されて反転
入力端子（−）に加えられる。
Vioは、抵抗１８を介して増幅器１２に加えられ
るとともに、トランジスタ１４のコレクタ・エミ
ツタ間にも加えられる。この入力電圧Vioが増幅
器１２のオフセツト電圧Vpffを越えている場合に
は、増幅器１２が入力電圧Vioに応じた出力を発
生し、その出力がトランジスタ１４のベースに加
えられる。この結果、トランジスタ１４は動作状
態となり、トランジスタ１４に入力電圧Vioに応
じた電流が流れる。この電流は端子１０Ｂから抵
抗１８に流れ、この抵抗１８に電圧降下を生じさ
せる。抵抗１８に発生した電圧は、増幅器１２に
帰還され、オフセツト電圧Vpffに重畳されて反転
入力端子（−）に加えられる。
この結果、このダイオード回路の入力電圧−出
力電圧特性は、第４図に示す特性Ａで与えられ
る。この特性Ａは通常の固体ダイオードの特性と
同様である。この特性Ａにおいて、Vpffは、増幅
器１２の反転入力端子（−）側にオフセツト電圧
源１６によつて設定されたオフセツト電圧である
から、オフセツト電圧源１６によつて任意の値に
設定でき、しかも、その値は通常の固体ダイオー
ドの値より遥かに小さい、例えば、数mV程度の
低電圧から通常のダイオードの順方向降下電圧以
上の任意の値に設定することができる。このた
め、低電圧駆動のテープレコーダ等の集積回路で
構成された回路において、有効に利用することが
できる。
力電圧特性は、第４図に示す特性Ａで与えられ
る。この特性Ａは通常の固体ダイオードの特性と
同様である。この特性Ａにおいて、Vpffは、増幅
器１２の反転入力端子（−）側にオフセツト電圧
源１６によつて設定されたオフセツト電圧である
から、オフセツト電圧源１６によつて任意の値に
設定でき、しかも、その値は通常の固体ダイオー
ドの値より遥かに小さい、例えば、数mV程度の
低電圧から通常のダイオードの順方向降下電圧以
上の任意の値に設定することができる。このた
め、低電圧駆動のテープレコーダ等の集積回路で
構成された回路において、有効に利用することが
できる。
また、この増幅回路では通常の固体ダイオード
における順方向降下電圧VFを利用していないた
め、出力電流I0による順方向降下電圧VF相当電圧
の変化が無視できるとともに、入出力電圧間の温
度特性による変動も無い。
における順方向降下電圧VFを利用していないた
め、出力電流I0による順方向降下電圧VF相当電圧
の変化が無視できるとともに、入出力電圧間の温
度特性による変動も無い。
そして、この実施例では、増幅器１２の増幅ゲ
インを比較的高く設定しているため、第４図に示
す特性Ａは直線に成つているが、増幅器１２の増
幅ゲインを小さくすることで、特性Ｂのように曲
線化することもできる。
インを比較的高く設定しているため、第４図に示
す特性Ａは直線に成つているが、増幅器１２の増
幅ゲインを小さくすることで、特性Ｂのように曲
線化することもできる。
次に、第５図は、この発明の増幅回路の具体的
な回路構成例を示しており、前記実施例と同一部
分には同一符号を付してある。
な回路構成例を示しており、前記実施例と同一部
分には同一符号を付してある。
増幅器１２には、トランジスタ２０，２２，２
４，２６，２８，３０とともに、定電流源を成す
定電流回路３２が設置されている。トランジスタ
２０，２２，２４，２６で差動増幅器が構成さ
れ、（＋）は非反転入力端子、（−）は反転入力端
子を表す。そして、トランジスタ２８，３０はカ
レントミラー回路を構成している。また、定電流
回路３２は直流電圧Vccの供給によつて定電流を
発生し、この定電流が差動増幅器に供給されてい
る。そして、端子１０Ｃ，１０Ｄは基準電位点
（GND）に接続されている。
４，２６，２８，３０とともに、定電流源を成す
定電流回路３２が設置されている。トランジスタ
２０，２２，２４，２６で差動増幅器が構成さ
れ、（＋）は非反転入力端子、（−）は反転入力端
子を表す。そして、トランジスタ２８，３０はカ
レントミラー回路を構成している。また、定電流
回路３２は直流電圧Vccの供給によつて定電流を
発生し、この定電流が差動増幅器に供給されてい
る。そして、端子１０Ｃ，１０Ｄは基準電位点
（GND）に接続されている。
このような構成において、各トランジスタの電
流増幅器hfeは十分高いものとする。今、定電流
回路３２より与えられる定電流を2Iとすると、ト
ランジスタ２８，３０のカレントミラー回路によ
つて各トランジスタ２２，２４には2I／２＝Ｉよ
り電流Ｉが流れる。
流増幅器hfeは十分高いものとする。今、定電流
回路３２より与えられる定電流を2Iとすると、ト
ランジスタ２８，３０のカレントミラー回路によ
つて各トランジスタ２２，２４には2I／２＝Ｉよ
り電流Ｉが流れる。
そこで、第７図に示すように増幅回路を構成す
ると、この場合のオフセツト電圧Vpffは、Vpff＝
−18mVとなる。即ち、第７図に示す増幅回路に
おいて、入力端子１０Ａに入力が与えられると、
トランジスタ２０のベースとトランジスタ１４の
コレクタ間のバイパスを経てトランジスタ１４に
電流が吸い取られるが、トランジスタ２４の並列
段数ｎに応じ、即ち、トランジスタ２４ａ，２４
ｂにより、トランジスタ１４のベース側にオン電
流が多く流れ、そのため、トランジスタ１４のコ
レクタへの電流が増え、結局、トランジスタ２０
のベースへの供給電流が入力端子１０Ｂに対して
負側に働いて減少することになる。従つて、トラ
ンジスタ２４の並列段数ｎを２、即ち、トランジ
スタ２４ａ，２４ｂとした場合には、トランジス
タ２４ａ，２４ｂのそれぞれにトランジスタ２２
の電流Ｉの1/2の電流が流れるので、第８図に示
すベース電流IBに対するベース・エミツタ間電圧
VBEの関係から明らかなように、ベース電流IBが
２倍になることによりベース・エミツタ間電圧
VBEは18（mV）ずつ変化するので、この増幅回路
では、負のオフセツト電圧Vpff＝−18（mV）が設
定されることになる。
ると、この場合のオフセツト電圧Vpffは、Vpff＝
−18mVとなる。即ち、第７図に示す増幅回路に
おいて、入力端子１０Ａに入力が与えられると、
トランジスタ２０のベースとトランジスタ１４の
コレクタ間のバイパスを経てトランジスタ１４に
電流が吸い取られるが、トランジスタ２４の並列
段数ｎに応じ、即ち、トランジスタ２４ａ，２４
ｂにより、トランジスタ１４のベース側にオン電
流が多く流れ、そのため、トランジスタ１４のコ
レクタへの電流が増え、結局、トランジスタ２０
のベースへの供給電流が入力端子１０Ｂに対して
負側に働いて減少することになる。従つて、トラ
ンジスタ２４の並列段数ｎを２、即ち、トランジ
スタ２４ａ，２４ｂとした場合には、トランジス
タ２４ａ，２４ｂのそれぞれにトランジスタ２２
の電流Ｉの1/2の電流が流れるので、第８図に示
すベース電流IBに対するベース・エミツタ間電圧
VBEの関係から明らかなように、ベース電流IBが
２倍になることによりベース・エミツタ間電圧
VBEは18（mV）ずつ変化するので、この増幅回路
では、負のオフセツト電圧Vpff＝−18（mV）が設
定されることになる。
以上説明したように、この発明によれば、順方
向降下電圧に相当する電圧を任意の値に設定でき
るとともに、その低電圧化を図ることができるの
で、低電圧駆動の各種回路の疑似ダイオードとし
て用いることができ、しかも、通常の固体ダイオ
ードのように順方向降下電圧を利用しないので、
出力電流による順方向降下電圧に相当する電圧の
変動が無視できるとともに、入出力電圧間の温度
特性による変動をも抑制することができ、また、
固体ダイオードを用いた場合のように信号源側か
ら電流吸込みがないため、信号源への影響を与え
ることなく、信号源からの信号に擬似ダイオード
特性を付加して取り出すことができる。
向降下電圧に相当する電圧を任意の値に設定でき
るとともに、その低電圧化を図ることができるの
で、低電圧駆動の各種回路の疑似ダイオードとし
て用いることができ、しかも、通常の固体ダイオ
ードのように順方向降下電圧を利用しないので、
出力電流による順方向降下電圧に相当する電圧の
変動が無視できるとともに、入出力電圧間の温度
特性による変動をも抑制することができ、また、
固体ダイオードを用いた場合のように信号源側か
ら電流吸込みがないため、信号源への影響を与え
ることなく、信号源からの信号に擬似ダイオード
特性を付加して取り出すことができる。
第１図は従来のダイオード回路を示す回路図、
第２図は従来のダイオード回路の入出力特性を示
す説明図、第３図はこの発明の増幅回路の実施例
を示す回路図、第４図はこの発明の増幅回路の入
出力特性を示す図、第５図はこの発明の増幅回路
の具体的な実施例を示す回路図、第６図はダイオ
ード特性を示す図、第７図はこの発明の増幅回路
の他の具体的な実施例を示す回路図、第８図はト
ランジスタのベース電流とベース・エミツタ間電
圧の関係を示す図である。 １２…増幅器、１４…トランジスタ、１６…オ
フセツト電圧源、１８…抵抗。
第２図は従来のダイオード回路の入出力特性を示
す説明図、第３図はこの発明の増幅回路の実施例
を示す回路図、第４図はこの発明の増幅回路の入
出力特性を示す図、第５図はこの発明の増幅回路
の具体的な実施例を示す回路図、第６図はダイオ
ード特性を示す図、第７図はこの発明の増幅回路
の他の具体的な実施例を示す回路図、第８図はト
ランジスタのベース電流とベース・エミツタ間電
圧の関係を示す図である。 １２…増幅器、１４…トランジスタ、１６…オ
フセツト電圧源、１８…抵抗。
Claims (1)
- 【特許請求の範囲】 １ 非反転入力端子及び反転入力端子を備え、か
つ、反転入力端子側にオフセツト設定手段を設け
た増幅器と、 ベースが前記増幅器の出力端子に、コレクタが
前記増幅器の前記非反転入力端子に、エミツタが
前記増幅器の反転入力端子側にそれぞれ接続され
たトランジスタと、 このトランジスタのエミツタに一方の端子が接
続された抵抗と、 を備え、入力電圧を前記増幅器の非反転入力端子
と前記抵抗の他方の端子との間に加え、出力電圧
を前記抵抗の両端から取り出すことを特徴とする
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57076301A JPS58194417A (ja) | 1982-05-07 | 1982-05-07 | ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57076301A JPS58194417A (ja) | 1982-05-07 | 1982-05-07 | ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58194417A JPS58194417A (ja) | 1983-11-12 |
| JPH0421365B2 true JPH0421365B2 (ja) | 1992-04-09 |
Family
ID=13601541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57076301A Granted JPS58194417A (ja) | 1982-05-07 | 1982-05-07 | ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58194417A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236607A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | リミッタ回路 |
| JP4757623B2 (ja) * | 2005-12-21 | 2011-08-24 | パナソニック株式会社 | 電源回路 |
| JP6659805B2 (ja) * | 2018-11-07 | 2020-03-04 | ラピスセミコンダクタ株式会社 | 昇圧回路の制御方法 |
| TWI678876B (zh) * | 2019-01-08 | 2019-12-01 | 朋程科技股份有限公司 | 交流發電機以及整流裝置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51834U (ja) * | 1974-06-19 | 1976-01-06 |
-
1982
- 1982-05-07 JP JP57076301A patent/JPS58194417A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58194417A (ja) | 1983-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3648154A (en) | Power supply start circuit and amplifier circuit | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| JPH02121012A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JPS5944123A (ja) | 比較回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| US4249123A (en) | Temperature compensated reference voltage regulator | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS58194417A (ja) | ダイオ−ド | |
| US6806770B2 (en) | Operational amplifier | |
| JP2754834B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0413692Y2 (ja) | ||
| JPS6139880A (ja) | 直流モ−タの速度制御装置 | |
| JPH0326435B2 (ja) | ||
| JPH0241925Y2 (ja) | ||
| JPH0846443A (ja) | 高入力インピーダンス回路及び半導体装置 | |
| US7091787B2 (en) | Transconductance amplifier with temperature sensitive current limiting | |
| JPS59108408A (ja) | 増幅器 | |
| EP0486986A1 (en) | Buffer circuit | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0219648B2 (ja) | ||
| JPS5928285B2 (ja) | 位相反転回路 |