JPH02113330A - コンピュータターミナル - Google Patents

コンピュータターミナル

Info

Publication number
JPH02113330A
JPH02113330A JP1224308A JP22430889A JPH02113330A JP H02113330 A JPH02113330 A JP H02113330A JP 1224308 A JP1224308 A JP 1224308A JP 22430889 A JP22430889 A JP 22430889A JP H02113330 A JPH02113330 A JP H02113330A
Authority
JP
Japan
Prior art keywords
slave processor
crt
processor
memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1224308A
Other languages
English (en)
Other versions
JP2760859B2 (ja
Inventor
Joseph H Hassoun
ジョゼフ・エイチ・ハスーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH02113330A publication Critical patent/JPH02113330A/ja
Application granted granted Critical
Publication of JP2760859B2 publication Critical patent/JP2760859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野〕 本発明は、陰掻線管（ＣＲＴ）コンピュータターミナル
（以下単にターミナルと呼称する）に関するものである
。
〔従来技術と問題点〕
ターミナルは、特定のターミナルとして設計してしまう
と、その後にターミナルを再設計する場合、設計の複雑
性の軽減、とりわけ、アセンブリに必要なチップ数に焦
点が当てられる。従来技術の設計では、１２〜１１５の
集積回路を利用している。
近年さらにチップ数を減らすこと！費用／効率比の上昇
が望まれている。
〔発明の目的〕
本発明の目的はより少い数の集積回路で論理セクション
を形成できるようにし、上記の問題を解消することであ
る。
〔発明の概要〕
本発明の望ましい実施例によれば、ターミナルにとって
費用効率のよい設計が得られる。スレーブプロセッサの
初期設定を行なうようにＣＲＴコントローラを設計する
ことによって、マスタープロセッサの必要がなくなる。
スレーブプロセッサは、該プロセッサが実行する命令が
記憶されているランダムアクセスメモリ　（ＲＡＭ）に
アクセスする。ターミナルを初期設定すると、ＣＲＴコ
ントローラは、不揮発読取り専用メモリ（ＲＯＭ）から
スレーブプロセッサが実行すべき命令を読み取る。この
命令は、ＣＲＴコントローラからスレーブプロセッサに
転送される。スレーブプロセッサは、ランダムアクセス
メモリに命令を記憶する。その後、各命令は、適正な時
間に、スレーブプロセッサによって検索され、実行され
うる。
さらに、望ましい実施例の場合、ＣＲＴコントローラに
は、スクリーンバッファと行バッファが含まれている。
スクリーンバッファは、ＣＲＴディスプレイに表示する
ディスプレイの１スクリ一ン分のデータを収容するのに
十分な大きさを備えている０行バッファには、２つのセ
クションが含まれており、それぞれのセクションには、
ＣＲＴディスプレイに表示される１つの文字行骨のデー
タが含まれている。２つのセクションのうち第１のセク
ションの文字行は、スクリーンバッファからの情報によ
って修正される。２つのセクションのうち第２のセクシ
ョンの文字行は、ＣＲＴディスプレイ上に現在表示され
ている文字行である。信号を受けると、該セクションが
スイッチされ、第２のセクションの文字行が、スクリー
ンバッファからの情報によって修正を受け、第１のセク
ションの文字行が、現在ＣＲＴデイスプレイに表示され
る文字行になる。
〔発明の望ましい実施例〕
第１図〆は、ターミナル１００に対する論理設計を示す
ブロック図である。同軸ケーブル１０１によって、コン
ピュータ（不図示）とターミナル１００されるデータに
対し緩衝機能を果たす。バッファ１０２とプロセッサ１
０４の間で転送されるデータは、ライン１１０を介して
送られる。プロセッサ１０４は、例えば米国カリフォル
ニア州のＮａｔｉｏｎａｌ　Ｓｅｍ１ｃｏｎｄｕｃｔｏ
ｒ　Ｃｏｒｐｏｒａｔｉｏｎが開発した２相通信プロセ
ッサ（Ｂｉｐｈａｓｅ　Ｃｏｓ＋ｗｕｎｉｃａｔｉｏｎ
　Ｐｒｏｃｅｓｓｏｒ）とする。２相通信プロセッサは
、その動作の初期設定及び制御を行なうのにマスクプロ
セッサを必要とするスレーブプロセッサである。本発明
の場合、ＣＲＴコントローラ１０７が、一般にマスクプ
ロセッサによって行なわれるタスクを実行する。
プロセッサ１０４は、ライン１１２を介してＲＡＭ１０
５にアクセスする。プロセッサ１０４は、ライン１１１
を介してＣＲＴコントローラ１０７との通信を行なう。
ライン１１８は、ＣＲＴコントローラ１０７が、必要な
時に、プロセッサ１０４に制御を加え、プロセ・ッサ１
０４に対する命令をダウンロードするために用いられる
。ＣＲＴコントローラ１０７は、ＲＯＭ１０６に対しラ
イン１１３を介してアクセスする。ＣＲＴコントローラ
１０７は、ライン１１６を介してＣＲＴ１１５にデータ
を送る。ＣＲＴコントローラは、ライン１１４を介して
ＥＥＰＲＯ？’ｌ及びベル回路１０８にアクセスし、ラ
イン１０９を介してキーボード（図示せず）にアクセス
する。プロセッサ１０４及びＣＲＴコントローラ１０７
に接続されたリセットライン１０３を用いて、システム
がリセットされる。
第２図には、ＣＲＴコントローラ１０７のブロック図が
示されている。プロセッサインターフェース２０７は、
ライン１１１を介してプロセッサ１０４との通信を行な
う。プロセッサインターフェース２０７及びＣＲＴコン
トローラ１０７内における他の全てのブロックが、デー
タバス２２１に結合される。プロセッサ１０４は、一般
に、プロセッサインターフェース２０７によってデータ
バスに対する制御を実施する。
アドレスバス２２２を介して、プロセッサインターフェ
ース２０７は、ＲＯＭアービタ２０２及びスクリーンバ
ッファ２０８と通信する。プロセッサ１０４は、プロセ
ッサインターフェース２０７によって、ライン２２９を
介して、キーボード、ベル、及びＥＥＰＲＯＭインター
フェース２１１に対し制御を加える。プロセッサ１０４
は、また、プロセッサインターフェース１０７を通じ、
ライン２３０を介してコントローラ核２０９に制御信号
を送る。プロセッサインターフェース１０７は、プロセ
ッサ１０４から送られてくるアドレスを解読する。
スクリーンバッファ２０８は、スクリーン１枚分のデー
タとして十分な２にバイトのデータを保持する。スクリ
ーンバッファ２０８のデータは、プロセッサ１０４から
、データバス２２１を介してスクリーンバッファ２０８
に転送される。スクリーンバッファ２０８のデータは、
データバス２２１を介してリモートコントローラ２０３
によって読み取られる。
リモートコントローラ２０３には、２つの機能が備わっ
ている。各機能は、リモートコントローラ２０３内の状
態機械によって実行される。システムがリセットされる
と、リモートコントローラ２０３は、リセットライン１
０３を介してリセット信号を受信する。リモートコント
ローラ２０３は、さらに、プロセッサ１０４に対する命
令ダウンローダとして働く。アドレスライン２３５を介
して、リモートコントローラ２０３により、ＲＯＭアー
ビタがＲＯＭ１０６からデータを取り出す、　ＲＯＭア
ービタ２０２は、取り出したデータをデータバス２２１
を介してリモートコントローラ２０３に返す、ライン１
１８を介して、リモートコントローラ２０３は、プロセ
ッサ１０４の制御ラインを駆動し、プロセッサ１０４を
介してＲＡＭ１０５に対し命令を書き込む、これが完了
してしまうと、制御は、プロセッサ１０４に移行し、通
常のファームウェアの実行が開始される。　ＲＡＭ１０
５の命令は、プロセッサ１０４の制御に利用される。
リモートコントローラ２０３の第２の機能は、スクリー
ンバッファ２０８から行バッファ２０４への文字行１つ
分のデータ（１５本の走査線）の転送を監視することに
ある。６マイクロ秒に１度、ライン１１８を介して、リ
モートコントローラ２０３が、プロセッサ１０４に命令
し、データバス２２１に対する制御を放棄させる。リモ
ートコントローラ２０３は、次に行バッファ２０４に送
るべき１行分のデータのスクリーンバッファ２０８内に
おけるアドレスを行バッファ２０４に送る。リモートコ
ントローラ２０３は、次に、アドレスライン２２２を制
御し、スクリーンバッファ２０８から行バッファ２０４
へこの文字行を転送するように指示する。
行バッファ２０４には、２つのセクションが含まれてい
る。各セクションには、文字行１つ分のデ−タを記憶す
るのに十分なメモリーが備わっている。第１のセクショ
ンでは、表示されるべきデータをＣＲＴ１１５に送るた
め、ＲＯＭアービタ２０２及び出力拡張（ｅｎｈａｎｃ
ｅｍｅｎ　ｔ）ブロック２０５によって絶えず１つの文
字行が読み取られる。第２のセクションでは、データの
文字行は、リモートコントローラ２０３によって更新の
ために利用される。ＣＲＴ１１５が１５本の走査線（１
つの文字行）を表示し終えると、２つのセクションがス
イッチ（交代）され、第２のセクションは、ＲＯＭアー
ビタ２０２及び出力拡張ブロック２０５によって読み取
られ、第１のセクションは、リモートコントローラ２０
３によって更新のため利用できるようになる。
ＲＯＭアービタ２０２は、ライン１１３を介してＲＯＭ
１０６とインターフェースする０例えば、ＲＯＭアービ
タ２０２は、ライン２２３を介し、行バッファ２０４か
ら文字を受信し、ライン２２４を介し、コントローラ核
２０９から走査線数を受信する。この情報によって、Ｒ
ＯＭアービタ２０２は、受信した文字の走査線に関する
ドツトパターンのＲＯＭ１１３における位置のアドレス
を発生する。ＲＯＭアドレスは、ライン１１３を介して
ＲＯＭ１０６に送られる。ＲＯＭ１０６は、ライン１１
３を介して、ドツトパターンをＲＯＭアービタ２０２に
戻す。ＲＯＭアービタ２０２は、ライン２２５を介して
、ドツトパターンを並列・直列シフタ２０６に送る。
行バッファ２０４からＲＯＭアービタ２０２に送られる
文字は、ライン２２３を介して出力拡張ブロック２０５
にも送られる。出力拡張ブロック２０５は、例えば、ア
ンダーライン・イタリック体、ボールド体等への拡張を
指示し、ライン２２８を介して、シフタ２０６に拡張制
御信号を送る。並列・直列シフタ２０６は、ＲＯＭアー
ビタ２０２からの入力及び出力拡張ブロック２０５から
の拡張制御信号を受信して、この情報を直列送信に変換
し、ライン１１６ａを介してＣＲＴ１１５に送る。ライ
ン１１６ａは、ライン１１６のサブセットである。
キーボード・ベル・及びＥＥＦＲＯＭインターフェース
２１１が、ライン１０９を介してキーボードとインター
フェースを行なう。キーボード、ベル、及びＥＥＦＲＯ
Ｍインターフェースは、ライン１１４を介してＥＥＦＲ
ＯＭ及びベル１０８とインターフェースする。プロセッ
サ１０４は、ライン２２９を介し、プロセッサインター
フェース２０７によって、キーボード、ベル、及び、Ｅ
ｆｉＰＲＯＭインターフェース１１１にアクセスするこ
とが可能である。
コントローラ核２０９は、ＣＲＴ　コントローラ１０７
内の全てのブロックについて制御を加え、タイミングを
とる。コントローラ核２０９は、ＣＲＴ１１５に表示さ
れているデータ、例えばどの行の走査が行なわれている
か、どの走査線の走査が行なわれているか、どの文字の
再生が現在行なわれているか、などを追跡している。コ
ントローラ核２０９は、また、セクションのスイッチ時
期に関する情報をライン２２６を介して行バッファ２０
４に知らせる。
コントローラ核２０９は、また、ライン１１６ｂを介し
てＣＲＴ１１５に送られる水平同期信号及び垂直同期信
号をも発生する。ライン１１６ｂは、ライン１１６のサ
ブセットである。これらの信号は、例えば、ディスプレ
イのブランクスポットの充填にも利用される。さらに、
コントローラ核２０９によって、タイミング情報がライ
ン２２７を介して出力拡張ブロック２０５に送られる。
クロック２１０は、クロックライン２３１を介してシス
テムクロック信号を受信し、ＣＲＴコントローラ１０７
の全てのブロックに接続され、それらによって利用され
るクロックライン２３２に加えられる、クロンク信号を
発生する。
自己テストブロック２０１は、ライン２２０を介してテ
スタ回路要素にアクセス可能である。自己テストブロッ
ク２０１は、製造及びその他での欠陥について、ＣＲＴ
コントローラ１０７の動作をテストするのに用いられる
。
〔発明の効果〕
以上詳述した本発明の一実施例から明らかなように、本
発明の実施により、コンピュータターミナルは従来１２
〜１１５もの集積回路を用いて設計されたものが、８つ
の集積回路で設計される。
また、マスタープロセッサが不要となり低コスト化され
る。
【図面の簡単な説明】
第１図は、本発明の一実施例によるコンピュータターミ
ナルの論理的設計を示すブロック図である。 第２図は、第１図のＣＲＴコントローラのブロック図で
ある。 １００：コンピュータターミナル（又はターミナル）１
０２：バッファ １０４：プロセッサ １０５：ＲＡＭ（ランダムアクセスメモリ）１０６：Ｒ
ＯＭ（読取専用メモリ） １０７：　ＣＲＴコントローラ １０８　：　ＥＥＦＲＯＭ及びベル回路１１５：ＣＲＴ
（陰極体管）

Claims (1)

  1. 【特許請求の範囲】 １、下記の（イ）及至（ホ）より成るコンピュータター
    ミナル。 （イ）ＣＲＴディスプレイ。 （ロ）スレーブプロセッサ。 （ハ）前記スレーブプロセッサに結合し、前記スレーブ
    プロセッサがアクセスするランダ ムアクセスメモリ（ＲＡＭ）。 （ニ）不揮発性読み取り専用メモリ。 （ホ）前記ＣＲＴディスプレイと前記不揮発性読み取り
    専用メモリと前記スレーブプロセッ サとに結合し、前記ＣＲＴディスプレイに表示情報を伝
    送し、前記スレーブプロセッサ に制御信号を伝送するためのＣＲＴ制御手段。 ２、ランダムアクセスメモリに結合したスレーブプロセ
    ッサと読み取り専用メモリに結合したディスプレイコン
    トローラを有するコンピュータターミナルにおいて、下
    記の（イ）及至（ニ）のステップから成る前記スレーブ
    プロセッサの初期化方法。 （イ）前記ディスプレイコントローラが前記読み取り専
    用メモリから前記スレーブプロセ ッサが実行する命令を含むデータを読み取 るステップ。 （ロ）前記ディスプレイコントローラが前記命令を含む
    データを前記スレーブプロセッサ に伝送するステップ。 （ハ）前記スレーブプロセッサが前記命令を含む前記デ
    ータを前記ランダムアクセスメモ リに格納するステップ。 （ニ）前記スレーブプロセッサが前記ランダムアクセス
    メモリから前記命令を取り出して 実行するステップ。 ３、スレーブプロセッサと読み取り専用メモリとＣＲＴ
    ディスプレイとを有するコンピュータターミナルに用い
    る下記の（イ）及至（ニ）から成るＣＲＴコントローラ
    。 （イ）ＣＲＴスクリーン表示１枚分のデータのためのデ
    ータを格納するに十分なメモリを有 するスクリーンバッファ。 （ロ）前記スクリーンバッファに接続し、前記スレーブ
    プロセッサにインターフェースし て前記スレーブプロセッサから前記スクリ ーンバッファにデータを配置するためのプ ロセッサインターフェース手段。 （ハ）前記ＣＲＴスクリーン表示の文字行２行を格納す
    るに十分なメモリを有する行バッフ ァ。 （ニ）前記スクリーンバッファと前記行バッファに接続
    し前記スクリーンバッファから前 記行バッファにスクリーン表示の前記文字 行１行を転送するためのリモートコントロ ーラ手段。
JP1224308A 1988-08-30 1989-08-30 コンピュータターミナル Expired - Fee Related JP2760859B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/238,235 US5148516A (en) 1988-08-30 1988-08-30 Efficient computer terminal system utilizing a single slave processor
US238,235 1988-08-30

Publications (2)

Publication Number Publication Date
JPH02113330A true JPH02113330A (ja) 1990-04-25
JP2760859B2 JP2760859B2 (ja) 1998-06-04

Family

ID=22897029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1224308A Expired - Fee Related JP2760859B2 (ja) 1988-08-30 1989-08-30 コンピュータターミナル

Country Status (6)

Country Link
US (1) US5148516A (ja)
EP (1) EP0356610B1 (ja)
JP (1) JP2760859B2 (ja)
KR (1) KR900003730A (ja)
CA (1) CA1325684C (ja)
DE (1) DE68920800T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736528B2 (en) 2005-10-12 2010-06-15 Panasonic Corporation Plasma processing apparatus and plasma processing method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499060A (en) * 1994-01-04 1996-03-12 Texas Instruments Incorporated System and method for processing video data
US5606660A (en) * 1994-10-21 1997-02-25 Lexar Microsystems, Inc. Method and apparatus for combining controller firmware storage and controller logic in a mass storage system
US20020154102A1 (en) * 2001-02-21 2002-10-24 Huston James R. System and method for a programmable color rich display controller
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042958A (en) * 1975-09-10 1977-08-16 Idr, Inc. Row grabbing system
US4099236A (en) * 1977-05-20 1978-07-04 Intel Corporation Slave microprocessor for operation with a master microprocessor and a direct memory access controller
JPS5438724A (en) * 1977-09-02 1979-03-23 Hitachi Ltd Display unit
US4342095A (en) * 1979-04-02 1982-07-27 Harris Corporation Computer terminal
US4414645A (en) * 1979-04-30 1983-11-08 Honeywell Information Systems Inc. Hardware-firmware CRT display link system
US4245307A (en) * 1979-09-14 1981-01-13 Formation, Inc. Controller for data processing system
CH637228A5 (fr) * 1980-03-27 1983-07-15 Willemin Machines Sa Dispositif de commande d'une machine ou d'une installation.
JPS5799686A (en) * 1980-12-11 1982-06-21 Omron Tateisi Electronics Co Display controller
US4384285A (en) * 1981-02-19 1983-05-17 Honeywell Information Systems Inc. Data character video display system with visual attributes
US4470042A (en) * 1981-03-06 1984-09-04 Allen-Bradley Company System for displaying graphic and alphanumeric data
US4403303A (en) * 1981-05-15 1983-09-06 Beehive International Terminal configuration manager
JPS57212508A (en) * 1981-06-25 1982-12-27 Mitsubishi Electric Corp Programming device with cathode ray tube
US4481578A (en) * 1982-05-21 1984-11-06 Pitney Bowes Inc. Direct memory access data transfer system for use with plural processors
US4517654A (en) * 1982-08-09 1985-05-14 Igt Video processing architecture
US4504828A (en) * 1982-08-09 1985-03-12 Pitney Bowes Inc. External attribute logic for use in a word processing system
JPS5960480A (ja) * 1982-09-29 1984-04-06 フアナツク株式会社 デイスプレイ装置
US4595996A (en) * 1983-04-25 1986-06-17 Sperry Corporation Programmable video display character control circuit using multi-purpose RAM for display attributes, character generator, and refresh memory
US4665481A (en) * 1983-06-13 1987-05-12 Honeywell Information Systems Inc. Speeding up the response time of the direct multiplex control transfer facility
JPS6021092A (ja) * 1983-07-15 1985-02-02 株式会社東芝 カラ−インデツクス変換方式
FR2549983B1 (fr) * 1983-07-25 1988-03-18 Telemecanique Electrique Terminal pour l'elaboration de programmes utilisables par un automate programmable
US4608632A (en) * 1983-08-12 1986-08-26 International Business Machines Corporation Memory paging system in a microcomputer
IT1159596B (it) * 1983-08-29 1987-03-04 Olivetti & Co Spa Apparecchiatura di elaborazione di dati avente un controllore per almeno una periferica di uscita
US4642789A (en) * 1983-09-27 1987-02-10 Motorola Computer Systems, Inc. Video memory controller
US4646261A (en) * 1983-09-27 1987-02-24 Motorola Computer Systems, Inc. Local video controller with video memory update detection scanner
US4665501A (en) * 1983-09-30 1987-05-12 Esprit Systems, Inc. Workstation for local and remote data processing
CA1231186A (en) * 1983-12-20 1988-01-05 Takatoshi Ishii Display control system
EP0989536B1 (en) * 1983-12-26 2003-05-07 Hitachi, Ltd. Graphic pattern processing apparatus
JPS60158482A (ja) * 1984-01-27 1985-08-19 シャープ株式会社 Ｃｒｔ表示装置の制御方式
US4613945A (en) * 1984-05-07 1986-09-23 Pitney Bowes Inc. Method and apparatus for creating fonts for an electronic character generator
US4862156A (en) * 1984-05-21 1989-08-29 Atari Corporation Video computer system including multiple graphics controllers and associated method
US4663707A (en) * 1984-05-25 1987-05-05 Scientific Micro Systems, Inc. Multilevel bootstrap apparatus
JPS60254190A (ja) * 1984-05-31 1985-12-14 株式会社　アスキ− デイスプレイコントロ−ラ
US4701865A (en) * 1984-06-25 1987-10-20 Data General Corporation Video control section for a data processing system
GB2162726A (en) * 1984-07-31 1986-02-05 Ibm Display of overlapping viewport areas
US4851994A (en) * 1984-08-03 1989-07-25 Sharp Kabushiki Kaisha Data I/O terminal equipment having mode setting functions for downloading various specified application programs from a host computer
US4972273A (en) * 1984-10-15 1990-11-20 Burkhardt Norman S High speed, high resolution image processing system
US4827254A (en) * 1984-10-30 1989-05-02 Canon Kabushiki Kaisha Display apparatus adapted to display various types of modified characters
US4757441A (en) * 1985-02-28 1988-07-12 International Business Machines Corporation Logical arrangement for controlling use of different system displays by main proessor and coprocessor
JPS61198331A (ja) * 1985-02-28 1986-09-02 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 表示デ−タ転送制御方法
JPS61254980A (ja) * 1985-05-07 1986-11-12 株式会社ピーエフユー 文字フオント転送制御方式
JPS6217087A (ja) * 1985-07-12 1987-01-26 工業技術院長 セラミツクスの塑性加工方法
JPH063597B2 (ja) * 1985-08-20 1994-01-12 俊明 渡辺 ワ−ドプロセツサ
AU606854B2 (en) * 1986-01-10 1991-02-21 Wyse Technology, Inc. Virtual peripheral controller
JP2572373B2 (ja) * 1986-01-14 1997-01-16 株式会社 アスキ− カラ−デイスプレイ装置
US4787026A (en) * 1986-01-17 1988-11-22 International Business Machines Corporation Method to manage coprocessor in a virtual memory virtual machine data processing system
JPS62232006A (ja) * 1986-04-02 1987-10-12 Yokogawa Electric Corp ロボツト・システム
GB8613153D0 (en) * 1986-05-30 1986-07-02 Int Computers Ltd Data display apparatus
US4740882A (en) * 1986-06-27 1988-04-26 Environmental Computer Systems, Inc. Slave processor for controlling environments
KR900005188B1 (ko) * 1986-07-25 1990-07-20 후지쓰 가부시끼가이샤 Crt 콘트롤러
US4907146A (en) * 1986-10-07 1990-03-06 Giancarlo Caporali Interactive video network between one master computer and a plurality of slave computers
JPH0634209B2 (ja) * 1987-07-23 1994-05-02 株式会社日立製作所 表示図形検知方式
JPS6459568A (en) * 1987-08-31 1989-03-07 Nippon Denki Home Electronics Image information synthesizing system
US4965559A (en) * 1988-05-31 1990-10-23 Motorola, Inc. Multi-channel graphics controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736528B2 (en) 2005-10-12 2010-06-15 Panasonic Corporation Plasma processing apparatus and plasma processing method
US8231798B2 (en) 2005-10-12 2012-07-31 Panasonic Corporation Plasma processing apparatus and plasma processing method
US8591754B2 (en) 2005-10-12 2013-11-26 Panasonic Corporation Plasma processing apparatus and plasma processing method

Also Published As

Publication number Publication date
EP0356610A3 (en) 1992-07-15
US5148516A (en) 1992-09-15
CA1325684C (en) 1993-12-28
DE68920800T2 (de) 1995-09-07
EP0356610A2 (en) 1990-03-07
DE68920800D1 (de) 1995-03-09
JP2760859B2 (ja) 1998-06-04
EP0356610B1 (en) 1995-01-25
KR900003730A (ko) 1990-03-26

Similar Documents

Publication Publication Date Title
EP0197412B1 (en) Variable access frame buffer memory
US4779223A (en) Display apparatus having an image memory controller utilizing a barrel shifter and a mask controller preparing data to be written into an image memory
US4907086A (en) Method and apparatus for overlaying a displayable image with a second image
KR100188990B1 (ko) 데이타 중계 장치 및 이것을 이용한 비디오 게임 장치
US4642794A (en) Video update FIFO buffer
EP0128051B1 (en) Video display system
US4691295A (en) System for storing and retreiving display information in a plurality of memory planes
US4528636A (en) Display memory with write inhibit signal for transparent foreground pixel codes
US4503429A (en) Computer graphics generator
US4628467A (en) Video display control system
CA1053815A (en) Linked list encoding method and control apparatus for refreshing a cathode ray tube display
US4486856A (en) Cache memory and control circuit
US5258843A (en) Method and apparatus for overlaying displayable information
US4368461A (en) Digital data processing device
EP0059349B1 (en) Display system with multiple scrolling regions
EP0141521B1 (en) Method and apparatus for controlling plurality of memory planes
EP0215984B1 (en) Graphic display apparatus with combined bit buffer and character graphics store
JPH02113330A (ja) コンピュータターミナル
US4625203A (en) Arrangement for providing data signals for a data display system
EP0182097B1 (en) Serially attached video adapter
US6020904A (en) High speed signal conversion method and device
US6611270B1 (en) Microcomputer having on-screen display
JPS617877A (ja) Ｃｒｔ用キヤラクタパタ−ン拡張装置
JP2774715B2 (ja) ドットマトリクス表示装置及びそれにおける多重化表示ｒａｍへの書き込み方式
JPS60173588A (ja) マルチウインドウ表示処理方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees