JPH02113496A - 不揮発性メモリ・セル及びその読み出し方法 - Google Patents

不揮発性メモリ・セル及びその読み出し方法

Info

Publication number
JPH02113496A
JPH02113496A JP1233048A JP23304889A JPH02113496A JP H02113496 A JPH02113496 A JP H02113496A JP 1233048 A JP1233048 A JP 1233048A JP 23304889 A JP23304889 A JP 23304889A JP H02113496 A JPH02113496 A JP H02113496A
Authority
JP
Japan
Prior art keywords
capacitor
ferroelectric capacitor
pulse
ferroelectric
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1233048A
Other languages
English (en)
Other versions
JPH0734315B2 (ja
Inventor
Kenneth J Mobley
ケニス・マブレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramtron International Corp
Original Assignee
Ramtron International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramtron International Corp filed Critical Ramtron International Corp
Publication of JPH02113496A publication Critical patent/JPH02113496A/ja
Publication of JPH0734315B2 publication Critical patent/JPH0734315B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は不揮発性メモリ・セル、特に記憶動作に強誘電
体コンデンサの極性を用いる。メモリ・セルに関する。
〔従来の技術および解決すべき課題〕
本発明は強誘電体コンデンサを用いる不揮発性メモリ・
セルに関する。強誘電体コンデンサについては、−船釣
には、Ｒｏｈｒｅｒによる米国特許第３、７２８．６９
４号に記載されており、適用される磁場に対する極性を
プロットした強誘電体素材の履歴曲線を示している。前
記米国特許第°６９４号及びＳ。
５ｈｅｆｆｉｅｌｄ　Ｅａｔｏｎ、　Ｊｒ、による米国
特許出願第０１３、７４６号「自己回復形強誘電体メモ
リＪ　　（１９８７年２月１２日出願）に記載のように
、不揮発性メモリは、２進データを記憶出来る物理的現
象又は物理的性質としての、強誘電体素材の極性状態を
用いて設計できるのである。メモリ・セルが、それぞれ
が行及び列の線に結合している２つのプレート電極をも
つ強誘電体型コンデンサで構築できることは、先行技術
としてεａｔｏｎによる前記米国特許出願第゛７４６号
の第２図に示される通りである。
不幸にして、その配列は成功していない、というのは、
マトリクス中の多数のそんなコンデンサの１つを読み出
す信号を与えると、同じ行や列にある他のコンデンサを
混乱させる結果をもたらすからである。
だから、強誘電体コンデンサを用いるもっと優れたメモ
リ・セルが多年に亙って望まれており、前記Ｅａｔｅｎ
の特許出願第′７４６号にも若干のメモリ・セルが記載
されていて、その第３図には１トランジスタ・１コンデ
ンサのメモリ・セルが示されている。簡単にいえば、強
誘電体コンデンサは２つのプレート電極をもち、その一
方は「プレート線」と呼ばれる導線に結合している。も
う一方の電極は、例えば電界効果トランジスタのソース
・ドレイン径路のような切替部を介して、ビット線に結
合する。そんなトランジスタは、そのゲート電極に結合
するワード（語）線によって制御される。かのεａｔｏ
ｎの特許出願の第３図にはさらに感知増幅器及び同様の
構成のダミー・モルが示されている。但しダミー・セル
内の強誘電体コンデンサのキャパシタンスは動作セルの
コンデンサのそれとは異なるかもしれない。かかる構成
は、強誘電体コンデンサの極性状態の読み出しに関して
、新しいタイプの動作を許容した。
εａｔｏｎの特許出願第°７４６号はまた、その第４図
及び第６図において、感知増幅器が補ビット線に接続し
ている２トランジスタ・２コンデンサのメモリ・セルを
開示した。上述の［ＥａｔＯｎ出願第３図の実施例では
２つのコンデンサの各々が、それぞれの電界効果トラン
ジスタのソース・ドレイン径路によって、それぞれのビ
ット線に結合している。
両トランジスタはともにワード線がゲートにつながり、
コンデンサのもう一方のプレートは共にプレート線に結
合する。該プレート線は、Ｅａｔｏｎ出願の第４図、第
５図に示すように、ワード線に平行に走ることもできる
し、同じく第６図に示すように、ワード線に垂直に走る
こともできる。かように強誘電体コンデンサをトランジ
スタに結合してコンデンサへのアクセスを設けることに
より、Ｅａｔｅｎはメモリ・セルのマトリクス中で読み
出すのに選ばれないコンデンサを隔離する方途を与える
ことができた。
〔課題を解決する手段〕
本発明は、強誘電体コンデンサのまた別の隔離方法を提
供する。本発明はまた、強誘電体コンデンサの極性状態
の読み出しに関する新しいやり方を提供する。
メモリ・セルのマトリクス又はアレイとして用いること
のできる不揮発性メモリ・セルは、強誘電体コンデンサ
を２つの切替可能な部材、好適にはトランジスタ、と組
み合わせたものである。特に、コンデンサの１つのプレ
ートは、１つのトランジスタによって外部の影響から隔
離され、もう１つのプレートはもう１つのトランジスタ
によって隔離される。好適な装置実施例においてはこの
ことが、１対のビット線を設けてそれに沿って多数のメ
モリ・セルが配列されるようにして、都合よく達成され
る。便宜上、この１対のビット線を左ビア）線及び右ビ
ット線と名付ける。１つのトランジスタのソース・ドレ
イン径路は、左ビツト線をコンデンサの１つのプレート
に結合し、もう１つのトランジスタのソース・ドレイン
径路は、コンデンサのもう１つのプレートを右ビット線
に結合する。好適な装置実施例においては、両トランジ
スタは共に、ゲートが単一のワード線につながる。
本発明のもう１つの面は、不揮発性メモリ素子として用
いる強誘電体コンデンサを読み出すやり方に就いてであ
る。本発明によれば、コンデンサの一方の側に電圧を加
えて、コンデンサの極性を（履歴曲線上の何処であれ、
そこから）既知の点まで駆動し、これを第１電圧パルス
とする。第１電圧パルスが終わる（加えられた電圧がな
くなる）と、強誘電体コンデンサは相対的に既知の極性
に戻る。このやり方の手順では例えば、始めのコンデン
サの状態と第１電圧パルスが終わった後の状態との間の
、極性の差異を表す第１の電荷の値が記憶されている。
それから、もう１つの値が同じ強誘電体コンデンサから
得られて、それと第一に記憶した値を比較する。好適実
施例においては、このことは、第１電圧パルスとは逆の
第２電圧パルスを加えて、強誘電体コンデンサを履歴曲
線上のもう１つの既知の点へ駆動することによりなされ
る。第２電圧パルスが終わると、開放された電荷は、第
１の相対的に既知の位置と第２の相対的に既知の位置と
の間の極性の差異を表し、またこれら２つの位置は、履
歴曲線と交わる縦軸の座標に対応する。電荷に関連する
のを好適とするある値が記憶され、この第２の値が第１
に記憶された値に比べられて、セルの状態を決定する。
〔実施例〕
第１図はメモリ・セル１０を示し、これは、図ではＮチ
ャネル電界効果トランジスタ１８．２０で表される切替
可能部を介して、ビット線１４．１６に結合する強誘電
体コンデンサ１２を持っている。トランジスタ１８．２
０のゲート電極は、ワード線２２に結合している。いう
までもなく、切替可能部としては別のタイプのものを用
いることもできる。本発明にとっては、それがトランジ
スタであることも、Ｎチャネルであることも、電界効果
素子であることも必要ではない。本発明にとっては、Ｐ
型トランジスタでも、バイポーラ・トランジスタでも、
その他、適切な信号がワード線２２を介して与えられる
までコンデンサ１２のそれぞれのプレートを対応するビ
ット線１４又は１６から相対的に隔離しておくことので
きる切替可能部材なら、これを用いることができる。
この配列は、強誘電体コンデンサ１２が局所的に隔離さ
れることを許容し、選択されないワード線上のメモリ・
セル１０は、同じ１対のビット線１４゜１６上の他のメ
モリ・セルがアクセスされている間、混乱させられるこ
とが起こり得ない。このことはいかなる混乱パルスも、
選択されないコンデンサ１２に到達することを防止し、
もしそうでなければコンデンサ１２に蓄積されていたデ
ータが、コンデンサの導通的なプレート間の絶縁体とし
ての強誘電体素材の極性状態によって破壊されるのを防
止する。また、たとえ特定の列がワード線２２に電圧又
はパルスを与えて選ばれることができても、電圧は選ば
れた列に対応するビット線１４．１６に加えられるに及
ばない。
この配列のもう１つの利点は、コンデンサ１２のプレー
トのどちらかがアクセスされた後に、同じコンデンサの
もう１つのプレートあるいは他のいずれのメモリ・セル
のプレートとも無関係に、正又は負のポテンシャルを持
ったままでいられることである。さらに、コンデンサの
プレートのどちらも、独立にパルスを受は又は感知され
ることができる。メモリ・セルの対称性は、ビット線１
４゜１６の両方が等しい負荷キャパシタンスをもつこと
をも許容する。
以下に、第１図に示すような強誘電体コンデンサへの書
き込みおよびそれからの読み出しができる方法について
説明する。この特定の方法が第１図のメモリ・セル１０
へ書き込みまたは読み出す唯一の方法でもなければ、こ
の特定のセルのみに適用できる強誘電体コンデンサの読
み出し方法でもないことは、いうまでもない。
つぎに、強誘電体コンデンサを読み出す改善された方法
を説明する。第２図は、コンデンサの誘電体として用い
る強誘電体素材の履歴曲線を示す。
第２図では、横軸３０がコンデンサのプレートに加わる
電圧を表し、また縦軸３２が極性を表し、従ってコンデ
ンサのプレート上に蓄積された電荷を表す。第２図の履
歴曲線は、第１の縦軸との交点３４と、第２の縦軸との
交点３６とをもつ。この図では、履歴曲線が座標軸に対
して対称でないことが見られよう。実際には履歴曲線が
座標軸に対して対称であってもよいが、本発明では、強
誘電体素材の中の電荷の再配分が理解しやすいように、
履歴曲線の理想的な位置からドリフトををする設計とな
っている。このことは、強誘電体コンデンサがかなり長
期間１つの状態に放置されている時に起こり得る。
第２図には、履歴曲線が行ったり来たりする方向を示す
矢印が書いである。コンデンサが、それに加わる電圧が
０ボルトの状態３４にあり、それから正の電圧が加えら
れるとすると、極性は例えば、曲線３８上を点４０に移
動する。正の電圧がなくなると、極性は曲線４２上を移
動して、理想的には点３６に戻る。このループを往復す
る時に、理想的でない状態では点３６にには来ないで、
その代わり点４４に来ることもあるかも知れない。いず
れにしても、極性が第２図の縦軸を横切る毎に、負の電
圧が加わると加わった負の電圧に対応して、極性は別の
点４６に移動する。負の電圧がなくなって０ボルトに戻
ると、極性は点３４またはその近くの点に戻る。
第３図は、本発明の二重パルス読出し方法を応用するの
に用いられる説明用回路図５０を示す。この方法では、
強誘電体コンデンサに異なる方向の継続的なパルスを与
えて極性を履歴ループに沿って移動させることにより、
第２図に描いた一般的な履歴曲線が用いられる。この過
程中では、比較の目的で、定められた時点の値が記憶さ
れ、ループを往復した後でそれらの値を比較することに
よって、最初にコンデンサ内に記憶されたデータが決定
される。
第３図では、トランジスタ５４のソース・ドレイン径路
を介してビット線５６に結合する強誘電体コンデンサ５
２が示される。コンデンサのもう一方のプレートも、同
様に別のトランジスタ５８によってビット線６０に結合
する。トランジスタ５４及び５８は、ワード線ＷＬＩに
結合する。その他のワード線、例えばＷＬ２は、ビット
線５６及び６０に結合することができ、第３図に示すよ
うに、そのようなワード線の各々は、それに適当な電圧
が加わる時、強誘電体コンデンサを（選択的に）ビット
線に結合する。
読出し過程における、ビット線５６．６０で定義される
列内のどの強誘電体コンデンサに対する一時的データ記
憶も、それぞれトランジスタ６６、６８のソース・ドレ
イン径路を介してビット線５６．６０に結合しているコ
ンデンサ６２．６４に依って行われる。
ビット線５６は、トランジスタ７０のソース・ドレイン
径路を介して、人力線７１に結合する。ビット線６０は
、トランジスタ７４のソース・ドレイン径路を介して、
入力線７６に結合する。トランジスタ７０゜６６、６８
．７４のゲート電極はそれぞれ、第４図に示すタイミン
グ信号φ１．φ２．φ３．φ４を受信するための線に接
続している。更にそれ以外に、信号φ５が人力線７１に
与えられ、信号φ６が人力線７６に与えられる、それら
も第４図に示されている。
回路５０ではＮチャネル電界効果トランジスタが用いら
れているが、本発明の範囲内でその他のタイプの切替部
材あるいは技術を用いても差し支えない。
それにもかかわらず、第３図に描いたようなＮチャネル
・トランジスタを用いると、正の電圧（しきい値電圧を
超えたもの）がトランジスタのゲート電極に加わる時、
適正なソース・ドレイン電圧を仮定すれば、トランジス
タは「オン」になる。上述のように、この方法では強誘
電体コンデンサは２回パルスを受け、組み合わせて、又
は好適には相互に比較して、コンデンサの状態を決定す
る値を造出する。
第３図、第４図を参照すれば、時点ｔｏにおける信号φ
１．φ２．φ３．φ４は全て「高」であり、これはトラ
ンジスタ７０．６６、６８．７４が「オン」であること
を意味する。けれども、φ５及びφ６はこの時点では大
地電位であり、従ってコンデンサ５２゜６２又は６４の
プレートの両端には差電圧は加わらないし、総てのノー
ド（節点）には大地電位がプリチャージされる。説明を
分かり易くするた杓、この時点ｔ。においてコンデンサ
５２内の強誘電体素材は、記憶したデータを表す（第２
図の）極性状態３４又は３６にあるものと仮定する。
時点ｔ。とｔｌ　との間で、正のパルス８０（第４図）
がコンデンサ５２の左プレートに加えられる。
φ５中のパルス８０は、トランジスタ５８．６８．７０
が依然として「オン」である間に線７１上に生ずる正の
偏りである。トランジスタ６６、７４は、パルス８００
間は「オフ」である。パルス８０は、強誘電体コンデン
サ５２を（第２図の）点４０まで駆動して、それが状態
３４からスタートしたか状態３６からスタートしたかに
関係なく、Ｐ２Ｏに比例する電荷を蓄積する。（但しこ
こでｒＰ４０」は、点４０における極性を指すものとす
る。）パルス８０が終わると強誘電体コンデンサ５２は
、第２図の履歴ループの枝４２を下降して状態３６又は
４４まで来て、そこで電荷Ｑ３６又はＣ４４を蓄積する
。トランジスタ６８が「オン」であるから、電荷はコン
デンサ６４にも蓄積される。
その結果コンデンサ６４上の電圧Ｖ６４は、状態３４と
３６の間又は状態３６と４４の間の電荷の差に比例し、
コンデンサ５２が状態３４からスタートしたか状態３６
からスタートしたかによって次の式で表される：Ｖ６４
−−　　（Ｃ３４−Ｃ３６）　／　（Ｃ７２＋Ｃ６４）
又は （Ｃ３６−Ｃ４４）　／　（Ｃ７２＋Ｃ６４）　。
但し、Ｃ６４及びＣ７２はそれぞれ、コンデンサ６４及
びコンデンサ７２のキャパシタンスとする。ビット線の
キャパシタンスを図よではコンデンサ７２及び７５で表
しているが、それらはコンデンサ５２に比べて大きいと
仮定し、従ってノード８２における電圧は大地電位に近
いままである。
時点ｔｌ（！：ｔ２との間で、第２のパルス８４（第４
図）が、今度は人力線７６に加えられる。トランジスタ
７４は（φ４が「高」だから）「オン」であり、従って
、そのソース・ドレイン径路はパルス７８をコンデンサ
５２の右プレートに結合する。適正な電圧がワード線畦
１上の信号を介してゲート電極に加えられたから、トラ
ンジスタ５４及び５８は「オン」であることが理解され
よう。トランジスタ６８は、φ３が大地電位に落ちてい
るから、「オフ」である。同様にトランジスタ７０も「
オフ」である。しかし、トランジスタ６６は、第４図に
見られる通りφ２がパルス８４の間中は「高」だったか
ら「オン」である。このことが強誘電体コンデンサ５２
を第２図の履歴ループに沿って駆動し、それによってコ
ンデンサ６２上に電荷を蓄積する。コンデンサ６２上の
電圧Ｖ６２は、該コンデンサがパルス８０の終わった後
で状態３６に来ていたか状態４４に来ていたかによって
、次のように表される：Ｖ６２＝　　（Ｃ３６−Ｃ３４
）　／　（Ｃ７４＋Ｃ６２）又は （Ｃ４４−Ｃ３４）　／　（Ｃ７４＋Ｃ６２）　。
Ｃ３６−Ｃ３４は　Ｃ４４−Ｃ３４にほぼ等しく、かつ
それらは　Ｃ４４−０３６より墓かに大きいとすると、
電圧Ｖ６２とＶ６４とは、感知増幅器その他の比較回路
のよって比較することができ、コンデンサ５２は、一方
の２値状態をあられす状態３４からスタートしたのか、
もう一方の２値状態をあられす状態３６からスタートし
たのかを決定する。上記の等式から、もし強誘電体コン
デンサ５２が最初に状態３４にあったのならば、コンデ
ンサ６２の両端の電圧とコンデンサ６４の両端の電圧と
は、読出し操作に随ってほぼ等しくなり、一方、もし強
誘電体コンデンサ５２が最初に状態３６にあったのなら
ば、Ｃ４４−Ｃ３６は　Ｃ３６−Ｃ３４よりも遥かに小
さいのだから、コンデンサ６４の両端の電圧はコンデン
サ６２の両端の電圧よりもずっと小さくなるであろう、
ということが理解されよう。それ故に、コンデンサ６２
の両端の電圧は、標準回路設計技術を用いて容易に２等
分することができ、そしてコンデンサ６４の両端の電圧
に対する比較のための川原電圧として用いることができ
るし、あるいはその他の標準電圧比較技術によってノー
ド８２上の電圧と比較することができる。
このようなやり方で、二重パルス読出し方法が自己用原
形で、かつ第２図の履歴曲線の、その原因は何であれ、
垂直又は水平ドリフトに対し本質的に安全であることが
理解できる。
パルス８０が終わった時、コンデンサ５２の状態が感知
されたことはよく理解できよう。第２パルス８４は比較
のための用原値を与える。
もしコンデンサ５２が状態３４で始まるならば、２つの
パルス８０及び８４は、データを破壊することなく、そ
れを本質的に同じ状態にもどすということは注目に値す
る。けれども、もしコンデンサ５２が状態３６でスター
トするならば、それは状態３４で終了する。
ビット線５６及び６０を、Ｂａｔｏｎの特許出願第”７
４６号に記載のように、対応する電圧で駆動して、コン
デンサ５２を状態３６に戻すのに、感知したデータを用
いることにより、これは調整される。
その他の回路でも、１つのパルスが強誘電体コンデンサ
をある１つの状態へと駆動し、第２のパルスがそれをま
た別の状態あるいは少なくとも異なる公知の条件へと駆
動する限りにおいて、また一方、組み合わせることので
きる時間に亘って、比較するのを好適とするが、コンデ
ンサの最初の状態を決定するため数値を造出する限りに
おいて、二重パルス読出し方法を用いることができる。
同様にして、強誘電体コンデンサ５２の状態は、適正な
電圧信号φ５．φ６を与え、同時に正のクロック信号φ
１．φ４を与えることにより、いかなる所望の状態にも
書き込むことができる。
【図面の簡単な説明】
第１図は、本発明による２トランジスタ、１コンデンサ
のメモリ・セルを示す図であり、第２図は、強誘電体コ
ンデンサに対する履歴曲線を表す図であり、 第３図は、本発明の二重パルス読出し方法を実行するた
めに用いることのできる回路を示す図であり、 第４図は、第３図の回路に有用な時間ダイアダラムを表
す図である。 １０・・・メモリ・セル １２５２・・・強誘電体コンデンサ １４、　１６．５６．６０・・・ビット線１８、２０・
・・Ｎチャネル電界効果トランジスタ２２・・・ワード
線 ５４、５８・・・トランジスタ ６２、６４・・・コンデンサ ６６、６８．７０．７４−・・トランジスタ７１、７６
・・・人力線 ７２、７５・・・コンデンサ

Claims (1)

  1. 【特許請求の範囲】 １、強誘電体コンデンサと、第１のビット線と、該コン
    デンサの一方のプレートを該第１の ビット線に結合する第１の切替部と、第２のビット線と
    、該コンデンサのもう一方のプ レートを該第２のビット線に結合する第２の切替部とを
    有することを特徴とする不揮発性のメモリ・セル。 ２、上記第１の切替部および第２の切替部の双方を制御
    するために結合されているワード線を更に有することを
    特徴とする請求項１に記載のメモリ・セル。 ３、上記切替部はトランジスタを有することを特徴とす
    る請求項２に記載のメモリ・セル。 ４、強誘電体コンデンサを用いる不揮発性のメモリ・セ
    ル中に記憶されているデータを読み出す方法において、
    該コンデンサに第１のパルスを加えて第１の結果信号を
    蓄積するス テップと、該コンデンサに第２のパルスを加えて第２の
    結果信号を造出するステップと、該第１の結果信号と第
    ２の結果信号とを組み合わせるステップとを有すること
    を特徴とする方法。 ５、上記蓄積するステップは、コンデンサ上に電荷を蓄
    積することを含むことを特徴とする請求項４に記載の方
    法。 ６、上記蓄積するステップおよび上記造出するステップ
    は、上記第１の結果信号を第１の蓄積用コンデンサに蓄
    積することおよび上記第２の結果信号を第２の蓄積用コ
    ンデンサに蓄積することを特徴とする請求項４に記載の
    方法。 ７、上記第１のパルスは第１の極性センスで上記コンデ
    ンサに加えられ、また上記第２のパルスは第２の極性セ
    ンスで加えられることを特徴とする請求項４に記載の方
    法。 ８、上記第１のパルスおよび上記第２のパルスはそれぞ
    れ同一の極性の電圧の偏りを有するが、該パルスの一方
    は上記強誘電体コンデンサの一方のプレートに加えられ
    、該パルスのもう一方は上記強誘電体コンデンサのもう
    一方のプレートに加えられることを特徴とする請求項７
    に記載の方法。 ９、上記第１のパルスは上記強誘電体コンデンサの一方
    のプレートに結合する第１のビット線を介して加えられ
    、上記第２のパルスは上記強誘電体コンデンサのもう一
    方のプレートに結合する第２のビット線を介して加えら
    れることを特徴とする請求項８に記載の方法。 １０、上記強誘電体コンデンサを１つの蓄積部からは隔
    離し、同時にもう１つの蓄積部を該強誘電体コンデンサ
    に結合し、然る後に上記強誘電体コンデンサを上記もう
    １つのビット線および上記もう１つの蓄積部から隔離し
    、同時に該強誘電体コンデンサを上記１つの蓄積部に結
    合することを更に含むことを特徴とする請求項９に記載
    の方法。 １１、上記第１のパルスは上記強誘電体コンデンサを履
    歴ループの１つの分枝に沿って駆動し、上記第２のパル
    スは上記強誘電体コンデンサを履歴ループのもう１つ別
    の分枝に沿って駆動することを特徴とする請求項４に記
    載の方法。 １２、強誘電体コンデンサを記憶用に用いる不揮発性の
    メモリ・セル中に記憶されているデータを読み出す方法
    において、 第１のパルスを該強誘電体コンデンサに加 えて、該強誘電体コンデンサに選択的に結合する第１の
    蓄積用コンデンサ上に信号を造出し、同時に該強誘電体
    コンデンサを第２の蓄積用コンデンサから隔離するステ
    ップと、 然る後に、第２のパルスを該強誘電体コン デンサに加えて、該強誘電体コンデンサに選択的に結合
    する第２の蓄積用コンデンサ上に信号を造出し、同時に
    該強誘電体コンデンサを第１の蓄積用コンデンサから隔
    離するス テップと、 第１の蓄積用コンデンサからの信号と第２ の蓄積用コンデンサからの信号とを組み合わせて、強誘
    電体コンデンサの最初の極性状態を決定するステップと を有することを特徴とする方法。
JP23304889A 1988-09-12 1989-09-11 不揮発性メモリ・セル及びその読み出し方法 Expired - Lifetime JPH0734315B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/243,414 US4888733A (en) 1988-09-12 1988-09-12 Non-volatile memory cell and sensing method
US243414 1988-09-12

Publications (2)

Publication Number Publication Date
JPH02113496A true JPH02113496A (ja) 1990-04-25
JPH0734315B2 JPH0734315B2 (ja) 1995-04-12

Family

ID=22918691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23304889A Expired - Lifetime JPH0734315B2 (ja) 1988-09-12 1989-09-11 不揮発性メモリ・セル及びその読み出し方法

Country Status (5)

Country Link
US (1) US4888733A (ja)
EP (1) EP0359404B1 (ja)
JP (1) JPH0734315B2 (ja)
AU (1) AU595147B1 (ja)
DE (2) DE68919393T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04228191A (ja) * 1990-06-21 1992-08-18 Seiko Instr Inc 半導体集積回路
US5955755A (en) * 1996-03-25 1999-09-21 Asahi Kasei Kogyo Kabushiki Kaisha Semiconductor storage device and method for manufacturing the same
JP2019530945A (ja) * 2016-08-31 2019-10-24 マイクロン テクノロジー，インク． 強誘電体メモリを含む装置および強誘電体メモリにアクセスするための方法
US10854276B2 (en) 2016-08-31 2020-12-01 Micron Technology, Inc. Apparatuses and methods including two transistor-one capacitor memory and for accessing same
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US10872650B2 (en) 2016-08-31 2020-12-22 Micron Technology, Inc. Ferroelectric memory cells
US10885964B2 (en) 2016-08-31 2021-01-05 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
WO2025257671A1 (ja) * 2024-06-11 2025-12-18 株式会社半導体エネルギー研究所 半導体装置および半導体装置の駆動方法

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109357A (en) * 1988-04-22 1992-04-28 Ramtron Corporation DRAM memory cell and method of operation thereof for transferring increased amount of charge to a bit line
US5293563A (en) * 1988-12-29 1994-03-08 Sharp Kabushiki Kaisha Multi-level memory cell with increased read-out margin
US5219779A (en) * 1989-05-11 1993-06-15 Sharp Kabushiki Kaisha Memory cell for dynamic random access memory
US5136534A (en) * 1989-06-30 1992-08-04 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US5192704A (en) * 1989-06-30 1993-03-09 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US5121353A (en) * 1989-07-06 1992-06-09 Kabushiki Kaisha Toshiba Ferroelectric capacitor memory circuit MOS setting and transmission transistor
US5086412A (en) * 1990-11-21 1992-02-04 National Semiconductor Corporation Sense amplifier and method for ferroelectric memory
US5273927A (en) * 1990-12-03 1993-12-28 Micron Technology, Inc. Method of making a ferroelectric capacitor and forming local interconnect
US5119154A (en) * 1990-12-03 1992-06-02 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnect
US5357460A (en) * 1991-05-28 1994-10-18 Sharp Kabushiki Kaisha Semiconductor memory device having two transistors and at least one ferroelectric film capacitor
US5142437A (en) * 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
US5262982A (en) * 1991-07-18 1993-11-16 National Semiconductor Corporation Nondestructive reading of a ferroelectric capacitor
US5218566A (en) * 1991-08-15 1993-06-08 National Semiconductor Corporation Dynamic adjusting reference voltage for ferroelectric circuits
US5237533A (en) * 1991-12-20 1993-08-17 National Semiconductor Corporation High speed switched sense amplifier
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
US5309391A (en) * 1992-10-02 1994-05-03 National Semiconductor Corporation Symmetrical polarization enhancement in a ferroelectric memory cell
US6373743B1 (en) 1999-08-30 2002-04-16 Symetrix Corporation Ferroelectric memory and method of operating same
DE69413567T2 (de) * 1993-01-12 1999-06-02 Koninklijke Philips Electronics N.V., Eindhoven Prozessorsystem mit ferroelektrischem Speicher
US5432731A (en) * 1993-03-08 1995-07-11 Motorola, Inc. Ferroelectric memory cell and method of sensing and writing the polarization state thereof
US5381364A (en) * 1993-06-24 1995-01-10 Ramtron International Corporation Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation
US5406510A (en) * 1993-07-15 1995-04-11 Symetrix Corporation Non-volatile memory
US5424975A (en) * 1993-12-30 1995-06-13 Micron Technology, Inc. Reference circuit for a non-volatile ferroelectric memory
JP3599291B2 (ja) * 1994-01-18 2004-12-08 ローム株式会社 不揮発性メモリ
JP3570692B2 (ja) * 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
JP3710507B2 (ja) * 1994-01-18 2005-10-26 ローム株式会社 不揮発性メモリ
US5504699A (en) * 1994-04-08 1996-04-02 Goller; Stuart E. Nonvolatile magnetic analog memory
JP3635716B2 (ja) * 1994-06-16 2005-04-06 ローム株式会社 不揮発性メモリ
US5589284A (en) * 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5541870A (en) * 1994-10-28 1996-07-30 Symetrix Corporation Ferroelectric memory and non-volatile memory cell for same
US5487032A (en) * 1994-11-10 1996-01-23 Symetrix Corporation Method and apparatus for reduced fatigue in ferroelectric memory elements
JP2748873B2 (ja) * 1995-01-04 1998-05-13 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
JP3186485B2 (ja) * 1995-01-04 2001-07-11 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
JP3127751B2 (ja) * 1995-01-04 2001-01-29 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
US5508954A (en) * 1995-02-27 1996-04-16 Symetrix Corporation Method and apparatus for reduced fatigue in ferroelectric memory
US5592410A (en) 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
US5677865A (en) * 1995-09-11 1997-10-14 Micron Technology, Inc. Ferroelectric memory using reference charge circuit
US5638318A (en) * 1995-09-11 1997-06-10 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
US5682344A (en) * 1995-09-11 1997-10-28 Micron Technology, Inc. Destructive read protection using address blocking technique
US5905672A (en) * 1997-03-27 1999-05-18 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
US5680344A (en) * 1995-09-11 1997-10-21 Micron Technology, Inc. Circuit and method of operating a ferrolectric memory in a DRAM mode
US5592411A (en) * 1995-11-02 1997-01-07 Motorola, Inc. Non-volatile register and method for accessing data therein
US5721699A (en) * 1996-03-18 1998-02-24 Symetrix Corporation Ferroelectric memory with feedback circuit
US5724283A (en) * 1996-06-14 1998-03-03 Motorola, Inc. Data storage element and method for restoring data
US5990513A (en) * 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
KR100206713B1 (ko) * 1996-10-09 1999-07-01 윤종용 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로
US6097624A (en) 1997-09-17 2000-08-01 Samsung Electronics Co., Ltd. Methods of operating ferroelectric memory devices having reconfigurable bit lines
KR100224673B1 (ko) * 1996-12-13 1999-10-15 윤종용 불휘발성 강유전체 메모리장치 및 그의 구동방법
US5912846A (en) * 1997-02-28 1999-06-15 Ramtron International Corporation Serial ferroelectric random access memory architecture to equalize column accesses and improve data retention reliability by mitigating imprint effects
US5852571A (en) * 1997-03-14 1998-12-22 Micron Technology, Inc. Nonvolatile ferroelectric memory with folded bit line architecture
KR100297874B1 (ko) 1997-09-08 2001-10-24 윤종용 강유전체랜덤액세스메모리장치
JPH11110976A (ja) * 1997-10-02 1999-04-23 Mitsubishi Electric Corp 不揮発性半導体記憶装置
KR19990030710A (ko) * 1997-10-02 1999-05-06 김영환 강유전체 메모리 장치 및 그 동작 방법
JP3495905B2 (ja) * 1998-02-19 2004-02-09 シャープ株式会社 半導体記憶装置
KR100268947B1 (ko) * 1998-04-03 2000-10-16 김영환 비휘발성 강유전체 메모리 및 그의 제어회로
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6441414B1 (en) 1998-10-13 2002-08-27 Symetrix Corporation Ferroelectric field effect transistor, memory utilizing same, and method of operating same
US5995407A (en) * 1998-10-13 1999-11-30 Celis Semiconductor Corporation Self-referencing ferroelectric memory
US6339238B1 (en) 1998-10-13 2002-01-15 Symetrix Corporation Ferroelectric field effect transistor, memory utilizing same, and method of operating same
US6174735B1 (en) 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation
US6031754A (en) * 1998-11-02 2000-02-29 Celis Semiconductor Corporation Ferroelectric memory with increased switching voltage
US6282126B1 (en) 1998-12-16 2001-08-28 Micron Technology, Inc. Flash memory with overerase protection
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6201731B1 (en) 1999-05-28 2001-03-13 Celis Semiconductor Corporation Electronic memory with disturb prevention function
US6147895A (en) * 1999-06-04 2000-11-14 Celis Semiconductor Corporation Ferroelectric memory with two ferroelectric capacitors in memory cell and method of operating same
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
US20050094457A1 (en) * 1999-06-10 2005-05-05 Symetrix Corporation Ferroelectric memory and method of operating same
US6141238A (en) * 1999-08-30 2000-10-31 Micron Technology, Inc. Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same
DE19950581A1 (de) 1999-10-20 2001-04-26 Infineon Technologies Ag Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen
JP4047531B2 (ja) 2000-10-17 2008-02-13 株式会社東芝 強誘電体メモリ装置
WO2002052572A1 (en) * 2000-12-27 2002-07-04 International Business Machines Corporation Static 2t-1c ferroelectric memory
US7085186B2 (en) * 2001-04-05 2006-08-01 Purple Mountain Server Llc Method for hiding a refresh in a pseudo-static memory
KR100434317B1 (ko) 2001-06-30 2004-06-04 주식회사 하이닉스반도체 강유전체 메모리 및 그의 구동 방법
US6459609B1 (en) 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory
US7408218B2 (en) * 2001-12-14 2008-08-05 Renesas Technology Corporation Semiconductor device having plural dram memory cells and a logic circuit
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6661695B2 (en) 2002-05-01 2003-12-09 Ramtron International Corporation Capacitance sensing technique for ferroelectric random access memory arrays
US6809949B2 (en) * 2002-05-06 2004-10-26 Symetrix Corporation Ferroelectric memory
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US6970370B2 (en) * 2002-06-21 2005-11-29 Micron Technology, Inc. Ferroelectric write once read only memory for archival storage
US7193893B2 (en) 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7154140B2 (en) 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
US6996009B2 (en) 2002-06-21 2006-02-07 Micron Technology, Inc. NOR flash memory cell with high storage density
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7221017B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US6888187B2 (en) * 2002-08-26 2005-05-03 International Business Machines Corporation DRAM cell with enhanced SER immunity
US6894916B2 (en) 2002-09-27 2005-05-17 International Business Machines Corporation Memory array employing single three-terminal non-volatile storage elements
US6744087B2 (en) 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US8361811B2 (en) 2006-06-28 2013-01-29 Research In Motion Rf, Inc. Electronic component with reactive barrier and hermetic passivation layer
EP1873814A2 (en) * 2006-06-28 2008-01-02 Gennum Corporation Hermetic passivation layer structure for capacitors with perovskite or pyrochlore phase dielectrics
IT1400933B1 (it) 2010-06-21 2013-07-02 St Microelectronics Srl Touch sensor and method of forming a touch sensor.
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US8488361B2 (en) 2011-02-01 2013-07-16 Stmicroelectronics S.R.L. Memory support provided with memory elements of ferroelectric material and improved non-destructive reading method thereof
ITTO20110181A1 (it) 2011-02-01 2012-08-02 St Microelectronics Srl Supporto di memorizzazione provvisto di elementi di materiale ferroelettrico e relativo metodo di lettura non distruttiva
US8518791B2 (en) 2011-08-12 2013-08-27 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) with simultaneous formation of sidewall ferroelectric capacitors
US8552515B2 (en) 2011-08-12 2013-10-08 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps
US8518792B2 (en) 2011-08-12 2013-08-27 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) having a ferroelectric capacitor aligned with a three dimensional transistor structure
US10074422B1 (en) 2017-06-13 2018-09-11 Cypress Semiconductor Corporation 2T1C ferro-electric random access memory cell
US10304514B2 (en) 2017-07-05 2019-05-28 Micron Technology, Inc. Self-reference sensing for memory cells
US10032496B1 (en) 2017-07-27 2018-07-24 Micron Technology, Inc. Variable filter capacitance
US10163480B1 (en) * 2017-07-27 2018-12-25 Micron Technology, Inc. Periphery fill and localized capacitance
US10083973B1 (en) 2017-08-09 2018-09-25 Micron Technology, Inc. Apparatuses and methods for reading memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5063211A (ja) * 1973-10-05 1975-05-29
JPS51138347A (en) * 1975-05-26 1976-11-29 Nec Corp Semiconductor memory device
JPS60111389A (ja) * 1983-11-21 1985-06-17 Hitachi Ltd 誘電体記憶装置の情報入出力装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103342A (en) * 1976-06-17 1978-07-25 International Business Machines Corporation Two-device memory cell with single floating capacitor
DE3602887A1 (de) * 1986-01-31 1987-08-06 Bayer Ag Nichtfluechtiger elektronischer speicher
US4873664A (en) * 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US4893272A (en) * 1988-04-22 1990-01-09 Ramtron Corporation Ferroelectric retention method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5063211A (ja) * 1973-10-05 1975-05-29
JPS51138347A (en) * 1975-05-26 1976-11-29 Nec Corp Semiconductor memory device
JPS60111389A (ja) * 1983-11-21 1985-06-17 Hitachi Ltd 誘電体記憶装置の情報入出力装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04228191A (ja) * 1990-06-21 1992-08-18 Seiko Instr Inc 半導体集積回路
US5955755A (en) * 1996-03-25 1999-09-21 Asahi Kasei Kogyo Kabushiki Kaisha Semiconductor storage device and method for manufacturing the same
US6084260A (en) * 1996-03-25 2000-07-04 Asahi Kasei Kogyo Kabushiki Kaisha Semiconductor storage device and method for manufacturing the same
US10872650B2 (en) 2016-08-31 2020-12-22 Micron Technology, Inc. Ferroelectric memory cells
US10854276B2 (en) 2016-08-31 2020-12-01 Micron Technology, Inc. Apparatuses and methods including two transistor-one capacitor memory and for accessing same
JP2019530945A (ja) * 2016-08-31 2019-10-24 マイクロン テクノロジー，インク． 強誘電体メモリを含む装置および強誘電体メモリにアクセスするための方法
US10885964B2 (en) 2016-08-31 2021-01-05 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
US10998031B2 (en) 2016-08-31 2021-05-04 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
US11107515B2 (en) 2016-08-31 2021-08-31 Micron Technology, Inc. Ferroelectric memory cells
US11205468B2 (en) 2016-08-31 2021-12-21 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
US11574668B2 (en) 2016-08-31 2023-02-07 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US11901005B2 (en) 2017-07-13 2024-02-13 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
WO2025257671A1 (ja) * 2024-06-11 2025-12-18 株式会社半導体エネルギー研究所 半導体装置および半導体装置の駆動方法

Also Published As

Publication number Publication date
DE359404T1 (de) 1990-10-18
EP0359404B1 (en) 1994-11-17
DE68919393D1 (de) 1994-12-22
JPH0734315B2 (ja) 1995-04-12
DE68919393T2 (de) 1995-03-30
EP0359404A3 (en) 1991-05-02
US4888733A (en) 1989-12-19
EP0359404A2 (en) 1990-03-21
AU595147B1 (en) 1990-03-22

Similar Documents

Publication Publication Date Title
US4888733A (en) Non-volatile memory cell and sensing method
KR100277598B1 (ko) 강유전성 캐패시터의 비파괴 판독
JP2736072B2 (ja) データ記憶回路および方法
KR100345892B1 (ko) 비휘발성메모리
US4914627A (en) One transistor memory cell with programmable capacitance divider
US4873664A (en) Self restoring ferroelectric memory
US6147895A (en) Ferroelectric memory with two ferroelectric capacitors in memory cell and method of operating same
US6587367B1 (en) Dummy cell structure for 1T1C FeRAM cell array
US5373463A (en) Ferroelectric nonvolatile random access memory having drive line segments
US5991188A (en) Non-volatile ferroelectric memory with section plate line drivers and method for accessing the same
US4910708A (en) Dram with programmable capacitance divider
JP2953316B2 (ja) 不揮発性強誘電体メモリ
JP3847933B2 (ja) 不揮発性強誘電体メモリ装置
US4918654A (en) SRAM with programmable capacitance divider
KR100324594B1 (ko) 강유전체 메모리 장치
US10586583B2 (en) Ferroelectric random access memory sensing scheme
KR100220840B1 (ko) 반도체메모리장치 및 그 구동방법
WO2000026919A1 (en) Ferroelectric memory with increased switching voltage
US6859380B2 (en) Ferroelectric memory and method of operating same
US6538914B1 (en) Ferroelectric memory with bit-plate parallel architecture and operating method thereof
EP1069573B1 (en) Ferroelectric memory device with reset circuit
JP4253734B2 (ja) 強誘電体メモリ装置およびその装置からのデータ読み出し方法
JP4109465B2 (ja) 強誘電体ランダムアクセスメモリ装置のデータ感知方法
US7113419B2 (en) Ferroelectric memory device and method of reading a ferroelectric memory
US6972983B2 (en) Increasing the read signal in ferroelectric memories