JPH02113618A - 集積回路用の小面積で少電流の周波数分割セル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、集積回路用の小面積で少電流の周波数分割器
に関する。

［従来の技術］ 周知のように、低周波の電気信号の発生には通常極めて
大きなＲＣ時定数か使用されているが、集積回路内では
このような大容量や高抵抗を得ることは極めて困難であ
る。このため、集積回路で低周波信号が必要なときは、
まず、より高い周波数を発生し、この周波数をカスケト
結合のマスター・スレーブ・フリップフロップ・セルを
数段組合わせて作られる周波数分割器を使用することに
よって２分割を繰り返し、所望の周波数を得る方式か選
はれている。

［発明により解決ｔべき課題］ これらの周波数分割器の各セルは数個のトランジスタの
ほかに数個の抵抗を含んているので、各セルがかなり大
きなスペースを占めることになる。また、高い抵抗値を
もたせることが困難であるので、セルはかなり太きｔＪ
Ｎ流を消費することにもなる。

周波数を１桁逓減するために３〜４個のフリップフロッ
プ・セルが必要であることを考えると、この問題はまず
ます重要なものとなｐてくる。

［課題の解決手段］ この発明の主要な目的は、既存の周波数分割器よりも面
積と消費電力か少ないフリップフロップ式の周波数分割
器を提供することにある。

本発明によれば上記の目的はｒｃ用の周波数分割セルの
使用によって確実に達成されるわけであるか、さらにそ
の他の利点を発することも下記の説明の中て明白になる
。

本周波数分割セルは次の要件で構成されることを特徴と
している。

電源装置。

１対の制御用トランジスタ及び１対の記憶用トランジス
タとてあって、それぞれがコレクタ、エミッタ及びベー
スを有し、すべＣのコレクタが上記の電源装置と結合し
ており、記憶用トランジスタのエミッタが接地されてお
り、制御用トランジスタのエミッタが記憶用トランジス
タのベースに結合されており、各制御用Ｉ・ランジスタ
のコレクタとベースが相互に交差結合され、さらに記憶
用トランジスタのコレクタとベースも交差結合されてい
る１対の制御用トランジスタ及び１対の記憶用トランジ
スタ。

制御用］−ランシスタの各エミッタと記憶用トランジス
タのコレクタとをそれぞねに結合している各抵抗。

制御用トランジスタ対のコレクタ間で直列背面結合され
た２個のタイオヘート。

エミッタか接地され、コレクタか２個のタイオートの共
通結合点に結合され、ベースが周波数分割セルの入力ピ
ンとして働くコマンドトランジスタ。

第１図は、在来技術による周波数分割セルを系統的に図
示したものである。トランジスタＱ２及びＱ３は負荷抵
抗Ｒ１，Ｒ２及び結合抵抗Ｒ３，Ｒ４と共にマスターす
なわち駆動用のフリップフロップを形成しており、この
セルの人力ピンＩＮを形成するトランジスタＱ１のベー
スを通して給電される。トランジスタＱ４及びＱ５は結
合抵抗Ｒ５及びＲ６と共にスレーブすなわち記憶用フリ
ップフロップを形成する。

回路要素Ａ１．Ｄ４．Ｒ９は記憶用フリップフロップに
給電する電源装置を構成する。抵抗Ｒ７を通して記憶用
フリップフロップによって制御されるＩ・ランジスタＱ
６はレベルシフタを形成しており、その出力信号を次段
のセルのピンＩＮを直接駆動できるようなレベルでピン
ＯＵＴに供給している。

第１図の回路において、トランジスタＱ１のベース１Ｎ
への人力信号かローレベルにあるときＱｌはオフであり
２個のトランジスタＱ２及びＱ３からなる駆動用フリッ
プフロップセルは作動不能状態である。記憶用フリップ
フロ・・ノブＱ４及びＱ５は以前の履歴に左右される構
成になっていて、例えはかりに、Ｑ４かオンでありＱ５
がオフであれはハイＬノヘルの出力か生じでいるとする
。

入力信号かローからハイになると、駆動用、すなわち制
御用フリップフロップかイ］勢されトランジスタＱ２及
びＱ３のどちらかかオンになる。Ｑｌのエミッタはオフ
であるＱ５のベースに結合されているので、ＱｌはＱ３
まっ先にオンになり、Ｑｌかオンであるかきり、交差結
合によりＱ３かオフ状態に保持されることになる。もし
、Ｑｌかオンであると、Ｑ５もオンになりＱ４かオフど
なる。

続いて入力信号がハイからローへと切り換わる間に、上
述の状態か再ひ繰り返される。

すなわち、制御用フリップフロ・ノブは非活動状態にな
り、記憶用フリップフロップはその状態を変えない。つ
いで、Ｑ３はそのエミッタがオフであるＱ４のベースに
結合されているのでＱｌより先にオンになり記憶用フリ
ップフロップを転換させることになる。こうして入力信
号の一組の転換があるごとに、記憶用フリップフロップ
はその状態か一度変換され、その出力信号が人力信号の
周波数の半分の周波数になるわけである。

［実　施　例］ 以下、この発明のより詳細な説明を望ましい実施例につ
いて図面を用いて行う。ただし説明の中で図示されない
ものもある。

第２図は本発明のによるマスター・スｌノーブ・フリッ
プフロップ・セルの回路図を示す。

このセルも、１組のマスタートランジスタＱ２及びＱ３
を有しており、そのエミッタかスレーブ［・ランシスタ
Ｑ４及びＱ５のベースに結合さねている。しかしこの場
合には、電源装置Ａ１．Ｄ４．Ｒ，９が両方のトランジ
スタ対に給電しているのでマスタートランジスタ対の脚
部を流れる電流を制限し５セルの電力消費を大きく減少
させる。その士７、エミッタが接地されているトランジ
スタＱ１のコレクタは、ダイオ−トＤ１及びＤ２を通し
てＱｌ及びＱ３のコレクタに結合されており、Ｄｌ及び
Ｄ２は、Ｑｌがオフのときに！ｌｉ！Ｊ御用トランジス
タ対の２４の脚部に電圧デカップリングを与えており、
Ｑｌが］ンのときに制御用トランジスタ対をオフにさゼ
る。

［発明の効果］ 図示された回路は、在来技術の回路に類似した作動をす
るが、構成部品の数がより少なく電力消費もより少ない
ことに注目１へきである。

実際に、Ｑｌを制御するためには在来技術と異な１）Ｖ
ｂｏに対応し・た電圧を必要とし、出力信号をＱ５のコ
レクタから直接とることができるので出力レベルシフタ
段の必要がなくなり、第１図におりる構成要素Ｑ、６．
Ｒ７，Ｒ，８か省略できる。

本発明による回路がセルの構成要素の数を減少させ、従
って消費電流たりでなくシリコンの専有面積をも減少さ
せる可能性を与えるものである。

本発明は望ましい実施例について解説されたが、本発明
の特許請求の範囲にいくつかの変更か可能であることは
明白である。

【図面の簡単な説明】

第１図は、在来技術におけるマスター・スレーブ・フリ
ップフロップ・セルの回路図を示す。 第２図は、本発明によるマスター・スレーブフリップフ
ロップ・セルの望ましい実施例の回路図を示す。 Ａ】、Ｄ４及びＲ９・・・電源装置 Ｄｉ、Ｄ２・・・コレクタ結合用ダイオードＱ１・・・
コマンドトランジスタ Ｑｌ及びＱ３・・・制御用トランジスタＱ４＆ひＱ５・
・・記憶用トランシスタＲ３−Ｒ６・・・結合抵抗 他３名

Claims (1)

1. 【特許請求の範囲】 １　電源装置（Ａ１、Ｄ４、Ｒ９）と、 それぞれがコレクタ、エミッタ及びベース を有し、すべてのコレクタが上記の電源装置と結合して
   いるトランジスタからなり、コレクタとベースを相互に
   交差接続した制御用トランジスタ対（Ｑ２、Ｑ３）と、
   コレクタとベースを相互に交差接続し、ベースに制御用
   トランジスタのエミッタを接続したエミッタ接地の記憶
   用トランジスタ対（Ｑ４、Ｑ５）と、制御用トランジス
   タ対の各エミッタと記憶 用トランジスタ対の各コレクタのそれぞれを結合する抵
   抗（Ｒ５、Ｒ６）と、 制御用トランジスタ対の各コレクタ間に直 列に背面結合される２個のダイオード（Ｄ１、Ｄ２）と
   、 エミッタが接地され、コレクタが２個のダ イオードの共通結合点に結合されており、ベースが周波
   数分割セルの入力ピンとしての働きをするコマンド・ト
   ランジスタ（Ｑ１）とを具備する事を特徴とする集積回
   路用の小面積で少電流の周波数分割セル。 ２　上記第１及び第２のダイオードのそれぞれがエミッ
   タ、コレクタ及びそのコレクタに結合されたベースを備
   えるトランジスタから成っており、各エミッタが制御用
   トランジスタ対の一方のコレクタに結合されることを特
   徴とする請求項１に記載の周波数分割セル。 ３　制御用トランジスタと記憶用トランジスタの間の交
   差結合が短絡結合であることを特徴とする請求項１又は
   ２に記載の周波数分割セル。 ４　上記セルがさらに、接地されたエミッタ及び制御用
   ピンとして働くベース並びにコレクタを備えるリセット
   用トランジスタ（Ｑ７）を有するほか、上記のリセット
   用トランジスタのコレクタと、制御用トランジスタのう
   ちの一方のトランジスタのベースとの間に結合された第
   ３のダイオード（Ｄ３）を具備することを特徴とする請
   求項１ないし３のいずれか１つに記載の周波数分割セル
   。